IT1253677B - Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica - Google Patents

Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica

Info

Publication number
IT1253677B
IT1253677B ITVA910021A IT1253677B IT 1253677 B IT1253677 B IT 1253677B IT VA910021 A ITVA910021 A IT VA910021A IT 1253677 B IT1253677 B IT 1253677B
Authority
IT
Italy
Prior art keywords
control circuits
potentials
reading cycle
pair
differential amplifier
Prior art date
Application number
Other languages
English (en)
Inventor
Luigi Pascucci
Marco Olivo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT91VA21 priority Critical patent/IT1253677B/it
Publication of ITVA910021A0 publication Critical patent/ITVA910021A0/it
Priority to EP92830400A priority patent/EP0526427B1/en
Priority to DE69222712T priority patent/DE69222712T2/de
Priority to US07/919,606 priority patent/US5408148A/en
Priority to JP21857892A priority patent/JPH06282993A/ja
Publication of ITVA910021A1 publication Critical patent/ITVA910021A1/it
Application granted granted Critical
Publication of IT1253677B publication Critical patent/IT1253677B/it

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

Un transistore funzionalmente collegato tra il nodo di uscita di un circuito cascode di abilitazione/disabilitazione dei percorsi di precarica veloce e/o di carica delle capacità associate ad una "bit-line" selezionata per la lettura ed il nodo di carico della linea (nodo di uscita del circuito) è pilotabile mediante un segnale di controllo in uno stato di conduzione tale da rappresentare una determinata impedenza (non infinita) per ridurre virtualmente il guadagno del circuito di abilitazione/disabilitazione e ridurre o eliminare fenomeni di sovraelongazione durante la fase di precarica veloce di un ciclo di lettura.
IT91VA21 1991-07-25 1991-07-25 Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica IT1253677B (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT91VA21 IT1253677B (it) 1991-07-25 1991-07-25 Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica
EP92830400A EP0526427B1 (en) 1991-07-25 1992-07-21 Sense amplifier for programmable memories with a virtually enhanced source of signal
DE69222712T DE69222712T2 (de) 1991-07-25 1992-07-21 Leseverstärker für programmierbare Speicher mit einer virtuell verbesserten Signalquelle
US07/919,606 US5408148A (en) 1991-07-25 1992-07-24 Sense amplifier for programmable memories with a virtually enhanced source of signal
JP21857892A JPH06282993A (ja) 1991-07-25 1992-07-25 卓越したシグナルソースを有するプログラム可能なメモリ用センス増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT91VA21 IT1253677B (it) 1991-07-25 1991-07-25 Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica

Publications (3)

Publication Number Publication Date
ITVA910021A0 ITVA910021A0 (it) 1991-07-25
ITVA910021A1 ITVA910021A1 (it) 1993-01-25
IT1253677B true IT1253677B (it) 1995-08-22

Family

ID=11423141

Family Applications (1)

Application Number Title Priority Date Filing Date
IT91VA21 IT1253677B (it) 1991-07-25 1991-07-25 Circuito di lettura per celle di memoria programmabile con dispositivoanti- sovraelongazioni attivabile durante una fase di precarica e/o di carica

Country Status (1)

Country Link
IT (1) IT1253677B (it)

Also Published As

Publication number Publication date
ITVA910021A1 (it) 1993-01-25
ITVA910021A0 (it) 1991-07-25

Similar Documents

Publication Publication Date Title
EP0434090B1 (en) C-MOS differential sense amplifier
DE3686446D1 (de) Leseverstaerkungsschaltung fuer eine integrierte schaltung.
JPS62192997A (ja) カレントミラ−型センスアンプ
GB1567858A (en) Voltage comparators
MY111029A (en) Differential comparator circuit
US20030112058A1 (en) Squelch circuit to create a squelch waveform for USB 2.0
JPS5755592A (en) Memory device
US4045690A (en) High speed differential to ttl converter
KR940000269B1 (ko) 고속 패리티(parity) 점검회로
US4658160A (en) Common gate MOS differential sense amplifier
US5550777A (en) High speed, low power clocking sense amplifier
EP0322915A3 (en) Digital signal input buffer circuit having a simple construction and capable of retaining data
IT1253676B (it) Circuito di lettura a doppia sorgente di segnale per memorie programmabili.
Anis et al. Self-timed MOS current mode logic for digital applications
JP2694810B2 (ja) 演算増幅器
KR930008848A (ko) 반도체 집적회로
KR950034263A (ko) 자동 비트 라인 프리차지 및 등화기능과 함께 비트 라인 부하를 가진 메모리
GB1247770A (en) Field effect transistor logic circuits
US5646905A (en) Self-clocking sense amplifier optimized for input signals close to VDD
EP0297715A3 (en) Improved differential input stage for differential line receivers and operational amplifiers
EP0228216A3 (en) Differential amplifier
US5226013A (en) Bias and precharging circuit for use in reading EPROM cells
JPS6043294A (ja) 半導体メモリ装置
JPH04298896A (ja) 半導体記憶装置
EP0319066A2 (en) Bias and precharging circuit for a bit line of EPROM memory cells in CMOS technology

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19970730