IT1265428B1 - Dispositivo di memoria a semiconduttore con disposizione di bit di dati di ingresso / uscita cambiabile - Google Patents

Dispositivo di memoria a semiconduttore con disposizione di bit di dati di ingresso / uscita cambiabile

Info

Publication number
IT1265428B1
IT1265428B1 IT93MI002712A ITMI932712A IT1265428B1 IT 1265428 B1 IT1265428 B1 IT 1265428B1 IT 93MI002712 A IT93MI002712 A IT 93MI002712A IT MI932712 A ITMI932712 A IT MI932712A IT 1265428 B1 IT1265428 B1 IT 1265428B1
Authority
IT
Italy
Prior art keywords
input
output
data
data input
column address
Prior art date
Application number
IT93MI002712A
Other languages
English (en)
Inventor
Takahiko Fukiage
Yoshinori Inoue
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of ITMI932712A0 publication Critical patent/ITMI932712A0/it
Publication of ITMI932712A1 publication Critical patent/ITMI932712A1/it
Application granted granted Critical
Publication of IT1265428B1 publication Critical patent/IT1265428B1/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Un dispositivo di memoria a semiconduttore di tipo dinamico include una pluralità di nodi di ingresso/uscita di dati (251a-251d), una pluralità di memorie temporanee /CAS (141-143) per generare segnali di comando di indirizzo di colonna (/CASO- /CAS3) corrispondenti ad ognuno di detti nodi di ingresso/uscita ed un nodo di ingresso (271a) che esegue solo l'ingresso di dati. Un circuito 200 di generazione di segnale di commutazione genera primo e secondo segnale di commutazione (?1, ?2) indicanti modalità di controllo di ingresso/uscita di dati. Celle di memoria corrispondenti in numero ai nodi di ingresso/uscita di dati vengono selezionate in modo simultaneo da una matrice (170) a celle di memoria. Durante l'operazione di modalità A di controllo, l'ingresso/uscita di dati viene effettuato utilizzando un nodo di ingresso ed un nodo di ingresso/uscita di dati. Nel caso di modalità B di controllo, la scrittura/lettura, di dati viene effettuata tramite una pluralità di nodi di ingresso/uscita di dati secondo un segnale di comando o riferimento di indirizzo di colonna. Nel caso della modalità C di controllo, l'ingresso/uscita di dati viene eseguito individualmente per ogni nodo di ingresso/uscita secondo una pluralità di segnali comando di indirizzo di colonna. Le modalità A, B e C possono essere realizzate in una DRAM. In modo particolare, nella modalità C che controlla l'ingresso/uscita di dati secondo rispettivi segnali di comando di indirizzo di colonna, la scrittura/lettura di bit di dati non necessari può essere impedita per ridurre il consumo di potenza ed impedire la scrittura errata di bit di parità.
IT93MI002712A 1992-12-25 1993-12-22 Dispositivo di memoria a semiconduttore con disposizione di bit di dati di ingresso / uscita cambiabile IT1265428B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34645092A JP3218103B2 (ja) 1992-12-25 1992-12-25 半導体記憶装置

Publications (3)

Publication Number Publication Date
ITMI932712A0 ITMI932712A0 (it) 1993-12-22
ITMI932712A1 ITMI932712A1 (it) 1995-06-22
IT1265428B1 true IT1265428B1 (it) 1996-11-22

Family

ID=18383515

Family Applications (1)

Application Number Title Priority Date Filing Date
IT93MI002712A IT1265428B1 (it) 1992-12-25 1993-12-22 Dispositivo di memoria a semiconduttore con disposizione di bit di dati di ingresso / uscita cambiabile

Country Status (5)

Country Link
US (1) US5400292A (it)
JP (1) JP3218103B2 (it)
KR (1) KR970006191B1 (it)
DE (1) DE4344254C2 (it)
IT (1) IT1265428B1 (it)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226079A (ja) * 1994-02-14 1995-08-22 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6525971B2 (en) 1995-06-30 2003-02-25 Micron Technology, Inc. Distributed write data drivers for burst access memories
US5682354A (en) * 1995-11-06 1997-10-28 Micron Technology, Inc. CAS recognition in burst extended data out DRAM
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5729504A (en) * 1995-12-14 1998-03-17 Micron Technology, Inc. Continuous burst edo memory device
US7681005B1 (en) * 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US5724281A (en) * 1996-01-31 1998-03-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having improved wiring in input terminal
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
US6401186B1 (en) 1996-07-03 2002-06-04 Micron Technology, Inc. Continuous burst memory which anticipates a next requested start address
US6981126B1 (en) * 1996-07-03 2005-12-27 Micron Technology, Inc. Continuous interleave burst access
US6088285A (en) * 1998-01-20 2000-07-11 Oki Electric Industry Co., Ltd. Semiconductor memory circuit in which pattern widths of switching circuit and buffers are formed within a pattern width of a column unit
KR100317498B1 (ko) * 1999-06-23 2001-12-24 박종섭 입력 패드 제어 회로
US6275407B1 (en) * 1999-06-29 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device having sense and data lines for use to read and write operations
JP4216415B2 (ja) 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
JP2006024886A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体集積回路装置
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7352649B2 (en) * 2005-07-21 2008-04-01 Micron Technology, Inc. High speed array pipeline architecture
JP2011081553A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 情報処理装置及びその制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179984A (ja) * 1984-02-27 1985-09-13 Nec Corp メモリ回路方式
JPS6260193A (ja) * 1985-09-11 1987-03-16 Hitachi Ltd 半導体記憶装置
EP0299697B1 (en) * 1987-07-15 1993-09-29 Hitachi, Ltd. Semiconductor integrated circuit device
US4956811A (en) * 1987-09-16 1990-09-11 Hitachi, Ltd. Semiconductor memory
JPH03232196A (ja) * 1990-02-07 1991-10-16 Toshiba Corp 半導体記憶装置
JPH03241587A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 半導体メモリ素子
US5053999A (en) * 1990-03-28 1991-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundancy and capable of sequentially selecting memory cell lines
JP2533404B2 (ja) * 1990-09-11 1996-09-11 三菱電機株式会社 半導体記憶装置
JPH05290584A (ja) * 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH06195965A (ja) 1994-07-15
KR970006191B1 (ko) 1997-04-24
ITMI932712A1 (it) 1995-06-22
DE4344254A1 (de) 1994-06-30
DE4344254C2 (de) 1996-04-11
ITMI932712A0 (it) 1993-12-22
JP3218103B2 (ja) 2001-10-15
KR940016225A (ko) 1994-07-22
US5400292A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
IT1265428B1 (it) Dispositivo di memoria a semiconduttore con disposizione di bit di dati di ingresso / uscita cambiabile
KR960038983A (ko) 반도체기억장치와 메모리시스템
EP0822557A3 (en) Non-volatile semiconductor memory device with variable source voltage
TW331007B (en) Semiconductor memory device
KR920013446A (ko) 블럭라이트 기능을 구비하는 반도체기억장치
GB1451386A (en) Reconfigurable memory structure
EP0170285A2 (en) Semiconductor memory device
JPS563499A (en) Semiconductor memory device
TW344819B (en) Semiconductor memory device
GB1438861A (en) Memory circuits
EP0256935A3 (en) Read only memory device having memory cells each storing one of three states
EP0170286A2 (en) Semiconductor memory device
GB2314654A (en) A method for distributing banks in a semiconductor memory device
TW374918B (en) Semiconductor memory device having multilevel memory cell array
KR910013285A (ko) 불휘발성 반도체메모리
KR920006974A (ko) 다이너믹형 반도체기억장치
EP0428396A3 (en) Bit error correcting circuit for a nonvolatile memory
JPS5771596A (en) Nonolithic memory chip provided with correcting function
IT1251009B (it) Procedimento per precaricare linee di ingresso/uscita di un dispositivo di memoria
IT1258816B (it) Disposizione di una schiera di celle ridondanti per un dispositivo di memoria a semiconduttore
JPS63140490A (ja) ダイナミツクｒａｍ
JPS644999A (en) Semiconductor nonvolatile memory device
JPH0955082A (ja) 半導体記憶装置
SU970462A1 (ru) Оперативное запоминающее устройство
KR100492991B1 (ko) 버스트카운터및이를이용한싱크로너스디램

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19961231