JP2000201072A - 温度補償ｖｃｏを用いたｐｌｌ回路 - Google Patents
温度補償ｖｃｏを用いたｐｌｌ回路Info
- Publication number
- JP2000201072A JP2000201072A JP11001494A JP149499A JP2000201072A JP 2000201072 A JP2000201072 A JP 2000201072A JP 11001494 A JP11001494 A JP 11001494A JP 149499 A JP149499 A JP 149499A JP 2000201072 A JP2000201072 A JP 2000201072A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- temperature
- pll circuit
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 abstract description 15
- 230000035945 sensitivity Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 入力データに対して電圧制御発振器ＶＣＯの
位相および周波数を同期させるＰＬＬ回路において、周
囲温度の変動に対して、常にＶＣＯが位相比較器のプル
インレンジ内で発振するように制御された温度補償ＶＣ
Ｏを用いたＰＬＬ回路を提供する。 【解決手段】 温度センサを用いた温度・電圧変換部１
３を設け、ＶＣＯ１４の入力電圧に、あらかじめ外部制
御電圧を与え、位相比較器１１のプルインレンジ内で発
振するように制御する。これにより、周囲温度の変動に
対して、常に安定なＰＬＬ動作を行う。
位相および周波数を同期させるＰＬＬ回路において、周
囲温度の変動に対して、常にＶＣＯが位相比較器のプル
インレンジ内で発振するように制御された温度補償ＶＣ
Ｏを用いたＰＬＬ回路を提供する。 【解決手段】 温度センサを用いた温度・電圧変換部１
３を設け、ＶＣＯ１４の入力電圧に、あらかじめ外部制
御電圧を与え、位相比較器１１のプルインレンジ内で発
振するように制御する。これにより、周囲温度の変動に
対して、常に安定なＰＬＬ動作を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、特に周囲温度が変
化した場合においても、周波数安定性等に影響が少ない
温度補償ＶＣＯを用いたＰＬＬ回路に関する。
化した場合においても、周波数安定性等に影響が少ない
温度補償ＶＣＯを用いたＰＬＬ回路に関する。
【０００２】
【従来の技術】一般に、ＰＬＬ回路は、位相比較器、周
波数比較器、ループフィルタ、電圧制御発振器ＶＣＯ
（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌ
ｌａｔｏｒ、以下ＶＣＯと称す）等から構成されてい
る。位相比較器のプルインレンジ・ロックレンジは一般
にあまり広くなく、周囲温度の変動や製造条件の変動に
よるＶＣＯの発振周波数のばらつきが大きい場合、所定
の周波数に引き込むことができないことがある。
波数比較器、ループフィルタ、電圧制御発振器ＶＣＯ
（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌ
ｌａｔｏｒ、以下ＶＣＯと称す）等から構成されてい
る。位相比較器のプルインレンジ・ロックレンジは一般
にあまり広くなく、周囲温度の変動や製造条件の変動に
よるＶＣＯの発振周波数のばらつきが大きい場合、所定
の周波数に引き込むことができないことがある。
【０００３】これを防ぐ目的で、周波数比較器をプルイ
ンレンジの拡大等の目的で用いることが多いが、ＶＣＯ
の発振周波数が所用の周波数と大きく異なる場合は、や
はり引き込むことができない。この場合、水晶発振器等
の精度の良いリファレンスクロックが必要となる。
ンレンジの拡大等の目的で用いることが多いが、ＶＣＯ
の発振周波数が所用の周波数と大きく異なる場合は、や
はり引き込むことができない。この場合、水晶発振器等
の精度の良いリファレンスクロックが必要となる。
【０００４】また、入力データが途絶えた場合に、ＶＣ
Ｏは所定の周波数から大きくはずれた周波数で動作する
ため、再びデータが入力された時に、ＰＬＬが再度ロッ
クするのに時間がかかる、すなわち、引き込み時間が長
くなる。
Ｏは所定の周波数から大きくはずれた周波数で動作する
ため、再びデータが入力された時に、ＰＬＬが再度ロッ
クするのに時間がかかる、すなわち、引き込み時間が長
くなる。
【０００５】従来のＰＬＬ方式発振回路として、例えば
特開平８−２６５１４６号公報がある。これは、抵抗と
サーミスタを直列に接続し、出力電圧を得る場所を変え
ることによって、ＶＣＯの温度特性を補償する傾きの異
なるオフセット電圧を出力させるものである。
特開平８−２６５１４６号公報がある。これは、抵抗と
サーミスタを直列に接続し、出力電圧を得る場所を変え
ることによって、ＶＣＯの温度特性を補償する傾きの異
なるオフセット電圧を出力させるものである。
【０００６】図３は、従来のＰＬＬ方式発振回路の原理
図である。図３において、このＰＬＬ方式発振回路は、
電圧出力部１０と、ＶＣＯ２０と、温度補償回路３０
と、位相比較器４０と、ループフィルタ５０と、基準周
波数信号発振器６０と、分周器７０とで構成されてい
る。ここでは、電圧出力部１０が、周囲温度を検出し、
周囲温度に応じた電圧値を発生し、温度補償回路３０へ
送る。
図である。図３において、このＰＬＬ方式発振回路は、
電圧出力部１０と、ＶＣＯ２０と、温度補償回路３０
と、位相比較器４０と、ループフィルタ５０と、基準周
波数信号発振器６０と、分周器７０とで構成されてい
る。ここでは、電圧出力部１０が、周囲温度を検出し、
周囲温度に応じた電圧値を発生し、温度補償回路３０へ
送る。
【０００７】温度補償回路３０は、送られた電圧値に基
づきＶＣＯ２０の変調感度の変動を補償する。具体的に
は、温度補償回路３０は、位相比較器４０の感度値とＶ
ＣＯ２０の変調感度値との積が周囲温度の値にかかわら
ず常時一定になるように、位相比較器４０の出力に対し
て電圧値調整を行う。
づきＶＣＯ２０の変調感度の変動を補償する。具体的に
は、温度補償回路３０は、位相比較器４０の感度値とＶ
ＣＯ２０の変調感度値との積が周囲温度の値にかかわら
ず常時一定になるように、位相比較器４０の出力に対し
て電圧値調整を行う。
【０００８】これにより、周囲温度の変化に伴い、ＶＣ
Ｏ２０の変調感度が変動しても、固有周波数およびダン
ピング定数の変動を防止して、位相雑音が増加したり、
引き込み時間が長くなったり、安定性が低下したりする
という悪影響が発生しないようにするものである。
Ｏ２０の変調感度が変動しても、固有周波数およびダン
ピング定数の変動を防止して、位相雑音が増加したり、
引き込み時間が長くなったり、安定性が低下したりする
という悪影響が発生しないようにするものである。
【０００９】図４は、図３に示すＶＣＯ２０の変調感度
特性図である。周囲温度が変化した場合に、この変調感
度が変動することがある。この変動には、周囲温度が上
昇するにつれて、変調感度が上昇するタイプＬ１と、変
調感度が下降するタイプＬ２とがある。
特性図である。周囲温度が変化した場合に、この変調感
度が変動することがある。この変動には、周囲温度が上
昇するにつれて、変調感度が上昇するタイプＬ１と、変
調感度が下降するタイプＬ２とがある。
【００１０】図５は、図３に示す電圧出力部１０の構成
図である。この電圧出力部１０は、抵抗Ｒ１、Ｒ２とサ
ーミスタＴＨ１とにより構成されている。図５の（ｂ）
では、図４に示すＶＣＯ２０の変調感度が、周囲温度の
上昇に伴い上昇するタイプＬ１の場合は、電圧出力をサ
ーミスタＴＨ１と抵抗Ｒ２との間から出力し、図５の
（ａ）では、図４に示すＶＣＯ２０の変調感度が、周囲
温度の上昇に伴い下降するタイプＬ２の場合に、電圧出
力をサーミスタＴＨ１と抵抗Ｒ１との間から出力する。
図である。この電圧出力部１０は、抵抗Ｒ１、Ｒ２とサ
ーミスタＴＨ１とにより構成されている。図５の（ｂ）
では、図４に示すＶＣＯ２０の変調感度が、周囲温度の
上昇に伴い上昇するタイプＬ１の場合は、電圧出力をサ
ーミスタＴＨ１と抵抗Ｒ２との間から出力し、図５の
（ａ）では、図４に示すＶＣＯ２０の変調感度が、周囲
温度の上昇に伴い下降するタイプＬ２の場合に、電圧出
力をサーミスタＴＨ１と抵抗Ｒ１との間から出力する。
【００１１】しかしながら、この方式では、製造条件の
ばらつきなどによって、ＶＣＯの変調感度にばらつきが
出た場合、サーミスタ値の傾きの再調整等が必要にな
る。また、光通信に用いられる光受信器においては、−
４０〜＋８５℃という広い温度環境条件の下で用いられ
ることがあり、そのような場合のＶＣＯの変調感度は、
図４に示すような線形では必ずしもなく、図５の（ａ）
や（ｂ）のような方式での補償は課題である。
ばらつきなどによって、ＶＣＯの変調感度にばらつきが
出た場合、サーミスタ値の傾きの再調整等が必要にな
る。また、光通信に用いられる光受信器においては、−
４０〜＋８５℃という広い温度環境条件の下で用いられ
ることがあり、そのような場合のＶＣＯの変調感度は、
図４に示すような線形では必ずしもなく、図５の（ａ）
や（ｂ）のような方式での補償は課題である。
【００１２】
【発明が解決しようとする課題】本発明は前記のような
課題を解決するものであり、このような現象を防ぐため
に、ＶＣＯの入力電圧にあらかじめ外部電圧を与えてお
き、ＶＣＯの発振周波数が位相比較器のプルインレンジ
以内となるような制御を行う。また、周囲温度の変動に
対し、それに追従して最適な外部電圧を発生する温度・
電圧変換部を設け、常にＶＣＯが位相比較器のプルイン
レンジ内で発振するように制御された温度補償ＶＣＯを
用いたＰＬＬ回路を提供することを目的とする。
課題を解決するものであり、このような現象を防ぐため
に、ＶＣＯの入力電圧にあらかじめ外部電圧を与えてお
き、ＶＣＯの発振周波数が位相比較器のプルインレンジ
以内となるような制御を行う。また、周囲温度の変動に
対し、それに追従して最適な外部電圧を発生する温度・
電圧変換部を設け、常にＶＣＯが位相比較器のプルイン
レンジ内で発振するように制御された温度補償ＶＣＯを
用いたＰＬＬ回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、請求項１の発明にかかる温度補償ＶＣＯを用いたＰ
ＬＬ回路は、入力データに対して、電圧制御発振器ＶＣ
Ｏの位相および周波数を同期させるＰＬＬ回路におい
て、前記入力データと前記ＶＣＯから出力される信号と
の最適位相からのずれを検出し、その結果に応じた制御
電圧を出力する位相比較手段と、前記ＶＣＯに、あらか
じめ前記位相比較手段のプルインレンジ内で発振するよ
うな外部制御電圧を与える温度・電圧変換手段とを有す
ることを特徴としている。
に、請求項１の発明にかかる温度補償ＶＣＯを用いたＰ
ＬＬ回路は、入力データに対して、電圧制御発振器ＶＣ
Ｏの位相および周波数を同期させるＰＬＬ回路におい
て、前記入力データと前記ＶＣＯから出力される信号と
の最適位相からのずれを検出し、その結果に応じた制御
電圧を出力する位相比較手段と、前記ＶＣＯに、あらか
じめ前記位相比較手段のプルインレンジ内で発振するよ
うな外部制御電圧を与える温度・電圧変換手段とを有す
ることを特徴としている。
【００１４】また、請求項２の発明にかかる温度補償Ｖ
ＣＯを用いたＰＬＬ回路は、前記温度・電圧変換手段
が、外部温度を感知する温度センサ手段と、感知したア
ナログである温度をデジタルに変換するアナログ／デジ
タル変換手段と、変換したデータを格納する記憶手段
と、記憶されたデジタルであるデータをアナログに変換
するデジタル／アナログ変換手段とを有することを特徴
としている。
ＣＯを用いたＰＬＬ回路は、前記温度・電圧変換手段
が、外部温度を感知する温度センサ手段と、感知したア
ナログである温度をデジタルに変換するアナログ／デジ
タル変換手段と、変換したデータを格納する記憶手段
と、記憶されたデジタルであるデータをアナログに変換
するデジタル／アナログ変換手段とを有することを特徴
としている。
【００１５】また、請求項３の発明にかかる温度補償Ｖ
ＣＯを用いたＰＬＬ回路は、前記ＶＣＯが、あらかじ
め、その温度特性を測定されるものであることを特徴と
している。
ＣＯを用いたＰＬＬ回路は、前記ＶＣＯが、あらかじ
め、その温度特性を測定されるものであることを特徴と
している。
【００１６】また、請求項４の発明にかかる温度補償Ｖ
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、前記あら
かじめ測定されたＶＣＯの温度特性を記憶するものであ
ることを特徴としている。
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、前記あら
かじめ測定されたＶＣＯの温度特性を記憶するものであ
ることを特徴としている。
【００１７】また、請求項５の発明にかかる温度補償Ｖ
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、前記あら
かじめ記憶されたＶＣＯの温度特性を削除するものであ
ることを特徴としている。
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、前記あら
かじめ記憶されたＶＣＯの温度特性を削除するものであ
ることを特徴としている。
【００１８】また、請求項６の発明にかかる温度補償Ｖ
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、ＥＥＰＲ
ＯＭであることを特徴としている。
ＣＯを用いたＰＬＬ回路は、前記記憶手段が、ＥＥＰＲ
ＯＭであることを特徴としている。
【００１９】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を詳細に説明する。図１は、本発明の一実施
例を示すＰＬＬ回路の構成図である。図１に示すよう
に、本発明の温度補償ＶＣＯを用いたＰＬＬ回路は、入
力データとＶＣＯ１４との最適位相からのずれを検出
し、その位相の遅れあるいは進みに応じて、それに対応
する電圧を出力する位相比較器１１と、ＰＬＬループの
時定数を決定するローパスフィルタあるいはラグリドフ
ィルタなどのループフィルタ１２と、入力電圧によって
その発振周波数が制御されるＶＣＯ１４と、周囲温度を
感知してその結果を電圧に変換し出力する温度・電圧変
換部１３とによって構成されている。
の実施形態を詳細に説明する。図１は、本発明の一実施
例を示すＰＬＬ回路の構成図である。図１に示すよう
に、本発明の温度補償ＶＣＯを用いたＰＬＬ回路は、入
力データとＶＣＯ１４との最適位相からのずれを検出
し、その位相の遅れあるいは進みに応じて、それに対応
する電圧を出力する位相比較器１１と、ＰＬＬループの
時定数を決定するローパスフィルタあるいはラグリドフ
ィルタなどのループフィルタ１２と、入力電圧によって
その発振周波数が制御されるＶＣＯ１４と、周囲温度を
感知してその結果を電圧に変換し出力する温度・電圧変
換部１３とによって構成されている。
【００２０】図１において、入力データおよびＶＣＯ１
４から出力される信号は位相比較器１１において最適位
相からのずれを検出され、位相比較器１１は、その結果
に応じた制御電圧を出力する。
４から出力される信号は位相比較器１１において最適位
相からのずれを検出され、位相比較器１１は、その結果
に応じた制御電圧を出力する。
【００２１】例えば、ＶＣＯ１４から出力される信号の
位相が、最適位相に対し進んでいる場合は、位相比較器
１１は、ＶＣＯ１４の発振周波数を下げるような制御電
圧を発生する。また、ＶＣＯ１４から出力される信号の
位相が、最適位相に対し遅れている場合は、位相比較器
１１は、ＶＣＯの発振周波数を上げるような制御電圧を
発生する。
位相が、最適位相に対し進んでいる場合は、位相比較器
１１は、ＶＣＯ１４の発振周波数を下げるような制御電
圧を発生する。また、ＶＣＯ１４から出力される信号の
位相が、最適位相に対し遅れている場合は、位相比較器
１１は、ＶＣＯの発振周波数を上げるような制御電圧を
発生する。
【００２２】このように、位相比較器１１の出力信号
は、ループフィルタ１２によって平滑され、ＶＣＯ１４
の制御電圧として与えられ、結果として、ＶＣＯ１４の
発振周波数および位相は最適に保たれる。以上の説明
は、ＶＣＯ１４の発振周波数が位相比較器１１のプルイ
ンレンジ内にある時の動作である。
は、ループフィルタ１２によって平滑され、ＶＣＯ１４
の制御電圧として与えられ、結果として、ＶＣＯ１４の
発振周波数および位相は最適に保たれる。以上の説明
は、ＶＣＯ１４の発振周波数が位相比較器１１のプルイ
ンレンジ内にある時の動作である。
【００２３】一方、ＶＣＯ１４の発振周波数が位相比較
器１１のプルインレンジ内にない場合は、位相比較器１
１において、周波数の引き込みができず、入力信号に対
して、ＶＣＯ１４の周波数および位相をロックすること
ができない。一般に、ＶＣＯ１４の発振周波数は、周囲
温度および製造条件によって大きく変動する。
器１１のプルインレンジ内にない場合は、位相比較器１
１において、周波数の引き込みができず、入力信号に対
して、ＶＣＯ１４の周波数および位相をロックすること
ができない。一般に、ＶＣＯ１４の発振周波数は、周囲
温度および製造条件によって大きく変動する。
【００２４】これを防ぐために、温度センサを用いた温
度・電圧変換部１３を設け、ＶＣＯ１４にあらかじめ位
相比較器１１のプルインレンジで発振するような外部制
御電圧を与えておき、それを周囲温度に応じて最適に変
化させることにより、常に安定なＰＬＬ動作を行うこと
ができる。
度・電圧変換部１３を設け、ＶＣＯ１４にあらかじめ位
相比較器１１のプルインレンジで発振するような外部制
御電圧を与えておき、それを周囲温度に応じて最適に変
化させることにより、常に安定なＰＬＬ動作を行うこと
ができる。
【００２５】図２は、ＶＣＯ１４にあらかじめ位相比較
器１１のロックインレンジで発振するような外部制御電
圧を与える温度・電圧変換部１３の構成図である。図２
に示すように、温度・電圧変換部１３は、温度センサ１
と、アナログ／デジタル変換器（以下Ａ／Ｄ変換器と称
す）２と、ＥＥＰＲＯＭ３と、デジタル／アナログ変換
器（以下Ｄ／Ａ変換器と称す）４とで構成されている。
器１１のロックインレンジで発振するような外部制御電
圧を与える温度・電圧変換部１３の構成図である。図２
に示すように、温度・電圧変換部１３は、温度センサ１
と、アナログ／デジタル変換器（以下Ａ／Ｄ変換器と称
す）２と、ＥＥＰＲＯＭ３と、デジタル／アナログ変換
器（以下Ｄ／Ａ変換器と称す）４とで構成されている。
【００２６】図２において、温度センサ１の出力する電
圧を、Ａ／Ｄ変換器２でデジタル化し、その結果をＥＥ
ＰＲＯＭ３にアドレスとして与える。ＥＥＰＲＯＭ３
は、そのアドレスに格納されているデータを、Ｄ／Ａ変
換器４でアナログに変換し、その出力電圧を、外部制御
電圧として、ＶＣＯ１４に与える。
圧を、Ａ／Ｄ変換器２でデジタル化し、その結果をＥＥ
ＰＲＯＭ３にアドレスとして与える。ＥＥＰＲＯＭ３
は、そのアドレスに格納されているデータを、Ｄ／Ａ変
換器４でアナログに変換し、その出力電圧を、外部制御
電圧として、ＶＣＯ１４に与える。
【００２７】ＥＥＰＲＯＭ３には、あらかじめＶＣＯ１
４の温度特性を測定し、常に最適な外部制御電圧をＶＣ
Ｏ１４に与えられるデータを書き込んでおく。このよう
な温度・電圧変換部１３を用いることにより、温度セン
サの線形・非線形に関わらず、どのような特性のＶＣＯ
に対しても、常に最適な制御電圧を与える。
４の温度特性を測定し、常に最適な外部制御電圧をＶＣ
Ｏ１４に与えられるデータを書き込んでおく。このよう
な温度・電圧変換部１３を用いることにより、温度セン
サの線形・非線形に関わらず、どのような特性のＶＣＯ
に対しても、常に最適な制御電圧を与える。
【００２８】
【発明の効果】以上のように、本発明によれば、ＶＣＯ
が常に位相比較器のプルインレンジ内で発振するため、
周波数比較器および外部からのリファレンスロックが不
要であり、回路が簡素化される。
が常に位相比較器のプルインレンジ内で発振するため、
周波数比較器および外部からのリファレンスロックが不
要であり、回路が簡素化される。
【００２９】また、本発明によれば、ＶＣＯが常に位相
比較器のプルインレンジ内で発振するため、一旦入力デ
ータが断となり、再びデータが入力された場合の引き込
み時間が短い。
比較器のプルインレンジ内で発振するため、一旦入力デ
ータが断となり、再びデータが入力された場合の引き込
み時間が短い。
【００３０】また、本発明によれば、周囲温度が変動し
ても、ＶＣＯが常に位相比較器のプルインレンジ内で発
振するように温度補償をかけているため、温度変動にも
かかわらず安定した動作が得られる。
ても、ＶＣＯが常に位相比較器のプルインレンジ内で発
振するように温度補償をかけているため、温度変動にも
かかわらず安定した動作が得られる。
【００３１】また、本発明によれば、光通信に用いられ
る光受信器のように、外部温度環境が−４０〜＋８５℃
という広い温度範囲においても、安定した動作が得られ
る。
る光受信器のように、外部温度環境が−４０〜＋８５℃
という広い温度範囲においても、安定した動作が得られ
る。
【図１】本発明の一実施例を示すＰＬＬ回路の構成図で
ある。
ある。
【図２】図１に示す温度・電圧変換部の構成図である。
【図３】従来のＰＬＬ方式発振回路の原理図である。
【図４】図３に示すＶＣＯの変調感度特性図である。
【図５】図３に示す電圧出力部の構成図である。
１ 温度センサ ２ Ａ／Ｄ変換器 ３ ＥＥＰＲＯＭ ４ Ｄ／Ａ変換器 １１ 位相比較器 １２ ループフィルタ １３ 温度・電圧変換部 １４ ＶＣＯ
Claims (6)
- 【請求項１】 入力データに対して、電圧制御発振器Ｖ
ＣＯの位相および周波数を同期させるＰＬＬ回路におい
て、 前記入力データと前記ＶＣＯから出力される信号との最
適位相からのずれを検出し、その結果に応じた制御電圧
を出力する位相比較手段と、 前記ＶＣＯに、あらかじめ前記位相比較手段のプルイン
レンジ内で発振するような外部制御電圧を与える温度・
電圧変換手段とを有することを特徴とする温度補償ＶＣ
Ｏを用いたＰＬＬ回路。 - 【請求項２】 前記温度・電圧変換手段は、外部温度を
感知する温度センサ手段と、 感知したアナログである温度をデジタルに変換するアナ
ログ／デジタル変換手段と、変換したデータを格納する
記憶手段と、記憶されたデジタルであるデータをアナロ
グに変換するデジタル／アナログ変換手段とを有するこ
とを特徴とする請求項１記載の温度補償ＶＣＯを用いた
ＰＬＬ回路。 - 【請求項３】 前記ＶＣＯは、あらかじめ、その温度特
性を測定されるものであることを特徴とする請求項１記
載の温度補償ＶＣＯを用いたＰＬＬ回路。 - 【請求項４】 前記記憶手段は、前記あらかじめ測定さ
れたＶＣＯの温度特性を記憶するものであることを特徴
とする請求項２または３記載の温度補償ＶＣＯを用いた
ＰＬＬ回路。 - 【請求項５】 前記記憶手段は、前記あらかじめ記憶さ
れたＶＣＯの温度特性を削除するものであることを特徴
とする請求項２または４記載の温度補償ＶＣＯを用いた
ＰＬＬ回路。 - 【請求項６】 前記記憶手段が、ＥＥＰＲＯＭであるこ
とを特徴とする請求項２、４または５記載の温度補償Ｖ
ＣＯを用いたＰＬＬ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001494A JP2000201072A (ja) | 1999-01-06 | 1999-01-06 | 温度補償ｖｃｏを用いたｐｌｌ回路 |
| US09/476,231 US6342798B1 (en) | 1999-01-06 | 1999-12-30 | PLL circuit used temperature compensated VCO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001494A JP2000201072A (ja) | 1999-01-06 | 1999-01-06 | 温度補償ｖｃｏを用いたｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000201072A true JP2000201072A (ja) | 2000-07-18 |
Family
ID=11503019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001494A Pending JP2000201072A (ja) | 1999-01-06 | 1999-01-06 | 温度補償ｖｃｏを用いたｐｌｌ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6342798B1 (ja) |
| JP (1) | JP2000201072A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861966B1 (ko) | 2007-02-02 | 2008-10-07 | 엘아이지넥스원 주식회사 | 위상고정루프의 이트륨발진기 안정화장치 |
| JP2011151663A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 位相同期発振装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618684B1 (en) * | 2000-01-26 | 2003-09-09 | Elster Electricity, Llc | System and method for digitally compensating frequency and temperature induced errors in amplitude and phase shift in current sensing of electronic energy meters |
| JP2002198810A (ja) * | 2000-12-25 | 2002-07-12 | Fujitsu Ltd | 光受信機の入力断検出回路 |
| JP3972091B2 (ja) * | 2001-10-18 | 2007-09-05 | 株式会社ルネサステクノロジ | 変調用半導体集積回路 |
| KR100433634B1 (ko) * | 2002-04-19 | 2004-05-31 | 한국전자통신연구원 | 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 |
| US7737658B2 (en) * | 2003-10-27 | 2010-06-15 | Sony Corporation | Battery packs having a charging mode and a discharging mode |
| US7649426B2 (en) * | 2006-09-12 | 2010-01-19 | Cts Corporation | Apparatus and method for temperature compensation of crystal oscillators |
| US20110260761A1 (en) * | 2008-10-17 | 2011-10-27 | Freescale Semiconductor, Inc. | Temperature compensation in a phase-locked loop |
| US7816959B1 (en) * | 2009-02-23 | 2010-10-19 | Integrated Device Technology, Inc. | Clock circuit for reducing long term jitter |
| JP5027265B2 (ja) * | 2010-03-09 | 2012-09-19 | 日本電波工業株式会社 | Ｐｌｌ装置 |
| US8248167B2 (en) | 2010-06-28 | 2012-08-21 | Mstar Semiconductor, Inc. | VCO frequency temperature compensation system for PLLs |
| US8497741B2 (en) * | 2011-10-12 | 2013-07-30 | Atmel Corporation | High accuracy RC oscillator |
| EP2774270A4 (en) * | 2011-11-04 | 2015-07-01 | Itron Inc | TEMPERATURE-COMPENSATED FREQUENCY ADJUSTMENT IN A COUNTER READING END POINT |
| US9484935B2 (en) | 2013-12-19 | 2016-11-01 | Analog Devices Global | Apparatus and methods for frequency lock enhancement of phase-locked loops |
| US9413366B2 (en) * | 2013-12-19 | 2016-08-09 | Analog Devices Global | Apparatus and methods for phase-locked loops with temperature compensated calibration voltage |
| JP6561482B2 (ja) * | 2015-02-04 | 2019-08-21 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
| EP3836401A1 (en) * | 2019-12-10 | 2021-06-16 | NXP USA, Inc. | Frequency synthesizer with phase noise temperature compensation, communication unit and method therefor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202618A (ja) | 1986-02-28 | 1987-09-07 | Nec Corp | 温度補償回路 |
| JPH022721A (ja) | 1988-06-16 | 1990-01-08 | Nec Corp | 位相同期発振回路 |
| JPH0419835A (ja) | 1990-05-14 | 1992-01-23 | Nec Corp | 光ディスク信号再生装置 |
| JPH0553330A (ja) | 1991-08-29 | 1993-03-05 | Fuji Photo Film Co Ltd | 水なし平版印刷版現像装置のブラツシング構造 |
| JPH05347558A (ja) | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 高速ロックアップ・シンセサイザ |
| JPH0856151A (ja) | 1994-08-12 | 1996-02-27 | Nec Miyagi Ltd | 電圧制御発振回路 |
| JP2738319B2 (ja) * | 1994-12-09 | 1998-04-08 | 日本電気株式会社 | マイクロコンピュータ制御型圧電発振器 |
| JP3399687B2 (ja) | 1995-03-20 | 2003-04-21 | 富士通株式会社 | Ｐｌｌ方式発振回路 |
| IL120119A0 (en) * | 1997-01-31 | 1997-04-15 | Binder Yehuda | Method and system for calibrating a crystal oscillator |
| DE69822408D1 (de) * | 1997-06-26 | 2004-04-22 | Koninkl Philips Electronics Nv | Verstärker für kabelnetzwerkanwendungen |
| US6121844A (en) * | 1997-07-24 | 2000-09-19 | Mitsubishi Denki Kabushiki Kaisha | PLL frequency synthesizer and method for controlling the PLL frequency synthesizer |
| US6121845A (en) * | 1998-05-15 | 2000-09-19 | Motorola, Inc. | Phase-locked loop system and method for modifying an output transition time |
-
1999
- 1999-01-06 JP JP11001494A patent/JP2000201072A/ja active Pending
- 1999-12-30 US US09/476,231 patent/US6342798B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861966B1 (ko) | 2007-02-02 | 2008-10-07 | 엘아이지넥스원 주식회사 | 위상고정루프의 이트륨발진기 안정화장치 |
| JP2011151663A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 位相同期発振装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6342798B1 (en) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036295A (en) | Frequency synthesizer allowing rapid frequency switching | |
| JP2000201072A (ja) | 温度補償ｖｃｏを用いたｐｌｌ回路 | |
| EP2959587B1 (en) | Single insertion trimming of highly accurate reference oscillators | |
| US7161443B2 (en) | Temperature compensated crystal oscillator | |
| US6542041B2 (en) | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| JP4855190B2 (ja) | 位相同期発振器及びその制御方法 | |
| JP2011040967A (ja) | Ｐｌｌ回路 | |
| JP5027265B2 (ja) | Ｐｌｌ装置 | |
| JPH10260742A (ja) | 精密電圧発生装置 | |
| CN101421929A (zh) | Pll电路 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JP7491092B2 (ja) | 位相同期回路及び位相同期方法 | |
| JPH022721A (ja) | 位相同期発振回路 | |
| JP3328218B2 (ja) | Ｐｌｌ回路 | |
| US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
| US20250274128A1 (en) | Mixed signal electronics for locking control of high-q feedback loops and associated circuitry for detecting phase shift of a resonator | |
| JP3226838B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH07106962A (ja) | 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 | |
| CA2172704A1 (en) | Circuit arrangement for compensating frequency deviations of a voltage-controlled oscillator, using a second oscillator | |
| JPH0242817A (ja) | 安定化電圧制御発振器 | |
| JPS623945Y2 (ja) | ||
| JP2004172686A (ja) | 基準信号発生器 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JPH09284014A (ja) | 位相特性安定化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |