JPH08110513A - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JPH08110513A JPH08110513A JP6274599A JP27459994A JPH08110513A JP H08110513 A JPH08110513 A JP H08110513A JP 6274599 A JP6274599 A JP 6274599A JP 27459994 A JP27459994 A JP 27459994A JP H08110513 A JPH08110513 A JP H08110513A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- plasma
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 プラズマアドレス表示装置のパルス駆動を実
現しアナログドライバを不要にすると共にクロストーク
を抑制する。 【構成】 プラズマアドレス表示装置は液晶セルとプラ
ズマセルとを互いに重ねたフラットパネル構造を有す
る。液晶セルは列状に配列した信号電極Dを備えてい
る。プラズマセルは行状に配列した放電チャンネルを備
えている。各放電チャンネルはアノードAとカソードK
の対からなる。信号電極Dと放電チャンネルの交差部に
画素4が規定される。走査回路2は放電チャンネルのカ
ソードKに対して線順次走査で選択パルスを供給する。
信号回路1は線順次走査に同期して各信号電極Dに信号
パルスを印加する。信号回路1は各選択パルスの立ち下
がりタイミングTdを基準として立ち下がりタイミング
Sdが変調された固定電圧Vpの信号パルスからなる画
像信号を出力して階調表示を行なう。
現しアナログドライバを不要にすると共にクロストーク
を抑制する。 【構成】 プラズマアドレス表示装置は液晶セルとプラ
ズマセルとを互いに重ねたフラットパネル構造を有す
る。液晶セルは列状に配列した信号電極Dを備えてい
る。プラズマセルは行状に配列した放電チャンネルを備
えている。各放電チャンネルはアノードAとカソードK
の対からなる。信号電極Dと放電チャンネルの交差部に
画素4が規定される。走査回路2は放電チャンネルのカ
ソードKに対して線順次走査で選択パルスを供給する。
信号回路1は線順次走査に同期して各信号電極Dに信号
パルスを印加する。信号回路1は各選択パルスの立ち下
がりタイミングTdを基準として立ち下がりタイミング
Sdが変調された固定電圧Vpの信号パルスからなる画
像信号を出力して階調表示を行なう。
Description
【0001】
【産業上の利用分野】本発明は液晶セル等の表示セルと
プラズマセルを重ねた積層構造を有するプラズマアドレ
ス表示装置に関し、より詳しくは、プラズマセルの線順
次走査に同期した液晶セル側の画像信号出力方式に関す
る。
プラズマセルを重ねた積層構造を有するプラズマアドレ
ス表示装置に関し、より詳しくは、プラズマセルの線順
次走査に同期した液晶セル側の画像信号出力方式に関す
る。
【0002】
【従来の技術】従来、電気光学セルとして液晶セルを用
いたマトリクスタイプの電気光学装置例えば液晶表示装
置を高解像度化、高コントラスト化する為の手段として
は、各画素毎に薄膜トランジスタ等のスイッチング素子
を設け、これを線順次で駆動するアクティブマトリクス
方式が一般に知られている。しかしながら、この場合薄
膜トランジスタの様な半導体素子を基板上に多数設ける
必要があり、特に大面積化した時に製造歩留りが悪くな
るという短所がある。そこでこの短所を解決する手段と
して、ブザク等は特開平1−217396号公報におい
て、薄膜トランジスタ等からなる素子に代えてプラズマ
スイッチを利用する方式を提案している。以下、プラズ
マ放電に基づくスイッチを利用して液晶セルを駆動する
プラズマアドレス表示装置の構成及び動作について簡単
に説明する。
いたマトリクスタイプの電気光学装置例えば液晶表示装
置を高解像度化、高コントラスト化する為の手段として
は、各画素毎に薄膜トランジスタ等のスイッチング素子
を設け、これを線順次で駆動するアクティブマトリクス
方式が一般に知られている。しかしながら、この場合薄
膜トランジスタの様な半導体素子を基板上に多数設ける
必要があり、特に大面積化した時に製造歩留りが悪くな
るという短所がある。そこでこの短所を解決する手段と
して、ブザク等は特開平1−217396号公報におい
て、薄膜トランジスタ等からなる素子に代えてプラズマ
スイッチを利用する方式を提案している。以下、プラズ
マ放電に基づくスイッチを利用して液晶セルを駆動する
プラズマアドレス表示装置の構成及び動作について簡単
に説明する。
【0003】このプラズマアドレス表示装置は、図3に
示す様に、電気光学物質層である液晶層101と、プラ
ズマ室102とが、、ガラス等からなる薄い誘電体のシ
ート103を介して隣接配置されたものである。プラズ
マ室102は、ガラス基板104に対し互いに平行な複
数の溝105を形成する事により構成されるもので、ガ
ラス基板104と誘電体シート103は気密封止され、
この中にはイオン化可能なガスが封入されている。又、
各溝105には、互いに平行な一対の電極106,10
7が設けられており、これら電極106,107がプラ
ズマ室102内のガスをイオン化して放電プラズマを発
生する為のアノードA及びカソードKとして機能する。
例えば、電極106はカソードとして機能し、電流制限
抵抗を介して走査回路(図示せず)の出力トランジスタ
に接続される。又、電極107はアノードとして機能
し、共通に配線接地される。一方、液晶層101は、前
記誘電体シート103と透明基板108とによって挟持
されており、透明基板108の液晶層101側の表面に
は、信号電極Dが形成されている。この透明な信号電極
Dは、前記溝105によって構成されるプラズマ室10
2からなる放電チャンネルと直交しており、これら信号
電極と放電チャンネルの交差部分が各画素に対応してい
る。
示す様に、電気光学物質層である液晶層101と、プラ
ズマ室102とが、、ガラス等からなる薄い誘電体のシ
ート103を介して隣接配置されたものである。プラズ
マ室102は、ガラス基板104に対し互いに平行な複
数の溝105を形成する事により構成されるもので、ガ
ラス基板104と誘電体シート103は気密封止され、
この中にはイオン化可能なガスが封入されている。又、
各溝105には、互いに平行な一対の電極106,10
7が設けられており、これら電極106,107がプラ
ズマ室102内のガスをイオン化して放電プラズマを発
生する為のアノードA及びカソードKとして機能する。
例えば、電極106はカソードとして機能し、電流制限
抵抗を介して走査回路(図示せず)の出力トランジスタ
に接続される。又、電極107はアノードとして機能
し、共通に配線接地される。一方、液晶層101は、前
記誘電体シート103と透明基板108とによって挟持
されており、透明基板108の液晶層101側の表面に
は、信号電極Dが形成されている。この透明な信号電極
Dは、前記溝105によって構成されるプラズマ室10
2からなる放電チャンネルと直交しており、これら信号
電極と放電チャンネルの交差部分が各画素に対応してい
る。
【0004】図4は画素を2個だけ切り取って示した模
式図である。この図においては、理解を容易にする為に
2本の信号電極D1,D2と1本のカソード電極K1と
1本のアノード電極A1のみが示されている。個々の画
素204は、信号電極(D1,D2)と、液晶層301
と、誘電体層303と、放電チャンネルとからなる積層
構造を有している。前記液晶層301、誘電体層303
は各々図3の液晶層101、誘電体シート103と対応
している。放電チャンネルはプラズマ放電中には略実質
的にアノード電位に接続される。この状態で画素に信号
電圧を印加すると液晶層301、誘電体層303に電荷
が注入される。一方、プラズマ放電が終了すると放電チ
ャンネルが絶縁状態に戻る為浮遊電位となり、注入され
た電荷は各画素204に保持される。所謂サンプリング
ホールド動作が行なわれている。ここにおいて、個々の
画素204の間には信号電極(D1,D2)が設けられ
ていないのでプラズマ放電中においても略絶縁状態とな
っている為画素204の独立性は維持されている。従っ
て、放電チャンネルは個々の画素204に設けられた個
々のサンプリングスイッチング素子として機能するので
模式的にスイッチングシンボルS1を用いて表わされて
いる。一方、信号電極(D1,D2)と放電チャンネル
との間に挟持された液晶層301及び誘電体層303
は、サンプリングキャパシタとして機能する。線順次走
査によりサンプリングスイッチS1が導通状態になると
信号電圧がサンプリングキャパシタにホールドされ、信
号電圧レベルに応じて各画素の点灯あるいは消灯動作が
行なわれる。サンプリングスイッチS1が非導通状態に
なった後も信号電圧はサンプリングキャパシタに保持さ
れ表示装置のアクティブマトリクス動作が行なわれる。
式図である。この図においては、理解を容易にする為に
2本の信号電極D1,D2と1本のカソード電極K1と
1本のアノード電極A1のみが示されている。個々の画
素204は、信号電極(D1,D2)と、液晶層301
と、誘電体層303と、放電チャンネルとからなる積層
構造を有している。前記液晶層301、誘電体層303
は各々図3の液晶層101、誘電体シート103と対応
している。放電チャンネルはプラズマ放電中には略実質
的にアノード電位に接続される。この状態で画素に信号
電圧を印加すると液晶層301、誘電体層303に電荷
が注入される。一方、プラズマ放電が終了すると放電チ
ャンネルが絶縁状態に戻る為浮遊電位となり、注入され
た電荷は各画素204に保持される。所謂サンプリング
ホールド動作が行なわれている。ここにおいて、個々の
画素204の間には信号電極(D1,D2)が設けられ
ていないのでプラズマ放電中においても略絶縁状態とな
っている為画素204の独立性は維持されている。従っ
て、放電チャンネルは個々の画素204に設けられた個
々のサンプリングスイッチング素子として機能するので
模式的にスイッチングシンボルS1を用いて表わされて
いる。一方、信号電極(D1,D2)と放電チャンネル
との間に挟持された液晶層301及び誘電体層303
は、サンプリングキャパシタとして機能する。線順次走
査によりサンプリングスイッチS1が導通状態になると
信号電圧がサンプリングキャパシタにホールドされ、信
号電圧レベルに応じて各画素の点灯あるいは消灯動作が
行なわれる。サンプリングスイッチS1が非導通状態に
なった後も信号電圧はサンプリングキャパシタに保持さ
れ表示装置のアクティブマトリクス動作が行なわれる。
【0005】図5は、信号電極に印加される画像信号及
び放電チャンネルのカソードに供給される選択パルスの
波形図である。ある選択タイミングで1本の放電チャン
ネルのカソード電極に所定の負電圧Vsを印加すると、
放電チャンネル内にプラズマ放電が起る。プラズマ放電
は、カソード電極を接地電位(0V)にすると停止す
る。即ち、選択パルスはタイミングTuで負電圧Vs側
に立ち上がり、所定の選択期間経過後、Tdで接地電位
(0V)に立ち下がる。なお、アノード電位は常に接地
電位に設定されている。立ち下がり時点Tdではプラズ
マ放電により発生したイオン等の荷電粒子が放電チャン
ネル内に残存する為誘電体シートの下面はアノード及び
カソードと導通状態であり、接地電位(0V)となって
いる。従って、この時点Tdにおいて画像信号Vsig
がサンプリングされ、略液晶と誘電体シートの容量分割
比に従って所定の画像信号を液晶層に書き込む事ができ
る。やがてプラズマ放電により発生したイオン等は基底
状態に戻り放電チャンネル内は小さな浮遊容量分を残し
高抵抗となる為、液晶層に書き込まれた画像信号は次の
選択タイミングまで維持される。従って、放電チャンネ
ルを線順次で走査する事により、所望の階調が施された
画像表示が可能になる。
び放電チャンネルのカソードに供給される選択パルスの
波形図である。ある選択タイミングで1本の放電チャン
ネルのカソード電極に所定の負電圧Vsを印加すると、
放電チャンネル内にプラズマ放電が起る。プラズマ放電
は、カソード電極を接地電位(0V)にすると停止す
る。即ち、選択パルスはタイミングTuで負電圧Vs側
に立ち上がり、所定の選択期間経過後、Tdで接地電位
(0V)に立ち下がる。なお、アノード電位は常に接地
電位に設定されている。立ち下がり時点Tdではプラズ
マ放電により発生したイオン等の荷電粒子が放電チャン
ネル内に残存する為誘電体シートの下面はアノード及び
カソードと導通状態であり、接地電位(0V)となって
いる。従って、この時点Tdにおいて画像信号Vsig
がサンプリングされ、略液晶と誘電体シートの容量分割
比に従って所定の画像信号を液晶層に書き込む事ができ
る。やがてプラズマ放電により発生したイオン等は基底
状態に戻り放電チャンネル内は小さな浮遊容量分を残し
高抵抗となる為、液晶層に書き込まれた画像信号は次の
選択タイミングまで維持される。従って、放電チャンネ
ルを線順次で走査する事により、所望の階調が施された
画像表示が可能になる。
【0006】
【発明が解決しようとする課題】ところで、プラズマア
ドレス表示装置において所望の階調表示を行なう為に
は、信号電極群に対して画像信号Vsigを供給する必
要がある。しかしながら、この画像信号は液晶層と誘電
体シートの容量分割に従って各画素に書き込まれるの
で、予め大きな信号電圧が必要になる。この信号電圧は
数十V程度に達し、TFT等を利用した液晶セル単層か
らなるアクティブマトリクス液晶表示装置に比べると遥
かに高い。この為、耐圧等の関係から信号電極群に接続
される信号回路をアナログドライバで構成した場合、高
集積化は困難であるという課題がある。又、信号電極群
は列状に配置されている為隣接する電極間に異なった信
号電圧が印加されると隣接電極間に発生する電界によっ
て液晶の配列が乱されるが、1画面表示期間の中で異な
った信号電圧が印加される期間が長いと液晶配列の乱れ
が甚しくなり、所謂クロストークが発生するという課題
がある。
ドレス表示装置において所望の階調表示を行なう為に
は、信号電極群に対して画像信号Vsigを供給する必
要がある。しかしながら、この画像信号は液晶層と誘電
体シートの容量分割に従って各画素に書き込まれるの
で、予め大きな信号電圧が必要になる。この信号電圧は
数十V程度に達し、TFT等を利用した液晶セル単層か
らなるアクティブマトリクス液晶表示装置に比べると遥
かに高い。この為、耐圧等の関係から信号電極群に接続
される信号回路をアナログドライバで構成した場合、高
集積化は困難であるという課題がある。又、信号電極群
は列状に配置されている為隣接する電極間に異なった信
号電圧が印加されると隣接電極間に発生する電界によっ
て液晶の配列が乱されるが、1画面表示期間の中で異な
った信号電圧が印加される期間が長いと液晶配列の乱れ
が甚しくなり、所謂クロストークが発生するという課題
がある。
【0007】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は高集積化の困難なアナログドライバ
に代わる信号回路を用いてプラズマアドレス表示装置の
表示セル側の駆動を可能にする事を目的とする。併せ
て、上述したクロストークの発生を抑制する事を目的と
する。かかる目的を達成する為に以下の手段を講じた。
即ち、列状に配列した信号電極を備えた液晶セルと、行
状に配列した放電チャンネルを備えたプラズマセルとを
互いに重ねたフラットパネル構造を有し、該放電チャン
ネルに線順次走査で選択パルスを供給する走査回路と、
線順次走査に同期して各信号電極に画像信号を印加する
信号回路とを備えたプラズマアドレス表示装置におい
て、前記信号電極に印加される信号パルスの立ち上がり
タイミングを前記選択パルスの立ち上がりタイミング及
び立ち下がりタイミングの間に設定し、さらに、前記選
択パルスの立ち下がりタイミングを基準として前記信号
パルスの立ち下がりタイミングが変調された一定電圧の
信号パルスからなる画像信号を出力して階調表示を行な
う。この一定電圧はクロストークを低減する為に実用的
なコントラストを実現できる範囲でできるだけ低く抑え
られ、且つ印加時間も短くなる様に制御されている。
題に鑑み、本発明は高集積化の困難なアナログドライバ
に代わる信号回路を用いてプラズマアドレス表示装置の
表示セル側の駆動を可能にする事を目的とする。併せ
て、上述したクロストークの発生を抑制する事を目的と
する。かかる目的を達成する為に以下の手段を講じた。
即ち、列状に配列した信号電極を備えた液晶セルと、行
状に配列した放電チャンネルを備えたプラズマセルとを
互いに重ねたフラットパネル構造を有し、該放電チャン
ネルに線順次走査で選択パルスを供給する走査回路と、
線順次走査に同期して各信号電極に画像信号を印加する
信号回路とを備えたプラズマアドレス表示装置におい
て、前記信号電極に印加される信号パルスの立ち上がり
タイミングを前記選択パルスの立ち上がりタイミング及
び立ち下がりタイミングの間に設定し、さらに、前記選
択パルスの立ち下がりタイミングを基準として前記信号
パルスの立ち下がりタイミングが変調された一定電圧の
信号パルスからなる画像信号を出力して階調表示を行な
う。この一定電圧はクロストークを低減する為に実用的
なコントラストを実現できる範囲でできるだけ低く抑え
られ、且つ印加時間も短くなる様に制御されている。
【0008】
【作用】プラズマスイッチング素子を構成する放電チャ
ンネルはプラズマ放電終了後イオン源となる準安定粒子
が徐々に減少する動作特性を有する。これを利用して、
画素へ書き込む画像信号を電圧値一定の信号パルスで構
成する様にした。この信号パルスの電圧値一定の期間を
変調する事により所望の階調表示を行なう。即ち、選択
パルス立ち下がり以前に固定電圧値を有する信号パスル
を出力した後、選択パルス立ち下がり後直ちに信号パル
スを立ち下げると、放電チャンネル内には前記準安定粒
子が多数残存しているので、前記固定電圧値の書き込み
の後、信号パルス立ち下がり後の電圧値を書き込む作用
が大きく起る。この為、信号パルス立ち上がり後の電圧
と信号パルス立ち下がり後の電圧のうち、信号パルス立
ち下がり後の電圧に近い電圧が書き込まれる。一方、選
択パルス立ち下がり以前に固定電圧値を有する信号パル
スを出力した後、選択パルス立ち下がり後しばらく信号
パルスの出力を維持した後に信号パルスを立ち下げる
と、放電チャンネル内の前記準安定粒子の残存量が少な
くなるので、前記信号パルス立ち下がり後の電圧値を書
き込む作用が小さくなる。この為、信号パルス立ち上が
り後の電圧と信号パルス立ち下がり後の電圧のうち、信
号パルス立ち上がり後の電圧に近い電圧が書き込まれ
る。この様にして、選択パルス立ち下がり後の信号パル
スの出力維持期間を変調する事によって、信号パルス立
ち上がり後の電圧と信号パルス立ち下がり後の電圧の中
間の任意の電圧を実効的に書き込む事ができる。
ンネルはプラズマ放電終了後イオン源となる準安定粒子
が徐々に減少する動作特性を有する。これを利用して、
画素へ書き込む画像信号を電圧値一定の信号パルスで構
成する様にした。この信号パルスの電圧値一定の期間を
変調する事により所望の階調表示を行なう。即ち、選択
パルス立ち下がり以前に固定電圧値を有する信号パスル
を出力した後、選択パルス立ち下がり後直ちに信号パル
スを立ち下げると、放電チャンネル内には前記準安定粒
子が多数残存しているので、前記固定電圧値の書き込み
の後、信号パルス立ち下がり後の電圧値を書き込む作用
が大きく起る。この為、信号パルス立ち上がり後の電圧
と信号パルス立ち下がり後の電圧のうち、信号パルス立
ち下がり後の電圧に近い電圧が書き込まれる。一方、選
択パルス立ち下がり以前に固定電圧値を有する信号パル
スを出力した後、選択パルス立ち下がり後しばらく信号
パルスの出力を維持した後に信号パルスを立ち下げる
と、放電チャンネル内の前記準安定粒子の残存量が少な
くなるので、前記信号パルス立ち下がり後の電圧値を書
き込む作用が小さくなる。この為、信号パルス立ち上が
り後の電圧と信号パルス立ち下がり後の電圧のうち、信
号パルス立ち上がり後の電圧に近い電圧が書き込まれ
る。この様にして、選択パルス立ち下がり後の信号パル
スの出力維持期間を変調する事によって、信号パルス立
ち上がり後の電圧と信号パルス立ち下がり後の電圧の中
間の任意の電圧を実効的に書き込む事ができる。
【0009】液晶の電気光学特性から、高い電圧を液晶
に印加すると短い時間内に透過率が飽和し、透過率飽和
電圧の近傍では液晶印加電圧の変動に対する光透過率の
変化が小さいので、実用的には信号パルスの出力電圧を
高く設定して書き込み時間を短くする事が可能である。
又、隣接する列状の信号電極に印加する信号パルスの出
力期間が書き込み情報に従って変化する事になるので、
信号パルスの出力期間を短くする事によって異なった電
圧が隣接する信号電極に印加される事により起るクロス
トーク量を効果的に抑制できる。
に印加すると短い時間内に透過率が飽和し、透過率飽和
電圧の近傍では液晶印加電圧の変動に対する光透過率の
変化が小さいので、実用的には信号パルスの出力電圧を
高く設定して書き込み時間を短くする事が可能である。
又、隣接する列状の信号電極に印加する信号パルスの出
力期間が書き込み情報に従って変化する事になるので、
信号パルスの出力期間を短くする事によって異なった電
圧が隣接する信号電極に印加される事により起るクロス
トーク量を効果的に抑制できる。
【0010】
【実施例】以下図面を参照して本発明の好適な実施例を
説明する。本発明にかかるプラズマアドレス表示装置は
基本的に先の図3に示した積層フラットパネル構造を有
しており、液晶セルとプラズマセルとを備えている。本
表示装置は基本的に図1の(A)に示した回路構成を有
している。図示する様に、駆動回路は信号回路1と走査
回路2と制御回路3とから構成されている。信号回路1
には複数本の信号電極D1〜Dmがバッファを介して接
続されている。一方、走査回路2にはプラズマ電極のう
ちカソード電極K1〜Knが同じくバッファを介して接
続されている。前記カソード電極は図3の電極106に
対応している。又、アノード電極A1〜Anは接地され
ている。前記アノード電極は図3の電極107と対応し
ている。信号回路1及び走査回路2は制御回路3によっ
て互いに同期をとる様に制御されている。カソード電極
K1〜Knは走査回路2によって線順次で選択される。
例えば、カソード電極K1が選択された場合には、隣接
するアノード電極A1との間でプラズマ放電が発生し局
在的な放電領域が形成される。この放電領域が行走査単
位を構成する。前記行走査単位は図3のプラズマ室10
2(放電チャンネル)に対応している。一方、この線順
次走査に同期して各信号電極D1〜Dmには信号パルス
が印加される。従って、信号電極D1〜Dmが各々列駆
動単位を構成する。列駆動単位と行走査単位との交差部
に個々の画素4が規定される。本発明の特徴事項は、走
査回路2からの選択パルスの立ち下がりタイミングを基
準として信号回路1からの信号パルスのタイミングとパ
ルス幅を変調して階調表示を行なう事である。
説明する。本発明にかかるプラズマアドレス表示装置は
基本的に先の図3に示した積層フラットパネル構造を有
しており、液晶セルとプラズマセルとを備えている。本
表示装置は基本的に図1の(A)に示した回路構成を有
している。図示する様に、駆動回路は信号回路1と走査
回路2と制御回路3とから構成されている。信号回路1
には複数本の信号電極D1〜Dmがバッファを介して接
続されている。一方、走査回路2にはプラズマ電極のう
ちカソード電極K1〜Knが同じくバッファを介して接
続されている。前記カソード電極は図3の電極106に
対応している。又、アノード電極A1〜Anは接地され
ている。前記アノード電極は図3の電極107と対応し
ている。信号回路1及び走査回路2は制御回路3によっ
て互いに同期をとる様に制御されている。カソード電極
K1〜Knは走査回路2によって線順次で選択される。
例えば、カソード電極K1が選択された場合には、隣接
するアノード電極A1との間でプラズマ放電が発生し局
在的な放電領域が形成される。この放電領域が行走査単
位を構成する。前記行走査単位は図3のプラズマ室10
2(放電チャンネル)に対応している。一方、この線順
次走査に同期して各信号電極D1〜Dmには信号パルス
が印加される。従って、信号電極D1〜Dmが各々列駆
動単位を構成する。列駆動単位と行走査単位との交差部
に個々の画素4が規定される。本発明の特徴事項は、走
査回路2からの選択パルスの立ち下がりタイミングを基
準として信号回路1からの信号パルスのタイミングとパ
ルス幅を変調して階調表示を行なう事である。
【0011】図1の(B)を参照して、本発明にかかる
プラズマアドレス表示装置の動作を詳細に説明する。図
1の(B)は1個の画素に着目した場合における信号パ
ルス及び選択パルスの出力タイミングを示したものであ
る。選択パルスはタイミングTuで接地電位(0V)か
ら所定の負電位−Vsに立ち上がる。この結果、放電チ
ャンネル内にプラズマ放電が起り、放電チャンネル内は
荷電粒子で満たされカソード電極の近傍を除いて略接地
電位となる。所定の選択期間経過後タイミングTdで選
択パルスは接地電位に立ち下がる。これにより放電チャ
ンネル内のプラズマ放電は終了する。しかし、プラズマ
放電終了後もイオン源となる準安定粒子が残存してお
り、徐々に減少して最終的には放電チャンネル内は高抵
抗状態となる。一方、信号パルスは、その立ち上がりタ
イミングSuが前記選択パルスの立ち上がりタイミング
Tu及び立ち下がりタイミングTdの間に設定されてお
り、書き込み時間を調節する為に設定された一定電圧値
Vpと表示データに対応して変調されたパルス幅Fpw
を有している。実際の設定は、クロストークを効果的に
制御する為に先ず最大変調幅を信号パルス電圧Vpを調
節して決定した後、選択パルスの立ち下がりタイミング
Tdと信号パルス立ち上がりタイミングSuを調節して
中間調表示を最適化する。この様なパルス幅変調を行な
う信号回路は従来のアナログドライバに比べて構成が単
純であり高耐圧化に適していると共に高集積化が可能で
ある。加えて、隣接する信号電極間に異なった電圧が印
加される期間を短くできる為信号電極間の浮遊容量を介
したクロストークを効果的に抑制できる。
プラズマアドレス表示装置の動作を詳細に説明する。図
1の(B)は1個の画素に着目した場合における信号パ
ルス及び選択パルスの出力タイミングを示したものであ
る。選択パルスはタイミングTuで接地電位(0V)か
ら所定の負電位−Vsに立ち上がる。この結果、放電チ
ャンネル内にプラズマ放電が起り、放電チャンネル内は
荷電粒子で満たされカソード電極の近傍を除いて略接地
電位となる。所定の選択期間経過後タイミングTdで選
択パルスは接地電位に立ち下がる。これにより放電チャ
ンネル内のプラズマ放電は終了する。しかし、プラズマ
放電終了後もイオン源となる準安定粒子が残存してお
り、徐々に減少して最終的には放電チャンネル内は高抵
抗状態となる。一方、信号パルスは、その立ち上がりタ
イミングSuが前記選択パルスの立ち上がりタイミング
Tu及び立ち下がりタイミングTdの間に設定されてお
り、書き込み時間を調節する為に設定された一定電圧値
Vpと表示データに対応して変調されたパルス幅Fpw
を有している。実際の設定は、クロストークを効果的に
制御する為に先ず最大変調幅を信号パルス電圧Vpを調
節して決定した後、選択パルスの立ち下がりタイミング
Tdと信号パルス立ち上がりタイミングSuを調節して
中間調表示を最適化する。この様なパルス幅変調を行な
う信号回路は従来のアナログドライバに比べて構成が単
純であり高耐圧化に適していると共に高集積化が可能で
ある。加えて、隣接する信号電極間に異なった電圧が印
加される期間を短くできる為信号電極間の浮遊容量を介
したクロストークを効果的に抑制できる。
【0012】図1の(B)に示した駆動波形を出力した
時、書き込み時間を調節する為に設定された一定電圧値
Vpと表示データに対応して変調された信号パルス幅F
pwの変化に対して、本発明にかかるプラズマアドレス
表示装置の透過率変化を実測した結果を図2に示した。
図2において、説明の為に実効信号パルス幅を各選択パ
ルスの立ち下がりから各信号パルスの立ち下がりまでの
時間と再定義して記号Fpwnで表わした。一定電圧値
が60Vの場合十分に長い信号パルス幅を出力すると、
特性曲線(a)に従って透過率は変化し、十分な黒レベ
ルを書き込む事ができる。一方、一定電圧値が30Vの
場合には十分に長い信号パルス幅を出力しても特性曲線
(b)に従って透過率が変化する為十分な黒レベルに到
達しない。本発明にかかるプラズマアドレス表示装置に
おいては書き込み時間を短く調節する為に一定電圧値V
pを高く設定する事が必要である事が分る。又、一定電
圧値を高くする事によって十分な黒レベルを短時間で書
き込む事が可能となる。図2の特性を示すプラズマアド
レス表示装置においては、一定電圧値60V、及び最大
信号パルス幅20μsが駆動波形条件として妥当であ
る。又、この時ノンインターレス方式のNTSC信号を
表示すると1本の行走査単位の駆動可能な時間は32μ
sであるから本発明にかかる駆動方式を用いた場合隣接
する信号電極間に異なった電圧が印加される期間は最大
でも20μsとなり、信号電極間の浮遊容量を介したク
ロストーク量を、略2/3に制御できる。さらに、一定
電圧値を高くする事でクロストーク抑制効果は高まる。
時、書き込み時間を調節する為に設定された一定電圧値
Vpと表示データに対応して変調された信号パルス幅F
pwの変化に対して、本発明にかかるプラズマアドレス
表示装置の透過率変化を実測した結果を図2に示した。
図2において、説明の為に実効信号パルス幅を各選択パ
ルスの立ち下がりから各信号パルスの立ち下がりまでの
時間と再定義して記号Fpwnで表わした。一定電圧値
が60Vの場合十分に長い信号パルス幅を出力すると、
特性曲線(a)に従って透過率は変化し、十分な黒レベ
ルを書き込む事ができる。一方、一定電圧値が30Vの
場合には十分に長い信号パルス幅を出力しても特性曲線
(b)に従って透過率が変化する為十分な黒レベルに到
達しない。本発明にかかるプラズマアドレス表示装置に
おいては書き込み時間を短く調節する為に一定電圧値V
pを高く設定する事が必要である事が分る。又、一定電
圧値を高くする事によって十分な黒レベルを短時間で書
き込む事が可能となる。図2の特性を示すプラズマアド
レス表示装置においては、一定電圧値60V、及び最大
信号パルス幅20μsが駆動波形条件として妥当であ
る。又、この時ノンインターレス方式のNTSC信号を
表示すると1本の行走査単位の駆動可能な時間は32μ
sであるから本発明にかかる駆動方式を用いた場合隣接
する信号電極間に異なった電圧が印加される期間は最大
でも20μsとなり、信号電極間の浮遊容量を介したク
ロストーク量を、略2/3に制御できる。さらに、一定
電圧値を高くする事でクロストーク抑制効果は高まる。
【0013】
【発明の効果】以上説明した様に、本発明によれば、放
電チャンネルに線順次で選択パルスを供給する一方、各
選択パルスの立ち下がりから各信号パルスの立ち下がり
までの時間が変調された固定電圧の信号パルスからなる
画像信号を各信号電極に印加して階調表示を行なってい
る。この為、従来必要となっていた高耐圧のアナログド
ライバが不必要となり、信号回路の高集積化が可能にな
る。又、隣接する信号電極に印加される信号パルスの電
圧が同じであるから信号電極間の浮遊容量を介したクロ
ストークを抑制する効果がある。
電チャンネルに線順次で選択パルスを供給する一方、各
選択パルスの立ち下がりから各信号パルスの立ち下がり
までの時間が変調された固定電圧の信号パルスからなる
画像信号を各信号電極に印加して階調表示を行なってい
る。この為、従来必要となっていた高耐圧のアナログド
ライバが不必要となり、信号回路の高集積化が可能にな
る。又、隣接する信号電極に印加される信号パルスの電
圧が同じであるから信号電極間の浮遊容量を介したクロ
ストークを抑制する効果がある。
【図1】本発明にかかるプラズマアドレス表示装置に用
いられる駆動回路の一例を示す模式的なブロック図及び
その動作波形図である。
いられる駆動回路の一例を示す模式的なブロック図及び
その動作波形図である。
【図2】図1に示した本発明にかかるプラズマアドレス
表示装置の動作波形を用いた時の電気光学特性図であ
る。
表示装置の動作波形を用いた時の電気光学特性図であ
る。
【図3】従来のプラズマアドレス表示装置の例を示す一
部破断斜視図である。
部破断斜視図である。
【図4】図3に示す表示装置の画素を切り取って示した
模式的な線図である。
模式的な線図である。
【図5】従来のプラズマアドレス表示装置の動作波形図
である。
である。
1 信号回路 2 走査回路 3 制御回路 4 画素 A アノード D 信号電極 K カソード
Claims (3)
- 【請求項1】 列状に配列した信号電極を備えた表示セ
ルと、行状に配列した放電チャンネルを備えたプラズマ
セルとを互いに重ねたフラットパネル構造を有し、該放
電チャンネルに線順次走査で選択パルスを供給する走査
回路と、線順次走査に同期して各信号電極に画像信号を
印加する信号回路とを備えたプラズマアドレス表示装置
において、 前記信号回路は、各選択パルスの立ち下がりから各信号
パルスの立ち下がりまでの時間が変調された固定電圧の
信号パルスからなる画像信号を出力して階調表示を行な
う事を特徴とするプラズマアドレス表示装置。 - 【請求項2】 前記各信号パルスの立ち上がりタイミン
グが各選択パルスの立ち上がりタイミングよりも遅れて
いる事を特徴とする請求項1に記載のプラズマアドレス
表示装置。 - 【請求項3】 前記各信号パルスの固定電圧値が表示セ
ルの電気光学特性に基づき十分な黒レベルを得る様に調
節された事を特徴とする請求項1に記載のプラズマアド
レス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274599A JPH08110513A (ja) | 1994-10-12 | 1994-10-12 | プラズマアドレス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274599A JPH08110513A (ja) | 1994-10-12 | 1994-10-12 | プラズマアドレス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08110513A true JPH08110513A (ja) | 1996-04-30 |
Family
ID=17543988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6274599A Pending JPH08110513A (ja) | 1994-10-12 | 1994-10-12 | プラズマアドレス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08110513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399781B1 (ko) * | 1998-07-29 | 2003-11-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 어드레싱 방법 |
| KR100529955B1 (ko) * | 1997-10-14 | 2006-03-17 | 엘지전자 주식회사 | 3전극면방전플라즈마디스플레이패널의구동방법및그구동회로 |
-
1994
- 1994-10-12 JP JP6274599A patent/JPH08110513A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529955B1 (ko) * | 1997-10-14 | 2006-03-17 | 엘지전자 주식회사 | 3전극면방전플라즈마디스플레이패널의구동방법및그구동회로 |
| KR100399781B1 (ko) * | 1998-07-29 | 2003-11-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 어드레싱 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696522A (en) | Plasma driver circuit capable of surpressing surge current of plasma display channel | |
| JP3395399B2 (ja) | プラズマ駆動回路 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| US5657035A (en) | Plasma addressed liquid crystal display device operable under optimum line sequential drive timing | |
| JPH08314414A (ja) | プラズマアドレス表示装置 | |
| US5661501A (en) | Driving method of plasma-addressed display device | |
| JP3189499B2 (ja) | プラズマアドレス表示装置 | |
| US6483488B1 (en) | Display apparatus and method of driving the display apparatus | |
| JPH0772458A (ja) | プラズマアドレス液晶表示装置 | |
| JPH07244268A (ja) | プラズマアドレス液晶表示装置 | |
| KR100301664B1 (ko) | 플라즈마어드레스액정표시장치의구동방법 | |
| US6081245A (en) | Plasma-addressed liquid crystal display device | |
| JPH08304770A (ja) | プラズマアドレス表示装置 | |
| KR100296786B1 (ko) | 플라즈마어드레스액정표시장치구동방법 | |
| JPH0675536A (ja) | プラズマアドレス表示装置 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JP2000214801A (ja) | プラズマアドレス表示装置 | |
| JPH08305324A (ja) | プラズマアドレス液晶表示装置 | |
| JPH0675534A (ja) | プラズマアドレス液晶表示装置 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JPH06289808A (ja) | プラズマアドレス表示素子の駆動方法 | |
| JP2001125075A (ja) | プラズマアドレス表示装置及びその駆動方法 | |
| JPH08304809A (ja) | プラズマアドレス液晶表示装置 | |
| JP2001290456A (ja) | 放電セル装置及びその駆動方法 | |
| JPH06102834A (ja) | プラズマアドレス電気光学装置 |