JP2000217353A - 同期整流コンバ―タ - Google Patents
同期整流コンバ―タInfo
- Publication number
- JP2000217353A JP2000217353A JP11015439A JP1543999A JP2000217353A JP 2000217353 A JP2000217353 A JP 2000217353A JP 11015439 A JP11015439 A JP 11015439A JP 1543999 A JP1543999 A JP 1543999A JP 2000217353 A JP2000217353 A JP 2000217353A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- commutation
- gate
- synchronous rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 損失が少なく、しかも、入力電圧が変化して
も効率の変化が少ない同期整流コンバータを提供するこ
とを目的とするものである。 【解決手段】 直流入力電圧をスイッチング素子によっ
て交流電圧に変換し、この変換された交流電圧を主トラ
ンスの１次巻線に印加し、上記主トランスの２次巻線か
ら取り出された電圧を同期整流用ＦＥＴ、転流用ＦＥ
Ｔ、出力チョークコイル、コンデンサによって整流、平
滑することによって、直流電圧を出力する同期整流コン
バータにおいて、同期整流用ＦＥＴのゲートに印加され
る信号を反転する反転回路と、この反転回路によって反
転された信号を、上記転流用ＦＥＴのゲートに印加させ
るように接続する接続手段とを有する同期整流コンバー
タである。
も効率の変化が少ない同期整流コンバータを提供するこ
とを目的とするものである。 【解決手段】 直流入力電圧をスイッチング素子によっ
て交流電圧に変換し、この変換された交流電圧を主トラ
ンスの１次巻線に印加し、上記主トランスの２次巻線か
ら取り出された電圧を同期整流用ＦＥＴ、転流用ＦＥ
Ｔ、出力チョークコイル、コンデンサによって整流、平
滑することによって、直流電圧を出力する同期整流コン
バータにおいて、同期整流用ＦＥＴのゲートに印加され
る信号を反転する反転回路と、この反転回路によって反
転された信号を、上記転流用ＦＥＴのゲートに印加させ
るように接続する接続手段とを有する同期整流コンバー
タである。
Description
【０００１】
【発明の属する技術分野】本発明は、直流入力電圧をス
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの１次巻線に印加し、そのトラ
ンスの２次巻線から取り出された電圧を同期整流用ＦＥ
Ｔ、転流用ＦＥＴ、出力チョークコイル、コンデンサに
よって整流、平滑することによって、直流電圧を出力す
る同期整流コンバータに関する。
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの１次巻線に印加し、そのトラ
ンスの２次巻線から取り出された電圧を同期整流用ＦＥ
Ｔ、転流用ＦＥＴ、出力チョークコイル、コンデンサに
よって整流、平滑することによって、直流電圧を出力す
る同期整流コンバータに関する。
【０００２】
【従来の技術】従来の同期整流コンバータとして、ダイ
オードを使用したコンバータが知られ、このコンバータ
は、ダイオードにおける順方向のロスが大きいという弊
害がある。この弊害を除去するためにＦＥＴを使用した
コンバータが、特開平９−２２４３７１号公報に記載さ
れている。
オードを使用したコンバータが知られ、このコンバータ
は、ダイオードにおける順方向のロスが大きいという弊
害がある。この弊害を除去するためにＦＥＴを使用した
コンバータが、特開平９−２２４３７１号公報に記載さ
れている。
【０００３】図７（１）は、上記ＦＥＴを使用した従来
の同期整流コンバータ２００を示す回路図である。
の同期整流コンバータ２００を示す回路図である。
【０００４】この同期整流コンバータ２００は、順方向
のロスを少なくしたコンバータであり、ＦＥＴのオン時
に数ｍΩの抵抗が発生し、順方向電圧降下を０．１Ｖ程
度に抑えることができる。
のロスを少なくしたコンバータであり、ＦＥＴのオン時
に数ｍΩの抵抗が発生し、順方向電圧降下を０．１Ｖ程
度に抑えることができる。
【０００５】この同期整流コンバータ２００は、その入
力端子ｔ１１、ｔ１２に直流電源Ｂ１が接続され、その
出力端子ｔ１３、ｔ１４に負荷が接続され、主トランス
Ｔの１次側に、直流電源Ｂ１をスイッチングして交流電
圧に変換するスイッチング用ＦＥＴ９１を有し、主トラ
ンスＴの２次側に、同期整流用ＦＥＴ９２と、転流用Ｆ
ＥＴ９３とが設けられ、出力チョークコイルＬ１と、平
滑用コンデンサＣ１とによって出力電圧が平滑され、安
定な直流電圧が出力端子ｔ１３、ｔ１４に出力されるも
のである。
力端子ｔ１１、ｔ１２に直流電源Ｂ１が接続され、その
出力端子ｔ１３、ｔ１４に負荷が接続され、主トランス
Ｔの１次側に、直流電源Ｂ１をスイッチングして交流電
圧に変換するスイッチング用ＦＥＴ９１を有し、主トラ
ンスＴの２次側に、同期整流用ＦＥＴ９２と、転流用Ｆ
ＥＴ９３とが設けられ、出力チョークコイルＬ１と、平
滑用コンデンサＣ１とによって出力電圧が平滑され、安
定な直流電圧が出力端子ｔ１３、ｔ１４に出力されるも
のである。
【０００６】なお、スイッチング用ＦＥＴ９１のオン／
オフと同期して、同期整流用ＦＥＴ９２がオン／オフ
し、転流用ＦＥＴ９３がオフ／オンする。
オフと同期して、同期整流用ＦＥＴ９２がオン／オフ
し、転流用ＦＥＴ９３がオフ／オンする。
【０００７】従来の同期整流コンバータ２００におい
て、ＦＥＴ９１がオンすると、直流電源Ｂ１の電圧が主
トランスＴに印加され、主トランスＴの２次巻線端子
Ａ、Ｂにそれぞれ正、負極性の電圧が発生する。この電
圧によって同期整流用ＦＥＴ９２のゲートが正電圧にな
り、同期整流用ＦＥＴ９２がオンし、出力チョークコイ
ルＬ１を介して負荷に電流が供給される。一方、スイッ
チング用ＦＥＴ９１がオフすると、主トランスＴに蓄え
られた電磁エネルギーによって主トランスＴの２次巻線
端子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が
発生する。このフライバック電圧によって、同期整流用
ＦＥＴ９２のゲートが負電圧になり、同期整流用ＦＥＴ
９２がオフする。
て、ＦＥＴ９１がオンすると、直流電源Ｂ１の電圧が主
トランスＴに印加され、主トランスＴの２次巻線端子
Ａ、Ｂにそれぞれ正、負極性の電圧が発生する。この電
圧によって同期整流用ＦＥＴ９２のゲートが正電圧にな
り、同期整流用ＦＥＴ９２がオンし、出力チョークコイ
ルＬ１を介して負荷に電流が供給される。一方、スイッ
チング用ＦＥＴ９１がオフすると、主トランスＴに蓄え
られた電磁エネルギーによって主トランスＴの２次巻線
端子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が
発生する。このフライバック電圧によって、同期整流用
ＦＥＴ９２のゲートが負電圧になり、同期整流用ＦＥＴ
９２がオフする。
【０００８】上記のように、主トランスＴの２次巻線端
子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が発
生すると、転流用ＦＥＴ９３のゲートが正電圧になり、
転流用ＦＥＴ９３がオンし、出力チョークコイルＬ１に
蓄えられた電磁エネルギーが転流用ＦＥＴ９３を介して
負荷に供給される。
子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が発
生すると、転流用ＦＥＴ９３のゲートが正電圧になり、
転流用ＦＥＴ９３がオンし、出力チョークコイルＬ１に
蓄えられた電磁エネルギーが転流用ＦＥＴ９３を介して
負荷に供給される。
【０００９】上記フライバック電圧がゼロになると、転
流用ＦＥＴ９３のゲート電圧がゼロになり、転流用ＦＥ
Ｔ９３がオフし、出力チョークコイルＬ１の電磁エネル
ギーは転流用ＦＥＴ９３に並列に接続されたダイオード
Ｄ１３を介して流れる。
流用ＦＥＴ９３のゲート電圧がゼロになり、転流用ＦＥ
Ｔ９３がオフし、出力チョークコイルＬ１の電磁エネル
ギーは転流用ＦＥＴ９３に並列に接続されたダイオード
Ｄ１３を介して流れる。
【００１０】
【発明が解決しようとする課題】上記従来例において、
転流用ＦＥＴ９３のドライブ信号として、主トランスＴ
の２次側巻線Ｂ端子に発生する信号を使用している。
転流用ＦＥＴ９３のドライブ信号として、主トランスＴ
の２次側巻線Ｂ端子に発生する信号を使用している。
【００１１】しかし、上記従来例においては、図７
（２）に示すように、転流用ＦＥＴ９３のゲート・ソー
ス間電圧ＶＧＳ波形が矩形波ではなくサイン波に近い波
形であるので、立ち上がりの始期近傍と立ち下がりの終
期近傍とにおいて、転流用ＦＥＴ９３を十分にオンする
ことができない期間が存在する。つまり、この転流用Ｆ
ＥＴ９３のゲート・ソース間電圧ＶＧＳ波形の立ち上が
りの始期近傍と立ち下がりの終期近傍とにおいて、転流
用ＦＥＴ９３のゲート・ソース間電圧ＶＧＳが０に近い
値になり、ダイオード導通になり、損失が大きくなると
いう問題がある。
（２）に示すように、転流用ＦＥＴ９３のゲート・ソー
ス間電圧ＶＧＳ波形が矩形波ではなくサイン波に近い波
形であるので、立ち上がりの始期近傍と立ち下がりの終
期近傍とにおいて、転流用ＦＥＴ９３を十分にオンする
ことができない期間が存在する。つまり、この転流用Ｆ
ＥＴ９３のゲート・ソース間電圧ＶＧＳ波形の立ち上が
りの始期近傍と立ち下がりの終期近傍とにおいて、転流
用ＦＥＴ９３のゲート・ソース間電圧ＶＧＳが０に近い
値になり、ダイオード導通になり、損失が大きくなると
いう問題がある。
【００１２】また、入力電圧を変化させると、同期整流
用ＦＥＴ９２、転流用ＦＥＴ９３のゲート電圧も変化
し、入力電圧によって、同期整流用ＦＥＴ９２、転流用
ＦＥＴ９３におけるゲート損失が変化し、入力電圧の変
化による電力効率の変化が大きくなり、動作範囲全体で
は電力効率が低下するという問題がある。
用ＦＥＴ９２、転流用ＦＥＴ９３のゲート電圧も変化
し、入力電圧によって、同期整流用ＦＥＴ９２、転流用
ＦＥＴ９３におけるゲート損失が変化し、入力電圧の変
化による電力効率の変化が大きくなり、動作範囲全体で
は電力効率が低下するという問題がある。
【００１３】本発明は、損失が少なく、しかも、入力電
圧が変化しても電力効率の変化が少なく、動作範囲全体
では電力効率を向上させ得る同期整流コンバータを提供
することを目的とするものである。
圧が変化しても電力効率の変化が少なく、動作範囲全体
では電力効率を向上させ得る同期整流コンバータを提供
することを目的とするものである。
【００１４】
【課題を解決するための手段】本発明は、同期整流用Ｆ
ＥＴのゲートに印加される矩形波電圧信号を反転する反
転回路と、この反転回路によって反転された信号による
電圧信号を、上記転流用ＦＥＴのゲートに印加させるよ
うに接続する接続手段とを有する同期整流コンバータで
ある。
ＥＴのゲートに印加される矩形波電圧信号を反転する反
転回路と、この反転回路によって反転された信号による
電圧信号を、上記転流用ＦＥＴのゲートに印加させるよ
うに接続する接続手段とを有する同期整流コンバータで
ある。
【００１５】
【発明の実施の形態および実施例】図１は、本発明の第
１実施例である同期整流コンバータ１０１を示す回路図
であり、スイッチング用ＦＥＴ１１の制御回路および出
力電圧検出回路等は省略してあるが、通常の制御方法に
よってスイッチングＦＥＴ１１は出力電圧を一定にする
ように制御される。
１実施例である同期整流コンバータ１０１を示す回路図
であり、スイッチング用ＦＥＴ１１の制御回路および出
力電圧検出回路等は省略してあるが、通常の制御方法に
よってスイッチングＦＥＴ１１は出力電圧を一定にする
ように制御される。
【００１６】同期整流コンバータ１０１は、その入力端
子ｔ１、ｔ２に直流電源Ｂ１が接続され、その出力端子
ｔ３、ｔ４に負荷が接続され、主トランスＴの１次側
に、直流電源Ｂ１をスイッチングして交流電圧に変換す
るスイッチング用ＦＥＴ１１を有し、主トランスＴの２
次側に、同期整流用ＦＥＴ１２と転流用ＦＥＴ１３とを
設け、出力チョークコイルＬ１と平滑用コンデンサＣ１
とによって平滑し、直流電圧を出力端子ｔ３、ｔ４に出
力するものである。
子ｔ１、ｔ２に直流電源Ｂ１が接続され、その出力端子
ｔ３、ｔ４に負荷が接続され、主トランスＴの１次側
に、直流電源Ｂ１をスイッチングして交流電圧に変換す
るスイッチング用ＦＥＴ１１を有し、主トランスＴの２
次側に、同期整流用ＦＥＴ１２と転流用ＦＥＴ１３とを
設け、出力チョークコイルＬ１と平滑用コンデンサＣ１
とによって平滑し、直流電圧を出力端子ｔ３、ｔ４に出
力するものである。
【００１７】また、同期整流コンバータ１０１は、反転
回路２０と、バッファ回路３０と、抵抗Ｒ１、Ｒ２、Ｒ
３と、ダイオードＤ１とを有する。
回路２０と、バッファ回路３０と、抵抗Ｒ１、Ｒ２、Ｒ
３と、ダイオードＤ１とを有する。
【００１８】反転回路２０は、トランスＴの２次側端子
Ａの矩形波電圧信号を反転する回路であり、ＦＥＴ２
１、２２とダイオードＤ２とを有する。バッファ回路３
０は、トランスＴの２次側端子Ａの矩形波電圧信号に同
期した矩形波電圧信号を同期整流用ＦＥＴ１２に与える
回路であり、ＦＥＴ３１、３２を有する。
Ａの矩形波電圧信号を反転する回路であり、ＦＥＴ２
１、２２とダイオードＤ２とを有する。バッファ回路３
０は、トランスＴの２次側端子Ａの矩形波電圧信号に同
期した矩形波電圧信号を同期整流用ＦＥＴ１２に与える
回路であり、ＦＥＴ３１、３２を有する。
【００１９】反転回路２０は、同期整流用ＦＥＴ１２の
ゲートに印加される矩形波電圧信号とは１８０度位相の
異なる矩形波電圧信号を転流用ＦＥＴ１３のゲートに印
加する反転回路の例であり、反転回路２０の出力端子と
転流用ＦＥＴ１３のゲートとを接続する線は、反転回路
によって反転した矩形波電圧信号を、転流用ＦＥＴのゲ
ートに印加させるように接続する接続手段の例である。
ゲートに印加される矩形波電圧信号とは１８０度位相の
異なる矩形波電圧信号を転流用ＦＥＴ１３のゲートに印
加する反転回路の例であり、反転回路２０の出力端子と
転流用ＦＥＴ１３のゲートとを接続する線は、反転回路
によって反転した矩形波電圧信号を、転流用ＦＥＴのゲ
ートに印加させるように接続する接続手段の例である。
【００２０】そして、同期整流コンバータ１０１におい
て、スイッチング用ＦＥＴ１１のオン／オフと同期し
て、同期整流用ＦＥＴ１２がオン／オフし、転流用ＦＥ
Ｔ１３がオフ／オンするものである。
て、スイッチング用ＦＥＴ１１のオン／オフと同期し
て、同期整流用ＦＥＴ１２がオン／オフし、転流用ＦＥ
Ｔ１３がオフ／オンするものである。
【００２１】また、ダイオードＤ１は、同期整流用ＦＥ
Ｔ１２がターンオフするときに、そのゲート・ソース間
容量に充電された電荷を放電させるものであり、ダイオ
ードＤ２は、トランスＴの２次側端子Ｂが正極性のと
き、反転回路２０を通して電流が逆流するのを防止する
逆流防止用ダイオードである。
Ｔ１２がターンオフするときに、そのゲート・ソース間
容量に充電された電荷を放電させるものであり、ダイオ
ードＤ２は、トランスＴの２次側端子Ｂが正極性のと
き、反転回路２０を通して電流が逆流するのを防止する
逆流防止用ダイオードである。
【００２２】次に、上記実施例の動作について説明す
る。
る。
【００２３】まず、スイッチング用ＦＥＴ１１がターン
オンすると、主トランスＴの２次側端子Ａの電圧が正に
なり、バッファ回路３０を介して同期整流用ＦＥＴ１２
のゲートにオンパルスが印加され、同期整流用ＦＥＴ１
２がターンオンし、主トランスＴの２次側電力が出力チ
ョークコイルＬ１を介して、負荷に供給される。このと
きに、反転回路２０を介して転流用ＦＥＴ１３のゲート
にオフパルスが印加され、転流用ＦＥＴ１３がターンオ
フする。
オンすると、主トランスＴの２次側端子Ａの電圧が正に
なり、バッファ回路３０を介して同期整流用ＦＥＴ１２
のゲートにオンパルスが印加され、同期整流用ＦＥＴ１
２がターンオンし、主トランスＴの２次側電力が出力チ
ョークコイルＬ１を介して、負荷に供給される。このと
きに、反転回路２０を介して転流用ＦＥＴ１３のゲート
にオフパルスが印加され、転流用ＦＥＴ１３がターンオ
フする。
【００２４】一方、スイッチング用ＦＥＴ１１がターン
オフすると、主トランスＴの２次側端子Ａの電圧が零ま
たは負になり、バッファ回路３０を介して同期整流用Ｆ
ＥＴ１２のゲートにオフパルスが印加され、同期整流用
ＦＥＴ１２がオフし、反転回路２０を介して転流用ＦＥ
Ｔ１３のゲートにオンパルスが印加され、転流用ＦＥＴ
１３がオンし、出力チョークコイルＬ１に蓄えられた電
磁エネルギーが転流用ＦＥＴ１３を介して負荷に供給さ
れる。
オフすると、主トランスＴの２次側端子Ａの電圧が零ま
たは負になり、バッファ回路３０を介して同期整流用Ｆ
ＥＴ１２のゲートにオフパルスが印加され、同期整流用
ＦＥＴ１２がオフし、反転回路２０を介して転流用ＦＥ
Ｔ１３のゲートにオンパルスが印加され、転流用ＦＥＴ
１３がオンし、出力チョークコイルＬ１に蓄えられた電
磁エネルギーが転流用ＦＥＴ１３を介して負荷に供給さ
れる。
【００２５】この点についてさらに詳しく述べる。スイ
ッチング用ＦＥＴ１１がターンオフすると、主トランス
Ｔの２次側端子Ａの電圧が零または負になり、反転回路
２０の一方のスイッチ素子であるＦＥＴ２１のゲート・
ソース間には、出力チョークＬ１の電圧に等しい電圧レ
ベルの矩形波電圧が印加されるので、ＦＥＴ２１が瞬時
にターンオンし、このコンバータ１０１の出力端子ｔ３
の一定レベルの電圧が転流用ＦＥＴ１３のゲートに印加
される。つまり、転流用ＦＥＴ１３のゲートには入力電
圧の変動に殆ど影響されない安定な電圧レベルを持つ矩
形波電圧が印加されることになり、このことは入力電圧
の変動による電力効率の変動を小さくし、コンバータ１
０１の動作範囲全体にわたる平均的な電力効率を向上さ
せる。
ッチング用ＦＥＴ１１がターンオフすると、主トランス
Ｔの２次側端子Ａの電圧が零または負になり、反転回路
２０の一方のスイッチ素子であるＦＥＴ２１のゲート・
ソース間には、出力チョークＬ１の電圧に等しい電圧レ
ベルの矩形波電圧が印加されるので、ＦＥＴ２１が瞬時
にターンオンし、このコンバータ１０１の出力端子ｔ３
の一定レベルの電圧が転流用ＦＥＴ１３のゲートに印加
される。つまり、転流用ＦＥＴ１３のゲートには入力電
圧の変動に殆ど影響されない安定な電圧レベルを持つ矩
形波電圧が印加されることになり、このことは入力電圧
の変動による電力効率の変動を小さくし、コンバータ１
０１の動作範囲全体にわたる平均的な電力効率を向上さ
せる。
【００２６】図２は、同期整流コンバータ１０１におけ
る同期整流用ＦＥＴ１２のゲート・ソース間電圧ＶＧＳ
の波形と、転流用ＦＥＴ１３のゲート・ソース間電圧Ｖ
ＧＳの波形とを示す図である。
る同期整流用ＦＥＴ１２のゲート・ソース間電圧ＶＧＳ
の波形と、転流用ＦＥＴ１３のゲート・ソース間電圧Ｖ
ＧＳの波形とを示す図である。
【００２７】同期整流コンバータ１０１においては、図
２に示すように、転流用ＦＥＴ１３のゲート・ソース間
電圧ＶＧＳ波形が矩形波であるので、この転流用ＦＥＴ
１３のゲート・ソース間電圧ＶＧＳ波形の立ち上がりの
始期近傍と立ち下がりの終期近傍とにおいて、ゲート・
ソース間電圧ＶＧＳが０に近い値ではないので、転流用
ＦＥＴ１３の損失が大きくなることがない。
２に示すように、転流用ＦＥＴ１３のゲート・ソース間
電圧ＶＧＳ波形が矩形波であるので、この転流用ＦＥＴ
１３のゲート・ソース間電圧ＶＧＳ波形の立ち上がりの
始期近傍と立ち下がりの終期近傍とにおいて、ゲート・
ソース間電圧ＶＧＳが０に近い値ではないので、転流用
ＦＥＴ１３の損失が大きくなることがない。
【００２８】また、同期整流コンバータ１０１の入力電
圧が変化しても、同期整流用ＦＥＴ１２、転流用ＦＥＴ
１３のゲート電圧は電圧レベルの一定な矩形波であるの
で、両ＦＥＴ１２、１３のゲート電圧が変化せず、した
がって、入力電圧が変化しても、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３におけるゲート損失が変化せず、
また入力電圧の変化による電力効率の変化が小さい。
圧が変化しても、同期整流用ＦＥＴ１２、転流用ＦＥＴ
１３のゲート電圧は電圧レベルの一定な矩形波であるの
で、両ＦＥＴ１２、１３のゲート電圧が変化せず、した
がって、入力電圧が変化しても、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３におけるゲート損失が変化せず、
また入力電圧の変化による電力効率の変化が小さい。
【００２９】図３は、本発明の第２実施例である同期整
流コンバータ１０２を示す回路図である。
流コンバータ１０２を示す回路図である。
【００３０】同期整流コンバータ１０２は、転流用ＦＥ
Ｔ１３を高速でターンオフさせる回路であり、ＦＥＴ１
４を反転回路２０に付加した以外は、同期コンバータ１
０１と同様である。
Ｔ１３を高速でターンオフさせる回路であり、ＦＥＴ１
４を反転回路２０に付加した以外は、同期コンバータ１
０１と同様である。
【００３１】ＦＥＴ１４は、ＦＥＴ２２と同期してター
ンオンし、これによって、転流用ＦＥＴ１３のゲート・
ソース間に存在する浮遊容量に充電されている電荷を急
速に放電させるスイッチ素子である。
ンオンし、これによって、転流用ＦＥＴ１３のゲート・
ソース間に存在する浮遊容量に充電されている電荷を急
速に放電させるスイッチ素子である。
【００３２】同期整流コンバータ１０２では、スイッチ
ング用ＦＥＴ１１がターンオンし、主トランスＴの２次
側電圧端子Ａの電圧が正になると同時に、ＦＥＴ１４が
オンして転流用ＦＥＴ１３のゲート・ソース間を短絡す
るので、上記浮遊容量に充電されていた電荷が、ＦＥＴ
１４を介して瞬時に放電され、したがって、同期転流コ
ンバータ１０１に比べて転流用ＦＥＴ１３を高速でター
ンオフすることができる。
ング用ＦＥＴ１１がターンオンし、主トランスＴの２次
側電圧端子Ａの電圧が正になると同時に、ＦＥＴ１４が
オンして転流用ＦＥＴ１３のゲート・ソース間を短絡す
るので、上記浮遊容量に充電されていた電荷が、ＦＥＴ
１４を介して瞬時に放電され、したがって、同期転流コ
ンバータ１０１に比べて転流用ＦＥＴ１３を高速でター
ンオフすることができる。
【００３３】つまり、ＦＥＴ１４は、反転回路の入力端
子にオフパルスが印加されたときに、転流用ＦＥＴのゲ
ート・ソース間を短絡するＦＥＴの例である。
子にオフパルスが印加されたときに、転流用ＦＥＴのゲ
ート・ソース間を短絡するＦＥＴの例である。
【００３４】図４は、本発明の第３実施例である同期整
流コンバータ１０２ａを示す回路図である。
流コンバータ１０２ａを示す回路図である。
【００３５】同期整流コンバータ１０２ａは、同期整流
コンバータ１０２の反転回路の一部とバッファ回路とを
バイポーラタイプで実現したコンバータであり、バイポ
ーラトランジスタを使用する点以外は、同期整流コンバ
ータ１０２と同様である。
コンバータ１０２の反転回路の一部とバッファ回路とを
バイポーラタイプで実現したコンバータであり、バイポ
ーラトランジスタを使用する点以外は、同期整流コンバ
ータ１０２と同様である。
【００３６】つまり、反転回路２０の代わりに反転回路
２０ａが設けられ、バッファ回路３０の代わりにバッフ
ァ回路３０ａが設けられている。
２０ａが設けられ、バッファ回路３０の代わりにバッフ
ァ回路３０ａが設けられている。
【００３７】反転回路２０ａは、バイポーラトランジス
タ２１ａ、１４ａ、ＦＥＴ２２、ダイオードＤ２と、バ
ッファ２３とを有し、バッファ回路３０ａは、バイポー
ラトランジスタ３１ａ、３２ａと、抵抗３３とを有す
る。
タ２１ａ、１４ａ、ＦＥＴ２２、ダイオードＤ２と、バ
ッファ２３とを有し、バッファ回路３０ａは、バイポー
ラトランジスタ３１ａ、３２ａと、抵抗３３とを有す
る。
【００３８】図５は、本発明の第４実施例である同期整
流コンバータ１０３を示す回路図である。
流コンバータ１０３を示す回路図である。
【００３９】同期整流コンバータ１０３は、電圧安定化
回路４０とダイオードＤ４とを付加し、同期整流コンバ
ータ１０１における主トランスＴの代わりに、２次側巻
線が巻き上げられた主トランスＴ２を使用し、反転回路
２０とバッファ回路３０との電源を、主トランスＴ２の
２次側巻き上げ端子からとった回路である。
回路４０とダイオードＤ４とを付加し、同期整流コンバ
ータ１０１における主トランスＴの代わりに、２次側巻
線が巻き上げられた主トランスＴ２を使用し、反転回路
２０とバッファ回路３０との電源を、主トランスＴ２の
２次側巻き上げ端子からとった回路である。
【００４０】同期整流コンバータ１０３は、同期整流コ
ンバータ１０２と基本的には同じであるが、電圧安定化
回路４０を新設した点が、同期整流コンバータ１０２と
異なる点である。
ンバータ１０２と基本的には同じであるが、電圧安定化
回路４０を新設した点が、同期整流コンバータ１０２と
異なる点である。
【００４１】電圧安定化回路４０は、ＮＰＮトランジス
タ４１と、ツェナーダイオード４２と抵抗４３とを有す
る。
タ４１と、ツェナーダイオード４２と抵抗４３とを有す
る。
【００４２】同期整流コンバータ１０３において、電圧
安定化回路４０によって、トランスＴ２の２次巻線電圧
を安定化し、反転回路２０とバッファ回路３０とに供給
している。したがって、同期整流コンバータ１０３は、
出力電圧が低いときに特に有効である。
安定化回路４０によって、トランスＴ２の２次巻線電圧
を安定化し、反転回路２０とバッファ回路３０とに供給
している。したがって、同期整流コンバータ１０３は、
出力電圧が低いときに特に有効である。
【００４３】図６は、本発明の第５実施例である同期整
流コンバータ１０４を示す回路図である。
流コンバータ１０４を示す回路図である。
【００４４】同期整流コンバータ１０４は、同期整流コ
ンバータ１０２と基本的には同じであるが、出力チョー
クコイルＬ１の代わりに、出力チョークコイルＬ２を設
けた点と、ダイオードＤ３を新設した点とが、同期整流
コンバータ１０２と異なる点である。
ンバータ１０２と基本的には同じであるが、出力チョー
クコイルＬ１の代わりに、出力チョークコイルＬ２を設
けた点と、ダイオードＤ３を新設した点とが、同期整流
コンバータ１０２と異なる点である。
【００４５】出力チョークコイルＬ２は、出力チョーク
コイルＬ１に２次巻線を設けたチョークコイルであり、
出力チョークコイルＬ２の安定な直流電圧を、ダイオー
ドＤ３を介して、反転回路２０とバッファ回路３０とに
供給し、これらの回路２０、３０の動作によって、出力
チョークコイルＬ２の安定な直流電圧を互いに１８０度
位相のずれた矩形波電圧信号として、同期整流用ＦＥＴ
１２のゲートと転流用ＦＥＴ１３のゲートとに印加して
いる例である。
コイルＬ１に２次巻線を設けたチョークコイルであり、
出力チョークコイルＬ２の安定な直流電圧を、ダイオー
ドＤ３を介して、反転回路２０とバッファ回路３０とに
供給し、これらの回路２０、３０の動作によって、出力
チョークコイルＬ２の安定な直流電圧を互いに１８０度
位相のずれた矩形波電圧信号として、同期整流用ＦＥＴ
１２のゲートと転流用ＦＥＴ１３のゲートとに印加して
いる例である。
【００４６】なお、同期整流コンバータ１０１、１０
３、１０４は、その反転回路が、互いに直列接続された
第１のスイッチ素子と第２のスイッチ素子とを有する回
路であり、出力チョークコイルの一方の端子が上記第１
のスイッチ素子の制御端子に接続され、上記出力チョー
クコイルの他方の端子が上記第１のスイッチ素子の一方
の主端子に接続され、上記第１のスイッチ素子がオンす
ると、ほぼ一定レベルの電圧を転流用ＦＥＴのゲートに
印加する同期整流コンバータの例である。なお、上記第
１のスイッチ素子の一方の主端子は、上記実施例では、
ＦＥＴ２１のソースである。
３、１０４は、その反転回路が、互いに直列接続された
第１のスイッチ素子と第２のスイッチ素子とを有する回
路であり、出力チョークコイルの一方の端子が上記第１
のスイッチ素子の制御端子に接続され、上記出力チョー
クコイルの他方の端子が上記第１のスイッチ素子の一方
の主端子に接続され、上記第１のスイッチ素子がオンす
ると、ほぼ一定レベルの電圧を転流用ＦＥＴのゲートに
印加する同期整流コンバータの例である。なお、上記第
１のスイッチ素子の一方の主端子は、上記実施例では、
ＦＥＴ２１のソースである。
【００４７】
【発明の効果】本発明によれば、損失が少なく、しか
も、入力電圧が変化しても効率の変化が少ないという効
果を奏する。
も、入力電圧が変化しても効率の変化が少ないという効
果を奏する。
【図１】本発明の第１実施例である同期整流コンバータ
１０１を示す回路図である。
１０１を示す回路図である。
【図２】同期整流コンバータ１０１における同期整流用
ＦＥＴ１２のゲート・ソース間電圧ＶＧＳの波形と、転
流用ＦＥＴ１３のゲート・ソース間電圧ＶＧＳの波形と
を示す図である。
ＦＥＴ１２のゲート・ソース間電圧ＶＧＳの波形と、転
流用ＦＥＴ１３のゲート・ソース間電圧ＶＧＳの波形と
を示す図である。
【図３】本発明の第２実施例である同期整流コンバータ
１０２を示す回路図である。
１０２を示す回路図である。
【図４】本発明の第３実施例である同期整流コンバータ
１０２ａを示す回路である。
１０２ａを示す回路である。
【図５】本発明の第４実施例である同期整流コンバータ
１０３を示す回路図である。
１０３を示す回路図である。
【図６】本発明の第５実施例である同期整流コンバータ
１０４を示す回路図である。
１０４を示す回路図である。
【図７】従来の同期整流コンバータ２００を示す回路図
である。
である。
１０１、１０２、１０２ａ、１０３、１０４…同期整流
コンバータ、 Ｔ、Ｔ１…主トランス、 １１…スイッチング用ＦＥＴ、 １２…同期整流用ＦＥＴ、 １３…転流用ＦＥＴ、 Ｌ１、Ｌ２…出力チョークコイル、 ２０、２０ａ…反転回路、 ３０、３０ａ…バッファ回路。
コンバータ、 Ｔ、Ｔ１…主トランス、 １１…スイッチング用ＦＥＴ、 １２…同期整流用ＦＥＴ、 １３…転流用ＦＥＴ、 Ｌ１、Ｌ２…出力チョークコイル、 ２０、２０ａ…反転回路、 ３０、３０ａ…バッファ回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 直樹 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5H730 AA14 BB23 DD04 EE02 EE08 EE10 EE14 FD01
Claims (4)
- 【請求項１】 直流入力電圧をスイッチング素子によっ
て交流電圧に変換し、この変換された交流電圧を主トラ
ンスの１次巻線に印加し、上記主トランスの２次巻線か
ら取り出された電圧を同期整流用ＦＥＴ、転流用ＦＥ
Ｔ、出力チョークコイル、コンデンサによって整流、平
滑することによって、直流電圧を出力する同期整流コン
バータにおいて、 上記同期整流用ＦＥＴのゲートに印加される信号を反転
する反転回路と；上記反転回路によって反転された信号
による電圧信号を、上記転流用ＦＥＴのゲートに印加さ
せるように接続する接続手段と；を有することを特徴と
する同期整流コンバータ。 - 【請求項２】 請求項１において、 上記主トランスの２次側の矩形波電圧が正であるとき
は、バッファ回路を介して上記同期整流用ＦＥＴにオン
パルスが印加され、上記反転回路を介して上記転流用Ｆ
ＥＴにオフパルスが印加され、 一方、上記主トランスの２次側の矩形波電圧が負または
零であるときは、上記バッファ回路を介して上記同期整
流用ＦＥＴにオフパルスが印加され、上記反転回路を介
して上記転流用ＦＥＴにオンパルスが印加されることを
特徴とする同期整流コンバータ。 - 【請求項３】 請求項１において、 上記反転回路は、互いに直列接続された第１のスイッチ
素子と第２のスイッチ素子とを有する回路であり、 上記出力チョークコイルの一方の端子が上記第１のスイ
ッチ素子の制御端子に接続され、上記出力チョークコイ
ルの他方の端子が上記第１のスイッチ素子の一方の主端
子に接続され、上記第１のスイッチ素子がオンすると、
ほぼ一定レベルの電圧を上記転流用ＦＥＴのゲートに印
加することを特徴とする同期整流コンバータ。 - 【請求項４】 請求項１において、 上記反転回路の入力端子にオンパルスが印加されたとき
に、上記転流用ＦＥＴのゲート・ソース間を短絡するＦ
ＥＴを有することを特徴とする同期整流コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01543999A JP3366588B2 (ja) | 1999-01-25 | 1999-01-25 | 同期整流コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01543999A JP3366588B2 (ja) | 1999-01-25 | 1999-01-25 | 同期整流コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000217353A true JP2000217353A (ja) | 2000-08-04 |
| JP3366588B2 JP3366588B2 (ja) | 2003-01-14 |
Family
ID=11888847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01543999A Expired - Fee Related JP3366588B2 (ja) | 1999-01-25 | 1999-01-25 | 同期整流コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366588B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
-
1999
- 1999-01-25 JP JP01543999A patent/JP3366588B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081952A (ja) * | 2007-09-26 | 2009-04-16 | Yokogawa Electric Corp | 同期整流駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3366588B2 (ja) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887980B (zh) | 用于调节电源变换系统的系统和方法 | |
| CN103378751B (zh) | 用于开关反激式电源变换系统的系统和方法 | |
| JP3280615B2 (ja) | スイッチング電源装置 | |
| JPH0760998B2 (ja) | 全ブリッジ・電力変換回路 | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| CN102694476B (zh) | 应用在无桥式交换电路的开关控制电路以及控制方法 | |
| JP2000295841A (ja) | スイッチング電源装置 | |
| US10784794B2 (en) | GaN FET gate driver for self-oscillating converters | |
| JPH07115766A (ja) | スイッチング電源の整流回路 | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| JPH08154379A (ja) | 直流電源装置 | |
| US11509237B2 (en) | Power conversion device | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JP7307599B2 (ja) | 同期整流コントローラ、および絶縁同期整流型ｄｃ／ｄｃコンバータ | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP2000060122A (ja) | 電源装置 | |
| JPH08205533A (ja) | 整流回路 | |
| US12537441B2 (en) | Power supply semiconductor device and power supply apparatus with discharge control circuit | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| CA3187364A1 (en) | Synchronous rectification to improve efficiency of electricity conversion for harvesting energy from low voltage sources | |
| JP2002262560A (ja) | スイッチング電源装置 | |
| JPH06261553A (ja) | Ｄｃ−ａｃインバータ | |
| JPH10146052A (ja) | 同期整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |