JP2000223576A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2000223576A JP2000223576A JP11024518A JP2451899A JP2000223576A JP 2000223576 A JP2000223576 A JP 2000223576A JP 11024518 A JP11024518 A JP 11024518A JP 2451899 A JP2451899 A JP 2451899A JP 2000223576 A JP2000223576 A JP 2000223576A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit
- signal
- integrated circuit
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、どのような形態のパッケージに搭
載されても不都合が生じない集積回路を提供することを
目的とする。 【解決手段】 内部回路２と、該内部回路２との間にそ
れぞれ信号経路が形成された複数のボンディングパッド
31,32,33,34,35,36,37,38,39,310,311,312とを備えた集
積回路において、ボンディングパッド３１を介して内部
回路２に入力又は内部回路２から出力していた一信号
を、該集積回路１が搭載されるパッケージの端子の配置
に応じ、ボンディングパッド３１０を介して入力又は出
力させる切替回路４１を設けたことを特徴とする。
載されても不都合が生じない集積回路を提供することを
目的とする。 【解決手段】 内部回路２と、該内部回路２との間にそ
れぞれ信号経路が形成された複数のボンディングパッド
31,32,33,34,35,36,37,38,39,310,311,312とを備えた集
積回路において、ボンディングパッド３１を介して内部
回路２に入力又は内部回路２から出力していた一信号
を、該集積回路１が搭載されるパッケージの端子の配置
に応じ、ボンディングパッド３１０を介して入力又は出
力させる切替回路４１を設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は各種パッケージに搭
載されるＬＳＩなどの集積回路に関するものである。
載されるＬＳＩなどの集積回路に関するものである。
【０００２】
【従来の技術】ＬＳＩなどの集積回路は、一般的にはパ
ッケージに搭載された上でプリント基板に実装される。
該パッケージについては、実装方法の違いなどから様々
な形態のものがある。
ッケージに搭載された上でプリント基板に実装される。
該パッケージについては、実装方法の違いなどから様々
な形態のものがある。
【０００３】図３は一般的なＱＦＰ(Quad Flat Packag
e)の構成を示す正面図である。このＱＦＰでは、パッケ
ージ６の周縁部からプリント基板(図示せず)と接続する
ためのリード71,72,73,74,75,76,77,78,79,710,711,71
2,713,714,715,716が延在している。
e)の構成を示す正面図である。このＱＦＰでは、パッケ
ージ６の周縁部からプリント基板(図示せず)と接続する
ためのリード71,72,73,74,75,76,77,78,79,710,711,71
2,713,714,715,716が延在している。
【０００４】パッケージ６の中央に集積回路のチップ１
が搭載されており、チップ１に設けられた複数のボンデ
ィングパッド31,32,33,34,35,36,37,38,39,310,311,312
はそれぞれリード71,・・・・,712とワイヤボンディングに
て接続されている。つまり、チップ１の内部回路(図示
せず)における信号の入力及び出力は、各信号に対応し
たボンディングパッド31,・・・・,312及びリード71,・・・・,7
12を介して行われる。
が搭載されており、チップ１に設けられた複数のボンデ
ィングパッド31,32,33,34,35,36,37,38,39,310,311,312
はそれぞれリード71,・・・・,712とワイヤボンディングに
て接続されている。つまり、チップ１の内部回路(図示
せず)における信号の入力及び出力は、各信号に対応し
たボンディングパッド31,・・・・,312及びリード71,・・・・,7
12を介して行われる。
【０００５】また、図４は一般的なＦＢＧＡ(Flip Ball
Grid Array)の構成を示す正面図である。このＦＢＧＡ
では、パッケージ６の周縁部に沿って複数のボンディン
グパッド81,82,83,84,85,86,87,88,89,810,811,812,81
3,814,815,816が設けられている。パッケージ６の中央
にチップ１が搭載されており、チップ１側ボンディング
パッド31,・・・・,312はそれぞれパッケージ６側ボンディ
ングパッド81,・・・・,812とワイヤボンディングにて接続
されている。
Grid Array)の構成を示す正面図である。このＦＢＧＡ
では、パッケージ６の周縁部に沿って複数のボンディン
グパッド81,82,83,84,85,86,87,88,89,810,811,812,81
3,814,815,816が設けられている。パッケージ６の中央
にチップ１が搭載されており、チップ１側ボンディング
パッド31,・・・・,312はそれぞれパッケージ６側ボンディ
ングパッド81,・・・・,812とワイヤボンディングにて接続
されている。
【０００６】図５は、図４でパッケージ６に搭載されて
いるチップ１を取り除いた状態を示した図である。パッ
ケージ６の中央には、ハンダパッド91,92,93,94,95,96,
97,98,99,910,911,912,913,914,915,916が格子状に配置
されている。これらハンダパッド91,・・・・,916はパッケ
ージ６の裏面でも露出しており、プリント基板(図示せ
ず)に接続される。
いるチップ１を取り除いた状態を示した図である。パッ
ケージ６の中央には、ハンダパッド91,92,93,94,95,96,
97,98,99,910,911,912,913,914,915,916が格子状に配置
されている。これらハンダパッド91,・・・・,916はパッケ
ージ６の裏面でも露出しており、プリント基板(図示せ
ず)に接続される。
【０００７】また、図４に示すように、各ハンダパッド
91,・・・・,916はパッケージ６側ボンディングパッド81,・・
・・,812と接続されている。故に、ハンダパッド91,・・・・,
912はボンディングパッド81,・・・・,812を介してチップ１
側ボンディングパッド31,・・・・,312と接続されたことに
なる。
91,・・・・,916はパッケージ６側ボンディングパッド81,・・
・・,812と接続されている。故に、ハンダパッド91,・・・・,
912はボンディングパッド81,・・・・,812を介してチップ１
側ボンディングパッド31,・・・・,312と接続されたことに
なる。
【０００８】
【発明が解決しようとする課題】図３に示すチップ１に
おいて、内部回路(図示せず)の入力信号及び出力信号は
その振幅がさまざまである。そこで、各ボンディングパ
ッド31,・・・・,312には、振幅に大きな差のある信号どう
しが互いに近接したリード71,・・・・,712を介して入力及
び出力しないように各信号を対応させ、クロストークな
どの発生を防止する。例えば、振幅に大きな差を有する
２つの信号のうち、一方をボンディングパッド３１に対
応させ、他方をボンディングパッド３３に対応させるこ
とで、これらの信号を十分に離れたリード７１,７３を
介して入力及び出力させる。
おいて、内部回路(図示せず)の入力信号及び出力信号は
その振幅がさまざまである。そこで、各ボンディングパ
ッド31,・・・・,312には、振幅に大きな差のある信号どう
しが互いに近接したリード71,・・・・,712を介して入力及
び出力しないように各信号を対応させ、クロストークな
どの発生を防止する。例えば、振幅に大きな差を有する
２つの信号のうち、一方をボンディングパッド３１に対
応させ、他方をボンディングパッド３３に対応させるこ
とで、これらの信号を十分に離れたリード７１,７３を
介して入力及び出力させる。
【０００９】上記チップ１は、図４に示すＦＢＧＡのパ
ッケージ６にも搭載することができる。その場合、チッ
プ１側ボンディングパッド３１に対応する信号は、パッ
ケージ６側ボンディングパッド８１よりハンダパッド９
１を介して入力又は出力する。同様に、ボンディングパ
ッド３３に対応する信号は、ボンディングパッド８３よ
りハンダパッド９３を介する。
ッケージ６にも搭載することができる。その場合、チッ
プ１側ボンディングパッド３１に対応する信号は、パッ
ケージ６側ボンディングパッド８１よりハンダパッド９
１を介して入力又は出力する。同様に、ボンディングパ
ッド３３に対応する信号は、ボンディングパッド８３よ
りハンダパッド９３を介する。
【００１０】つまり、上記２つの信号は互いに近接した
ハンダパッド９１,９３を介することになり、クロスト
ークなどの不都合が生じる。また、該ＦＢＧＡを実装す
るプリント基板でもハンダパッド９１,９３がそれぞれ
接続される導電性パターンの引き出しに不具合が生じ
る。このような場合、上記２つの信号に対応するボンデ
ィングパッドを変更することもできるが、それにはチッ
プ１のマスクパターンから変更しなければならず簡単に
は行えない。
ハンダパッド９１,９３を介することになり、クロスト
ークなどの不都合が生じる。また、該ＦＢＧＡを実装す
るプリント基板でもハンダパッド９１,９３がそれぞれ
接続される導電性パターンの引き出しに不具合が生じ
る。このような場合、上記２つの信号に対応するボンデ
ィングパッドを変更することもできるが、それにはチッ
プ１のマスクパターンから変更しなければならず簡単に
は行えない。
【００１１】本発明は上記課題をかんがみてなされたも
のであり、どのような形態のパッケージに搭載されても
不都合が生じない集積回路を提供することを目的とす
る。
のであり、どのような形態のパッケージに搭載されても
不都合が生じない集積回路を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の集積回路は、内部回路と、該内部回路と
の間にそれぞれ信号経路が形成された複数のボンディン
グパッドとを備えた集積回路において、複数のボンディ
ングパッドのうちの一ボンディングパッドを介して内部
回路に入力又は内部回路から出力していた一信号を、該
集積回路が搭載されるパッケージの端子の配置に応じ、
他のボンディングパッドを介して入力又は出力させる切
替手段を設けたことを特徴とする。
に、請求項１の集積回路は、内部回路と、該内部回路と
の間にそれぞれ信号経路が形成された複数のボンディン
グパッドとを備えた集積回路において、複数のボンディ
ングパッドのうちの一ボンディングパッドを介して内部
回路に入力又は内部回路から出力していた一信号を、該
集積回路が搭載されるパッケージの端子の配置に応じ、
他のボンディングパッドを介して入力又は出力させる切
替手段を設けたことを特徴とする。
【００１３】上記集積回路を搭載したパッケージにおい
て、振幅に大きな差のある２つの信号が、近接するパッ
ケージの端子を介して入力及び出力される場合、一方の
信号に対応するボンディングパッドを上記切替手段によ
って他のボンディングパッドに対応させる。これによ
り、該信号に対応するパッケージの端子も他のものとな
るので、他方の信号に対応する端子との間に距離をもた
せることができる。
て、振幅に大きな差のある２つの信号が、近接するパッ
ケージの端子を介して入力及び出力される場合、一方の
信号に対応するボンディングパッドを上記切替手段によ
って他のボンディングパッドに対応させる。これによ
り、該信号に対応するパッケージの端子も他のものとな
るので、他方の信号に対応する端子との間に距離をもた
せることができる。
【００１４】
【発明の実施の形態】以下、本発明にかかる実施形態に
ついて図面を参照して説明する。図１は本実施形態の集
積回路チップの正面図である。このチップ１には、内部
回路２とボンディングパッド31,32,33,34,35,36,37,38,
39,310,311,312が設けられている。このうち、ボンディ
ングパッド32,33,34,35,37,38,311は直接内部回路２に
接続されて信号経路を形成している。
ついて図面を参照して説明する。図１は本実施形態の集
積回路チップの正面図である。このチップ１には、内部
回路２とボンディングパッド31,32,33,34,35,36,37,38,
39,310,311,312が設けられている。このうち、ボンディ
ングパッド32,33,34,35,37,38,311は直接内部回路２に
接続されて信号経路を形成している。
【００１５】ボンディングパッド３１,３１０は切替回
路４１を介して内部回路２に接続されており、該切替回
路４１によっていずれか一方と内部回路２との間に信号
経路Ａが形成される。同様に、ボンディングパッド３
９,３１２も切替回路４２を介して内部回路２に接続さ
れており、該切替回路４２によっていずれか一方と内部
回路２の間に信号経路Ｂが形成される。
路４１を介して内部回路２に接続されており、該切替回
路４１によっていずれか一方と内部回路２との間に信号
経路Ａが形成される。同様に、ボンディングパッド３
９,３１２も切替回路４２を介して内部回路２に接続さ
れており、該切替回路４２によっていずれか一方と内部
回路２の間に信号経路Ｂが形成される。
【００１６】この切替回路４１,４２での動作は、ボン
ディングパッド３６より外部から入力される信号によっ
て行われる。図１に示すチップ１の場合、内部回路２で
の信号の入力及び出力は、切替回路４１,４２によりボ
ンディングパッド31,32,33,34,35,37,38,39,311を介し
て行われる。
ディングパッド３６より外部から入力される信号によっ
て行われる。図１に示すチップ１の場合、内部回路２で
の信号の入力及び出力は、切替回路４１,４２によりボ
ンディングパッド31,32,33,34,35,37,38,39,311を介し
て行われる。
【００１７】この切替回路４１の具体的な構成の一例を
図２に電気回路図で示している。内部回路２側端子４１
ａは、スイッチ５,５′を介してボンディングパッド３
１側端子４１ｂとボンディングパッド３１０側端子４１
ｃにそれぞれ接続される。これらスイッチ５,５′での
切替えは、ボンディングパッド３６側端子４１ｄより入
力される信号によって決まる。切替回路４２についても
これと同様である。尚、図２に示す回路は一例であっ
て、これに限られるものではない。
図２に電気回路図で示している。内部回路２側端子４１
ａは、スイッチ５,５′を介してボンディングパッド３
１側端子４１ｂとボンディングパッド３１０側端子４１
ｃにそれぞれ接続される。これらスイッチ５,５′での
切替えは、ボンディングパッド３６側端子４１ｄより入
力される信号によって決まる。切替回路４２についても
これと同様である。尚、図２に示す回路は一例であっ
て、これに限られるものではない。
【００１８】いま、上記チップ１の内部回路２におい
て、信号経路Ａを経てボンディングパッド３１より出力
される信号と、信号経路Ｃを経てボンディングパッド３
３より出力される信号とでは振幅に大きな差があるとす
る。該チップ１が図３に示すＱＦＰに搭載された場合、
ボンディングパッド３１からの出力信号はパッケージ６
のリード７１より出力される。また、ボンディングパッ
ド３３からの出力信号ははリード７３より出力される。
リード７１とリード７３との間の距離は、クロストーク
などによる不都合を生じないような距離になっている。
て、信号経路Ａを経てボンディングパッド３１より出力
される信号と、信号経路Ｃを経てボンディングパッド３
３より出力される信号とでは振幅に大きな差があるとす
る。該チップ１が図３に示すＱＦＰに搭載された場合、
ボンディングパッド３１からの出力信号はパッケージ６
のリード７１より出力される。また、ボンディングパッ
ド３３からの出力信号ははリード７３より出力される。
リード７１とリード７３との間の距離は、クロストーク
などによる不都合を生じないような距離になっている。
【００１９】次に、このチップ１を図４に示すＦＢＧＡ
に搭載する。ボンディングパッド３１からの出力信号
は、パッケージ６側ボンディングパッド８１を介してハ
ンダパッド９１(図５参照)より出力される。また、ボン
ディングパッド３３からの出力信号は、パッケージ６側
ボンディングパッド８３を介してハンダパッド９３(図
５参照)より出力される。この場合、ハンダパッド９１
とハンダパッド９３とは近接していることから、上述し
た不都合が生じるおそれがある。
に搭載する。ボンディングパッド３１からの出力信号
は、パッケージ６側ボンディングパッド８１を介してハ
ンダパッド９１(図５参照)より出力される。また、ボン
ディングパッド３３からの出力信号は、パッケージ６側
ボンディングパッド８３を介してハンダパッド９３(図
５参照)より出力される。この場合、ハンダパッド９１
とハンダパッド９３とは近接していることから、上述し
た不都合が生じるおそれがある。
【００２０】そこで、図１に示すチップ１では、ボンデ
ィングパッド３６への入力信号によって切替回路４１,
４２を動作させ、信号経路Ａをボンディングパッド３１
０に対して形成する。これによって、信号はボンディン
グパッド３１０から、図５に示すＦＢＧＡのパッケージ
６側ボンディングパッド８１０を介してハンダパッド９
１０より出力される。該ハンダパッド９１０はハンダパ
ッド９３と十分に離れて位置するものであり、上述した
不都合が解消される。
ィングパッド３６への入力信号によって切替回路４１,
４２を動作させ、信号経路Ａをボンディングパッド３１
０に対して形成する。これによって、信号はボンディン
グパッド３１０から、図５に示すＦＢＧＡのパッケージ
６側ボンディングパッド８１０を介してハンダパッド９
１０より出力される。該ハンダパッド９１０はハンダパ
ッド９３と十分に離れて位置するものであり、上述した
不都合が解消される。
【００２１】尚、上記実施形態は本発明を実施した一例
であり、チップにおけるボンディングパッドの数、切替
回路の数とその設置個所などについてはこれに限られな
い。また、ＱＦＰとＦＢＧＡの場合のみを示したが、他
のパッケージでも同様なことは言うまでもない。
であり、チップにおけるボンディングパッドの数、切替
回路の数とその設置個所などについてはこれに限られな
い。また、ＱＦＰとＦＢＧＡの場合のみを示したが、他
のパッケージでも同様なことは言うまでもない。
【００２２】
【発明の効果】以上説明したように、本発明の集積回路
は、一信号の入力又は出力に介するボンディングパッド
を予め対応していたものから別のものに切り替えること
ができる。これによって、振幅に大きな差のある信号ど
うしについては、パッケージ上で十分に離れた位置にあ
る端子にそれぞれ対応させることができる。故に、マス
クパターンを変更するといった煩雑な工程を行うことな
しにクロストークなどによる誤動作といった悪影響を防
止することができる。
は、一信号の入力又は出力に介するボンディングパッド
を予め対応していたものから別のものに切り替えること
ができる。これによって、振幅に大きな差のある信号ど
うしについては、パッケージ上で十分に離れた位置にあ
る端子にそれぞれ対応させることができる。故に、マス
クパターンを変更するといった煩雑な工程を行うことな
しにクロストークなどによる誤動作といった悪影響を防
止することができる。
【図１】本発明の一実施形態である集積回路を示した正
面図。
面図。
【図２】本発明の一実施形態である集積回路に備えられ
た切替回路の電気回路図。
た切替回路の電気回路図。
【図３】ＱＦＰを示した正面図。
【図４】ＦＢＧＡを示した正面図。
【図５】図４に示すＦＢＧＡよりチップを取り除いた状
態を示す図。
態を示す図。
１ チップ ２ 内部回路 ５,５′ スイッチ ６ パッケージ ３１〜３９,３１０〜３１２ ボンディングパッド ４１,４２ 切替回路 ７１〜７９,７１０〜７１６ リード ８１〜８９,８１０〜８１６ ボンディングパッド ９１〜９９,９１０〜９１６ ハンダパッド
Claims (1)
- 【請求項１】 内部回路と、該内部回路との間にそれぞ
れ信号経路が形成された複数のボンディングパッドとを
備えた集積回路において、 前記複数のボンディングパッドのうちの一ボンディング
パッドを介して前記内部回路に入力又は前記内部回路か
ら出力していた一信号を、前記集積回路が搭載されるパ
ッケージの端子の配置に応じて前記複数のボンディング
パッドのうちの他のボンディングパッドを介して入力又
は出力させる切替手段を設けたことを特徴とする集積回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11024518A JP2000223576A (ja) | 1999-02-02 | 1999-02-02 | 集積回路 |
| US09/496,017 US6936911B1 (en) | 1999-02-02 | 2000-02-01 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11024518A JP2000223576A (ja) | 1999-02-02 | 1999-02-02 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223576A true JP2000223576A (ja) | 2000-08-11 |
Family
ID=12140401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11024518A Pending JP2000223576A (ja) | 1999-02-02 | 1999-02-02 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6936911B1 (ja) |
| JP (1) | JP2000223576A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123591A (ja) * | 2003-09-25 | 2005-05-12 | Rohm Co Ltd | 半導体装置及びこれを実装した電子機器 |
| JP4657640B2 (ja) * | 2004-07-21 | 2011-03-23 | 株式会社日立製作所 | 半導体装置 |
| CN114512467B (zh) * | 2022-01-28 | 2026-03-10 | 芯盟科技有限公司 | 封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920227A (en) * | 1997-06-16 | 1999-07-06 | Advanced Micro Devices, Inc. | Zero current draw circuit for use during a bonding option |
-
1999
- 1999-02-02 JP JP11024518A patent/JP2000223576A/ja active Pending
-
2000
- 2000-02-01 US US09/496,017 patent/US6936911B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6936911B1 (en) | 2005-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP4595823B2 (ja) | ボールグリッドアレイ | |
| JP2000223576A (ja) | 集積回路 | |
| GB2377080A (en) | Integrated circuit package and printed circuit board arrangement | |
| JPH10150120A (ja) | プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| JPH0349255A (ja) | 半導体集積回路の封止方式 | |
| US9899312B2 (en) | Isolating electric paths in semiconductor device packages | |
| JPH0364046A (ja) | 半導体装置 | |
| JP4114391B2 (ja) | 集積回路および集積回路を実装したシステム | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JPH04214695A (ja) | 半導体装置 | |
| JP4134598B2 (ja) | 半導体装置とそのレイアウト方法 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2010114277A (ja) | プリント配線基板 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JPH04340486A (ja) | クロック観測回路 | |
| JPH04262591A (ja) | 集積回路の実装方式 | |
| JPH09293757A (ja) | プリント基板及び電子部品装置 | |
| JPH1126920A (ja) | 半導体素子実装用パッド構造 | |
| JP2012253208A (ja) | 半導体集積回路及びｂｇａパッケージ | |
| JPH098220A (ja) | マルチチップ半導体装置 | |
| JP2005148026A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060113 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060303 |