JPH09114772A - Ｄｍａ装置及びｄｍａアドレス変換装置 - Google Patents
Ｄｍａ装置及びｄｍａアドレス変換装置Info
- Publication number
- JPH09114772A JPH09114772A JP27295095A JP27295095A JPH09114772A JP H09114772 A JPH09114772 A JP H09114772A JP 27295095 A JP27295095 A JP 27295095A JP 27295095 A JP27295095 A JP 27295095A JP H09114772 A JPH09114772 A JP H09114772A
- Authority
- JP
- Japan
- Prior art keywords
- address
- dma
- transfer
- control unit
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000008707 rearrangement Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000004913 activation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 論理アドレスによるＤＭＡ転送を少量のハー
ドウェアで実現し、かつＤＭＡ転送性能を向上させる。 【解決手段】 ページ境界を超えた時に必要となる物理
アドレスの上位アドレス値を予めＦＩＦＯ９１内に順番
にセットしておき、ＤＭＡ制御部８０に対し論理アドレ
スにて開始アドレスを設定し、複数のページ境界を超え
かつＦＩＦＯをオーバーしない転送長をセットする。ア
ドレス組み替え制御部９２は、ＤＭＡ制御部８０から送
られた転送先アドレスを、ＦＩＦＯ９１の出力を用いて
物理アドレスに変換してローカルバス５０に出力する。
転送先アドレスがページ境界を超えると、検出回路９３
がそれを検出しＦＩＦＯ９１に通達する。ＦＩＦＯ９１
は、ＦＩＦＯ９１のポインタを１段進め新しい上位アド
レスをアドレス組み替え制御部９２に伝える。
ドウェアで実現し、かつＤＭＡ転送性能を向上させる。 【解決手段】 ページ境界を超えた時に必要となる物理
アドレスの上位アドレス値を予めＦＩＦＯ９１内に順番
にセットしておき、ＤＭＡ制御部８０に対し論理アドレ
スにて開始アドレスを設定し、複数のページ境界を超え
かつＦＩＦＯをオーバーしない転送長をセットする。ア
ドレス組み替え制御部９２は、ＤＭＡ制御部８０から送
られた転送先アドレスを、ＦＩＦＯ９１の出力を用いて
物理アドレスに変換してローカルバス５０に出力する。
転送先アドレスがページ境界を超えると、検出回路９３
がそれを検出しＦＩＦＯ９１に通達する。ＦＩＦＯ９１
は、ＦＩＦＯ９１のポインタを１段進め新しい上位アド
レスをアドレス組み替え制御部９２に伝える。
Description
【０００１】
【発明の属する技術分野】本発明は、論理アドレスを用
いたコンピュータシステムにおけるＤＭＡ装置及びＤＭ
Ａアドレス変換装置に関する。ことに、ＤＭＡとは、ダ
イレクト・メモリ・アクセスの略語であり、ＣＰＵの動
作とは独立して、メモリ入出力装置との間で行うデータ
転送を意味する。
いたコンピュータシステムにおけるＤＭＡ装置及びＤＭ
Ａアドレス変換装置に関する。ことに、ＤＭＡとは、ダ
イレクト・メモリ・アクセスの略語であり、ＣＰＵの動
作とは独立して、メモリ入出力装置との間で行うデータ
転送を意味する。
【０００２】
【従来の技術】従来のこの種のアドレス変換装置は、Ｄ
ＭＡ転送において論理アドレスを物理アドレスに変換す
る場合には、ＤＭＡ制御部より起動されたＤＭＡ転送の
論理アドレスをメモリ上にあらかじめ記憶されたアドレ
ス変換テーブルを参照し物理アドレスに変換する手段
や、ＣＰＵと同期をとってアドレス変換テーブルを管理
していく手段、さらには論理アドレスがページ境界を超
えた場合に新しい物理アドレスを用いるために、アドレ
ス変換テーブルを読み込むための手段やバスサイクルを
設けることによって実現している。
ＭＡ転送において論理アドレスを物理アドレスに変換す
る場合には、ＤＭＡ制御部より起動されたＤＭＡ転送の
論理アドレスをメモリ上にあらかじめ記憶されたアドレ
ス変換テーブルを参照し物理アドレスに変換する手段
や、ＣＰＵと同期をとってアドレス変換テーブルを管理
していく手段、さらには論理アドレスがページ境界を超
えた場合に新しい物理アドレスを用いるために、アドレ
ス変換テーブルを読み込むための手段やバスサイクルを
設けることによって実現している。
【０００３】また、高速性を増すためには、一部のアド
レス変換テーブルを入出力制御部内に保持するためのＴ
ＬＢ制御が必要となり、その場合にはＣＰＵが不要とし
たアドレス変換テーブルの内容を入出力制御部内のＴＬ
Ｂに保持していた場合にＴＬＢを確実にクリアを行う等
の機能が必要となる。
レス変換テーブルを入出力制御部内に保持するためのＴ
ＬＢ制御が必要となり、その場合にはＣＰＵが不要とし
たアドレス変換テーブルの内容を入出力制御部内のＴＬ
Ｂに保持していた場合にＴＬＢを確実にクリアを行う等
の機能が必要となる。
【０００４】
【発明が解決しようとする課題】この従来のアドレス変
換装置では、上述したように、ＣＰＵが備えるアドレス
変換機構と同等の多くのハードウェアや、これらのハー
ドウェアを使いこなすための専用のアーキテクチャが必
要となり、さらに起動しようとしたＤＭＡ転送の転送長
が長く幾つものページにまたがりデータ転送を行うこと
になる場合には、ＤＭＡ転送をページ境界単位に分割
し、幾度かに分けＤＭＡ転送を起動する必要があるとい
う問題がある。
換装置では、上述したように、ＣＰＵが備えるアドレス
変換機構と同等の多くのハードウェアや、これらのハー
ドウェアを使いこなすための専用のアーキテクチャが必
要となり、さらに起動しようとしたＤＭＡ転送の転送長
が長く幾つものページにまたがりデータ転送を行うこと
になる場合には、ＤＭＡ転送をページ境界単位に分割
し、幾度かに分けＤＭＡ転送を起動する必要があるとい
う問題がある。
【０００５】
【課題を解決するための手段】第１の本発明のＤＭＡ装
置は、複数ページにまたがるＤＭＡ転送を、メモリ上の
アドレス変換テーブルを取り込むことなく、論理アドレ
スによって行うことを特徴とする。
置は、複数ページにまたがるＤＭＡ転送を、メモリ上の
アドレス変換テーブルを取り込むことなく、論理アドレ
スによって行うことを特徴とする。
【０００６】第２の本発明のＤＭＡアドレス変換装置
は、Ｉ／Ｏローカルバスに接続した入出力ポートと、メ
モリとの間のＤＭＡ転送を論理アドレスにて行うコンピ
ュータシステムにおけるＤＭＡアドレス変換装置におい
て、前記ＤＭＡ転送に必要な論理アドレスのページ対応
の物理アドレスを予め保持するアドレス保持手段と、前
記ＤＭＡ転送が論理アドレスのページ境界を越えること
を検出する度に前記アドレス保持手段のエントリをペー
ジ対応に切り替える検出手段と、前記検出の度にアドレ
ス保持手段からの出力を前記ＤＭＡ転送に使用する上位
アドレスとして組み替えるアドレス組み替え手段とを有
し、ＣＰＵは起動しようとするＤＭＡ転送が何度ページ
境界を超えるかを予め算出して前記アドレス保持手段に
必要な上位アドレスをセットしておくとともに、該ＤＭ
Ａアドレス変換装置を制御するＤＭＡ制御部には、ＤＭ
Ａの開始アドレスおよび転送長を前記Ｉ／Ｏローカルバ
スを介してセットしておくことにより、複数ページにま
たがる論理アドレスを用いたＤＭＡ転送を可能化したこ
とを特徴とする。
は、Ｉ／Ｏローカルバスに接続した入出力ポートと、メ
モリとの間のＤＭＡ転送を論理アドレスにて行うコンピ
ュータシステムにおけるＤＭＡアドレス変換装置におい
て、前記ＤＭＡ転送に必要な論理アドレスのページ対応
の物理アドレスを予め保持するアドレス保持手段と、前
記ＤＭＡ転送が論理アドレスのページ境界を越えること
を検出する度に前記アドレス保持手段のエントリをペー
ジ対応に切り替える検出手段と、前記検出の度にアドレ
ス保持手段からの出力を前記ＤＭＡ転送に使用する上位
アドレスとして組み替えるアドレス組み替え手段とを有
し、ＣＰＵは起動しようとするＤＭＡ転送が何度ページ
境界を超えるかを予め算出して前記アドレス保持手段に
必要な上位アドレスをセットしておくとともに、該ＤＭ
Ａアドレス変換装置を制御するＤＭＡ制御部には、ＤＭ
Ａの開始アドレスおよび転送長を前記Ｉ／Ｏローカルバ
スを介してセットしておくことにより、複数ページにま
たがる論理アドレスを用いたＤＭＡ転送を可能化したこ
とを特徴とする。
【０００７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００８】図２は本発明が適用されるコンピュータシ
ステムの一例を示す。
ステムの一例を示す。
【０００９】本例では、システムバス１０にＣＰＵ２０
とＭＥＭ３０と入出力制御部４０が接続している。
とＭＥＭ３０と入出力制御部４０が接続している。
【００１０】入出力制御部４０内は、ローカルバス５０
と、ローカルバス５０とシステムバス１０のインタフェ
ースを司るシステムバスインタフェース制御部６０と、
外部との入出力を行う入出力ポート７０と、ＤＭＡ制御
部８０と、簡易ＤＭＡアドレス変換制御部９０とを有す
る。入出力ポート７０はＤＭＡ転送を可能とし、そのＤ
ＭＡ転送を制御するためにＤＭＡ制御部８０が存在す
る。ＤＭＡ制御部８０はアドレス変換制御部９０に接続
し、論理的にローカルバス５０に接続される。
と、ローカルバス５０とシステムバス１０のインタフェ
ースを司るシステムバスインタフェース制御部６０と、
外部との入出力を行う入出力ポート７０と、ＤＭＡ制御
部８０と、簡易ＤＭＡアドレス変換制御部９０とを有す
る。入出力ポート７０はＤＭＡ転送を可能とし、そのＤ
ＭＡ転送を制御するためにＤＭＡ制御部８０が存在す
る。ＤＭＡ制御部８０はアドレス変換制御部９０に接続
し、論理的にローカルバス５０に接続される。
【００１１】図１は本発明の一実施例を示し、本簡易Ｄ
ＭＡアドレス変換制御部９０内部は、論理アドレスを物
理アドレスに変換する為に必要となる上位アドレスを蓄
える為のＦＩＦＯ９１と、必要に応じＦＩＦＯ９１から
の出力を上位アドレスとして用い、ＤＭＡ転送において
アドレスの組み替えを行うアドレス組み替え制御部９２
と、ＤＭＡ転送時にＤＭＡ転送先のアドレスがページ境
界を超えることを検出する検出回路９３からなる。
ＭＡアドレス変換制御部９０内部は、論理アドレスを物
理アドレスに変換する為に必要となる上位アドレスを蓄
える為のＦＩＦＯ９１と、必要に応じＦＩＦＯ９１から
の出力を上位アドレスとして用い、ＤＭＡ転送において
アドレスの組み替えを行うアドレス組み替え制御部９２
と、ＤＭＡ転送時にＤＭＡ転送先のアドレスがページ境
界を超えることを検出する検出回路９３からなる。
【００１２】ＣＰＵ２０は、起動しようとするＤＭＡ転
送が何度ページ境界を超えるのか予め算出しておき、ペ
ージ境界を越えた場合に必要となる次のページを示す物
理アドレスの上位アドレス値を、システムバス１０，シ
ステムバスインタフェース制御部６０およびＩ／Ｏロー
カルバス５０を経由してアドレス変換制御部９０内のＦ
ＩＦＯ９１に順番にセットしておく。
送が何度ページ境界を超えるのか予め算出しておき、ペ
ージ境界を越えた場合に必要となる次のページを示す物
理アドレスの上位アドレス値を、システムバス１０，シ
ステムバスインタフェース制御部６０およびＩ／Ｏロー
カルバス５０を経由してアドレス変換制御部９０内のＦ
ＩＦＯ９１に順番にセットしておく。
【００１３】また、同様なルートにより、ＤＭＡ制御部
８０に対し、論理アドレスにて開始アドレスを設定し、
複数のページ境界を超えかつＦＩＦＯ９１の段数をオー
バーしない範囲となる値を転送長としてセットする。
８０に対し、論理アドレスにて開始アドレスを設定し、
複数のページ境界を超えかつＦＩＦＯ９１の段数をオー
バーしない範囲となる値を転送長としてセットする。
【００１４】以上の設定が終了した後、ＣＰＵ２０はＤ
ＭＡを起動する。
ＭＡを起動する。
【００１５】簡易ＤＭＡアドレス変換制御部９０は、Ｄ
ＭＡ制御部８０から送られた論理アドレス（転送先アド
レス）を、ＦＩＦＯ９１の出力を用いアドレス組み替え
制御部９２にて物理アドレスに変換してローカルバス５
０に出力する。
ＭＡ制御部８０から送られた論理アドレス（転送先アド
レス）を、ＦＩＦＯ９１の出力を用いアドレス組み替え
制御部９２にて物理アドレスに変換してローカルバス５
０に出力する。
【００１６】この動作により、連続してＤＭＡ転送を続
ける。
ける。
【００１７】検出回路９３は、論理アドレスのオフセッ
トがオール“０”になったか否かにより、ページ境界を
超え検出する。
トがオール“０”になったか否かにより、ページ境界を
超え検出する。
【００１８】ＤＭＡの転送先アドレスがページ境界を超
える時になると、検出回路９３は、それを検出しＦＩＦ
Ｏ９１に通知する。ＦＩＦＯ９１は、検出回路９３から
の通知を受けると、ＦＩＦＯ９１のポインタを１段進め
新しい上位アドレスに更新し、アドレス組み替え制御部
９２に新しい上位アドレスのパターンを伝える。
える時になると、検出回路９３は、それを検出しＦＩＦ
Ｏ９１に通知する。ＦＩＦＯ９１は、検出回路９３から
の通知を受けると、ＦＩＦＯ９１のポインタを１段進め
新しい上位アドレスに更新し、アドレス組み替え制御部
９２に新しい上位アドレスのパターンを伝える。
【００１９】この動作により、ＤＭＡ転送がページ境界
を越えても、アドレス変換テーブルから物理アドレスを
取り込むことなく、次のページとなる物理空間にアクセ
スが移ることができる。
を越えても、アドレス変換テーブルから物理アドレスを
取り込むことなく、次のページとなる物理空間にアクセ
スが移ることができる。
【００２０】このような動作を繰り返し、ＤＭＡ制御部
８０が起動したＤＭＡ転送がページ境界を超える度にＦ
ＩＦＯ９１内部を更新し、ＦＩＦＯ９１内部に蓄えた新
しい物理アドレスの上位アドレス値をアドレス組み替え
制御部９２に伝える。
８０が起動したＤＭＡ転送がページ境界を超える度にＦ
ＩＦＯ９１内部を更新し、ＦＩＦＯ９１内部に蓄えた新
しい物理アドレスの上位アドレス値をアドレス組み替え
制御部９２に伝える。
【００２１】以上の方式により、ＤＭＡ制御部８０に対
して論理アドレスによるＤＭＡ転送の設定が可能とな
り、さらにページ境界単位にＤＭＡ転送を分割する必要
がなくなりページ境界を超えた連続したＤＭＡ転送を起
動することが可能となる。
して論理アドレスによるＤＭＡ転送の設定が可能とな
り、さらにページ境界単位にＤＭＡ転送を分割する必要
がなくなりページ境界を超えた連続したＤＭＡ転送を起
動することが可能となる。
【００２２】なお、上述の実施例におけるＦＩＦＯ９１
の代りにレジスタ群を設けて、これにページ対応の物理
アドレスの上位アドレスを保持させておき、検出回路が
ページ超えを検出する度に、セレクタにてレジスタを切
り換えることによっても同様な効果を得ることができ
る。
の代りにレジスタ群を設けて、これにページ対応の物理
アドレスの上位アドレスを保持させておき、検出回路が
ページ超えを検出する度に、セレクタにてレジスタを切
り換えることによっても同様な効果を得ることができ
る。
【００２３】
【発明の効果】以上説明したように本発明は、ＤＭＡ転
送におけるアドレス変換を簡単なハードウェアにより実
現でき、また、ページ境界を超える毎にＤＭＡ制御部を
停止させる必要も無く連続したＤＭＡ転送が可能とな
り、ＤＭＡ転送における性能を向上できる。
送におけるアドレス変換を簡単なハードウェアにより実
現でき、また、ページ境界を超える毎にＤＭＡ制御部を
停止させる必要も無く連続したＤＭＡ転送が可能とな
り、ＤＭＡ転送における性能を向上できる。
【００２４】さらに、ＤＭＡの起動が分割されないこと
によりＣＰＵに対する負荷も軽減でき、ひいては、コン
ピュータシステム全体の性能を上げることとができる。
によりＣＰＵに対する負荷も軽減でき、ひいては、コン
ピュータシステム全体の性能を上げることとができる。
【図１】本発明の一実施例である。
【図２】本発明が適用されるコンピュータシステム例を
示す図である。
示す図である。
１０ システムバス ２０ ＣＰＵ ３０ ＭＥＭ ４０ 入出力制御部 ５０ Ｉ／Ｏローカルバス ６０ システムバスインタフェース制御部 ７０ 入出力ポート ８０ ＤＭＡ制御部 ９０ 簡易ＤＭＡアドレス変換制御部 ９１ ＦＩＦＯ ９２ アドレス組み替え制御部 ９３ 検出回路
Claims (3)
- 【請求項１】複数ページにまたがるＤＭＡ転送を、メモ
リ上のアドレス変換テーブルを取り込むことなく、論理
アドレスによって行うことを特徴とするＤＭＡ装置。 - 【請求項２】Ｉ／Ｏローカルバスに接続した入出力ポー
トとメモリとの間のＤＭＡ転送を論理アドレスにて行う
コンピュータシステムにおけるＤＭＡアドレス変換装置
において、 前記ＤＭＡ転送に必要な論理アドレスのページ対応の物
理アドレスを予め保持するアドレス保持手段と、 前記ＤＭＡ転送が論理アドレスのページ境界を越えるこ
とを検出する度に前記アドレス保持手段のエントリをペ
ージ対応に切り替える検出手段と、 前記検出の度にアドレス保持手段からの出力を前記ＤＭ
Ａ転送に使用する上位アドレスとして組み替えるアドレ
ス組み替え手段とを有し、 ＣＰＵは起動しようとするＤＭＡ転送が何度ページ境界
を超えるかを予め算出して前記アドレス保持手段に必要
な上位アドレスをセットしておくとともに、該ＤＭＡア
ドレス変換装置を制御するＤＭＡ制御部には、ＤＭＡの
開始アドレスおよび転送長を前記Ｉ／Ｏローカルバスを
介してセットしておくことにより、複数ページにまたが
る論理アドレスを用いたＤＭＡ転送を可能化したことを
特徴としたＤＭＡアドレス変換装置。 - 【請求項３】前記アドレス保持手段がＦＩＦＯ又はレジ
スタ群であることを特徴とする請求項２記載のＤＭＡア
ドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27295095A JPH09114772A (ja) | 1995-10-20 | 1995-10-20 | Ｄｍａ装置及びｄｍａアドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27295095A JPH09114772A (ja) | 1995-10-20 | 1995-10-20 | Ｄｍａ装置及びｄｍａアドレス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09114772A true JPH09114772A (ja) | 1997-05-02 |
Family
ID=17521045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27295095A Pending JPH09114772A (ja) | 1995-10-20 | 1995-10-20 | Ｄｍａ装置及びｄｍａアドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09114772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000227897A (ja) * | 1998-11-30 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Ｄｍａ転送装置及びｄｍａ転送システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432348A (en) * | 1987-07-29 | 1989-02-02 | Toshiba Corp | Memory access system |
| JPH0436852A (ja) * | 1990-05-31 | 1992-02-06 | Nec Home Electron Ltd | Ｄｍａ制御装置 |
-
1995
- 1995-10-20 JP JP27295095A patent/JPH09114772A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432348A (en) * | 1987-07-29 | 1989-02-02 | Toshiba Corp | Memory access system |
| JPH0436852A (ja) * | 1990-05-31 | 1992-02-06 | Nec Home Electron Ltd | Ｄｍａ制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000227897A (ja) * | 1998-11-30 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Ｄｍａ転送装置及びｄｍａ転送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0477847A (ja) | Ｄｍａ制御装置および情報処理装置 | |
| US5109501A (en) | Data transfer apparatus having a transferable data counter | |
| JPH09114772A (ja) | Ｄｍａ装置及びｄｍａアドレス変換装置 | |
| JP3096405B2 (ja) | コンピュータシステム | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| KR970066791A (ko) | 다중 프로세서시스템에서 시스템 버스의 클럭속도를 향상시키는 방법 | |
| US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
| JP3699003B2 (ja) | データ処理装置および方法 | |
| JP4134371B2 (ja) | 入出力バスブリッジ装置 | |
| JPH08235058A (ja) | メモリアクセス制御方法および制御装置 | |
| JP2621793B2 (ja) | バスサイクルのマルチプレクス方式 | |
| JPS63245743A (ja) | メモリアクセス方式 | |
| JP3105819B2 (ja) | バッファ制御装置 | |
| JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
| JP2001255902A (ja) | デュアルポートメモリ、そのデータ転送方法、及びデュアルポートメモリを用いる制御システム | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH09319698A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JP2001350714A (ja) | データ処理装置 | |
| JPS6228874A (ja) | デ−タ転送方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH08123749A (ja) | バスコントローラ | |
| JPS58189719A (ja) | デ−タ転送制御方式 | |
| JPH035620B2 (ja) | ||
| JPH11191091A (ja) | Ｄｍａ転送方式 | |
| JP2000076841A (ja) | Ｆｉｆｏ回路及びマルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |