JP2000235904A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JP2000235904A JP2000235904A JP11036269A JP3626999A JP2000235904A JP 2000235904 A JP2000235904 A JP 2000235904A JP 11036269 A JP11036269 A JP 11036269A JP 3626999 A JP3626999 A JP 3626999A JP 2000235904 A JP2000235904 A JP 2000235904A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- solvent
- thermistor body
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002904 solvent Substances 0.000 claims abstract description 52
- 238000004090 dissolution Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 4
- 238000007598 dipping method Methods 0.000 abstract 1
- 238000002844 melting Methods 0.000 description 11
- 230000008018 melting Effects 0.000 description 11
- 238000007654 immersion Methods 0.000 description 8
- 229910052748 manganese Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- -1 Al and the like Chemical class 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/2416—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by chemical etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49085—Thermally variable
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、サーミスタ素体を溶剤に浸漬
させ、サーミスタ素体表面を溶解させて素体表面の比抵
抗を変化させることで、製造工程を簡易にして生産コス
トを低く押さえ得るチップ型サーミスタと、このチップ
型サーミスタの製造方法を提供することにある。 【解決手段】本発明のチップ型サーミスタは、サーミス
タ素体と、このサーミスタ素体の両端部に形成された外
部電極とを備えており、前記サーミスタ素体は、前記外
部電極を除くサーミスタ素体の露出面が溶剤によって溶
解されていることを特徴とする。
させ、サーミスタ素体表面を溶解させて素体表面の比抵
抗を変化させることで、製造工程を簡易にして生産コス
トを低く押さえ得るチップ型サーミスタと、このチップ
型サーミスタの製造方法を提供することにある。 【解決手段】本発明のチップ型サーミスタは、サーミス
タ素体と、このサーミスタ素体の両端部に形成された外
部電極とを備えており、前記サーミスタ素体は、前記外
部電極を除くサーミスタ素体の露出面が溶剤によって溶
解されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、温度補償回路や温
度検出素子に用いられるチップ型サーミスタ及びその製
造方法に関する。
度検出素子に用いられるチップ型サーミスタ及びその製
造方法に関する。
【０００２】
【従来の技術】従来のこの種のチップ型サーミスタは特
開平７−７４００６号公報において開示されており、こ
れを図８に示して詳細に説明する。
開平７−７４００６号公報において開示されており、こ
れを図８に示して詳細に説明する。
【０００３】チップ型サーミスタ４１は、サーミスタ素
体４２と外部電極４３，４３と内部電極４４，４４と表
面電極４５とを備える。サーミスタ素体４２はＭｎ，Ｎ
ｉ，Ｃｏの酸化物を主成分としたセラミック半導体から
なる。外部電極４３，４３はサーミスタ素体４２の両端
部に形成されている。内部電極４４，４４はサーミスタ
素体４２の内部に形成されており、サーミスタ素体４２
の両端面において外部電極４３，４３と電気的に接続さ
れている。表面電極４５はサーミスタ素体１の一方の表
面に形成されており、外部電極４３，４３とは離間され
ている。
体４２と外部電極４３，４３と内部電極４４，４４と表
面電極４５とを備える。サーミスタ素体４２はＭｎ，Ｎ
ｉ，Ｃｏの酸化物を主成分としたセラミック半導体から
なる。外部電極４３，４３はサーミスタ素体４２の両端
部に形成されている。内部電極４４，４４はサーミスタ
素体４２の内部に形成されており、サーミスタ素体４２
の両端面において外部電極４３，４３と電気的に接続さ
れている。表面電極４５はサーミスタ素体１の一方の表
面に形成されており、外部電極４３，４３とは離間され
ている。
【０００４】チップ型サーミスタ４１の抵抗値は、表面
電極４５をトリミングすることにより調整される。すな
わち、レーザービームを表面電極４５に照射してトリミ
ング溝４５ｃを形成しトリミング電極４５ａ，４５ｂを
得る。こうして、チップ型サーミスタ４１を所望する抵
抗値にする。
電極４５をトリミングすることにより調整される。すな
わち、レーザービームを表面電極４５に照射してトリミ
ング溝４５ｃを形成しトリミング電極４５ａ，４５ｂを
得る。こうして、チップ型サーミスタ４１を所望する抵
抗値にする。
【０００５】
【発明が解決しようとする課題】しかしながら従来技術
によれば、レーザーの放つエネルギーによってチップ型
サーミスタが発熱してサーミスタ素体に微少なクラック
が発生し、これによりトリミング調整後のチップ型サー
ミスタについても抵抗値にバラツキが生じる。。
によれば、レーザーの放つエネルギーによってチップ型
サーミスタが発熱してサーミスタ素体に微少なクラック
が発生し、これによりトリミング調整後のチップ型サー
ミスタについても抵抗値にバラツキが生じる。。
【０００６】さらに、大量に製造されるチップ型サーミ
スタに対して個々にレーザービームを照射してトリミン
グを行わなければならず、製造工程が煩雑で生産コスト
が高くなる。
スタに対して個々にレーザービームを照射してトリミン
グを行わなければならず、製造工程が煩雑で生産コスト
が高くなる。
【０００７】本発明の目的は、上述の問題点を解消すべ
くなされたもので、サーミスタ素体を溶剤に浸漬させ、
サーミスタ素体の露出面を溶解させて外部電極間の抵抗
値を大きくさせることで、製造工程を簡易にして所望の
抵抗値を小さなバラツキ範囲で得ることができるチップ
型サーミスタと、このチップ型サーミスタの製造方法を
提供することにある。
くなされたもので、サーミスタ素体を溶剤に浸漬させ、
サーミスタ素体の露出面を溶解させて外部電極間の抵抗
値を大きくさせることで、製造工程を簡易にして所望の
抵抗値を小さなバラツキ範囲で得ることができるチップ
型サーミスタと、このチップ型サーミスタの製造方法を
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明のチップ型サーミスタは、サーミスタ素体と、
このサーミスタ素体の両端部に形成された外部電極と、
を備え、前記サーミスタ素体は、前記外部電極を除くサ
ーミスタ素体の露出面が溶剤によって溶解されているこ
とを特徴とする。
に本発明のチップ型サーミスタは、サーミスタ素体と、
このサーミスタ素体の両端部に形成された外部電極と、
を備え、前記サーミスタ素体は、前記外部電極を除くサ
ーミスタ素体の露出面が溶剤によって溶解されているこ
とを特徴とする。
【０００９】また、サーミスタ素体と、このサーミスタ
素体の主面上において互いに対向して形成された表面電
極と、前記表面電極を被覆するとともに前記サーミスタ
素体表面の一部を露出するように形成された絶縁層と、
前記表面電極にそれぞれ電気的に接続されて前記サーミ
スタ素体の両端部に形成された外部電極と、を備え、前
記サーミスタ素体は、前記外部電極と前記絶縁層形成部
を除くサーミスタ素体の露出面が溶剤によって溶解され
ていることを特徴とする。
素体の主面上において互いに対向して形成された表面電
極と、前記表面電極を被覆するとともに前記サーミスタ
素体表面の一部を露出するように形成された絶縁層と、
前記表面電極にそれぞれ電気的に接続されて前記サーミ
スタ素体の両端部に形成された外部電極と、を備え、前
記サーミスタ素体は、前記外部電極と前記絶縁層形成部
を除くサーミスタ素体の露出面が溶剤によって溶解され
ていることを特徴とする。
【００１０】また、本発明のチップ型サーミスタは前記
サーミスタ素体内部に内部電極を備えてもよい。
サーミスタ素体内部に内部電極を備えてもよい。
【００１１】次に、本発明のチップ型サーミスタの製造
方法は、サーミスタ素体の両端部に外部電極を備えるチ
ップ型サーミスタを準備する工程と、前記チップ型サー
ミスタを溶剤に浸漬させて前記サーミスタ素体の露出面
を溶解させる工程と、を備えることを特徴とする。
方法は、サーミスタ素体の両端部に外部電極を備えるチ
ップ型サーミスタを準備する工程と、前記チップ型サー
ミスタを溶剤に浸漬させて前記サーミスタ素体の露出面
を溶解させる工程と、を備えることを特徴とする。
【００１２】また、サーミスタ素体の両端部に外部電極
を備えるチップ型サーミスタを準備する工程と、前記外
部電極を覆うとともに、前記サーミスタ素体の一部が露
出するようにレジスト層を形成する工程と前記チップ型
サーミスタを溶剤に浸漬させて前記サーミスタ素体の露
出面を溶解させる工程と、前記レジスト層を剥離する工
程と、を備えることを特徴とする。
を備えるチップ型サーミスタを準備する工程と、前記外
部電極を覆うとともに、前記サーミスタ素体の一部が露
出するようにレジスト層を形成する工程と前記チップ型
サーミスタを溶剤に浸漬させて前記サーミスタ素体の露
出面を溶解させる工程と、前記レジスト層を剥離する工
程と、を備えることを特徴とする。
【００１３】また、前記チップ型サーミスタの製造工程
は、前記チップ型サーミスタを前記外部電極間の抵抗値
に基づいて層別する工程と、前記層別されたチップ型サ
ーミスタを各層の抵抗値に基づいて溶解量をそれぞれ異
ならせる工程と、を備えることが好ましい。
は、前記チップ型サーミスタを前記外部電極間の抵抗値
に基づいて層別する工程と、前記層別されたチップ型サ
ーミスタを各層の抵抗値に基づいて溶解量をそれぞれ異
ならせる工程と、を備えることが好ましい。
【００１４】
【発明の実施の形態】本発明に係る一つの実施形態につ
いて、図１に基づいて詳細に説明する。チップ型サーミ
スタ１は、サーミスタ素体２と外部電極３，３と内部電
極４，４とを備え、サーミスタ素体２には溶解部６が形
成されている。
いて、図１に基づいて詳細に説明する。チップ型サーミ
スタ１は、サーミスタ素体２と外部電極３，３と内部電
極４，４とを備え、サーミスタ素体２には溶解部６が形
成されている。
【００１５】サーミスタ素体２は、Ｍｎ、Ｎｉ、Ｃｏ、
Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成
分としたセラミック半導体からなり、サーミスタ素体２
の両端部に形成されている外部電極３，３を除くサーミ
スタ素体表面の一部が溶剤１０（図３（ａ））によって
溶解されて溶解部６が形成されている。内部電極４，４
はサーミスタ素体２の内部で一端が対向して形成されて
おり他端は外部電極３，３に電気的に接続されている。
Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成
分としたセラミック半導体からなり、サーミスタ素体２
の両端部に形成されている外部電極３，３を除くサーミ
スタ素体表面の一部が溶剤１０（図３（ａ））によって
溶解されて溶解部６が形成されている。内部電極４，４
はサーミスタ素体２の内部で一端が対向して形成されて
おり他端は外部電極３，３に電気的に接続されている。
【００１６】次に、チップ型サーミスタ１の製造方法に
ついて、図２及び図３に基づいて詳細に説明する。ま
ず、図２（ａ）に示すような内部電極４，４を備える溶
解処理前のチップ型サーミスタ素体２ａを準備して、そ
の両端部に導電性ペーストを塗布、焼付けして外部電極
３，３を形成し、溶解処理前のチップ型サーミスタ１ａ
を得る。
ついて、図２及び図３に基づいて詳細に説明する。ま
ず、図２（ａ）に示すような内部電極４，４を備える溶
解処理前のチップ型サーミスタ素体２ａを準備して、そ
の両端部に導電性ペーストを塗布、焼付けして外部電極
３，３を形成し、溶解処理前のチップ型サーミスタ１ａ
を得る。
【００１７】次に、図２（ｂ）に示すように溶解処理前
のチップ型サーミスタ１ａの両端部に備える外部電極
３，３部分をそれぞれ端部側からレジスト材７にディッ
プして、これを８０℃の温度で２０分乾燥させて、図２
（ｃ）に示すような外部電極３，３がレジスト層８に覆
われたチップ型サーミスタ１ｂを得る。レジスト材７
は、溶剤１０によって溶解されない感光性樹脂、例えば
環化ゴム系フォトレジスト等、を適宜用いることができ
る。
のチップ型サーミスタ１ａの両端部に備える外部電極
３，３部分をそれぞれ端部側からレジスト材７にディッ
プして、これを８０℃の温度で２０分乾燥させて、図２
（ｃ）に示すような外部電極３，３がレジスト層８に覆
われたチップ型サーミスタ１ｂを得る。レジスト材７
は、溶剤１０によって溶解されない感光性樹脂、例えば
環化ゴム系フォトレジスト等、を適宜用いることができ
る。
【００１８】次に、図３（ａ）に示すようにレジスト被
覆したチップ型サーミスタ１ｂを籠９に入れて溶剤１０
に浸漬させ、溶剤１０を撹拌する。溶剤１０は、硝酸、
硫酸、リン酸等の酸またはめっき液等を適宜用いること
ができる。こうして、図３（ｂ）に示すように溶解処理
後のレジスト被覆したチップ型サーミスタ１ｃを得る。
レジスト層８によって被覆されていない溶解処理前のチ
ップ型サーミスタ素体２ａの露出面は、溶剤１０によっ
て溶解されて溶解部６が形成される。溶解処理後にレジ
スト被覆したチップ型サーミスタ１ｃのレジスト層８を
剥離液（図示せず）によって剥離して、図１に示すチッ
プ型サーミスタ１を得る。
覆したチップ型サーミスタ１ｂを籠９に入れて溶剤１０
に浸漬させ、溶剤１０を撹拌する。溶剤１０は、硝酸、
硫酸、リン酸等の酸またはめっき液等を適宜用いること
ができる。こうして、図３（ｂ）に示すように溶解処理
後のレジスト被覆したチップ型サーミスタ１ｃを得る。
レジスト層８によって被覆されていない溶解処理前のチ
ップ型サーミスタ素体２ａの露出面は、溶剤１０によっ
て溶解されて溶解部６が形成される。溶解処理後にレジ
スト被覆したチップ型サーミスタ１ｃのレジスト層８を
剥離液（図示せず）によって剥離して、図１に示すチッ
プ型サーミスタ１を得る。
【００１９】なお、溶剤１０としてはサーミスタ素体２
を構成する全ての元素を溶解させてサーミスタ素体２の
露出面を除去する、例えば硝酸、硫酸、リン酸等の酸ま
たはめっき液等がある。また、溶剤１０として、サーミ
スタ素体２を構成する一部の元素を溶解させるもの、例
えば塩化第２鉄液等があり、この場合Ｎｉを溶解させ
る。溶剤である塩化第２鉄液を用い、この液中にＭｎと
Ｎｉを主成分とするサーミスタ素体２を浸漬させてサー
ミスタ素体２中のＮｉ成分のみ溶解させると、溶解され
た部分の抵抗は変化するため、サーミスタ素体２全体の
抵抗値も変化する。
を構成する全ての元素を溶解させてサーミスタ素体２の
露出面を除去する、例えば硝酸、硫酸、リン酸等の酸ま
たはめっき液等がある。また、溶剤１０として、サーミ
スタ素体２を構成する一部の元素を溶解させるもの、例
えば塩化第２鉄液等があり、この場合Ｎｉを溶解させ
る。溶剤である塩化第２鉄液を用い、この液中にＭｎと
Ｎｉを主成分とするサーミスタ素体２を浸漬させてサー
ミスタ素体２中のＮｉ成分のみ溶解させると、溶解され
た部分の抵抗は変化するため、サーミスタ素体２全体の
抵抗値も変化する。
【００２０】なお、溶剤１０の種類を例示したが、この
溶剤１０についてはサーミスタ素体２を溶解するものを
用いればよく、またレジスト材７は溶剤１０に溶解され
ない性質のものを適宜選択すればよい。
溶剤１０についてはサーミスタ素体２を溶解するものを
用いればよく、またレジスト材７は溶剤１０に溶解され
ない性質のものを適宜選択すればよい。
【００２１】本発明に係る他の実施形態について、図４
に基づいて詳細に説明する。チップ型サーミスタ１１
は、サーミスタ素体１２と外部電極１３，１３と表面電
極１５ａ，１５ａと絶縁層１５ｂ，１５ｂとを備え、サ
ーミスタ素体１２には溶解部１６，１６が形成されてい
る。
に基づいて詳細に説明する。チップ型サーミスタ１１
は、サーミスタ素体１２と外部電極１３，１３と表面電
極１５ａ，１５ａと絶縁層１５ｂ，１５ｂとを備え、サ
ーミスタ素体１２には溶解部１６，１６が形成されてい
る。
【００２２】サーミスタ素体１２は、Ｍｎ、Ｎｉ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、両端部の外部
電極１３，１３形成部及び両主面の絶縁層１５ｂ，１５
ｂ形成部を除く、サーミスタ素体１２が露出する側面の
一部に溶解部１６，１６が形成されている。
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、両端部の外部
電極１３，１３形成部及び両主面の絶縁層１５ｂ，１５
ｂ形成部を除く、サーミスタ素体１２が露出する側面の
一部に溶解部１６，１６が形成されている。
【００２３】表面電極１５ａ，１５ａは、サーミスタ素
体１２の一方の主面上で互いに対向するように櫛歯形状
に形成されており、それぞれ複数本の電極指を有して互
いに間挿されている。また、表面電極１５ａ，１５ａ
は、サーミスタ素体１２の両端部において外部電極１
３，１３の一方とそれぞれ電気的に接続されている。
体１２の一方の主面上で互いに対向するように櫛歯形状
に形成されており、それぞれ複数本の電極指を有して互
いに間挿されている。また、表面電極１５ａ，１５ａ
は、サーミスタ素体１２の両端部において外部電極１
３，１３の一方とそれぞれ電気的に接続されている。
【００２４】絶縁層１５ｂ,１５ｂは、サーミスタ素体
１２の一主面に形成された表面電極１５ａ，１５ａ及び
それに対向する他主面を覆うように形成されている。絶
縁層１５ｂ，１５ｂに用いる絶縁材料は特に限定しない
が、例えば、ＡＳＴＭ法Ｄ６４８による熱変形温度が１
５０℃以上である耐熱性を有し、溶剤１０によって溶解
されない、ポリイミドなどの耐熱性樹脂が好ましい。
１２の一主面に形成された表面電極１５ａ，１５ａ及び
それに対向する他主面を覆うように形成されている。絶
縁層１５ｂ，１５ｂに用いる絶縁材料は特に限定しない
が、例えば、ＡＳＴＭ法Ｄ６４８による熱変形温度が１
５０℃以上である耐熱性を有し、溶剤１０によって溶解
されない、ポリイミドなどの耐熱性樹脂が好ましい。
【００２５】次に、チップ型サーミスタ１１の製造方法
について説明する。まず、６面体のサーミスタ素体１２
を準備し、この一主面にＡｇ等からなる電極材料をスパ
ッタリングして表面電極１５ａ，１５ａを形成し、この
表面電極１５ａ，１５ａ及び対向する他主面を覆うよう
にサーミスタ素体１２の両主面に絶縁材料を塗布して絶
縁層１５ｂ，１５ｂを形成する。
について説明する。まず、６面体のサーミスタ素体１２
を準備し、この一主面にＡｇ等からなる電極材料をスパ
ッタリングして表面電極１５ａ，１５ａを形成し、この
表面電極１５ａ，１５ａ及び対向する他主面を覆うよう
にサーミスタ素体１２の両主面に絶縁材料を塗布して絶
縁層１５ｂ，１５ｂを形成する。
【００２６】次に、サーミスタ素体１２の両端部に導電
性ペーストを塗布し焼付けして外部電極１３，１３を形
成する。このとき、それぞれの表面電極１５ａ，１５ａ
がサーミスタ素体１２の端部において外部電極１３，１
３の一方にそれぞれ電気的に接続される。こうして溶解
処理前のチップ型サーミスタ（図示せず）を得る。
性ペーストを塗布し焼付けして外部電極１３，１３を形
成する。このとき、それぞれの表面電極１５ａ，１５ａ
がサーミスタ素体１２の端部において外部電極１３，１
３の一方にそれぞれ電気的に接続される。こうして溶解
処理前のチップ型サーミスタ（図示せず）を得る。
【００２７】次に、前述した図１ないし３に基づく実施
形態と同様に、溶解処理前のチップ型サーミスタの両端
部にレジスト層を形成し、溶剤１０に浸漬し、レジスト
層と絶縁層を除くサーミスタ素体１２の露出面を溶解さ
せ、レジスト層を剥離液で剥離して、図４に示すチップ
型サーミスタ１１を得る。この結果、サーミスタ素体１
２が露出していたチップ型サーミスタ１１の両側面の一
部が溶解されて溶解部１６が形成される。
形態と同様に、溶解処理前のチップ型サーミスタの両端
部にレジスト層を形成し、溶剤１０に浸漬し、レジスト
層と絶縁層を除くサーミスタ素体１２の露出面を溶解さ
せ、レジスト層を剥離液で剥離して、図４に示すチップ
型サーミスタ１１を得る。この結果、サーミスタ素体１
２が露出していたチップ型サーミスタ１１の両側面の一
部が溶解されて溶解部１６が形成される。
【００２８】なお、本実施形態において、絶縁層１５
ｂ，１５ｂはサーミスタ素体１２の両主面に形成した
が、表面電極１５ａ，１５ａが形成されている主面のみ
を覆うように絶縁層１５ｂを形成してもかまわない。こ
の場合、サーミスタ素体１２の他方主面には絶縁層１５
ｂが形成されないため、サーミスタ素体１２を溶剤に浸
漬させた際に、サーミスタ素体１２の他方の主面にも溶
解部分が形成される。
ｂ，１５ｂはサーミスタ素体１２の両主面に形成した
が、表面電極１５ａ，１５ａが形成されている主面のみ
を覆うように絶縁層１５ｂを形成してもかまわない。こ
の場合、サーミスタ素体１２の他方主面には絶縁層１５
ｂが形成されないため、サーミスタ素体１２を溶剤に浸
漬させた際に、サーミスタ素体１２の他方の主面にも溶
解部分が形成される。
【００２９】また、本実施形態は、サーミスタ素体１２
の一方主面に表面電極１５ａ，１５ａを形成したが、他
主面に形成してもかまわない。
の一方主面に表面電極１５ａ，１５ａを形成したが、他
主面に形成してもかまわない。
【００３０】本発明に係るさらに他の実施形態につい
て、図５に基づいて詳細に説明する。チップ型サーミス
タ２１は、サーミスタ素体２２と外部電極２３，２３と
内部電極２４，２４とを備え、サーミスタ素体２１には
溶解部２６が形成されている。
て、図５に基づいて詳細に説明する。チップ型サーミス
タ２１は、サーミスタ素体２２と外部電極２３，２３と
内部電極２４，２４とを備え、サーミスタ素体２１には
溶解部２６が形成されている。
【００３１】サーミスタ素体２２は、Ｍｎ、Ｎｉ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、サーミスタ素
体２２の両端部に形成されている外部電極２３，２３を
除くサーミスタ素体表面の一部が溶剤１０（図３
（ａ））によって溶解されて溶解部２６が形成されてい
る。内部電極２４，２４はサーミスタ素体２２の内部で
一端が対向して形成されており他端は外部電極２３，２
３に電気的に接続されている。
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、サーミスタ素
体２２の両端部に形成されている外部電極２３，２３を
除くサーミスタ素体表面の一部が溶剤１０（図３
（ａ））によって溶解されて溶解部２６が形成されてい
る。内部電極２４，２４はサーミスタ素体２２の内部で
一端が対向して形成されており他端は外部電極２３，２
３に電気的に接続されている。
【００３２】次に、チップ型サーミスタ２１の製造方法
について説明する。まず、サーミスタ素体２２を準備
し、この両端部に外部電極２３，２３を形成して、溶解
処理前のチップ型サーミスタ（図示せず）を得る。
について説明する。まず、サーミスタ素体２２を準備
し、この両端部に外部電極２３，２３を形成して、溶解
処理前のチップ型サーミスタ（図示せず）を得る。
【００３３】次に、溶解させる主面の一部、つまり溶解
部２６に相当する領域を除くサーミスタ素体２２及び外
部電極２３，２３にレジスト層（図示せず）を形成し、
これを溶剤１０に浸漬させてサーミスタ素体２２の主面
の一部を溶解させる。
部２６に相当する領域を除くサーミスタ素体２２及び外
部電極２３，２３にレジスト層（図示せず）を形成し、
これを溶剤１０に浸漬させてサーミスタ素体２２の主面
の一部を溶解させる。
【００３４】次に、レジスト層を剥離液で剥離して、図
５に示すチップ型サーミスタ２１を得る。この結果、チ
ップ型サーミスタ２１はサーミスタ素体２２の露出面が
溶解されて溶解部２６が形成される。
５に示すチップ型サーミスタ２１を得る。この結果、チ
ップ型サーミスタ２１はサーミスタ素体２２の露出面が
溶解されて溶解部２６が形成される。
【００３５】なお、本実施形態は、サーミスタ素体２２
の露出する一主面を溶解させたが、レジスト層を形成す
る部分を適宜調整することで、サーミスタ素体２２の任
意の部分を溶解させることができる。
の露出する一主面を溶解させたが、レジスト層を形成す
る部分を適宜調整することで、サーミスタ素体２２の任
意の部分を溶解させることができる。
【００３６】本発明に係るさらに他の実施形態につい
て、図６に基づいて詳細に説明する。チップ型サーミス
タ３１は、サーミスタ素体３２と外部電極３３，３３と
内部電極３４，３４とを備え、サーミスタ素体３２には
溶解部３６が形成されている。
て、図６に基づいて詳細に説明する。チップ型サーミス
タ３１は、サーミスタ素体３２と外部電極３３，３３と
内部電極３４，３４とを備え、サーミスタ素体３２には
溶解部３６が形成されている。
【００３７】サーミスタ素体３２は、Ｍｎ、Ｎｉ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、サーミスタ素
体３２の両端部に形成されている外部電極３３，３３を
除くサーミスタ素体表面の一部が溶剤１０（図３
（ａ））によって溶解されて溶解部３６が形成されてい
る。内部電極３４，３４はサーミスタ素体２２の内部で
一端が対向して形成されており他端は外部電極３３，３
３に電気的に接続されている。
ｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を
主成分としたセラミック半導体からなり、サーミスタ素
体３２の両端部に形成されている外部電極３３，３３を
除くサーミスタ素体表面の一部が溶剤１０（図３
（ａ））によって溶解されて溶解部３６が形成されてい
る。内部電極３４，３４はサーミスタ素体２２の内部で
一端が対向して形成されており他端は外部電極３３，３
３に電気的に接続されている。
【００３８】次に、チップ型サーミスタ３１の製造方法
について説明する。まず、サーミスタ素体３２を準備
し、この両端部に外部電極３３，３３を形成して、溶解
処理前のチップ型サーミスタ（図示せず）を得る。
について説明する。まず、サーミスタ素体３２を準備
し、この両端部に外部電極３３，３３を形成して、溶解
処理前のチップ型サーミスタ（図示せず）を得る。
【００３９】次に、溶解処理前のチップ型サーミスタを
溶剤１０（図３（ａ））に浸漬させ、サーミスタ素体３
２の露出面を溶解させて、図６（ａ）に示すチップサー
ミスタ３１を得る。この結果、チップ型サーミスタ３１
の露出面が溶解されて溶解部３６が形成される。
溶剤１０（図３（ａ））に浸漬させ、サーミスタ素体３
２の露出面を溶解させて、図６（ａ）に示すチップサー
ミスタ３１を得る。この結果、チップ型サーミスタ３１
の露出面が溶解されて溶解部３６が形成される。
【００４０】なお、本実施形態においては、サーミスタ
素体３２にレジスト層を形成することなくサーミスタ素
体３２を溶剤１０に浸漬させて露出面を溶解させるた
め、溶剤１０としては、サーミスタ素体３２のみ溶解し
て外部電極３３，３３を溶解しない、例えばめっき液
等、が適宜用いられる。
素体３２にレジスト層を形成することなくサーミスタ素
体３２を溶剤１０に浸漬させて露出面を溶解させるた
め、溶剤１０としては、サーミスタ素体３２のみ溶解し
て外部電極３３，３３を溶解しない、例えばめっき液
等、が適宜用いられる。
【００４１】チップ型サーミスタを溶剤に浸漬させて溶
解させるにあたり、あらかじめ一対の外部電極間の抵抗
値を測定し、その抵抗値に基づいて層別した後、層別し
たグループのチップ型サーミスタ毎に溶剤へ浸漬させる
ことで、全てのチップ型サーミスタを所望の抵抗値にす
ることができる。この抵抗値調整の方法について図６に
示した実施形態を例に詳細に説明する。
解させるにあたり、あらかじめ一対の外部電極間の抵抗
値を測定し、その抵抗値に基づいて層別した後、層別し
たグループのチップ型サーミスタ毎に溶剤へ浸漬させる
ことで、全てのチップ型サーミスタを所望の抵抗値にす
ることができる。この抵抗値調整の方法について図６に
示した実施形態を例に詳細に説明する。
【００４２】まず、前記図２（ａ）に示した溶解処理前
のチップ型サーミスタ１ａを複数準備する。その抵抗
値、つまり外部電極３，３間の抵抗値分布は図７に示す
曲線ａになる。なお、図７に示したグラフの横軸は抵抗
値を、縦軸はその抵抗値を有する溶解処理前のチップ型
サーミスタ１ａの数量を示す。
のチップ型サーミスタ１ａを複数準備する。その抵抗
値、つまり外部電極３，３間の抵抗値分布は図７に示す
曲線ａになる。なお、図７に示したグラフの横軸は抵抗
値を、縦軸はその抵抗値を有する溶解処理前のチップ型
サーミスタ１ａの数量を示す。
【００４３】この溶解処理前のチップ型サーミスタ１ａ
を、最も低い抵抗値範囲をランクｂ１とし、以降、所定
の抵抗値範囲毎に順にランクｂ２，ランクｂ３として，
この例ではランクｂ７まで決定し、溶解処理前のチップ
型サーミスタ１ａを層別する。
を、最も低い抵抗値範囲をランクｂ１とし、以降、所定
の抵抗値範囲毎に順にランクｂ２，ランクｂ３として，
この例ではランクｂ７まで決定し、溶解処理前のチップ
型サーミスタ１ａを層別する。
【００４４】次に、層別された溶解処理前のチップ型サ
ーミスタ１ａをこの抵抗ランクｂ１ないしｂ７毎に溶剤
１０に浸漬させてサーミスタ素体２ａの露出面を溶解さ
せる。
ーミスタ１ａをこの抵抗ランクｂ１ないしｂ７毎に溶剤
１０に浸漬させてサーミスタ素体２ａの露出面を溶解さ
せる。
【００４５】溶解処理前のチップ型サーミスタ１ａの抵
抗値は、サーミスタ素体２ａの比抵抗、大きさや形状、
外部電極３，３の形状や大きさ、あるいはこれらの組み
合わせで決定される。本発明のように、溶剤１０に浸漬
させるとサーミスタ素体２ａは溶解されて小さくなるこ
とから、溶解処理前のチップ型サーミスタ１ａの抵抗値
は上昇する。すなわち、層別された抵抗ランクｂ１ない
しｂ７のうち低い抵抗値、例えば抵抗ランクｂ１の溶解
処理前のチップ型サーミスタ１ａについては、溶剤１０
に浸漬させる時間を長くしてサーミスタ素体２ａを大き
く溶解させ、抵抗値を大きく上げて目標とする抵抗値に
する。他方、高い抵抗値、例えば抵抗ランクｂ６の溶解
処理前のチップ型サーミスタについては、溶剤１０に浸
漬させる時間を短くしてサーミスタ素体２ａを少なく溶
解させて、抵抗値をわずかに上げて目標とする抵抗値に
する。なお、抵抗ランクｂ７の溶解処理前のチップ型サ
ーミスタは、すでに目標とする抵抗値範囲に入っている
ため、溶解させる必要はない。
抗値は、サーミスタ素体２ａの比抵抗、大きさや形状、
外部電極３，３の形状や大きさ、あるいはこれらの組み
合わせで決定される。本発明のように、溶剤１０に浸漬
させるとサーミスタ素体２ａは溶解されて小さくなるこ
とから、溶解処理前のチップ型サーミスタ１ａの抵抗値
は上昇する。すなわち、層別された抵抗ランクｂ１ない
しｂ７のうち低い抵抗値、例えば抵抗ランクｂ１の溶解
処理前のチップ型サーミスタ１ａについては、溶剤１０
に浸漬させる時間を長くしてサーミスタ素体２ａを大き
く溶解させ、抵抗値を大きく上げて目標とする抵抗値に
する。他方、高い抵抗値、例えば抵抗ランクｂ６の溶解
処理前のチップ型サーミスタについては、溶剤１０に浸
漬させる時間を短くしてサーミスタ素体２ａを少なく溶
解させて、抵抗値をわずかに上げて目標とする抵抗値に
する。なお、抵抗ランクｂ７の溶解処理前のチップ型サ
ーミスタは、すでに目標とする抵抗値範囲に入っている
ため、溶解させる必要はない。
【００４６】こうして得られたチップ型サーミスタ３１
の抵抗値分布は、図７に示す曲線ｃのようになる。目標
とする抵抗値を中心として抵抗値バラツキの範囲が小さ
くなり、抵抗ランクｂ１ないしｂ７毎に溶剤に浸漬させ
る時間を異ならせることでチップ型サーミスタ３１の抵
抗値バラツキを大幅に狭めることができる。
の抵抗値分布は、図７に示す曲線ｃのようになる。目標
とする抵抗値を中心として抵抗値バラツキの範囲が小さ
くなり、抵抗ランクｂ１ないしｂ７毎に溶剤に浸漬させ
る時間を異ならせることでチップ型サーミスタ３１の抵
抗値バラツキを大幅に狭めることができる。
【００４７】
【実施例】図６に示したチップ型サーミスタ３１の作成
を以下のように具体的に行った。チップ型サーミスタ３
１の目標とする抵抗値範囲を１０．０ＫΩ±０．１ＫΩ
とし、この目標値より低い抵抗値を有するように抵抗値
範囲が８．７ＫΩないし１０．１ＫΩの溶解処理前のチ
ップ型サーミスタ１ａを準備し、抵抗ランクの範囲を
０．２ＫΩ毎にｂ１ないしｂ７に層別した。抵抗ランク
毎に溶剤への浸漬時間を異ならせた。浸漬後の抵抗値を
測定した結果をランク毎に表１にまとめた。なお、溶剤
はめっき液を用いた。
を以下のように具体的に行った。チップ型サーミスタ３
１の目標とする抵抗値範囲を１０．０ＫΩ±０．１ＫΩ
とし、この目標値より低い抵抗値を有するように抵抗値
範囲が８．７ＫΩないし１０．１ＫΩの溶解処理前のチ
ップ型サーミスタ１ａを準備し、抵抗ランクの範囲を
０．２ＫΩ毎にｂ１ないしｂ７に層別した。抵抗ランク
毎に溶剤への浸漬時間を異ならせた。浸漬後の抵抗値を
測定した結果をランク毎に表１にまとめた。なお、溶剤
はめっき液を用いた。
【００４８】
【表１】
【００４９】表１から明らかなように、チップ型サーミ
スタ３１の平均抵抗値は、抵抗値のバラツキが大きかっ
た抵抗ランクｂ１ないしｂ７のすべてについて、目標と
するバラツキが小さい抵抗値範囲９．９ＫΩないし１
０．１ＫΩ内に入った。
スタ３１の平均抵抗値は、抵抗値のバラツキが大きかっ
た抵抗ランクｂ１ないしｂ７のすべてについて、目標と
するバラツキが小さい抵抗値範囲９．９ＫΩないし１
０．１ＫΩ内に入った。
【００５０】なお、抵抗ランクｂ１ないしｂ７をより細
分化して、細分化された抵抗ランク毎にきめ細かく溶剤
に浸漬させる時間を設定すれば、より抵抗値のバラツキ
を小さくすることができる。
分化して、細分化された抵抗ランク毎にきめ細かく溶剤
に浸漬させる時間を設定すれば、より抵抗値のバラツキ
を小さくすることができる。
【００５１】また、溶剤に浸漬させる時間を異ならせる
かわりに、溶剤の濃度を異ならせた溶剤をランク別に準
備しておき、それぞれの溶剤にほぼ同一時間浸漬させて
もよい。
かわりに、溶剤の濃度を異ならせた溶剤をランク別に準
備しておき、それぞれの溶剤にほぼ同一時間浸漬させて
もよい。
【００５２】また、レジスト層の被り深さをランク毎に
変化させることにより、溶剤の濃度、溶剤に浸漬させる
時間を一定にして、抵抗値ばらつきを小さくすることが
できる。
変化させることにより、溶剤の濃度、溶剤に浸漬させる
時間を一定にして、抵抗値ばらつきを小さくすることが
できる。
【００５３】また、前述の実施形態において、図１のチ
ップ型サーミスタ１、図５のチップ型サーミスタ２１、
図６のチップ型サーミスタ３１は、それぞれのサーミス
タ素体２，２２，３２内部に一対の内部電極４，４、内
部電極２４，２４、内部電極３４，３４を備えている
が、内部電極の枚数及び形状は本実施形態に限定される
ものではなく、また、内部電極４，２４，３４がサーミ
スタ素体２，２２，３２の内部にあって、いずれの外部
電極３，２３，３３に電気的に非接続でもよい。また、
サーミスタ素体２，２２，３２の内部にそれぞれ内部電
極４，２４，３４を備えていなくてもよい。
ップ型サーミスタ１、図５のチップ型サーミスタ２１、
図６のチップ型サーミスタ３１は、それぞれのサーミス
タ素体２，２２，３２内部に一対の内部電極４，４、内
部電極２４，２４、内部電極３４，３４を備えている
が、内部電極の枚数及び形状は本実施形態に限定される
ものではなく、また、内部電極４，２４，３４がサーミ
スタ素体２，２２，３２の内部にあって、いずれの外部
電極３，２３，３３に電気的に非接続でもよい。また、
サーミスタ素体２，２２，３２の内部にそれぞれ内部電
極４，２４，３４を備えていなくてもよい。
【００５４】また、図４に示したチップ型サーミスタ１
１は内部電極を備えていないが、前述のチップ型サーミ
スタ１，２１，３１と同様に内部電極を備えてもよい。
１は内部電極を備えていないが、前述のチップ型サーミ
スタ１，２１，３１と同様に内部電極を備えてもよい。
【００５５】また、本発明の実施形態は負特性サーミス
タを用いて説明したが、例えばＢａＴｉＯ3を主成分と
する正特性サーミスタについても適用することができ
る。
タを用いて説明したが、例えばＢａＴｉＯ3を主成分と
する正特性サーミスタについても適用することができ
る。
【００５６】
【発明の効果】以上のように本発明によれば、サーミス
タ素体と、このサーミスタ素体の両端部に形成された外
部電極とを備え、前記サーミスタ素体は、前記外部電極
を除く素体の露出面が溶解されていることで、抵抗値の
バラツキを小さくすることができ、良品率を高めてコス
トダウンを図り得るチップサーミスタを提供することが
できる。
タ素体と、このサーミスタ素体の両端部に形成された外
部電極とを備え、前記サーミスタ素体は、前記外部電極
を除く素体の露出面が溶解されていることで、抵抗値の
バラツキを小さくすることができ、良品率を高めてコス
トダウンを図り得るチップサーミスタを提供することが
できる。
【００５７】また、一対の外部電極間の抵抗値に基づい
て溶剤に浸漬させることで、少ない手間で大量にばらつ
き範囲が狭いサーミスタを得ることができる。
て溶剤に浸漬させることで、少ない手間で大量にばらつ
き範囲が狭いサーミスタを得ることができる。
【図１】本発明に係る一つの実施形態のチップ型サーミ
スタを示し、（ａ）は斜視図、（ｂ）はＳ１−Ｓ１によ
る断面図である。
スタを示し、（ａ）は斜視図、（ｂ）はＳ１−Ｓ１によ
る断面図である。
【図２】図１のチップ型サーミスタにレジスト層を形成
する工程を示す説明図である。
する工程を示す説明図である。
【図３】図１のチップ型サーミスタの製造における溶解
工程を示す説明図である。
工程を示す説明図である。
【図４】本発明に係る他の実施形態のチップ型サーミス
タを示し（ａ）は斜視図、（ｂ）はＳ２−Ｓ２による断
面図である。
タを示し（ａ）は斜視図、（ｂ）はＳ２−Ｓ２による断
面図である。
【図５】本発明に係るさらに他の実施形態のチップ型サ
ーミスタを示し、（ａ）は斜視図、（ｂ）はＳ３−Ｓ３
による断面図である。
ーミスタを示し、（ａ）は斜視図、（ｂ）はＳ３−Ｓ３
による断面図である。
【図６】本発明に係るさらに他の実施形態のチップ型サ
ーミスタを示し、（ａ）は斜視図、（ｂ）はＳ４−Ｓ４
による断面図である。
ーミスタを示し、（ａ）は斜視図、（ｂ）はＳ４−Ｓ４
による断面図である。
【図７】サーミスタ素体の溶解前と溶解後の抵抗値分布
を示すグラフである。
を示すグラフである。
【図８】従来のチップ型サーミスタに関し、（ａ）は斜
視図、（ｂ）はＳ５−Ｓ５による断面図である。
視図、（ｂ）はＳ５−Ｓ５による断面図である。
１ チップ型サーミスタ ２ サーミスタ素体 ３ 外部電極 ４ 内部電極 ６ 溶解部 ８ レジスト層 １０ 溶剤 １５ａ 表面電極 １５ｂ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼頭 範光 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E034 AA09 AB01 BA09 BB01 DB01 DB12 DC01 DE14
Claims (6)
- 【請求項１】 サーミスタ素体と、このサーミスタ素体
の両端部に形成された外部電極と、を備え、 前記サーミスタ素体は、前記外部電極を除くサーミスタ
素体の露出面が溶剤によって溶解されていることを特徴
とするチップ型サーミスタ。 - 【請求項２】 サーミスタ素体と、このサーミスタ素体
の主面上において互いに対向して形成された表面電極
と、前記表面電極を被覆するとともに前記サーミスタ素
体表面の一部を露出するように形成された絶縁層と、前
記表面電極にそれぞれ電気的に接続されて前記サーミス
タ素体の両端部に形成された外部電極と、を備え、 前記サーミスタ素体は、前記外部電極と前記絶縁層形成
部を除くサーミスタ素体の露出面が溶剤によって溶解さ
れていることを特徴とするチップ型サーミスタ。 - 【請求項３】 前記サーミスタ素体内部に内部電極を備
えることを特徴とする請求項１または２に記載のチップ
型サーミスタ。 - 【請求項４】 サーミスタ素体の両端部に外部電極を備
えるチップ型サーミスタを準備する工程と、 前記チップ型サーミスタを溶剤に浸漬させて前記サーミ
スタ素体の露出面を溶解させる工程と、を備えることを
特徴とするチップ型サーミスタの製造方法。 - 【請求項５】 サーミスタ素体の両端部に外部電極を備
えるチップ型サーミスタを準備する工程と、 前記外部電極を覆うとともに、前記サーミスタ素体の一
部が露出するようにレジスト層を形成する工程と前記チ
ップ型サーミスタを溶剤に浸漬させて前記サーミスタ素
体の露出面を溶解させる工程と、 前記レジスト層を剥離する工程と、を備えることを特徴
とするチップ型サーミスタの製造方法。 - 【請求項６】 前記チップ型サーミスタを前記外部電極
間の抵抗値に基づいて層別する工程と、 前記層別されたチップ型サーミスタを各層の抵抗値に基
づいて溶解量をそれぞれ異ならせる工程と、を備えるこ
とを特徴とする請求項４または５に記載のチップ型サー
ミスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03626999A JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
| US09/487,158 US20020089065A1 (en) | 1999-02-15 | 2000-01-19 | Thermistor chips |
| DE10005800A DE10005800B4 (de) | 1999-02-15 | 2000-02-10 | Verfahren zum Herstellen von Thermistorchips |
| US10/354,253 US6935015B2 (en) | 1999-02-15 | 2003-01-28 | Method of producing thermistor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03626999A JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235904A true JP2000235904A (ja) | 2000-08-29 |
| JP3624395B2 JP3624395B2 (ja) | 2005-03-02 |
Family
ID=12465056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03626999A Expired - Lifetime JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20020089065A1 (ja) |
| JP (1) | JP3624395B2 (ja) |
| DE (1) | DE10005800B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237105A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | チップ型サーミスタ素子 |
| JP2016081951A (ja) * | 2014-10-10 | 2016-05-16 | Tdk株式会社 | チップサーミスタ |
| CN106710756A (zh) * | 2016-12-20 | 2017-05-24 | 上海长园维安电子线路保护有限公司 | 具有外部电气测试点的电路保护组件 |
| US10074465B2 (en) | 2014-12-15 | 2018-09-11 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component, and electronic component |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10302800A1 (de) * | 2003-01-24 | 2004-08-12 | Epcos Ag | Verfahren zur Herstellung eines Bauelements |
| DE102006033691A1 (de) * | 2006-07-20 | 2008-01-31 | Epcos Ag | Widerstandselement mit PTC-Eigenschaften und hoher elektrischer und thermischer Leitfähigkeit |
| TWI394176B (zh) * | 2009-03-06 | 2013-04-21 | Sfi Electronics Technology Inc | 一種晶片型熱敏電阻及其製法 |
| JP6228532B2 (ja) * | 2014-12-19 | 2017-11-08 | Tdk株式会社 | サーミスタ |
| JP6338011B2 (ja) * | 2015-03-04 | 2018-06-06 | 株式会社村田製作所 | 基板埋め込み用ｎｔｃサーミスタおよびその製造方法 |
| JP6477375B2 (ja) * | 2015-09-14 | 2019-03-06 | 株式会社村田製作所 | コイル部品 |
| US10566129B2 (en) * | 2016-09-30 | 2020-02-18 | Taiyo Yuden Co., Ltd. | Electronic component |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1784435A (en) * | 1925-11-07 | 1930-12-09 | Union Switch & Signal Co | Method of preparing resistance units |
| US2609644A (en) | 1949-09-10 | 1952-09-09 | Garrett Corp | Method of processing electrical elements |
| US3351882A (en) | 1964-10-09 | 1967-11-07 | Polyelectric Corp | Plastic resistance elements and methods for making same |
| DE2926328A1 (de) * | 1979-06-29 | 1981-01-29 | Licentia Gmbh | Verfahren zum abgleichen von nickel- phosphor-duennfilmwiderstaenden durch schichtverduennung |
| JPS5827643B2 (ja) * | 1979-07-13 | 1983-06-10 | 株式会社日立製作所 | 非直線抵抗体およびその製法 |
| US4317027A (en) | 1980-04-21 | 1982-02-23 | Raychem Corporation | Circuit protection devices |
| DE3125802A1 (de) * | 1981-06-30 | 1983-01-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung flaechenmaessig begrenzter, loetfaehiger metallschichten auf elektrischen bauelementen |
| US4549161A (en) | 1982-02-17 | 1985-10-22 | Raychem Corporation | PTC Circuit protection device |
| DD223286A1 (de) * | 1984-01-26 | 1985-06-05 | Robotron Messelekt | Anordnung zum definierten, elektrolytischen abgleichaetzen von widerstandselementen |
| US4857880A (en) | 1985-03-14 | 1989-08-15 | Raychem Corporation | Electrical devices comprising cross-linked conductive polymers |
| US4924074A (en) | 1987-09-30 | 1990-05-08 | Raychem Corporation | Electrical device comprising conductive polymers |
| JP2662003B2 (ja) | 1988-12-29 | 1997-10-08 | 松下電器産業株式会社 | 積層型セラミックチップコンデンサーの製造方法 |
| US5303115A (en) | 1992-01-27 | 1994-04-12 | Raychem Corporation | PTC circuit protection device comprising mechanical stress riser |
| JP3277291B2 (ja) | 1992-03-30 | 2002-04-22 | 太陽誘電株式会社 | チップ型サーミスタの製造方法 |
| EP0766867B1 (en) | 1994-06-09 | 2002-11-20 | Tyco Electronics Corporation | Electrical devices |
| JPH0917607A (ja) * | 1995-06-26 | 1997-01-17 | Taiyo Yuden Co Ltd | チップ状回路部品とその製造方法 |
| JP3175102B2 (ja) | 1996-05-20 | 2001-06-11 | 株式会社村田製作所 | 正特性サーミスタ素体および正特性サーミスタ |
| CN1154119C (zh) | 1996-09-20 | 2004-06-16 | 松下电器产业株式会社 | Ptc热敏电阻 |
| JP3060966B2 (ja) | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JPH10116706A (ja) | 1996-10-11 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| US6172592B1 (en) * | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
-
1999
- 1999-02-15 JP JP03626999A patent/JP3624395B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-19 US US09/487,158 patent/US20020089065A1/en not_active Abandoned
- 2000-02-10 DE DE10005800A patent/DE10005800B4/de not_active Expired - Lifetime
-
2003
- 2003-01-28 US US10/354,253 patent/US6935015B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237105A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | チップ型サーミスタ素子 |
| JP2016081951A (ja) * | 2014-10-10 | 2016-05-16 | Tdk株式会社 | チップサーミスタ |
| US10074465B2 (en) | 2014-12-15 | 2018-09-11 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component, and electronic component |
| CN106710756A (zh) * | 2016-12-20 | 2017-05-24 | 上海长园维安电子线路保护有限公司 | 具有外部电气测试点的电路保护组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6935015B2 (en) | 2005-08-30 |
| JP3624395B2 (ja) | 2005-03-02 |
| US20030112116A1 (en) | 2003-06-19 |
| DE10005800B4 (de) | 2013-10-10 |
| DE10005800A1 (de) | 2001-02-01 |
| US20020089065A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624395B2 (ja) | チップ型サーミスタの製造方法 | |
| JP2002217434A (ja) | 太陽電池、太陽電池用インターコネクターおよびストリング | |
| JPS5845171B2 (ja) | 固体電解コンデンサの製造方法 | |
| US5957364A (en) | Integrated solder preform array having a tin outer coating | |
| JP3227242B2 (ja) | 積層セラミックコンデンサ並びにその製造方法 | |
| JPS59144162A (ja) | 薄膜回路の製造方法 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPS5846161B2 (ja) | 耐熱性絶縁体基板の導電端子 | |
| JP3478041B2 (ja) | チップ状固体電解コンデンサの製造方法 | |
| US3311546A (en) | Fabrication of thin film resistors | |
| JP3766570B2 (ja) | 薄膜型抵抗器の構造 | |
| TWI901323B (zh) | 電阻器及其製造方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JP3928763B2 (ja) | 薄膜型チップ抵抗器の製造方法 | |
| JPS5961116A (ja) | チツプ型固体電解コンデンサの製造方法 | |
| JPS58209176A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0822903A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0888104A (ja) | チップ状電子部品とその製造方法 | |
| JPH0620883A (ja) | チップ状固体電解コンデンサの製造方法 | |
| CN121641612A (zh) | 电阻器及其制造方法 | |
| JPS5935414A (ja) | 磁器コンデンサの製造方法 | |
| JP2975806B2 (ja) | メッキ電極を有する電子部品及びその製造方法 | |
| JPS60236207A (ja) | 積層型電子部品の電極形成方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JP2626028B2 (ja) | 半導体セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |