JP2000236064A - 受光素子用接合容量 - Google Patents
受光素子用接合容量Info
- Publication number
- JP2000236064A JP2000236064A JP11034971A JP3497199A JP2000236064A JP 2000236064 A JP2000236064 A JP 2000236064A JP 11034971 A JP11034971 A JP 11034971A JP 3497199 A JP3497199 A JP 3497199A JP 2000236064 A JP2000236064 A JP 2000236064A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- junction
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 受光素子用集積回路に用いられる接合容量
を、光によって誤動作しないようにでき、接合容量の各
電極を高インピーダンス信号ラインに接続することがで
きる受光素子用接合容量を提供する。 【解決手段】受光素子用接合容量を、受光素子用集積回
路を構成するＰ型半導体基板１０１Ａと、このＰ型半導
体基板１０１Ａ上に、第１のＰ型埋め込み分離拡散層１
０３Ａと第２のＰ型分離拡散層１０４Ａにより島状に分
離して形成されるＮ型エピタキシャル層１０５Ａ中に、
Ｐ型半導体基板１０１Ａと第１のＰ型埋め込み分離拡散
層１０３Ａとの間に形成されたＮ型埋め込み層１０２Ａ
と、その上部の第１のＰ型埋め込み分離拡散層１０３Ａ
と、この第１のＰ型埋め込み分離拡散層１０３Ａに達す
る第２のＰ型分離拡散層１０４ＡとによってＮ型ウェル
が構成され、このＮ型ウェル中に形成されたＰ型ベース
拡散層１０６Ａと、このＰ型ベース拡散層１０６Ａ中に
形成されたＮ型エミッタ拡散層１０７Ａとを有し、Ｎ型
エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６Ａの
ＰＮ接合を逆バイアスして接合容量とする構成とする。
を、光によって誤動作しないようにでき、接合容量の各
電極を高インピーダンス信号ラインに接続することがで
きる受光素子用接合容量を提供する。 【解決手段】受光素子用接合容量を、受光素子用集積回
路を構成するＰ型半導体基板１０１Ａと、このＰ型半導
体基板１０１Ａ上に、第１のＰ型埋め込み分離拡散層１
０３Ａと第２のＰ型分離拡散層１０４Ａにより島状に分
離して形成されるＮ型エピタキシャル層１０５Ａ中に、
Ｐ型半導体基板１０１Ａと第１のＰ型埋め込み分離拡散
層１０３Ａとの間に形成されたＮ型埋め込み層１０２Ａ
と、その上部の第１のＰ型埋め込み分離拡散層１０３Ａ
と、この第１のＰ型埋め込み分離拡散層１０３Ａに達す
る第２のＰ型分離拡散層１０４ＡとによってＮ型ウェル
が構成され、このＮ型ウェル中に形成されたＰ型ベース
拡散層１０６Ａと、このＰ型ベース拡散層１０６Ａ中に
形成されたＮ型エミッタ拡散層１０７Ａとを有し、Ｎ型
エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６Ａの
ＰＮ接合を逆バイアスして接合容量とする構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子用集積回
路に用いられる接合容量に関する。
路に用いられる接合容量に関する。
【０００２】
【従来の技術】従来、フォトセンサ、フォトインタラプ
タ、フォトカプラ等に用いられる受光素子用集積回路に
おける接合容量としては、例えば図３に示すような窒化
膜等の絶縁膜を使用したコンデンサが用いられてきた。
タ、フォトカプラ等に用いられる受光素子用集積回路に
おける接合容量としては、例えば図３に示すような窒化
膜等の絶縁膜を使用したコンデンサが用いられてきた。
【０００３】この従来例では、図３に示すように、Ｐ型
半導体基板３７上に形成されたＮ型エピタキシャル層３
６が、Ｐ型拡散層３８、３９により、コンデンサ部のエ
ピタキシャル層領域と他のエピタキシャル層領域とに分
離されており、このコンデンサ部のエピタキシャル層領
域には、高不純物濃度のＮ型半導体層３５、コンデンサ
部を構成する窒化膜３２、及びコンデンサの一方の電極
を構成する金属層３３がこの順で形成され、又コンデン
サの他方の電極となるＮ型半導体層３５上の一部にはオ
ーミックコンタクトをとる金属層３４が形成され、コン
デンサの他方の電極取り出し口となっており、コンデン
サ外部が酸化膜等の厚い保護膜３１により覆われてい
る。
半導体基板３７上に形成されたＮ型エピタキシャル層３
６が、Ｐ型拡散層３８、３９により、コンデンサ部のエ
ピタキシャル層領域と他のエピタキシャル層領域とに分
離されており、このコンデンサ部のエピタキシャル層領
域には、高不純物濃度のＮ型半導体層３５、コンデンサ
部を構成する窒化膜３２、及びコンデンサの一方の電極
を構成する金属層３３がこの順で形成され、又コンデン
サの他方の電極となるＮ型半導体層３５上の一部にはオ
ーミックコンタクトをとる金属層３４が形成され、コン
デンサの他方の電極取り出し口となっており、コンデン
サ外部が酸化膜等の厚い保護膜３１により覆われてい
る。
【０００４】このコンデンサでは、Ｎ型半導体層３５と
Ｎ型エピタキシャル層３６は同じＮ型半導体で導通して
おり、Ｎ型エピタキシャル層３６はＰ型半導体基板３７
とＰＮ接合を構成する。このＰＮ接合は、受光素子にお
いてはフォトダイオードと同一構成で、フォトダイオー
ドと同一動作を行うので、Ｎ型エピタキシャル層３６か
らＰ型半導体基板３７に向かって光電流を生じる。
Ｎ型エピタキシャル層３６は同じＮ型半導体で導通して
おり、Ｎ型エピタキシャル層３６はＰ型半導体基板３７
とＰＮ接合を構成する。このＰＮ接合は、受光素子にお
いてはフォトダイオードと同一構成で、フォトダイオー
ドと同一動作を行うので、Ｎ型エピタキシャル層３６か
らＰ型半導体基板３７に向かって光電流を生じる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来構成では、光電流をＩ３とし、Ｎ型エピタキシャル
層３６とオーミックコンタクトをとっている金属層３４
に抵抗負荷Ｒ３１が接続されるとすると、金属層３４に
（Ｒ３１×Ｉ３）で表される電圧降下が生じ、コンデン
サの一端が光電流Ｉ３によって電位変動を生じる。
従来構成では、光電流をＩ３とし、Ｎ型エピタキシャル
層３６とオーミックコンタクトをとっている金属層３４
に抵抗負荷Ｒ３１が接続されるとすると、金属層３４に
（Ｒ３１×Ｉ３）で表される電圧降下が生じ、コンデン
サの一端が光電流Ｉ３によって電位変動を生じる。
【０００６】この電位変動の問題を解消するためには、
金属層３４側を常に接地電位ＧＮＤ又は電源電位Ｖｃｃ
などの低インピーダンス信号ラインに接続する必要があ
り、従来構成では高インピーダンス信号ラインには接続
できないという問題があった。
金属層３４側を常に接地電位ＧＮＤ又は電源電位Ｖｃｃ
などの低インピーダンス信号ラインに接続する必要があ
り、従来構成では高インピーダンス信号ラインには接続
できないという問題があった。
【０００７】本発明は、こうした従来技術の課題を解決
するものであり、受光素子用集積回路に用いられる接合
容量を、光によって誤動作しないようにでき、接合容量
の各電極を高インピーダンス信号ラインに接続すること
ができる受光素子用接合容量を提供することを目的とす
る。
するものであり、受光素子用集積回路に用いられる接合
容量を、光によって誤動作しないようにでき、接合容量
の各電極を高インピーダンス信号ラインに接続すること
ができる受光素子用接合容量を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の受光素子用接合
容量は、受光素子用集積回路を構成するＰ型半導体基板
と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡
散層と第２のＰ型分離拡散層により島状に分離して形成
されるＮ型エピタキシャル層中に、該Ｐ型半導体基板と
該第１のＰ型埋め込み分離拡散層との間に形成されたＮ
型埋め込み層と、その上部の該第１のＰ型埋め込み分離
拡散層と、該第１のＰ型埋め込み分離拡散層に達する該
第２のＰ型分離拡散層とによってＮ型ウェルが構成さ
れ、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、該Ｎ型エミッタ拡散層と該Ｐ型ベース拡散層
のＰＮ接合を逆バイアスして接合容量としており、その
ことにより上記目的が達成される。
容量は、受光素子用集積回路を構成するＰ型半導体基板
と、該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡
散層と第２のＰ型分離拡散層により島状に分離して形成
されるＮ型エピタキシャル層中に、該Ｐ型半導体基板と
該第１のＰ型埋め込み分離拡散層との間に形成されたＮ
型埋め込み層と、その上部の該第１のＰ型埋め込み分離
拡散層と、該第１のＰ型埋め込み分離拡散層に達する該
第２のＰ型分離拡散層とによってＮ型ウェルが構成さ
れ、該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、
該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、該Ｎ型エミッタ拡散層と該Ｐ型ベース拡散層
のＰＮ接合を逆バイアスして接合容量としており、その
ことにより上記目的が達成される。
【０００９】前記Ｎ型ウェルと前記Ｐ型ベース拡散層の
ＰＮ接合を逆バイアスして接合容量としてもよい。
ＰＮ接合を逆バイアスして接合容量としてもよい。
【００１０】また、前記Ｎ型エミッタ拡散層と前記Ｎ型
ウェルを導通させ、該Ｎ型エミッタ拡散層と前記Ｐ型ベ
ース拡散層のＰＮ接合を逆バイアスしてなる接合容量
と、前記Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合を
逆バイアスしてなる接合容量とを並列接続してなる構成
としてもよい。
ウェルを導通させ、該Ｎ型エミッタ拡散層と前記Ｐ型ベ
ース拡散層のＰＮ接合を逆バイアスしてなる接合容量
と、前記Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合を
逆バイアスしてなる接合容量とを並列接続してなる構成
としてもよい。
【００１１】また、本発明の受光素子用接合容量は、受
光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型
半導体基板上に、第１のＰ型埋め込み分離拡散層と第２
のＰ型分離拡散層により島状に分離して形成されＮ型ウ
ェルを構成する第１のＮ型エピタキシャル層と、該Ｐ型
半導体基板上に、第１のＰ型埋め込み分離拡散層と第２
のＰ型分離拡散層により島状に分離して形成されＮ型ウ
ェルを構成しない第２のＮ型エピタキシャル層と、該Ｎ
型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベ
ース拡散層中に形成されたＮ型エミッタ拡散層とを有
し、該第１のＮ型エピタキシャル層及び該第２のＮ型エ
ピタキシャル層に電源電圧又は所定の基準電圧を印加
し、該第１のＰ型埋め込み分離拡散層及び該第２のＰ型
分離拡散層と該Ｎ型ウェルのＰＮ接合を逆バイアスして
接合容量としており、そのことにより上記目的が達成さ
れる。
光素子用集積回路を構成するＰ型半導体基板と、該Ｐ型
半導体基板上に、第１のＰ型埋め込み分離拡散層と第２
のＰ型分離拡散層により島状に分離して形成されＮ型ウ
ェルを構成する第１のＮ型エピタキシャル層と、該Ｐ型
半導体基板上に、第１のＰ型埋め込み分離拡散層と第２
のＰ型分離拡散層により島状に分離して形成されＮ型ウ
ェルを構成しない第２のＮ型エピタキシャル層と、該Ｎ
型ウェル中に形成されたＰ型ベース拡散層と、該Ｐ型ベ
ース拡散層中に形成されたＮ型エミッタ拡散層とを有
し、該第１のＮ型エピタキシャル層及び該第２のＮ型エ
ピタキシャル層に電源電圧又は所定の基準電圧を印加
し、該第１のＰ型埋め込み分離拡散層及び該第２のＰ型
分離拡散層と該Ｎ型ウェルのＰＮ接合を逆バイアスして
接合容量としており、そのことにより上記目的が達成さ
れる。
【００１２】好ましくは、前記Ｎ型ウェルの不純物濃度
が、前記Ｎ型エピタキシャル層の不純物濃度より高くし
てなる構成とする。
が、前記Ｎ型エピタキシャル層の不純物濃度より高くし
てなる構成とする。
【００１３】以下に、本発明の作用について説明する。
【００１４】上記構成によれば、接合容量は、Ｎ型エミ
ッタ拡散層とＰ型ベース拡散層のＰＮ接合の接合容量に
よって構成される。このＰＮ接合は、Ｎ型エピタキシャ
ル層とＰ型半導体基板によって構成されるＰＮ接合よ
り、はるかに浅い表面に近い部分で接合をつくる。
ッタ拡散層とＰ型ベース拡散層のＰＮ接合の接合容量に
よって構成される。このＰＮ接合は、Ｎ型エピタキシャ
ル層とＰ型半導体基板によって構成されるＰＮ接合よ
り、はるかに浅い表面に近い部分で接合をつくる。
【００１５】一方、フォトセンサー、フォトインタラプ
タ、フォトカプラ等に用いられる信号光は赤外光又は赤
色光などの波長の長い光である。これらの光によって生
じる少数キャリア（光信号電流）は、ほとんどＰ型半導
体基板中で発生するため、島状に分離して形成されＮ型
ウェルを構成するＮ型エピタキシャル層以外の部分のＮ
型エピタキシャル層とＰ型半導体基板によるＰＮ接合で
吸収される。
タ、フォトカプラ等に用いられる信号光は赤外光又は赤
色光などの波長の長い光である。これらの光によって生
じる少数キャリア（光信号電流）は、ほとんどＰ型半導
体基板中で発生するため、島状に分離して形成されＮ型
ウェルを構成するＮ型エピタキシャル層以外の部分のＮ
型エピタキシャル層とＰ型半導体基板によるＰＮ接合で
吸収される。
【００１６】他方、Ｎ型エミッタ拡散層とＰ型ベース拡
散層のＰＮ接合は、半導体層の浅い部分で接合をつくる
ので、これらの光に対して影響を受けず不感となり、光
によって誤動作しない接合容量を構成することができ
る。
散層のＰＮ接合は、半導体層の浅い部分で接合をつくる
ので、これらの光に対して影響を受けず不感となり、光
によって誤動作しない接合容量を構成することができ
る。
【００１７】従って、従来のように、光電流による電位
変動を抑えるために、接合容量の電極の一方を構成する
半導体の電位を電源電位や接地電位に固定する必要がな
くなり、接合容量を構成するＮ型エミッタ拡散層、Ｐ型
ベース拡散層のどちらでも高インピーダンス信号ライン
に接続することが可能となる。
変動を抑えるために、接合容量の電極の一方を構成する
半導体の電位を電源電位や接地電位に固定する必要がな
くなり、接合容量を構成するＮ型エミッタ拡散層、Ｐ型
ベース拡散層のどちらでも高インピーダンス信号ライン
に接続することが可能となる。
【００１８】また、Ｎ型ウェルとＰ型ベース拡散層のＰ
Ｎ接合、並びにＮ型ウェルと第１のＰ型埋め込み分離拡
散層及び第２のＰ型分離拡散層によるＰＮ接合において
も、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ
接合より半導体層の浅い部分で接合をつくるので、上記
と同様の作用をもたらす。
Ｎ接合、並びにＮ型ウェルと第１のＰ型埋め込み分離拡
散層及び第２のＰ型分離拡散層によるＰＮ接合において
も、Ｎ型エピタキシャル層とＰ型半導体基板によるＰＮ
接合より半導体層の浅い部分で接合をつくるので、上記
と同様の作用をもたらす。
【００１９】また、Ｎ型エミッタ拡散層とＮ型ウェルを
導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰ
Ｎ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルと
Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合
容量とを並列接続してなる構成にすると、接合容量の容
量値を増大させることが可能となる。
導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰ
Ｎ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルと
Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合
容量とを並列接続してなる構成にすると、接合容量の容
量値を増大させることが可能となる。
【００２０】更に、Ｎ型ウェルの不純物濃度を、Ｎ型エ
ピタキシャル層の不純物濃度より高くしてなる構成にす
ると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び
第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量
を大きくすることが可能となる。
ピタキシャル層の不純物濃度より高くしてなる構成にす
ると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び
第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量
を大きくすることが可能となる。
【００２１】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。
面に基づいて具体的に説明する。
【００２２】（実施形態１）図１に、本発明の実施形態
１による受光素子用接合容量を構成する半導体層の断面
構造を示す。
１による受光素子用接合容量を構成する半導体層の断面
構造を示す。
【００２３】この実施形態１は、図１に示すように、受
光素子用集積回路を構成するＰ型半導体基板１０１Ａ
と、このＰ型半導体基板１０１Ａ上に、第１のＰ型埋め
込み分離拡散層１０３Ａと第２のＰ型分離拡散層１０４
Ａにより島状に分離して形成されるＮ型エピタキシャル
層１０５Ａ中に、Ｐ型半導体基板１０１Ａと第１のＰ型
埋め込み分離拡散層１０３Ａとの間に形成されたＮ型埋
め込み層１０２Ａと、その上部の第１のＰ型埋め込み分
離拡散層１０３Ａと、この第１のＰ型埋め込み分離拡散
層１０３Ａに達する第２のＰ型分離拡散層１０４Ａとに
よってＮ型ウェルが構成され、このＮ型ウェル中に形成
されたＰ型ベース拡散層１０６Ａと、このＰ型ベース拡
散層１０６Ａ中に形成されたＮ型エミッタ拡散層１０７
Ａとを有し、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース
拡散層１０６ＡのＰＮ接合を逆バイアスして接合容量と
するものである。
光素子用集積回路を構成するＰ型半導体基板１０１Ａ
と、このＰ型半導体基板１０１Ａ上に、第１のＰ型埋め
込み分離拡散層１０３Ａと第２のＰ型分離拡散層１０４
Ａにより島状に分離して形成されるＮ型エピタキシャル
層１０５Ａ中に、Ｐ型半導体基板１０１Ａと第１のＰ型
埋め込み分離拡散層１０３Ａとの間に形成されたＮ型埋
め込み層１０２Ａと、その上部の第１のＰ型埋め込み分
離拡散層１０３Ａと、この第１のＰ型埋め込み分離拡散
層１０３Ａに達する第２のＰ型分離拡散層１０４Ａとに
よってＮ型ウェルが構成され、このＮ型ウェル中に形成
されたＰ型ベース拡散層１０６Ａと、このＰ型ベース拡
散層１０６Ａ中に形成されたＮ型エミッタ拡散層１０７
Ａとを有し、Ｎ型エミッタ拡散層１０７ＡとＰ型ベース
拡散層１０６ＡのＰＮ接合を逆バイアスして接合容量と
するものである。
【００２４】接合容量は、Ｎ型ウェル１０５ＡとＰ型ベ
ース拡散層１０６ＡのＰＮ接合を逆バイアスして構成し
てもよい。
ース拡散層１０６ＡのＰＮ接合を逆バイアスして構成し
てもよい。
【００２５】また、Ｎ型エミッタ拡散層１０７ＡとＮ型
ウェル１０５Ａを導通させ、Ｎ型エミッタ拡散層１０７
ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアス
してなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース
拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容
量とを並列接続してなる構成としてもよい。
ウェル１０５Ａを導通させ、Ｎ型エミッタ拡散層１０７
ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を逆バイアス
してなる接合容量と、Ｎ型ウェル１０５ＡとＰ型ベース
拡散層１０６ＡのＰＮ接合を逆バイアスしてなる接合容
量とを並列接続してなる構成としてもよい。
【００２６】更には、接合容量は、Ｎ型エピタキシャル
層１０５Ａ，１０５Ｂに電源電圧又は所定の基準電圧を
印加し、第１のＰ型埋め込み分離拡散層１０３Ａ及び第
２のＰ型分離拡散層１０４ＡとＮ型ウェル１０５ＡのＰ
Ｎ接合を逆バイアスして構成してもよい。
層１０５Ａ，１０５Ｂに電源電圧又は所定の基準電圧を
印加し、第１のＰ型埋め込み分離拡散層１０３Ａ及び第
２のＰ型分離拡散層１０４ＡとＮ型ウェル１０５ＡのＰ
Ｎ接合を逆バイアスして構成してもよい。
【００２７】より詳しくは、この実施形態１では、図１
に示すように、接合容量を形成する部分の断面は、Ｐ型
半導体基板１０１Ａ上に、Ｎ型埋め込み拡散層１０２
Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ、第１のＰ
型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散
層１０４Ａで島状に分離して形成されＮ型ウェルを構成
するＮ型エピタキシャル層１０５Ａ、Ｎ型ウェル中に形
成され、ＮＰＮトランジスタのベース層を構成する拡散
層と同一のＰ型ベース拡散層１０６Ａ、Ｐ型ベース拡散
層１０６Ａ中に形成され、ＮＰＮトランジスタのエミッ
タ層を構成する拡散層と同一のＮ型エミッタ拡散層１０
７Ａ、及び酸化膜等による保護膜１１６Ａが、この順で
形成されている。
に示すように、接合容量を形成する部分の断面は、Ｐ型
半導体基板１０１Ａ上に、Ｎ型埋め込み拡散層１０２
Ａ、第１のＰ型埋め込み分離拡散層１０３Ａ、第１のＰ
型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離拡散
層１０４Ａで島状に分離して形成されＮ型ウェルを構成
するＮ型エピタキシャル層１０５Ａ、Ｎ型ウェル中に形
成され、ＮＰＮトランジスタのベース層を構成する拡散
層と同一のＰ型ベース拡散層１０６Ａ、Ｐ型ベース拡散
層１０６Ａ中に形成され、ＮＰＮトランジスタのエミッ
タ層を構成する拡散層と同一のＮ型エミッタ拡散層１０
７Ａ、及び酸化膜等による保護膜１１６Ａが、この順で
形成されている。
【００２８】更に、Ｎ型エピタキシャル層の上層部にお
いて、Ｎ型エピタキシャル層（Ｎ型ウェル）１０５Ａと
オーミックコンタクトをとるためのＮ型エミッタ拡散層
１０８Ａが形成され、第１のＰ型埋め込み分離拡散層１
０３Ａ、１０３Ｂと第２のＰ型分離拡散層１０４Ａ、１
０４Ｂで分離されたＮ型エピタキシャル層１０５Ｂとオ
ーミックコンタクトをとるためのＮ型エミッタ拡散層１
０９Ａが形成され、第２のＰ型分離拡散層１０４Ａとオ
ーミックコンタクトをとるためのＰ型ベース拡散層１１
０Ａが形成されている。
いて、Ｎ型エピタキシャル層（Ｎ型ウェル）１０５Ａと
オーミックコンタクトをとるためのＮ型エミッタ拡散層
１０８Ａが形成され、第１のＰ型埋め込み分離拡散層１
０３Ａ、１０３Ｂと第２のＰ型分離拡散層１０４Ａ、１
０４Ｂで分離されたＮ型エピタキシャル層１０５Ｂとオ
ーミックコンタクトをとるためのＮ型エミッタ拡散層１
０９Ａが形成され、第２のＰ型分離拡散層１０４Ａとオ
ーミックコンタクトをとるためのＰ型ベース拡散層１１
０Ａが形成されている。
【００２９】Ｐ型ベース拡散層１１０Ａには電極用配線
１１１Ａが形成され、Ｎ型エミッタ拡散層１０８Ａには
電極用配線１１２Ａが形成され、Ｐ型ベース拡散層１０
６Ａには電極用配線１１３Ａが形成されている。また、
Ｎ型エミッタ拡散層１０７Ａには電極用配線１１４Ａが
形成され、Ｎ型エミッタ拡散層１０９Ａには電極用配線
１１５Ａが形成されている。
１１１Ａが形成され、Ｎ型エミッタ拡散層１０８Ａには
電極用配線１１２Ａが形成され、Ｐ型ベース拡散層１０
６Ａには電極用配線１１３Ａが形成されている。また、
Ｎ型エミッタ拡散層１０７Ａには電極用配線１１４Ａが
形成され、Ｎ型エミッタ拡散層１０９Ａには電極用配線
１１５Ａが形成されている。
【００３０】上記構成によれば、接合容量は、Ｎ型エミ
ッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ
接合の接合容量によって構成される。このＰＮ接合は、
Ｎ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５Ｃ
とＰ型半導体基板１０１Ａによって構成されるＰＮ接合
より、はるかに浅い表面に近い部分の半導体層で接合を
つくる。
ッタ拡散層１０７ＡとＰ型ベース拡散層１０６ＡのＰＮ
接合の接合容量によって構成される。このＰＮ接合は、
Ｎ型エピタキシャル層１０５Ｂ，１０５Ｂ’，１０５Ｃ
とＰ型半導体基板１０１Ａによって構成されるＰＮ接合
より、はるかに浅い表面に近い部分の半導体層で接合を
つくる。
【００３１】一方、フォトセンサー、フォトインタラプ
タ、フォトカプラ等に用いられる信号光は、赤外光又は
赤色光などの波長の長い光である。これらの光によって
生じる少数キャリア（光信号電流）は、ほとんどＰ型半
導体基板１０１Ａ中で発生するため、島状に分離して形
成されＮ型ウェルを構成するＮ型エピタキシャル層１０
５Ａ以外の部分のＮ型エピタキシャル層１０５Ｂ，１０
５Ｂ’，１０５ＣとＰ型半導体基板１０１ＡによるＰＮ
接合で吸収される。
タ、フォトカプラ等に用いられる信号光は、赤外光又は
赤色光などの波長の長い光である。これらの光によって
生じる少数キャリア（光信号電流）は、ほとんどＰ型半
導体基板１０１Ａ中で発生するため、島状に分離して形
成されＮ型ウェルを構成するＮ型エピタキシャル層１０
５Ａ以外の部分のＮ型エピタキシャル層１０５Ｂ，１０
５Ｂ’，１０５ＣとＰ型半導体基板１０１ＡによるＰＮ
接合で吸収される。
【００３２】他方、Ｎ型エミッタ拡散層１０７ＡとＰ型
ベース拡散層１０６ＡのＰＮ接合は、半導体層の浅い部
分で接合をつくるので、これらの光に対して影響を受け
ず不感となる。
ベース拡散層１０６ＡのＰＮ接合は、半導体層の浅い部
分で接合をつくるので、これらの光に対して影響を受け
ず不感となる。
【００３３】従って、Ｎ型エミッタ拡散層１０７Ａと、
Ｐ型ベース拡散層１０６ＡのＰＮ接合を使用した接合容
量の電極取り出し口である電極用配線１１３Ａ、１１４
Ａのいずれの端子にも高インピーダンス信号ラインを接
続することができる。
Ｐ型ベース拡散層１０６ＡのＰＮ接合を使用した接合容
量の電極取り出し口である電極用配線１１３Ａ、１１４
Ａのいずれの端子にも高インピーダンス信号ラインを接
続することができる。
【００３４】同様に、Ｎ型ウェル１０５ＡとＰ型ベース
拡散層１０６ＡのＰＮ接合を使用する場合には、その接
合容量の電極取り出し口である電極用配線１１２Ａ、１
１３Ａのいずれの端子にも高インピーダンス信号ライン
を接続することができる。
拡散層１０６ＡのＰＮ接合を使用する場合には、その接
合容量の電極取り出し口である電極用配線１１２Ａ、１
１３Ａのいずれの端子にも高インピーダンス信号ライン
を接続することができる。
【００３５】また、Ｎ型エミッタ拡散層１０７ＡとＮ型
ウェル１０５Ａを金属等の導電体で接続して導通させ、
Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６
ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウ
ェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を
逆バイアスしてなる接合容量とを並列接続してなる構成
として、接合容量の容量値を増大させることもできる。
ウェル１０５Ａを金属等の導電体で接続して導通させ、
Ｎ型エミッタ拡散層１０７ＡとＰ型ベース拡散層１０６
ＡのＰＮ接合を逆バイアスしてなる接合容量と、Ｎ型ウ
ェル１０５ＡとＰ型ベース拡散層１０６ＡのＰＮ接合を
逆バイアスしてなる接合容量とを並列接続してなる構成
として、接合容量の容量値を増大させることもできる。
【００３６】更には、第１のＰ型埋め込み分離拡散層１
０３Ａ，１０３Ｂ及び第２のＰ型分離拡散層１０４Ａ，
１０４Ｂにより島状に分離して形成され、Ｎ型ウェルを
構成しないＮ型エピタキシャル層１０５Ｂ、並びに第１
のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離
拡散層１０４Ａにより島状に分離して形成され、Ｎ型ウ
ェルを構成するＮ型エピタキシャル層１０５Ａを、電源
電圧とするか、又は第１のＰ型埋め込み分離拡散層１０
３Ａ及び第２のＰ型分離拡散層１０４Ａの電位以上の所
定の電圧とすることで、第１のＰ型埋め込み分離拡散層
１０３ＡとＮ型エピタキシャル層１０５Ｂ，１０５Ａの
ＰＮ接合、及び第２のＰ型分離拡散層１０４ＡとＮ型エ
ピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合は逆バイ
アスされる。
０３Ａ，１０３Ｂ及び第２のＰ型分離拡散層１０４Ａ，
１０４Ｂにより島状に分離して形成され、Ｎ型ウェルを
構成しないＮ型エピタキシャル層１０５Ｂ、並びに第１
のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分離
拡散層１０４Ａにより島状に分離して形成され、Ｎ型ウ
ェルを構成するＮ型エピタキシャル層１０５Ａを、電源
電圧とするか、又は第１のＰ型埋め込み分離拡散層１０
３Ａ及び第２のＰ型分離拡散層１０４Ａの電位以上の所
定の電圧とすることで、第１のＰ型埋め込み分離拡散層
１０３ＡとＮ型エピタキシャル層１０５Ｂ，１０５Ａの
ＰＮ接合、及び第２のＰ型分離拡散層１０４ＡとＮ型エ
ピタキシャル層１０５Ｂ，１０５ＡのＰＮ接合は逆バイ
アスされる。
【００３７】ここで、第１のＰ型埋め込み分離拡散層１
０３ＡとＮ型ウェルであるＮ型エピタキシャル層１０５
Ａ、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキ
シャル層１０５ＡのＰＮ接合も、赤外光、赤色光の影響
は軽微である。
０３ＡとＮ型ウェルであるＮ型エピタキシャル層１０５
Ａ、及び第２のＰ型分離拡散層１０４ＡとＮ型エピタキ
シャル層１０５ＡのＰＮ接合も、赤外光、赤色光の影響
は軽微である。
【００３８】従って、このＰＮ接合を逆バイアスし接合
容量として使用するとき、接合容量の電極取り出し口で
ある電極用配線１１１Ａ、１１２Ａのいずれの端子にも
高インピーダンス信号ラインを接続することができる。
容量として使用するとき、接合容量の電極取り出し口で
ある電極用配線１１１Ａ、１１２Ａのいずれの端子にも
高インピーダンス信号ラインを接続することができる。
【００３９】（実施形態２）図２に、本発明の実施形態
２による受光素子用接合容量を構成する半導体層の断面
構造を示す。
２による受光素子用接合容量を構成する半導体層の断面
構造を示す。
【００４０】この実施形態２は、図２に示すように、上
述した実施形態１に対し、Ｎ型ウェル１０５Ａに高濃度
のＮ型不純物拡散領域２０１Ａを形成する点で相違し、
その他の構成は実施形態１の場合と同様である。この構
成により、接合容量を増大させることが可能となる。
述した実施形態１に対し、Ｎ型ウェル１０５Ａに高濃度
のＮ型不純物拡散領域２０１Ａを形成する点で相違し、
その他の構成は実施形態１の場合と同様である。この構
成により、接合容量を増大させることが可能となる。
【００４１】一般に、接合容量値は、ＰＮ接合を構成す
るＰ型半導体及びＮ型半導体の不純物濃度に比例するの
で、不純物濃度が高いほど接合容量の容量値は増大す
る。
るＰ型半導体及びＮ型半導体の不純物濃度に比例するの
で、不純物濃度が高いほど接合容量の容量値は増大す
る。
【００４２】しかしながら、図１に示すＮ型ウェル１０
５Ａは、Ｎ型エピタキシャル層であって、通常ＮＰＮト
ランジスタのコレクタ領域を構成するため、不純物濃度
が低くなっている。このため、Ｎ型ウェル１０５Ａと第
１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分
離拡散層１０４Ａで構成されるＰＮ接合の接合容量は大
きくできない。
５Ａは、Ｎ型エピタキシャル層であって、通常ＮＰＮト
ランジスタのコレクタ領域を構成するため、不純物濃度
が低くなっている。このため、Ｎ型ウェル１０５Ａと第
１のＰ型埋め込み分離拡散層１０３Ａ及び第２のＰ型分
離拡散層１０４Ａで構成されるＰＮ接合の接合容量は大
きくできない。
【００４３】これに対し、図２に示すように、Ｎ型ウェ
ル１０５ＡにＮ型不純物を高濃度に拡散させ、高濃度の
Ｎ型不純物拡散領域２０１Ａを形成すると、Ｎ型ウェル
１０５Ａにおける高濃度のＮ型不純物拡散領域２０１Ａ
と第１のＰ型埋め込み分離拡散層１０３Ａで構成される
ＰＮ接合の接合容量を大きくすることが可能となる。従
って、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡
散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成
されるＰＮ接合の全体の接合容量を大きくすることがで
きる。
ル１０５ＡにＮ型不純物を高濃度に拡散させ、高濃度の
Ｎ型不純物拡散領域２０１Ａを形成すると、Ｎ型ウェル
１０５Ａにおける高濃度のＮ型不純物拡散領域２０１Ａ
と第１のＰ型埋め込み分離拡散層１０３Ａで構成される
ＰＮ接合の接合容量を大きくすることが可能となる。従
って、Ｎ型ウェル１０５Ａと第１のＰ型埋め込み分離拡
散層１０３Ａ及び第２のＰ型分離拡散層１０４Ａで構成
されるＰＮ接合の全体の接合容量を大きくすることがで
きる。
【００４４】
【発明の効果】以上説明したように、本発明の受光素子
用接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層
のＰＮ接合、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接
合、又はＮ型ウェルと第１のＰ型埋め込み分離拡散層及
び第２のＰ型分離拡散層によるＰＮ接合によって構成す
るので、Ｎ型エピタキシャル層とＰ型半導体基板によっ
て構成されるＰＮ接合より、はるかに浅い表面に近い部
分の半導体層で接合をつくることができる。
用接合容量は、Ｎ型エミッタ拡散層とＰ型ベース拡散層
のＰＮ接合、Ｎ型ウェルとＰ型ベース拡散層のＰＮ接
合、又はＮ型ウェルと第１のＰ型埋め込み分離拡散層及
び第２のＰ型分離拡散層によるＰＮ接合によって構成す
るので、Ｎ型エピタキシャル層とＰ型半導体基板によっ
て構成されるＰＮ接合より、はるかに浅い表面に近い部
分の半導体層で接合をつくることができる。
【００４５】従って、赤外光又は赤色光などの波長の長
い光である信号光によって生じる少数キャリアは、ほと
んどＰ型半導体基板中で発生するため、Ｎ型エピタキシ
ャル層とＰ型半導体基板によるＰＮ接合で吸収されるの
で、上記した半導体層の浅い部分でＰＮ接合をつくる本
発明の構成では、これらの光に対して影響を受けず不感
となり、光によって誤動作しない接合容量を構成するこ
とができる。
い光である信号光によって生じる少数キャリアは、ほと
んどＰ型半導体基板中で発生するため、Ｎ型エピタキシ
ャル層とＰ型半導体基板によるＰＮ接合で吸収されるの
で、上記した半導体層の浅い部分でＰＮ接合をつくる本
発明の構成では、これらの光に対して影響を受けず不感
となり、光によって誤動作しない接合容量を構成するこ
とができる。
【００４６】その結果、従来のように、光電流による電
位変動を抑えるために、接合容量の電極の一方を構成す
る半導体の電位を電源電位や接地電位に固定する必要が
なくなり、接合容量を構成する電極はどちらも高インピ
ーダンス信号ラインと接続することが可能となり、接合
容量を介しての信号伝達、いわゆるＡＣ結合可能な容量
を提供することができる。
位変動を抑えるために、接合容量の電極の一方を構成す
る半導体の電位を電源電位や接地電位に固定する必要が
なくなり、接合容量を構成する電極はどちらも高インピ
ーダンス信号ラインと接続することが可能となり、接合
容量を介しての信号伝達、いわゆるＡＣ結合可能な容量
を提供することができる。
【００４７】また、Ｎ型エミッタ拡散層とＮ型ウェルを
導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰ
Ｎ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルと
Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合
容量とを並列接続してなる構成にすると、接合容量の容
量値を増大させることができる。
導通させ、Ｎ型エミッタ拡散層とＰ型ベース拡散層のＰ
Ｎ接合を逆バイアスしてなる接合容量と、Ｎ型ウェルと
Ｐ型ベース拡散層のＰＮ接合を逆バイアスしてなる接合
容量とを並列接続してなる構成にすると、接合容量の容
量値を増大させることができる。
【００４８】更に、Ｎ型ウェルの不純物濃度を、Ｎ型エ
ピタキシャル層の不純物濃度より高くしてなる構成にす
ると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び
第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量
を大きくすることができる。
ピタキシャル層の不純物濃度より高くしてなる構成にす
ると、Ｎ型ウェルと第１のＰ型埋め込み分離拡散層及び
第２のＰ型分離拡散層で構成されるＰＮ接合の接合容量
を大きくすることができる。
【図１】本発明の実施形態１による受光素子用接合容量
を構成する半導体層の断面構造を示す図である。
を構成する半導体層の断面構造を示す図である。
【図２】本発明の実施形態２による受光素子用接合容量
を構成する半導体層の断面構造を示す図である。
を構成する半導体層の断面構造を示す図である。
【図３】従来の受光素子用接合容量を構成する半導体層
の断面構造を示す図である。
の断面構造を示す図である。
１０１Ａ Ｐ型半導体基板 １０２Ａ Ｎ型埋め込み層 １０３Ａ，１０３Ｂ 第１のＰ型埋め込み分離拡散層 １０４Ａ，１０４Ｂ 第２のＰ型分離拡散層 １０５Ａ Ｎ型ウェルを構成する島状のＮ型エピタキシ
ャル層 １０５Ｂ，１０５Ｂ’ Ｎ型ウェルを構成しない島状の
Ｎ型エピタキシャル層 １０５Ｃ Ｎ型エピタキシャル層 １０６Ａ，１１０Ａ Ｐ型ベース拡散層 １０７Ａ，１０８Ａ，１０９Ａ Ｎ型エミッタ拡散層 １１１Ａ〜１１５Ａ 電極用配線 １１６Ａ 保護膜 ２０１Ａ 高濃度のＮ型不純物拡散領域
ャル層 １０５Ｂ，１０５Ｂ’ Ｎ型ウェルを構成しない島状の
Ｎ型エピタキシャル層 １０５Ｃ Ｎ型エピタキシャル層 １０６Ａ，１１０Ａ Ｐ型ベース拡散層 １０７Ａ，１０８Ａ，１０９Ａ Ｎ型エミッタ拡散層 １１１Ａ〜１１５Ａ 電極用配線 １１６Ａ 保護膜 ２０１Ａ 高濃度のＮ型不純物拡散領域
Claims (5)
- 【請求項１】 受光素子用集積回路を構成するＰ型半導
体基板と、 該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層
と第２のＰ型分離拡散層により島状に分離して形成され
るＮ型エピタキシャル層中に、該Ｐ型半導体基板と該第
１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋
め込み層と、その上部の該第１のＰ型埋め込み分離拡散
層と、該第１のＰ型埋め込み分離拡散層に達する該第２
のＰ型分離拡散層とによってＮ型ウェルが構成され、 該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、 該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、 該Ｎ型エミッタ拡散層と該Ｐ型ベース拡散層のＰＮ接合
を逆バイアスして接合容量とする受光素子用接合容量。 - 【請求項２】 受光素子用集積回路を構成するＰ型半導
体基板と、 該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層
と第２のＰ型分離拡散層により島状に分離して形成され
るＮ型エピタキシャル層中に、該Ｐ型半導体基板と該第
１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋
め込み層と、その上部の該第１のＰ型埋め込み分離拡散
層と、該第１のＰ型埋め込み分離拡散層に達する該第２
のＰ型分離拡散層とによってＮ型ウェルが構成され、 該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、 該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、 該Ｎ型ウェルと該Ｐ型ベース拡散層のＰＮ接合を逆バイ
アスして接合容量とする受光素子用接合容量。 - 【請求項３】 受光素子用集積回路を構成するＰ型半導
体基板と、 該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層
と第２のＰ型分離拡散層により島状に分離して形成され
るＮ型エピタキシャル層中に、該Ｐ型半導体基板と該第
１のＰ型埋め込み分離拡散層との間に形成されたＮ型埋
め込み層と、その上部の該第１のＰ型埋め込み分離拡散
層と、該第１のＰ型埋め込み分離拡散層に達する該第２
のＰ型分離拡散層とによってＮ型ウェルが構成され、 該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、 該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、 該Ｎ型エミッタ拡散層と該Ｎ型ウェルを導通させ、該Ｎ
型エミッタ拡散層と該Ｐ型ベース拡散層のＰＮ接合を逆
バイアスしてなる接合容量と、該Ｎ型ウェルと該Ｐ型ベ
ース拡散層のＰＮ接合を逆バイアスしてなる接合容量と
を並列接続してなる受光素子用接合容量。 - 【請求項４】 受光素子用集積回路を構成するＰ型半導
体基板と、 該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層
と第２のＰ型分離拡散層により島状に分離して形成され
Ｎ型ウェルを構成する第１のＮ型エピタキシャル層と、 該Ｐ型半導体基板上に、第１のＰ型埋め込み分離拡散層
と第２のＰ型分離拡散層により島状に分離して形成され
Ｎ型ウェルを構成しない第２のＮ型エピタキシャル層
と、 該Ｎ型ウェル中に形成されたＰ型ベース拡散層と、 該Ｐ型ベース拡散層中に形成されたＮ型エミッタ拡散層
とを有し、 該第１のＮ型エピタキシャル層及び該第２のＮ型エピタ
キシャル層に電源電圧又は所定の基準電圧を印加し、 該第１のＰ型埋め込み分離拡散層及び該第２のＰ型分離
拡散層と該Ｎ型ウェルのＰＮ接合を逆バイアスして接合
容量とする受光素子用接合容量。 - 【請求項５】 前記Ｎ型ウェルの不純物濃度が、前記Ｎ
型エピタキシャル層の不純物濃度より高くしてなる請求
項１〜請求項４のいずれかに記載の受光素子用接合容
量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03497199A JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03497199A JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236064A true JP2000236064A (ja) | 2000-08-29 |
| JP3794606B2 JP3794606B2 (ja) | 2006-07-05 |
Family
ID=12429038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03497199A Expired - Fee Related JP3794606B2 (ja) | 1999-02-12 | 1999-02-12 | 受光素子用接合容量 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794606B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414685C (zh) * | 2006-08-28 | 2008-08-27 | 汤庆敏 | 一种半导体器件芯片穿通隔离区及pn结的制造工艺 |
| JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-02-12 JP JP03497199A patent/JP3794606B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414685C (zh) * | 2006-08-28 | 2008-08-27 | 汤庆敏 | 一种半导体器件芯片穿通隔离区及pn结的制造工艺 |
| JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3794606B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847210A (en) | Integrated pin photo-detector method | |
| US4926231A (en) | Integrated pin photo-detector | |
| JP2001345436A (ja) | 回路内蔵受光素子 | |
| JPH0467789B2 (ja) | ||
| CA2225820A1 (en) | Monolithic linear optocoupler | |
| US5629550A (en) | Photodiode built-in semiconductor device with dummy photodiode | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JPH027448A (ja) | サンドイッチ型酸化シリコン及び窒化シリコン層を有するプログラマブルボンディングパッド | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| EP0222338B1 (en) | Semiconductor photo-sensing device | |
| JP3855351B2 (ja) | 光センサ | |
| JPH06268254A (ja) | 半導体装置 | |
| US5142342A (en) | Optocoupler | |
| JP3504114B2 (ja) | 回路内蔵受光素子 | |
| JP2649862B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JP3129801B2 (ja) | 受光素子及び受光素子の使用方法 | |
| JP3592115B2 (ja) | 回路内蔵型受光素子 | |
| JPH04242980A (ja) | 受光素子 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JPH0394478A (ja) | 半導体装置 | |
| JPH02194558A (ja) | 半導体装置およびその製法 | |
| JPH04373181A (ja) | フォトカプラ | |
| JP2661629B2 (ja) | 集積化受光素子 | |
| JPH02142181A (ja) | 回路内蔵受光素子 | |
| JP2000269537A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |