JP2000236155A - 表面実装用部品のパッケージ - Google Patents

表面実装用部品のパッケージ

Info

Publication number
JP2000236155A
JP2000236155A JP11125228A JP12522899A JP2000236155A JP 2000236155 A JP2000236155 A JP 2000236155A JP 11125228 A JP11125228 A JP 11125228A JP 12522899 A JP12522899 A JP 12522899A JP 2000236155 A JP2000236155 A JP 2000236155A
Authority
JP
Japan
Prior art keywords
package
electrode
dead space
component
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11125228A
Other languages
English (en)
Inventor
Akira Yashiro
章 八代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP11125228A priority Critical patent/JP2000236155A/ja
Publication of JP2000236155A publication Critical patent/JP2000236155A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 電極数の増加や電極の接続強度を増大させ
て、高密度かつ外部応力による電極損傷の少ない交換可
能なパッケージを提供するようにする。 【解決手段】 プリント配線基板10の周辺部でパッケ
ージ11との間にパッケージ交換時に使用する交換治具
用のデッドスペース(部品搭載禁止エリア)13を設
け、パッケージ11からそのデッドスペース13内に所
定の間隔で突起14,16,18,20,22,24,
26,28を設けるようにした。このため、部品交換用
のデッドスペースを残しつつ、突起を設けた分だけパッ
ケージ面積を拡大することができるので、パッケージを
交換することができるとともに、デッドスペースを有効
活用することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装用電子部
品のパッケージ構造に関し、さらに詳しくは、プリント
基板上などに搭載される底面部に電極が設けられた半導
体部品をはじめとする各種電子部品用のパッケージに関
する。
【0002】
【従来の技術】従来より、プリント配線基板(部品が搭
載されていない状態の生基板、例えばベアボード)上に
半田付け等により搭載されたBGA(Ball Grid Array
)等の底面電極タイプのパッケージを交換する場合、
部品搭載部分の周縁領域に熱をパッケージ下面の各電極
部分まで到達させて、基板上のパッドと電極とを接続し
ている半田を融解するための治具スペースが設けられて
いた。これは、一旦基板上に実装を完了しながらも種々
の理由から当該部品を交換する必要が発生した場合に、
プリント回路基板(部品が搭載された状態の基板)11
3全体を廃棄することなく、問題のある部品を交換する
だけで基板を修復、利用するための措置であり、プリン
ト回路基板の組立工程等においては必要に応じて任意に
行われている作業である。即ち、図6は、従来のプリン
ト配線基板110上に底面電極タイプの表面実装部品の
パッケージ112を搭載した状態を示す平面図である。
このようにして構成されたプリント回路基板(部品が搭
載された状態の基板)113には、パッケージ112の
周囲約2mmの幅に亙って、パッケージ交換を行うた
め、部品の搭載を禁止する部品搭載禁止エリア(ここで
は、デッドスペースともいう)114が設けられてい
た。この部品搭載禁止エリア114を利用してハンダ小
手等の治具を部品と基板との間のスペースに差し入れて
電極とパッドとを接続しているハンダを溶融して、部品
を取り外す作業を行っていた。なお、上記したBGAパ
ッケージやプリント基板に関して、特開平9−6452
9号や特開平9−307225号公報などに開示されて
いるが、これらの公報では何れも低融点半田を用いて部
品のリペア(交換)を行うという発明であって、本発明
とは直接関連していない。
【0003】
【発明が解決しようとする課題】このように従来の表面
実装用部品のパッケージにあっては、パッケージの底面
に電極を有するBGA等のパッケージ112がプリント
配線基板110上のパッド上に半田付けされてプリント
回路基板113が構成されている。そして、このプリン
ト回路基板113に搭載されたパッケージ112を取り
外して交換できるようにするには、プリント配線基板1
10上の周囲約2mmに交換治具用のデッドスペース
(部品搭載禁止エリア)114を設ける必要があった。
ところが、プリント配線基板110上にデッドスペース
114を設ける必要がある一方で、近年のプリント回路
基板113が高密度化されつつあるという要請にも応え
るため、このデッドスペース114を有効活用すること
が望まれている。すなわち、プリント配線基板内の一定
面積から引き出せる信号の数は、主にプリント配線基板
側の制約により一定数に限定され、この制約によってパ
ッケージ側の電極のレイアウトと電極数が決まってくる
のが現状である。このため、プリント回路基板を高密度
化するという要請に応えて部品側の電極数を増やすに
は、上記したデッドスペースの存在がネックとなってい
た。また、BGAパッケージのように底面電極タイプの
パッケージは、パッケージ本体から側方等に突出したリ
ード端子を介して電気信号を取り出すタイプのパッケー
ジ(例えば、QFP)と比べると、外部から応力が加わ
った場合に緩衝し難い構造であるため、特に直接応力が
加わる外周近傍の底面電極の接続強度を向上させない
と、外部応力によって電極剥離が生じるという不具合が
あった。この電極剥離を防止する為には、パッケージ側
の電極や基板側のパッドの個々の面積を広くして接続に
寄与する面積を増やすことにより、接続強度を上げるこ
とが有効である。
【0004】しかしながら、図7に示す従来のプリント
配線基板のパッド配置例からわかるように、パッド密度
を上げるために基板上には複数列にパッド116,11
8,120,122が配置され、各パッドから配線12
4,126,128,130がそれぞれ引き出されてい
る。このように、配線が隣接するパッド間を通っている
ことから、配線が邪魔になってパッドサイズをこれ以上
大きくすることが困難となり、パッドの接続強度を向上
させるにも限界があるという問題があった。そこで、プ
リント配線基板上に一旦実装されたパッケージを交換す
る際に用いる交換治具用のデッドスペースを設けずに、
そのスペースを電極数、パッド数の増加や、電極サイズ
の増大に利用するならば、プリント回路基板の高密度化
や電極等の接続強度を増加させることができる。しかし
その反面、パッケージの交換ができなくなるため、パッ
ケージ交換が必要になるとプリント配線基板と一緒に破
棄しなくてはならず、不経済であるという新たな問題を
生じる。本発明は上記に鑑みてなされたものであって、
部品交換用のデッドスペースを確保しつつ、これを有効
利用することにより、電極、パッド数を増加させたり電
極サイズ、パッドサイズを大きくして電極−パッド間の
接続強度を増大させ、高密度かつ外部応力が加わっても
電極等の損傷が少ない交換可能なパッケージを提供する
ことを目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1に記載の発明は、複数のパッドを備えた
プリント配線基板上に、底面にプリント配線基板上の各
パッド位置と対応する電極を有した表面実装部品を実装
した構造のプリント回路基板であって、前記プリント回
路基板上の表面実装部品を実装した部分の周辺部に部品
交換用のデッドスペースを設けたものにおいて、前記プ
リント配線基板の周辺部に設けられたデッドスペースに
対して所定間隔おきに表面実装部品周縁部から突起を出
して、デッドスペースを確保しつつ部品占有面積を拡大
したことを特徴とする。これによれば、プリント配線基
板の周辺部に部品交換用に設けられた部品搭載禁止エリ
アとしてのデッドスペース内に所定間隔おきに突起を形
成したパッケージ形状とすることにより、デッドスペー
スが確保されてパッケージ交換を行うことができる。さ
らに、突起を形成した分だけパッケージ面積が拡大する
ため、デッドスペースを有効活用することができる。こ
のデッドスペースの有効活用例としては、パッケージ面
積の拡大に伴って電極数を増加させてプリント回路基板
を高密度化したり、個々の電極サイズを大きくして接続
強度を向上させて、外部応力により電極が損傷するのを
防止することなどがあげられる。また、上記したデッド
スペース内に所定間隔おきに突起を形成するという表現
の他、デッドスペースの範囲まで拡大したパッケージに
所定間隔おきにへこみを設けるという表現で同様のパッ
ケージ形状を表わすことも可能である。また、請求項2
に記載の発明は、請求項1に記載のパッケージにおい
て、前記突起の突出方向を、その突起を設けない場合の
部品形状が多角形である場合に、少なくとも多角形の各
角方向としたことを特徴とする。これによれば、突起を
設ける前のパッケージ形状が正方形や長方形のような多
角形である場合に、その多角形の角方向にはプリント配
線基板の未使用配線エリアがあるため、少なくともその
角方向に突起を突き出すことによりデッドスペースを有
効活用することができる。また、請求項3に記載の発明
は、請求項1または2に記載のパッケージにおいて、前
記突起の底面にも電極を設けたことを特徴とする。これ
によれば、パッケージに形成した突起の底面にも電極を
設けるようにしたため、パッケージとプリント配線基板
の接続電極、パッド数を増加させることが可能となり、
単位面積当たりの電極、パッドの密度を向上させること
ができる。また、請求項4に記載の発明は、請求項3に
記載のパッケージにおいて、前記突起の底面に設けた電
極サイズを、前記突起以外の部品底面に設けた電極サイ
ズよりも大きく形成したことを特徴とする。これによれ
ば、突起の底面に設ける電極サイズを、突起以外のパッ
ケージ部分の底面に設ける電極サイズよりも大きく形成
することにより、電極1ピン当たりの接続強度を強化す
ることができる。そして、その強化された電極は、パッ
ケージの外周部に位置するため、外部応力が加わった際
に電極の損傷を効果的に防ぐことができる。
【0006】
【発明の実施の形態】以下、本発明に係るパッケージの
実施の形態について、添付の図面を参照して詳細に説明
する。 (実施の形態1)図1は、本実施の形態1に係る突起を
有するパッケージ例とプリント配線基板の部品搭載禁止
エリアとの関係を説明する図であり、図2は、本実施の
形態1に係る突起を有する他のパッケージ例とプリント
配線基板の部品搭載禁止エリアとの関係を説明する図で
ある。以下に述べる実施の形態では、半導体部品をはじ
めとする各種電子部品用の底面部に電極を有するBGA
パッケージを例にあげて説明する。図1に示されるよう
に、プリント配線基板10上には複数の電極(図示しな
い)と、その電極から引き出される配線(図示しない)
とが形成されている。また、プリント配線基板10上に
搭載されるパッケージ11(輪郭のみを表す)の底面に
は、プリント配線基板10上のパッドに対応する位置に
電極が形成されていて、パッケージ11側の電極とプリ
ント配線基板10側のパッド同士を半田(クリーム半田
を用いたリフロー等)などで接続することにより、プリ
ント回路基板12が構成される。本実施の形態1の図1
におけるパッケージの特徴的な構成は、パッケージ11
の周縁部に沿ったプリント配線基板10上に、パッケー
ジ交換時に使用する交換治具用のデッドスペース(部品
搭載禁止エリア)13が設けられており、更にパッケー
ジ11の周縁部からデッドスペース13内に所定の間隔
で突起14,16,18,20,22,24,26,2
8が設けられている点である。
【0007】また、図2におけるパッケージは、突起を
設ける位置が図1の例と異なっているが、パッケージ3
1の周縁部からデッドスペース33内に所定の間隔で突
起34,36,38,40,42,44,46,48,
50,52,54,56が設けられている点が同じであ
る。このように、プリント配線基板30上の各パッド上
に各電極を半田等によって接続してパッケージ31を搭
載することによって、プリント回路基板32を構成して
いる。この図2のパッケージの見方を変えると、プリン
ト配線基板30のデッドスペース33を全て覆うように
矩形のパッケージを実装した後、所定の間隔でデッドス
ペース33周縁部に内側へ向かう切り込み(へこみ)を
入れることにより、デッドスペースを確保した構成であ
ると考えることもできる。このように、パッケージの形
状自体は同じであるが、パッケージの周辺部に設けた凹
凸形状をパッケージ側から見ると所定間隔おきに突起を
設けたと表現することができ、デッドスペース側から見
ると所定間隔おきに切り込み(へこみ)を入れたと表現
することができる。この突起あるいは切り込み(へこ
み)は、所定間隔おきに入れるとしたが、その間隔は必
ずしも等間隔である必要はない。また、各凹、凸の形状
も同じである必要はない。以上説明したように、本実施
の形態1のパッケージによれば、デッドスペース内に所
定の間隔で突起を形成したため、デッドスペースを残し
つつ、突起を設けた分だけパッケージ面積を拡大するこ
とが可能となり、パッケージ交換を行うことができると
ともに、デッドスペースを有効活用することができる。
【0008】(実施の形態2)図3は、本実施の形態2
に係るデッドスペースの有効利用例として突起の底面に
電極を配置した状態を示す図であり、図1の一部の突起
を拡大したものである。図3に示されるように、パッケ
ージ11の周縁部から突き出た突起18,20の底面に
は、それぞれ4個ずつの電極60が配置されている。勿
論、このパッケージ11を搭載するプリント配線基板1
0側には、この電極60に対応する位置にパッドが設け
られていて、搭載時に半田付け等によって電極−パッド
間が接続される。このように、本実施の形態2のパッケ
ージによれば、デッドスペース内に設けた突起の底面に
電極を形成したため、プリント回路基板12上をパッケ
ージが占有する面積を変えることなく電極数を増やすこ
とが可能となり、単位面積当たりの電極数を多くしてプ
リント回路基板を高密度化することができる。例えば、
図3の場合は、1つの突起に対して4個の電極を追加し
たため、図1のプリント回路基板12について考える
と、4×8=32個の電極を増やすことができ、また、
図2のプリント回路基板32について考えると、4×1
2=48個の電極を増やすことができることになる。勿
論、この場合も、実施の形態1と同様にデッドスペース
を残しているため、パッケージを交換することができ
る。
【0009】(実施の形態3)図4は、本実施の形態3
に係るパッケージの突起を形成する位置を説明する図で
あり、ここではパッケージを搭載するプリント配線基板
側のパッドと配線状態を示したものである。図4に示さ
れるように、プリント配線基板70上にはパッケージ本
体85を搭載するため、矩形のパッケージ本体85の外
側輪郭線に沿って複数のパッド80が密集して配置され
ており、これらのパッド電極80から外部に信号を取り
出すための配線82が図4の上下左右方向(4方向)に
引き出されている。このように、プリント配線基板70
の角方向スペース(プリント配線基板70に搭載される
矩形パッケージ80の四隅(角)方向に位置するハッチ
ングで示した矩形スペース)72,74,76,78
は、信号線引き出しのための配線などに使われていない
未使用スペースであるため、少なくともこの角方向スペ
ースを活用するべく、パッケージの四隅部に外径方向へ
突出する突起を設けるようにしたものである。上述した
図2は、長方形パッケージの各角方向の四隅に少なくと
も突起38,44,50,56(角方向スペース72,
74,76,78に対応した位置にそれぞれ配置されて
いるものとする)が設けられたパッケージ例を示したも
のである。そして、この実施の形態3では、角方向の突
起38,44,50,56の底面に電極を設け、各電極
に対応する基板上の位置にパッドを設けることによりス
ペースを有効活用するようにする。つまり、従来の矩形
のパッケージ本体85の四隅に、ハッチングで示した矩
形スペース72,74,76,78に相当する突起3
8,44,50,56を一体化することにより、角方向
への配線が可能となる。このように、本実施の形態3の
パッケージによれば、プリント配線基板において従来未
使用であったパッケージの角方向スペースを有効活用す
るべく、パッケージの角方向に突起を設けるとともに、
その底面に電極を配置したことにより、パッケージから
多くの信号を取り出すことができる。すなわち、パッケ
ージがプリント回路基板上で占める面積を変えずに接続
電極−パッド数を増やすことができるため、単位面積当
たりのパッド数が多くなってプリント回路基板を高密度
化することができる。勿論、この場合も実施の形態1お
よび2と同様に突起以外の部分には、デッドスペースが
残されているため、治具を用いた半田の溶解によるパッ
ケージの交換を行うことができる。
【0010】(実施の形態4)図5は、本実施の形態4
に係るパッケージの突起部分に設ける底面電極のサイズ
を説明する図であり、ここでは、突起の底面電極と接続
させるプリント配線基板側のパッドとその配線を示した
ものである。図5に示すように、破線で示した位置にパ
ッケージ側の突起90が搭載され、その突起90の底面
電極と、これに対応するプリント配線基板側のパッド9
2,94,96,98とが半田により接続される。突起
(パッケージ)90側の電極に対応するプリント配線基
板側のパッド92,94,96,98のサイズは、図6
に示した従来のパッケージの電極と接続するパッド(図
7)のサイズに比して大きくすることができる。その理
由は、隣接するパッドとの間に配線を引き出す必要がな
いことによるが、事例として図5を用いて説明すると、
突起90に対応する位置にある4つのパッド92,9
4,96,98の両側には他のパッドが存在しないた
め、4つのパッドの左右両側を利用して配線100、1
06を形成することができるからである。図7に示した
パッド配置においては、パッドが4つにとどまらずに多
数連続して配置されている為、あるパッドから配線を引
き出そうとすると、隣接するパッドとの間に配線を引き
出さざるを得ない。このため、配線用のスペース分だけ
個々のパッドの面積を狭く構成せざるを得なかった。例
えば、図5と図7に各々示したパッド間距離Aが同じで
あったとしても、図5のパッドの面積を大きくすること
が可能となる。
【0011】このように、プリント配線基板側のパッド
サイズを大きくすることができれば、そのサイズに合わ
せてパッケージの突起部分に設ける底面電極のサイズも
大きく設定できるので、電極−パッド間の接続強度を増
大させることができる。電極−パッド間の接続強度は、
互いに接触する面積、半田量にほぼ比例するため、電極
サイズとパッドサイズを大きくするほど電極−パッド間
の接続強度が増大する。なお、プリント配線基板側のパ
ッドサイズとパッケージ側の電極サイズとは必ずしも同
じ形状、同径にする必要はないが、両サイズを同じにし
たときに接続強度が最大となるため、効率良く接続強度
を向上させるためにも電極サイズとパッドサイズをほぼ
同じサイズに設定することが望ましい。また、本実施の
形態4において、特に突起部分のパッドサイズを大きく
した理由は、図1や図2を見るとわかるようにパッケー
ジの最外周部に位置するパッドであるため、この部分の
電極の接続強度を増大させることで、外部応力がパッケ
ージに加わった場合であっても極力電極剥離を起こさな
いようにすることができるからである。なお、上記した
実施の形態1〜4では、BGAパッケージを例にあげて
説明したが、必ずしもこれに限定されるものではなく、
底面電極を有するパッケージであれば上記と同様の好適
な効果を得ることができる。
【0012】
【発明の効果】以上説明したように、請求項1に記載の
パッケージによれば、プリント配線基板の周辺部に設け
られた部品交換用のデッドスペース内に所定間隔おきに
突起を出したパッケージ形状を採用したので、パッケー
ジを交換することができるとともに、突起部分によって
パッケージ面積を拡大して、デッドスペースを有効活用
することができる。また、請求項2に記載のパッケージ
によれば、突起を設けないパッケージ形状が多角形であ
る場合に、未使用領域であることの多い多角形の角方向
に突起を少なくとも設けたので、デッドスペースを有効
活用することができる。また、請求項3に記載のパッケ
ージによれば、パッケージに形成した突起の底面にも電
極を設けるようにしたので、パッケージとプリント配線
基板との接続電極数を増加させることが可能となり、単
位面積当たりの電極密度を向上させることができる。ま
た、請求項4に記載のパッケージによれば、突起の底面
に設ける電極サイズを、突起以外のパッケージ部分の底
面に設けられる電極サイズよりも大きく形成したので、
外周近傍の電極の接続強度が強化されて、外部応力が加
わった場合でも効果的に電極剥離を防止することができ
る。
【図面の簡単な説明】
【図1】本実施の形態1に係る突起を有するパッケージ
例とプリント配線基板の部品搭載禁止エリアとの関係を
説明する図である。
【図2】本実施の形態1に係る突起を有する他のパッケ
ージ例とプリント配線基板の部品搭載禁止エリアとの関
係を説明する図である。
【図3】本実施の形態2に係るデッドスペースの有効利
用例として突起の底面に電極を配置した状態を示す図で
ある。
【図4】本実施の形態3に係るパッケージの突起を形成
する位置を説明する図である。
【図5】本実施の形態4に係るパッケージの突起部分に
設ける底面電極のサイズを説明する図である。
【図6】従来のプリント配線基板上に底面電極タイプの
パッケージを搭載した状態を示す平面図である。
【図7】従来のプリント配線基板の電極配置例を示す図
である。
【符号の説明】
10 プリント配線基板、11 パッケージ、12 プ
リント回路基板、13デッドスペース(部品搭載禁止エ
リア)、14,16,18,20,22,24,26,
28 突起、30 プリント配線基板、31 パッケー
ジ、32 プリント回路基板、33 デッドスペース
(部品搭載禁止エリア)、34,36,38,40,4
2,44,46,48,50,52,54,56 突
起、60 電極(パッド)、70 プリント配線基板、
72,74,76,78 角方向スペース、80 電極
(パッド)、82 配線、90 突起、92,94,9
6,98 電極(パッド)、100,102,104,
106 配線。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のパッドを備えたプリント配線基板
    上に、底面にプリント配線基板上の各パッド位置と対応
    する電極を有した表面実装部品を実装した構造のプリン
    ト回路基板であって、前記プリント回路基板上の表面実
    装部品を実装した部分の周辺部に部品交換用のデッドス
    ペースを設けたものにおいて、 前記プリント配線基板の周辺部に設けられたデッドスペ
    ースに対して所定間隔おきに表面実装部品周縁部から突
    起を出して、デッドスペースを確保しつつ部品占有面積
    を拡大したことを特徴とする表面実装用部品のパッケー
    ジ。
  2. 【請求項2】 前記突起の突出方向を、その突起を設け
    ない場合の部品形状が多角形である場合に、少なくとも
    多角形の各角方向としたことを特徴とする請求項1に記
    載の表面実装用部品のパッケージ。
  3. 【請求項3】 前記突起の底面にも電極を設けたことを
    特徴とする請求項1または2に記載の表面実装用部品の
    パッケージ。
  4. 【請求項4】 前記突起の底面に設けた電極サイズを、
    前記突起以外の部品底面に設けた電極サイズよりも大き
    く形成したことを特徴とする請求項3に記載の表面実装
    用部品のパッケージ。
JP11125228A 1998-12-16 1999-04-30 表面実装用部品のパッケージ Pending JP2000236155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11125228A JP2000236155A (ja) 1998-12-16 1999-04-30 表面実装用部品のパッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-375665 1998-12-16
JP37566598 1998-12-16
JP11125228A JP2000236155A (ja) 1998-12-16 1999-04-30 表面実装用部品のパッケージ

Publications (1)

Publication Number Publication Date
JP2000236155A true JP2000236155A (ja) 2000-08-29

Family

ID=26461716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11125228A Pending JP2000236155A (ja) 1998-12-16 1999-04-30 表面実装用部品のパッケージ

Country Status (1)

Country Link
JP (1) JP2000236155A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361997B2 (en) 2003-12-01 2008-04-22 Ricoh Company, Ltd. Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths
CN119172941A (zh) * 2024-11-13 2024-12-20 浙江晶科储能有限公司 Pcb布图的设计方法和pcb电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361997B2 (en) 2003-12-01 2008-04-22 Ricoh Company, Ltd. Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths
US7598621B2 (en) 2003-12-01 2009-10-06 Ricoh Company, Ltd. Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths
CN119172941A (zh) * 2024-11-13 2024-12-20 浙江晶科储能有限公司 Pcb布图的设计方法和pcb电路板

Similar Documents

Publication Publication Date Title
JP2907802B2 (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
JPH0621321A (ja) 電気部品実装用支持体付きの集積回路装置
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
US20080308927A1 (en) Semiconductor device with heat sink plate
JPH1174637A (ja) 電子回路基板
JP2000012732A (ja) Bga型半導体装置の構造
US20030235043A1 (en) Wiring board device
JP2000236155A (ja) 表面実装用部品のパッケージ
JPH07249723A (ja) 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
KR200249560Y1 (ko) 비·엘·피 및 이를 이용한 패키지 스택
JP3434775B2 (ja) 裏面電極型電気部品の実装方法および統合ランド
JPH06169153A (ja) プリント配線板
KR200142849Y1 (ko) 반도체 패키지
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP2024039752A (ja) 半導体装置
CN121237759A (zh) Qfn封装芯片
JPH0427098Y2 (ja)
JPH07297527A (ja) プリント基板
JP2019117893A (ja) 半導体パッケージ
JP2777664B2 (ja) 電子部品搭載用基板
JPH07161900A (ja) 表面実装形半導体パッケージ
JPH06333967A (ja) プリント配線板
JPH04255261A (ja) 電子部品搭載用基板におけるアウターリードの接続構造
JPH10321753A (ja) 半導体装置