JP2000269381A - パッケージ基板、半導体パッケージおよび製造方法 - Google Patents

パッケージ基板、半導体パッケージおよび製造方法

Info

Publication number
JP2000269381A
JP2000269381A JP2000060658A JP2000060658A JP2000269381A JP 2000269381 A JP2000269381 A JP 2000269381A JP 2000060658 A JP2000060658 A JP 2000060658A JP 2000060658 A JP2000060658 A JP 2000060658A JP 2000269381 A JP2000269381 A JP 2000269381A
Authority
JP
Japan
Prior art keywords
conductive
ball
pad
conductive ball
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000060658A
Other languages
English (en)
Inventor
Sidney Larry Anderson
シドニー・ラリー・アンダーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of JP2000269381A publication Critical patent/JP2000269381A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 導電性ボールをボールパッドに連結するため
の導電構造を有するボールランド領域を備える集積回路
パッケージを提供する。 【解決手段】 導電構造により集積回路パッケージとプ
リント基板との間の取り付け強度が改善する。ロッキン
グ構造は、ボールパッドの表面に導電材料を付加して、
ドーム状および段差状の非平面界面を作るもので、これ
により導電性ボールがボールパッドに連結される。改善
されたパッケージ構造によって、接触面積が増大し、せ
ん断面が、導電ボール上のより高く広い領域に移動し、
かつ/またはボールジョイントを横切り、ひび割れが平
坦な表面に沿って伝播するのを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【関連出願の相互参照】本出願は、１９９９年３月２４
日出願の米国仮特許出願第６０/１２６，２３４号、お
よび１９９９年３月５日出願の米国仮特許出願第６０/
１２３，１１６号に基づく優先権を主張し、かつ
出願の米国通常（非仮）特許出願第 号（代理人事件番
号第１５１１４−０５２３１０）に関連する。これら出
願を引用により援用する。
【０００３】本発明は、集積回路基板および実装の分野
に関連し、より詳細には、導電性ボールジョイントの信
頼性、特にプリント回路基板に装着する際の信頼性を向
上させる方法および装置に関連する。
【０００４】集積回路（ＩＣ）または「チップ」は、ま
すます集積度が向上し、単位面積当たりの性能および機
能が向上している。ＩＣの多くは、プリント回路基板
（ＰＣＢ）にインターフェースする数百のパッドを有す
る。ＩＣの実装作業では、チップを封止し、チップのパ
ッドをパッケージのボール、ピン、リードまたは他の電
気接点に接続する。
【０００５】ＩＣパッケージは、比較的低コストである
ことが重要である。前世代のＩＣパッケージは、セラミ
ックであったり、包含された材料、利用する技術が実装
にかかるコストを押し上げるものであった。また、ＩＣ
実装作業は、チップを十分に保護しながら必要な数の電
気的接続を設け、しかもできるだけ小さいサイズのパッ
ケージを用いてこの機能を提供することも重要である。
パッケージの設置面積が小さければ、ＰＣＢに占めるス
ペースも小さくなり、より多くのＩＣを１つのＰＣＢ上
に装着することができる。
【０００６】ＩＣ実装作業においてもうひとつの重要な
考慮点は、信頼性である。ＩＣパッケージがはんだ付ま
たは別の方法でＰＣＢに電気的に接続される際に起こる
１つの懸念は、ＩＣパッケージがＰＣＢに高い信頼度で
電気的に接続される必要があり、さもないと時間の経過
とともに、開回路または非接続不良が生じる点である。
ＩＣは、動作の際にはヒートアップし、非動作時には冷
めるという温度サイクルが生じるため、ＩＣとＰＣＢの
間のはんだ接続部分は、パッケージが膨張したり収縮し
たりするので、せん断力および応力を受ける可能性があ
る。はんだボールは、硬化して破砕するかもしれない。
結果として、はんだボールにおけるひび割れが開回路を
引き起こしひいてはシステムの故障につながる。
【０００７】したがって、より低コストで、パッケージ
サイズが小さくかつより信頼性の高いＩＣ実装作業を行
える方法および装置が求められていることがわかる。特
に、はんだボールの信頼性および寿命を向上させる一方
で、小さいパッケージのサイズおよびダイとＰＣＢとの
間の多量の接点を維持する集積回路パッケージを設計す
る必要がある。
【０００８】
【発明の概要】本発明は、電子装置、集積回路パッケー
ジ、および改善された導電性ボールランド領域を有する
基板を提供する。ボールのランド領域は、集積回路パッ
ケージの基板上の同ランド領域に導電性ボールリードを
連結することにより、ボールジョイントを改良するロッ
キング構造を有する。一実現例では、このロッキング構
造は、ボールパッドの表面に導電材料を付加したもの
で、導電性ボールをボールのパッドに連結するドームや
ステップ等の非平面（面一でない）または不連続界面を
提供する。「非平面」という用語は、本明細書中におい
ては、界面の表面のばらつきがマイナーなレベルを超え
かつ非平面の界面が実質的に接触面積を増大させ、せん
断面を導電性ボール上のより高い広い部分へ移動させか
つ/またはボールジョイントを横切る平面に沿ってひび
割れが広がらないようにし、この非平面の表面が導電性
ボールを介するひび割れの移動速度を遅くするようにな
っていることを指す。このパッケージの構造により、ボ
ールランド領域およびパッケージが小さいサイズに維持
され、集積回路パッケージの寿命が延びる一方で、パッ
ケージの反りの問題が相殺される。
【０００９】ある局面においては、本発明は、基板を提
供する。同基板は、誘電体層を有し、同誘電体層の第１
の表面と第２の表面との間にビアが延在する。導電性ボ
ールパッドが、ビアを介して電気的結合を可能にするよ
う位置決めされる。導電性ボールパッドの第２の部分
が、導電性ボールのための非平面界面を規定し、第１の
表面の平面に向ってビアを介して延びる。
【００１０】他の局面においては、本発明は、半導体パ
ッケージを提供する。同パッケージは、第１および第２
の表面の間に延びるビアを有する誘電体層を含む。導電
性パッドは、誘電体層の第２の表面に結合されかつ導電
性リードと導電性パッドとの間の電気的結合を可能にす
る。導電構造は、導電性パッドの少なくとも一部上に配
置される。導電構造の露出した表面および導電性パッド
の露出した表面が、導電性リードを係合しかつ連結する
非平面界面を規定する。非平面界面は、導電性パッドの
面積より表面積が大きい。
【００１１】他の局面では、本発明は、集積回路パッケ
ージをプリント回路基板に結合するためのシステムを提
供する。同システムは、集積回路パッケージ上の基板上
に配設された導電性ボールとボールランド領域を含む。
同基板は、第１の表面、第２の表面、第１および第２の
表面の間に延びるの厚さ、および第１の表面から第２の
表面へ延びるビアを有する。導電層は、誘電体層の第２
の表面に結合されて、ビアが、導電性ボールに電気的か
つ機械的結合を可能にする導電層の導電性ボールパッド
を露出するようになっている。メッキされた構造が、導
電性ボールパッド上に配設され、ビア内へ延びる。メッ
キされた構造は、せん断面を導電性ボールのより大きな
部分へ移動させることにより、界面のせん断力を上昇さ
せる。
【００１２】さらに他の局面では、本発明は、方法を提
供する。同方法は、ビア有する誘電体層を設けるステッ
プを含む。導電層の一部を誘電体層内のビアを介して露
出する。導電構造を導電層の上に加えて、ビアを介して
露出される非平面界面を作り出す。
【００１３】他の局面では、本発明は、導電性リードを
係合する方法を提供する。同方法は、基板上にランド領
域を規定するステップを含む。ランド領域に材料を加え
て、導電性リードとランド領域との間に非平面界面を作
り出す。
【００１４】さらに他の局面では、本発明は、基板を製
作する方法を提供する。同方法は、ボールパッドの表面
に導電構造を塗布するステップを含む。フォトレジスト
の被膜を導電構造に被覆する。フォトレジストの必要な
部分をマスクして、フォトレジストを光源で露光する。
フォトレジストのいくつかの部分を露光し、他の部分は
露光しない。フォトレジストの不要な部分は除去するこ
とができる。取り除いたフォトレジストの下の導電構造
の不要な部分はエッチングして除去し、残ったフォトレ
ジストを除去する。
【００１５】さらに他の局面では、本発明は、ボールボ
ンディングパッドを露出するビアを有する誘電体材料を
設けるステップを有する方法を提供する。その上で、非
平面の導電ロッキング構造をボンディングパッドに形成
する。ロッキング構造なしでボールボンディングパッド
に結合された導電性ボールは、せん断面を規定し、かつ
非平面のロッキング構造を有するボールボンディングパ
ッドに結合された導電性ボールがせん断面より面積の広
いせん断界面を規定する。
【００１６】さらに他の局面では、本発明は、プリント
回路基板およびボールボンドパッドを有する集積回路と
を設けるステップを有する方法を提供し、同パッドは、
ボールボンドパッドと導電性ボールとの間の界面を横切
る疲労によるひび割れの移動を制限する露出した表面を
有する導電性ボールロッキング構造を有する。導電性ボ
ールは、プリント回路基板と集積回路との間に連結され
る。
【００１７】本発明の他の目的、構成および利点につい
ては、以下の詳細な説明を読み、添付の図面を参照すれ
ば明らかになるであろう。なお、すべての図において同
様の参照番号は同様の構成を表すものとする。
【００１８】
【詳細な説明】ボールグリッドアレイ（ＢＧＡ）パッケ
ージは、リードカウントがより高くかつ設置面積がより
小さい集積回路パッケージの需要を満たすものである。
図１に示す通り、ＢＧＡパッケージ１１は、一般に、接
着剤１３で基板に接着されかつ成形化合物１５で封止さ
れたダイ１２を有する方形または矩形のパッケージであ
る。ボンド配線１７は、ダイを銅のトレース１６に電気
的に結合する。ＢＧＡパッケージの端子は、導電性ボー
ル２２のアレイの形状である。導電性ボール２２は、誘
電体層１４においてパンチしたまたはエッチングしたビ
ア１８を介して銅のトレース１６に結合される。導電性
ボールは、パッケージをＰＣＢに電気的に接続かつ取り
付けるために用いるいずれかのタイプの導電材料でよ
い。はんだボールが導電性ボールの１つのタイプであ
る。導電性ボールの端子は、プリント回路基板（ＰＣ
Ｂ）または他の適当な基板の表面にある複数のボールラ
ンド（図示せず）に装着されるよう設計されている。最
近、ＢＧＡパッケージは、テープ自動化ボンディング
（ＴＡＢ）プロセスおよび一般に薄いポリイミド基板上
に銅のトレースを含むフレキシブル回路を用いて製作さ
れる。誘電体基板およびトレースは、しぱしば「テー
プ」と呼ばれる。導電性リードがＴＡＢテープの一方ま
たは両側にラミネートされ得る。
【００１９】しかしながら、ＰＧＡパッケージおよびテ
ープ技術は、いくつかの欠点を有する。潜在的な問題に
は、パッケージコンポーネントを組みたてる際の導電性
ボールまたはシリコンダイにおけるひび割れによる製造
性および信頼性の問題ならびにプリント回路基板に装着
したさいに導電ボールコンタクトの寿命が短くなるとい
う問題が含まれる。そのような問題または制限は、パッ
ケージ材料の熱膨張係数（ＣＴＥ）が、コンポーネント
を装着するシリコンチップのＣＴＥおよびＰＣＢのＣＴ
Ｅに十分一致していない場合に生じる。この問題は、熱
的不一致による応力として一般に知られている。たとえ
ば、シリコンダイの典型的ＣＴＥは、２．６×１０-6/
℃と低く、かつＰＣＢのＣＴＥは１７×１０-6/℃と高
い場合が考えられる。加速温度試験で、装置の実際の使
用をシミュレーションしかつ温度を０℃から１００℃ま
で変化させる。試験により、集積回路パッケージのコン
ポーネント、すなわちダイ、封止材料、およびＰＣＢ
は、異なる速度で膨張しかつ収縮することがわかった。
特に、成形化合物は、ダイよりも収縮する。また、ダイ
は一般にパッケージの底に置かれるため、パッケージの
上部がパッケージの底よりもより収縮する傾向にあるの
で、パッケージの底がカールし、パッケージの外縁が外
側に持ち上がる。このことで、ラミネーションの脱落、
ひび割れ、導電性ボールのせん断がおこり、システムの
故障はさけられない。故障の１タイプとして、「電気的
オープン状態」が知られており、これが生じると、導電
性ボールのいずれもＰＣＢまたはパッケージに電気的に
接続されない状態になる。
【００２０】図２から図４は、導電性ボールランド領域
１６を有する集積回路の断面図（図１の断面１０）を示
す。導電性ボールランド領域１６は、一般に、導電層に
接続される絶縁誘電体層またはテープ１４を含む。ボー
ルランド領域とボンドパッドとの間に導電トレース（図
示せず）が延びる。誘電体層１４に形成されるビア１８
は、導電性ボールパッド２０を露出する。図３に示すよ
うに、温度サイクルの前に、導電性ボール２２は、電気
的かつ機械的にプリント回路基板２４を集積回路パッケ
ージに接続する。図４に示すように、温度サイクルの
後、ＣＴＥ不一致によるパッケージの膨張および収縮が
応力を生じさせる。この応力は、一般に、導電性ボール
２２と導電層１６との間の界面２８のせん断面にそって
導電性ボール２２をせん断変形させる。このような破損
によって、導電性ボールの電気的かつ機械的故障が生
じ、ひいてはシステムの故障につながる。
【００２１】結果として、導電性ボールランド領域の設
計は、導電性ボールジョイントの信頼性を決定する上で
重要である。工業基準では、導電性ボールジョイントが
少なくとも故障なし温度サイクル２０００回（０℃から
１００℃）について、電気的連続性を維持するというこ
とになっている。たとえば、この基準は、電気通信市場
および他の産業におけるＩＣパッケージについて使用さ
れる。
【００２２】この問題に対処するひとつの技術として、
導電性ボールジョイントの強度を上げるためより大型の
導電性ボールを使用することが挙げられる。より大型の
導電性ボールとＰＣＢとの間の導電性ボールジョイント
は、より断面積が大きく、結果としてより大きなせん断
面ができる。しかしながら、欠点は、より大型の導電性
ボールでは、導電性ボールのランドの面積が大きくなる
ことである。この場合、同数の導電性ボールについてパ
ッケージのサイズが大きくなる。しかしながら、同じパ
ッケージサイズであれば、ダイとＰＣＢとの間の接点の
数を減らすことになり、回路上の総リード量を制限する
点が不利である。
【００２３】この問題に対処するもうひとつの技術は、
より背の高い導電性ボールを使うことである。より背の
高い導電性ボールとＰＣＢとの間の導電性ボールジョイ
ントはより強度が高いが、これは膨張の限界点（すなわ
ち２．６×１０-6/℃と低いＣＴＥを有するダイ）とＰ
ＣＢとの間の距離が増大するからである。このことで、
ボールと導電性ボールランド領域との間の応力が減少す
る。現在、より背の高いボールを作る唯一の方法は、ボ
ールのサイズを増大させる方法だが、これには上記の通
りより大きいボールランドが必要となる。
【００２４】本発明は、マイクロプロセッサ、ゲートア
レイ、ＦＰＧＡ、ＰＬＤ、ＡＳＩＣおよびその他のピン
カウントが高い装置のための集積回路にとって特に重要
である。たとえば、本発明の特定の応用は、アルテラ社
のＰＬＤのＦＬＥＸ（登録商標）、ＡＰＥＸ（登録商
標）、ＭＡＸ（登録商標）ラインの実装のためのもので
ある。パッケージは、アルトラの、ＦｉｎｅＬｉｎｅ
（商標）およびＳａｍｅＦｒａｍｅ（商標）製品または
類似のアレイの１０Ｋファミリーに使用する、テープボ
ールグリッドアレイでもよい。本発明の方法は、半導体
メモリ、ＳＲＡＭ，ＤＲＡＭ、フラッシュＥＰＲＯＭと
いう半導体メモリ等のよりピンカウントが低いパッケー
ジの信頼性も向上させると考えられる。パッケージは、
これに限られるわけではないが、１１ミリメータ、１７
ミリメータ、２３ミリメータ、２７ミリメータおよび３
３ミリメータのパッケージアウトラインなどの様々なサ
イズのものが可能である。さらに、パッケージのピンカ
ウントは、１００、２５６、４８４、６７２、１０２０
等が可能である。パッケージは、従来技術のトランスフ
ァーモールド技術でオーバーモールドしてもよい。
【００２５】ボールグリッドアレイを形成するために、
導電性リードまたははんだボール等のボールをフレキシ
ブルテープに取りつけて誘電体層におけるビアを介して
個々のボールパッドに電気的かつ機械的に接触させる。
一般に導電性ボールは、球状または長円形で、直径は約
１２ミルから３０ミルである。導電性ボールは、一般に
赤外線、レーザー、対流、または気相等の従来のリフロ
ー技術を用いて取りつけられる。一実施例においては、
導電性ボールは、錫６３％、鉛３７％から成る。当然、
導電性ボールは、どのようなサイズでもよく、またこれ
らに限定されるわけではないが、他の錫−鉛組成物、Ｐ
ｂ−Ａｇ−Ｉｎ組成物、鉛、銀、錫、亜鉛等を含む、適
当な導体から成る。
【００２６】図２に示す通り、導電性ボールランド１０
は、一般に導電層１６上に位置する誘電体層１４を有す
る。誘電体層１４は、一般に２ミルから３ミルの厚さを
有し、導電層を絶縁するのに適したパターン処理可能な
誘電体材料から成る。このような材料には、これらに限
定されるわけではないが、ポリイミド、ポリエステル、
セラミック、ガラス、ＦＲ−４またはＢＴを含む。導電
層１６は、一般に０．５ミルから１ミルの厚さを有す
る。導電層１６は、タングステン、チタニウム、導電性
接着剤、アルミニウム、アルミニウム合金、銅、銅合
金、金、ニッケル、銀等の導電材料を含んでもよい。誘
電体層および導電層は、通常、様々なフレキシブル回路
テープ、フレックス回路その他のいずれかから形成され
る２層または３層のテープの一部として形成される。
【００２７】導電性ボールランドの間隔すなわち導電性
ボールピッチは、一般に０．５ミルから１．２７ミルの
間で変化する。導電性ボールパッド（導電性ボールを受
ける導電層の領域等）は、一般にニッケルおよび金のオ
ーバーレイを有する銅から成る。当然、導電性ボールラ
ンド領域の寸法および他の物理特性は、集積回路のフォ
ーマットやサイズおよび/またはパッケージの導電性ボ
ールピッチの特定のフォーマットによって、かなり変わ
る可能性がある。広範な材料、組成物、幾何学形状およ
びサイズを導電性ボールランドパッドに用いても、本発
明の利点を得ることができる。たとえば、導電性ボール
パッドは、アルミニウム、アルミニウム合金、銅合金、
金、銀等の導電材料から構成することが可能である。
【００２８】図５および図６は、本発明の集積回路パッ
ケージ３０のボールランド領域の実施例の図である。集
積回路パッケージ３０は、第１の表面３４と第２の表面
３６とを有する誘電体層３２を有する。導電層３８は、
誘電体層の第２の表面３６に結合される。ビア４０が誘
電体層においてパターン処理され、第１の表面３４と第
２の表面３６との間に延びる第３の表面４２を構成す
る。導電層または導電性ボールパッド４４の第１の部分
はビア４０を介して露出される。導電層または導電構造
４６の第２の部分が、導電性ボールパッド４４に加えら
れる。
【００２９】導電構造４６を平面導電性ボールパッド４
４に取りつけ、導電性ボールパッドの一部のみを覆って
もよいが、代替的には導電性ボールパッドを完全に覆っ
てもよい。加えた導電構造４６は、ビア４０内にＺ方向
に延びて、導電性ボール４８を導電層３８に電気的かつ
機械的に接続する非平面または不連続な界面が与えられ
る。導電構造４６は、導電性ボールと導電性ボールパッ
ドとの間の接触面積を増大させ、せん断面を上向きに導
電性ボール４８のより広い領域へ移動させかつ／または
導電層と導電性ボールの底部との間の平面界面５０に沿
ってひび割れが広がることを防止することにより導電性
ボールボンドの強度を向上させることができる。この機
能のいずれかを達成することにより、ロッキング構造
は、導電性ボールにひび割れが広がる速度を遅くし、電
気的ボンドの寿命を延ばす。
【００３０】成形された導電構造４６を、導電性ボール
パッド４４に直接加えて、材料をＺ方向に加えることが
できる。導電構造４６は、導電性ボールパッド４４と同
じ材料でもよいし、違う材料でもよい。一実施例におい
ては、導電性ボールパッド４４と導電構造４６の両方
が、電気メッキした銅から成る。導電構造４６は、銅合
金、アルミニウム、ニッケル、金等の様々な導電性金属
から構成されてもよい。電気メッキまたはメッキによっ
て、銅を導電性ボールパッド４４に加える場合には、加
えた銅は、放射状に成長させてドーム形状にする。こう
して、導電構造４６の中心が、導電構造の側部より厚く
なり速くメッキされる。上記の説明は、導電層の第１の
部分に取り付けられた導電構造を一般に提供するものだ
が、本発明は、この構造に限定されない。たとえば、導
電構造は、実際には非導電性でもよいし、誘電体層に装
着することもできる。「ロッキング」構造の重要な局面
は、加えた材料が導電性ボールと連結し、導電性ボール
と集積回路パッケージとの間の接続強度が改善されるこ
とである。
【００３１】ロッキング構造を作り出すために、導電材
料を導電層に加える。導電材料を加えることは、一般に
導電層の電流処理能力を高めるという利益をもたらすこ
とでもある。材料をボールパッドに加える代わりに導電
層をエッチバックして、導電性ボールを連結することも
可能だが、エッチングまたは導電層を減少させるので、
同じ電流処理能力は付与されない。
【００３２】多くの実施例において、導電構造（すなわ
ち第２の部分）は、導電性ボールをボールパッドに係合
連結する非平面界面を規定する。図７（Ａ）に示す通
り、導電ロッキング構造のないボールパッド３８につい
ては、ボールパッドと導電性ボールとの間の界面が面一
のの第１の表面領域３９を規定する。導電性ボールにで
きるひび割れは、一般に平面表面をまっすぐ横切って広
がる。図７（Ｂ）から（Ｅ）に示す通り、同界面は、導
電構造の露出する表面４１と、導電構造４６により覆わ
れていない導電層のいずれかの表面４３を含む。導電構
造４６の非平面界面が、平面にそった疲労によるひび割
れの移動を制限し、かつこのひび割れが非平面の態様で
移動するようにする。例えば、図７（Ｄ）および（Ｅ）
に示す通り、ひび割れは、表面４７に到達するまでまず
平面表面４５にそって続く。表面４７に達すると、ひび
割れは止まるか非平面的に表面４７のまわりを広がるよ
うにされている。その上、図７（Ｂ）および（Ｃ）に示
す通り、半球状またはドーム状の導電構造４６について
は、疲労によるひび割れが、導電性ボールを介してより
長い曲線の経路を移動するようにされる。したがって、
本発明のロッキング構造のすべての実施例について、ひ
び割れは、導電性ボールを横切って広がるのにより時間
がかかるので、電気接点の信頼性が向上する。なぜな
ら、ロッキング構造により、より多い数の温度サイクル
について、電気的オープン状態故障が回避されるためで
ある。
【００３３】尚、導電構造の形状は、導電性ボールパッ
ドに対する材料の増加や、導電層と導電性ボールとの間
に非平面界面ができることほど重要ではない。たとえ
ば、図７（Ａ）から（Ｋ）に示す通り、導電構造の形状
は、不連続、傾斜、波状、曲線、半球状、円形、円筒
状、方形、長円、段差状などでもよい。また、複数の導
電構造を導電ボールの上に配設することもできる。ま
た、導電構造をマスクしかつ化学的または機械的にエッ
チングを行って導電構造の一部を除去してもよい。
【００３４】導電性ボール２２は、金およびニッケルに
よく密着するので、導電層は、一般に、金の層５２、ニ
ッケル層５４、またはその両方で覆う。こうして、図５
に示通り、金の層およびニッケル層を導電性ボールパッ
ド４４の第１の部分に加える代わりに、金の層およびニ
ッケル層を、導電構造４６上および導電構造４６と導電
性ボールパッド４４との間に加えて、導電性ボールへの
連結結合を改善することができる。
【００３５】導電性ボールの赤道部分は、一般に導電性
ボールが最大の断面積を有する部分である。導電構造お
よびせん断面を導電性ボールの最大領域まで移動させる
ことが好ましいが、多くの実現例では、導電構造は、そ
こまで延びない。たとえば、図６に示す通り、ロッキン
グ構造は、一般に基板の上面にまでしか延びない。パッ
ケージ製造の間、ダイは一般に基板に取り付けられ、基
板は、平坦な表面上に位置決めされる。導電構造が、ビ
アから出て、基板の面を過ぎて延びる場合、基板は、平
坦な表面上を不均一に位置決めされる可能性が高い。基
板およびダイの不均一な配向によって、ダイに対する応
力の集中が高まり、ダイにひび割れができる確率が高く
なる。上記にもかかわらず、他の製造方法においては、
導電構造４６は導電性ボール２２の赤道まで延び得る。
【００３６】図８（Ａ）から（Ｃ）は、従来技術のパン
チであけたビア５８を有する３層テープを用いる導電性
ボールランド１２の実現例を示す。この構造は、ＢＧＡ
製造技術を利用する三次元構造を含む。この３層テープ
は、一般に、誘電体層３２を接着剤（図示せず）を使っ
て、パターン処理した導電回路層３８に結合することに
よって形成される。誘電体層３２および接着剤は、一般
に集積回路実装に適したスタンプまたはパンチ作業をお
こなって、ビアを形成する。ビア５８が形成された後、
導電構造４６は、導電層３８に対しメッキまたは電気メ
ッキを行うことができる。導電構造４６は、一般に導電
性ボールパッドの中央に加えられ、Ｚ方向にメッキされ
導電性ボール４８の導電ランド４６に対する連結を助け
る。導電構造４６は、導電性ボール４８を取りつけるラ
ンドに領域を付加する。多くの実施例では、導電構造４
６は、誘電層の第１表面３４の平面を超えては延びな
い。
【００３７】導電性ボールランド領域の角６４は、高い
応力点となる可能性があり、裂け目または他の破損はこ
れらの点で発生することが多い。角６４の内角は、およ
そ９０度で、かつエッジで交わる第１表面３４および第
３表面４２により形成される。以下に述べる通り、高応
力点を減らすように、化学的に第３の表面をエッチング
することが有益である場合が多い。しかしながら、高応
力点があったとしても、導電構造は、従来技術の導電性
ボールランド領域に対しておよそ５０％導電性ボールジ
ョイントのせん断強度を向上させる。
【００３８】図９および図１０は、導電性ボールランド
領域１２の他の実現例を示す図である。この導電性ボー
ルランドは、化学的にエッチングしたビア７２を有する
２層テープ７０を用いて製作する（図９）。化学的にエ
ッチングした２層テープは、３Ｍ（登録商標）により製
作される。この実施例では、化学的にエッチングしたビ
アの第３の表面４２が、第２の表面から第１の表面に対
して角度７４をなして延びる。ビアの角度を付けた側壁
により、従来技術のパンチして孔をあけたテープに一般
に見られるような応力点をなくすことにより、導電性ボ
ールジョイントが改善される。いくつかの実現例におい
ては、角を湾曲させたり扇形にしてもよい。図１０に示
す通り、導電構造４６は、一般に、Ｚ方向に、導電性ボ
ールパッド４４の中央に加えられて導電性ボール４８の
導電ランド４４に対する連結を助ける。導電構造４６を
加える際、導電構造の一部が、誘電体層の一部を覆う
か、または導電構造をすべて導電性ボールパッド内に入
れてもよい。導電構造４６をメッキすることによって、
導電性ボールパッドの上にドーム状の構造が形成され、
誘電体層３２の第３の表面４２から離れる方向に形成さ
れてゆく傾向にある。
【００３９】図１１は、本発明の他の局面を示す図であ
る。応力軽減遷移媒体７６をプラスティックの封止ダイ
７８の下に配設して、さらにダイ実装によるロッキング
および反り効果を軽減することができる。遷移媒体７６
は、パッケージ８０の中央に向かってかつ導電性ボール
４８からさらに離れる方向にダイ７８を移動させる。ダ
イ７８をパッケージの中央に向かって移動させることに
より、ダイの上部と底部が同様の速度で収縮膨張するの
で、反りおよび巻き上がりが軽減される。このように膨
張収縮を同様にするために、遷移媒体７６の材料は、成
形化合物８２と同じ熱膨張係数（ＣＴＥ）を有している
必要がある。遷移媒体の材料は典型的には、およそ７×
１０-6/℃から１７×１０-6/℃の範囲であり、より好ま
しくは、７×１０-6/℃から１２×１０-6/℃の範囲であ
る。たとえば、遷移媒体は、ＦＲ−５（プリント回路基
板で使用される材料）でもよく、成形化合物（または同
様の成形化合物材料）は、エラストマー、接着剤等でよ
い。応力軽減遷移媒体および関連の方法については、
に出願の、本件と同時係属出願の、米国特許出
願番号 号（代理人事件番号第０１５１１４
−０５２３１０ＵＳ）に記載されており、同出願の開示
については、その全文について先に引用により援用し
た。
【００４０】図１２は、本発明のさらに他の局面を示
す。導電性ボールランドを円形にする代わりに、導電性
ボールパッドを長円形にすることも可能である。長円形
のほうが、円形の導電性ボールランドパッドに比べてせ
ん断強度がよく、隣接する導電性ボールパッド間のトレ
ースもより多くできる。集積回路パッケージからの応力
は、パッケージの中心から四方に広がることがわかって
いるので、導電性ボールランドパッドの主軸をパッケー
ジの中心に向けて配向することが好ましい。上記の通
り、長円の導電性ボールランドパッドの各々は、導電性
ボールと導電性ボールパッドとの間の連結を改善するパ
ッドの上に配設される導電構造を有してもよい。
【００４１】本発明の導電ランド領域を製作するため
に、様々な方法を採ることができる。最初の回路製作後
で、かつ回路ランドをニッケル層および金の層で最終的
にメッキする前にメッキ工程をおこなう。本発明の方法
は、導電性ボールランド領域に追加の強化メッキを施し
て、メッキされた導電性ボールランドの構造のトポグラ
フィーおよび領域を強化することができる。このタイプ
の構成は、同コンポーネントをプリント回路基板上に装
着した場合、導電性ボールの疲れ寿命に約２倍の改善が
あるものとして、設計されている。
【００４２】ここで、図１３（Ａ）から（Ｄ）を参照し
て、誘電体層３２と導電層３８をダイまたはウェハ（図
示せず）の非活性側に、接着剤等の従来技術の方法を用
いて結合する。導電層３８は、回路パターンを形成する
ようパターン処理され、誘電体層３２は、導電層３８の
表面に取り付けられる。図１３（Ａ）から（Ｃ）に示す
通り、導電層３８に取りつける前か後に、ビア４０をそ
れぞれ誘電体層３２にパンチするか化学的にエッチング
して作り、導電性ボールパッド４４の第１の部分を露出
することができる。その後、図１３（Ｂ）から（Ｄ）に
示す通り、導電構造４６（すなわち第２の部分）を導電
層３８に加える。導電構造４６は、機械的かつ電気的に
導電性ボール４８を導電層３８に接続する。導電構造４
６は、導電層３８と同じ材料でもよいし、異なる材料で
もよい。図１３（Ｂ）および（Ｄ）の実施例では、導電
構造４６が誘電体層の第３の表面４２に接触しかつ導電
性ボール４８は導電性パッド４４に直接接触しない。こ
うして、導電性ボールと導電層３８との間の電気的かつ
機械的接続がすべて導電材料４６を介して行われる。た
だし、他の実施例では、導電構造４６は、導電層３８を
完全に覆ってはおらず、導電性ボール４８が、導電層３
８の表面に接触することができる。
【００４３】図１４（Ａ）から（Ｆ）は、本発明の第２
の方法を示す。この実施例では、マスク８４およびフォ
トレジスト８５を用いて導電構造４６を成形する。図１
４（Ａ）に示う通り、導電構造４６は、蒸着、スパッ
タ、堆積、合金を行うか、または導電性ボールパッド３
８に加えられる。図１４（Ｂ）は、精密スプレイ、ロー
ラーコーティング、スピニング、ディップコーティング
等の従来技術の方法を用いて被覆され、導電構造４６の
表面が実質的に均一なフォトレジストの皮膜を有するよ
うにする。一般に、フォトレジストは、高強度紫外線光
８７によりマスク８４を介して露光される。図１４
（Ｃ）に示す通り、フォトレジストが「ポジ」の場合、
露光した部分は除去される。図１４（Ｄ）に示す通り、
フォトレジストを浸漬、噴霧、または精錬などの従来の
方法を用いて現像し、フォトレジストの露光された部分
を取り除く。その後、図１４（Ｅ）に示す通り、導電構
造４６をドライプラズマエッチング、ウェットエッチン
グ、または化学エッチング等の従来技術の方法を用いて
エッチングする。フォトレジスト８５を取り除き、導電
性ボールを導電性ボールパッド上に置く（図１４
（Ｆ））。当然、「ネガのフォトレジスト」（すなわ
ち、露光されない部分が除去される）をポジのフォトレ
ジストの代わりに用いてもよい。マスクとフォトレジス
トを使えば、蒸着ごとに、ウェハ当たり多くのチップを
また多くのウェハを同じに処理することができる。導電
性ボール４８は、通常導電層３８と導電構造４６の両方
に接触する。ここでは、導電構造４６は、誘電体層の第
３の表面に接触せず、またメッキ材料が導体パッドから
Ｚ方向に延びる中心に置かれた円柱体を構成する。
【００４４】図１５（Ａ）から（Ｃ）は、本発明のさら
に他の方法を示す。図１５（Ａ）に示す通り、導電構造
４６が導電性ボールパッド４４の上に形成される。従来
技術の方法を用いて、導電構造４６の特定の部分をエッ
チングで取り除く（図１５（Ｂ））。図１５（Ｃ）に示
す実施例では、誘電体層３２の第３の表面４２に接触す
る導電構造４６の外側の部分が、エッチングで除去さ
れ、かつ中心に置かれた導電構造は、そのままである。
導電性ボール４８を導電構造４６および導電性ボールパ
ッド４４の上に置いて、集積回路パッケージをプリント
回路基板（図示せず）に機械的かつ電気的に結合するこ
とができる。
【００４５】本発明の実施例の上記の説明は、例示およ
び説明を目的とするものである。発明のすべてを網羅す
るものではなく、また本発明を記載された態様厳密に限
定することを意図しておらず、上記の説明に照らして、
多くの修正および変更が可能である。上記の実施例は、
本発明の原則および実際の応用についてもっともよく説
明するために選択、記載したものである。実施例の記載
に基づき、当業者は、様々な実施例において、また意図
する用途に合せ様々な変更を行って、本発明を最良の態
様で利用、実施することができる。本発明の範囲は先行
の請求項により規定されるものである。
【図面の簡単な説明】
【図１】 ボールグリッドアレイパッケージの図であ
る。
【図２】 ボールグリッドアレイパッケージの導電性ボ
ールランドを示す図である。
【図３】 温度サイクルの前の、導電性ボールと導電性
ボールランド領域の断面図である。
【図４】 温度サイクル後の図３に示す導電性ボールお
よび導電性ボールランド領域の断面図である。
【図５】 本発明を組込む導電性ボールランド領域の例
を示す図である。
【図６】 図５の導電性ボール領域の断面図である。
【図７】 （Ａ）は、導電ロッキング構造を用いない導
電性ボールとボールパッドとの間の平面界面を示し、
（Ｂ）から（Ｋ）は、導電ロッキング構造を有するボー
ルパッドのいくつかの非平面界面を示し、露出した表面
を実線で、導電性パッドの非露出表面を点線で示す図で
ある。
【図８】 （Ａ）から（Ｃ）は、パンチして作ったビア
を有する３層テープとビア内に配設された導電構造とを
示す断面図である。
【図９】 化学的にエッチングした導電性ボールパッド
の図である。
【図１０】 導電構造を有する複数の導電性ボールラン
ド領域を含む集積回路パッケージの斜視図である。
【図１１】 ダイと誘電体層との間に配設された遷移媒
体を有する集積回路パッケージの図である。
【図１２】 長円形の導電性ボールパッドを有する集積
回路パッケージの平面図であり、パッドの主軸がパッケ
ージの中心に向いて配向される図である。
【図１３】 （Ａ）から（Ｃ）は、本発明の方法の一例
を示す図である。
【図１４】 （Ａ）から（Ｆ）は、本発明の方法の他の
例を示す図である。
【図１５】 （Ａ）から（Ｃ）は、本発明の方法のさら
に他の例を示す図である。
【符号の説明】
１１ ＰＧＡパッケージ、１２ ダイ、１３ 接着剤、
１６ 導電層、１７ ボンド配線、２２ 導電性ボー
ル、３０ 集積回路パッケージ、３２誘電体層、４４
導電性ボール。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の表面と、第２の表面と、ビアと、
    第１の表面と第２の表面との間に第１の厚さを含む誘電
    体層と、 第１の部分と第２の部分とを含む導電性ボールパッドと
    を含む基板であって、 導電性ボールパッドは、ビアを介して導電性ボールに対
    して電気的結合を可能にするよう位置決めされ、導電性
    ボールパッドの第２の部分が、導電性ボールのための非
    平面界面を規定し、かつ第２の部分が第１の表面の平面
    の方向にビアを介して第２の厚さ分延びる、基板。
  2. 【請求項２】 ビアが、第３の表面を含み、第３の表面
    が第２の表面の平面から第１の表面に対してある角度を
    なして延び、かつ導電性ボールパッドの第２の部分が第
    ３の表面に接触する、請求項１に記載の基板。
  3. 【請求項３】 導電性ボールをさらに含み、導電性パッ
    ドの第２の部分が、導電性ボールを介して平面に沿って
    ひび割れが広がらないようにする、請求項１に記載の基
    板。
  4. 【請求項４】 導電性ボールパッドの第１および第２の
    部分が、異なる材料である、請求項１に記載の基板。
  5. 【請求項５】 第２の部分が第１の表面に対して面一で
    ない表面を含む、請求項１に記載の基板。
  6. 【請求項６】 導電性ボールパッドの第１の部分および
    第２の部分が、金、ニッケルまたは銀を含む層で被覆さ
    れる、請求項１に記載の基板。
  7. 【請求項７】 誘電体層が、ポリイミド、ポリエステ
    ル、シリコン、ＢＴ、ＦＲ−４、ガラスまたはセラミッ
    クである、請求項１に記載の基板。
  8. 【請求項８】 導電性ボールパッドの第２の部分の形状
    が、不連続、半球状、波形、曲線状、ドーム状、円形、
    段差状、傾斜しまたは円筒状である、請求項１に記載の
    基板。
  9. 【請求項９】 第１の部分が平面である、請求項１に記
    載の基板。
  10. 【請求項１０】 第１の表面、第２の表面および第１の
    表面と第２の表面の間に延びるビアを含む誘電体層と、 誘電体層の第２の表面に結合された導電性パッドを含
    み、誘電体層内のビアが、導電性リードと導電性パッド
    との間に電気的結合ができるよう位置決めされ、導電性
    パッドの表面が第１の表面積を規定し、さらに、 導電性パッドの少なくとも一部の上方に配設され、ビア
    内に延びる導電構造を含む、半導体パッケージであっ
    て、導電構造の露出した表面および導電性パッドの露出
    した表面が、導電性リードを係合する非平面の界面を規
    定し、同非平面の界面が、第１の表面積より広い表面積
    を有する、半導体パッケージ。
  11. 【請求項１１】 ビアを有する誘電体層を設けるステッ
    プと、 誘電体層中のビアを介して導電層の一部を露出するステ
    ップと、 導電層に導電材料を付加して、ビアを介して露出される
    非平面のをつくるステップとを含む、方法。
  12. 【請求項１２】 非平面の界面が不連続である、請求項
    １１に記載の方法。
  13. 【請求項１３】 非平面の界面がビアを介して露出され
    る導電層より大きな表面積を有する、請求項１１に記載
    の方法。
  14. 【請求項１４】 付加するステップが、導電層上に直接
    銅をメッキすることにより行われる、請求項１１に記載
    の方法。
  15. 【請求項１５】 付加するステップが、マスクとフォト
    レジストとで行われる、請求項１１に記載の方法。
  16. 【請求項１６】 非平面の界面の一部をエッチングして
    除去する、請求項１１に記載の方法。
JP2000060658A 1999-03-05 2000-03-06 パッケージ基板、半導体パッケージおよび製造方法 Withdrawn JP2000269381A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12311699P 1999-03-05 1999-03-05
US12623499P 1999-03-24 1999-03-24
US60/126234 1999-03-24
US60/123116 1999-03-24

Publications (1)

Publication Number Publication Date
JP2000269381A true JP2000269381A (ja) 2000-09-29

Family

ID=26821259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060658A Withdrawn JP2000269381A (ja) 1999-03-05 2000-03-06 パッケージ基板、半導体パッケージおよび製造方法

Country Status (3)

Country Link
US (2) US6462414B1 (ja)
EP (1) EP1035579A3 (ja)
JP (1) JP2000269381A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6577004B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
KR100708057B1 (ko) * 2000-12-26 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 볼랜드 구조 및 그 제조 방법
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
EP1365450A1 (en) * 2002-05-24 2003-11-26 Ultratera Corporation An improved wire-bonded chip on board package
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
US7423340B2 (en) * 2003-01-21 2008-09-09 Siliconware Precision Industries Co., Ltd. Semiconductor package free of substrate and fabrication method thereof
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
WO2006053277A2 (en) * 2004-11-12 2006-05-18 Chippac, Inc. Wire bond interconnection
US8519517B2 (en) 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
US7705385B2 (en) * 2005-09-12 2010-04-27 International Business Machines Corporation Selective deposition of germanium spacers on nitride
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US7691682B2 (en) * 2007-06-26 2010-04-06 Micron Technology, Inc. Build-up-package for integrated circuit devices, and methods of making same
US7701049B2 (en) * 2007-08-03 2010-04-20 Stats Chippac Ltd. Integrated circuit packaging system for fine pitch substrates
US7867817B2 (en) * 2008-01-31 2011-01-11 Qimonda Ag Method for manufacturing a wafer level package
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US8198699B1 (en) 2010-04-19 2012-06-12 Altera Corporation Integrated circuit package with non-solder mask defined like pads
US8304867B2 (en) * 2010-11-01 2012-11-06 Texas Instruments Incorporated Crack arrest vias for IC devices
TWI600798B (zh) * 2011-09-19 2017-10-01 西瑪奈米技術以色列有限公司 用於透明導電塗層之準備程序
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US9953907B2 (en) 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
DE102014116956A1 (de) * 2014-11-19 2016-05-19 Infineon Technologies Ag Verfahren zum Bilden eines Bondpads und Bondpad
EP3635778A4 (en) * 2017-05-25 2021-03-10 Orpyx Medical Technologies Inc. FLEXIBLE SWITCH HOUSING
US10068851B1 (en) * 2017-05-30 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN112956283A (zh) 2018-08-22 2021-06-11 液态电线公司 具有可变形导体的结构
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462349A (en) * 1966-09-19 1969-08-19 Hughes Aircraft Co Method of forming metal contacts on electrical components
US3541222A (en) 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
JPS5666057A (en) * 1979-11-02 1981-06-04 Hitachi Ltd Formation of electrode of semiconductor element
US4652336A (en) * 1984-09-20 1987-03-24 Siemens Aktiengesellschaft Method of producing copper platforms for integrated circuits
EP0263222B1 (en) 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
JPS6441356A (en) 1987-08-06 1989-02-13 Nec Corp Data input system in telephone set with data storage function
JPH01120040A (ja) * 1987-11-02 1989-05-12 Seiko Epson Corp 半導体装置
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
EP0540519B1 (en) * 1990-06-22 1996-03-20 International Business Machines Corporation Method for making a thermal compression bond
US5059553A (en) * 1991-01-14 1991-10-22 Ibm Corporation Metal bump for a thermal compression bond and method for making same
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
DE69233088T2 (de) 1991-02-25 2003-12-24 Canon K.K., Tokio/Tokyo Elektrisches Verbindungsteil und sein Herstellungsverfahren
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5261593A (en) 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
JP3246959B2 (ja) * 1992-09-25 2002-01-15 日本メクトロン株式会社 バンプを備えた回路基板及びその製造法
US5401913A (en) 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5491303A (en) 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
US5385868A (en) 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
JP3238011B2 (ja) * 1994-07-27 2001-12-10 株式会社東芝 半導体装置
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH08148603A (ja) 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3015712B2 (ja) 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
DE19702014A1 (de) 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
JP2001351946A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
EP1035579A3 (en) 2001-03-07
EP1035579A2 (en) 2000-09-13
US20020194731A1 (en) 2002-12-26
US6462414B1 (en) 2002-10-08
US6929978B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP2000269381A (ja) パッケージ基板、半導体パッケージおよび製造方法
US5616958A (en) Electronic package
US5939783A (en) Electronic package
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
AU713920B2 (en) High-density mounting method and structure for electronic circuit board
EP0907204A2 (en) Chip size package semiconductor device and method of forming the same
US20040256704A1 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JPS5839048A (ja) フレキシブル領域接着テ−プ
JP2005051240A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
TWI383717B (zh) 印刷電路板製造方法及由此製造之印刷電路板
US6448647B1 (en) BGA package substrate
EP1827067B1 (en) Method of forming a circuit substrate
KR100240916B1 (ko) 회로 기판 및 그 형성 방법
US7365434B2 (en) Semiconductor device and manufacturing method for the same
JP2000114412A (ja) 回路基板の製造方法
JPH06177315A (ja) 多層リードフレーム
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
KR100336769B1 (ko) 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
CN1072393C (zh) 球阵式集成电路封装方法
TWI249214B (en) Assembly process
CN104733416A (zh) 封装件基板以及用于制造封装件基板的方法
JP2001237347A (ja) ベアチップ実装基板およびそれを用いた実装方法
JP2000091496A (ja) 半導体装置及びその製造方法
TWI307948B (en) Semiconductor package substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605