JP2000269759A - 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 - Google Patents
自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体Info
- Publication number
- JP2000269759A JP2000269759A JP11073977A JP7397799A JP2000269759A JP 2000269759 A JP2000269759 A JP 2000269759A JP 11073977 A JP11073977 A JP 11073977A JP 7397799 A JP7397799 A JP 7397799A JP 2000269759 A JP2000269759 A JP 2000269759A
- Authority
- JP
- Japan
- Prior art keywords
- automatic gain
- gain control
- control signal
- control
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 自動利得制御ループの追従性を最適化して良
好な受信動作を保証した自動利得制御回路およびその回
路を備えた受信装置、受信装置における自動利得制御方
法、並びに、記録媒体を提供することを目的とする。 【解決手段】 受信装置の動作経過時間に応じて制御信
号ＧＣの生成タイミングまたは生成周期を決定すること
とし、電源をＯＦＦ状態からＯＮ状態に遷移させた（電
源投入した）時または間欠受信時の未動作状態から定常
動作状態までの立ち上がりの一定期間について、制御信
号ＧＣの生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早め、さらに、一定時間後には定常動作状態
の生成周期に切り替える。
好な受信動作を保証した自動利得制御回路およびその回
路を備えた受信装置、受信装置における自動利得制御方
法、並びに、記録媒体を提供することを目的とする。 【解決手段】 受信装置の動作経過時間に応じて制御信
号ＧＣの生成タイミングまたは生成周期を決定すること
とし、電源をＯＦＦ状態からＯＮ状態に遷移させた（電
源投入した）時または間欠受信時の未動作状態から定常
動作状態までの立ち上がりの一定期間について、制御信
号ＧＣの生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早め、さらに、一定時間後には定常動作状態
の生成周期に切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、自動利得制御ルー
プの追従性を最適化して良好な受信動作を保証した自動
利得制御回路およびその回路を備えた受信装置、受信装
置における自動利得制御方法、並びに、該自動利得制御
方法を実行させるためのプログラムを記録した記録媒体
に関する。
プの追従性を最適化して良好な受信動作を保証した自動
利得制御回路およびその回路を備えた受信装置、受信装
置における自動利得制御方法、並びに、該自動利得制御
方法を実行させるためのプログラムを記録した記録媒体
に関する。
【０００２】
【従来の技術】従来の受信装置における自動利得制御回
路としては、例えば図１３に示すようなものが知られて
いる。同図において、従来の自動利得制御回路は、可変
利得増幅器１１、復調部１２、Ａ／Ｄコンバータ１３、
レベル検波器１４、平均化部２１、収束値差分算出用加
算器２２、ループ利得制御用乗算器２３、積分回路部加
算器２４、積分回路部ラッチ回路２５、演算部２６およ
びＤ／Ａコンバータ２７を備えて構成されている。
路としては、例えば図１３に示すようなものが知られて
いる。同図において、従来の自動利得制御回路は、可変
利得増幅器１１、復調部１２、Ａ／Ｄコンバータ１３、
レベル検波器１４、平均化部２１、収束値差分算出用加
算器２２、ループ利得制御用乗算器２３、積分回路部加
算器２４、積分回路部ラッチ回路２５、演算部２６およ
びＤ／Ａコンバータ２７を備えて構成されている。
【０００３】本従来例の自動利得制御回路では、受信信
号Ｒｉが入力されると、受信信号Ｒｉは可変利得増幅器
１１にて増幅され、復調部１２で復調された後、Ａ／Ｄ
コンバータ１３によってデジタル値に変換されて復調出
力Ｒｄとされる。復調出力Ｒｄの一部は、レベル検波器
１４によってレベル検波され自動利得制御ループに取り
込まれる。
号Ｒｉが入力されると、受信信号Ｒｉは可変利得増幅器
１１にて増幅され、復調部１２で復調された後、Ａ／Ｄ
コンバータ１３によってデジタル値に変換されて復調出
力Ｒｄとされる。復調出力Ｒｄの一部は、レベル検波器
１４によってレベル検波され自動利得制御ループに取り
込まれる。
【０００４】レベル検波されたデータは、平均化部２１
によって一定時間平均化され、次にＡ／Ｄコンバータ１
３入力について収束するように、収束値差分算出用加算
器２２において一定の目標レベルＡに対する差分を取
り、さらにループ利得制御用乗算器２３において当該自
動利得制御回路におけるループ利得制御値Ｂが乗算され
る。乗算器２３の出力は直前までのデータとの変化分と
して、加算器２４とラッチ回路２５により構成されてい
る積分回路部に入力され、ラッチタイミング制御値Ｄの
タイミングでラッチ回路２５に積分データがラッチされ
ることになる。該積分回路部の積分データは、演算部２
６によって可変利得増幅器１１の制御電圧相当のデータ
に変換され、Ｄ／Ａコンバータ２７によってアナログ電
圧に変換された後に、可変利得増幅器１１への制御電圧
として帰還されることとなる。
によって一定時間平均化され、次にＡ／Ｄコンバータ１
３入力について収束するように、収束値差分算出用加算
器２２において一定の目標レベルＡに対する差分を取
り、さらにループ利得制御用乗算器２３において当該自
動利得制御回路におけるループ利得制御値Ｂが乗算され
る。乗算器２３の出力は直前までのデータとの変化分と
して、加算器２４とラッチ回路２５により構成されてい
る積分回路部に入力され、ラッチタイミング制御値Ｄの
タイミングでラッチ回路２５に積分データがラッチされ
ることになる。該積分回路部の積分データは、演算部２
６によって可変利得増幅器１１の制御電圧相当のデータ
に変換され、Ｄ／Ａコンバータ２７によってアナログ電
圧に変換された後に、可変利得増幅器１１への制御電圧
として帰還されることとなる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の自動利得制御回路にあっては、可変利得増幅器１１
に帰還される制御信号の生成または更新の周期は固定で
あり、当該自動利得制御回路の電源の立ち上げ動作時
や、当該自動利得制御回路を備えた受信装置が間欠受信
動作を行う場合や、フェージング環境内での受信時にお
ける場合などの受信信号Ｒｉのレベル変動が大きいとき
に、自動利得制御ループの制御信号の生成または更新の
周期が比較的大きい値で固定設定されている場合には、
自動利得制御ループの追従性が悪くなり、逆に、自動利
得制御ループの制御信号の生成または更新の周期が比較
的小さい値で固定設定されている場合は、自動利得制御
ループの追従性が早すぎて不安定な状態になり、発振な
どを起こすといった悪影響を及ぼす可能性があった。
来の自動利得制御回路にあっては、可変利得増幅器１１
に帰還される制御信号の生成または更新の周期は固定で
あり、当該自動利得制御回路の電源の立ち上げ動作時
や、当該自動利得制御回路を備えた受信装置が間欠受信
動作を行う場合や、フェージング環境内での受信時にお
ける場合などの受信信号Ｒｉのレベル変動が大きいとき
に、自動利得制御ループの制御信号の生成または更新の
周期が比較的大きい値で固定設定されている場合には、
自動利得制御ループの追従性が悪くなり、逆に、自動利
得制御ループの制御信号の生成または更新の周期が比較
的小さい値で固定設定されている場合は、自動利得制御
ループの追従性が早すぎて不安定な状態になり、発振な
どを起こすといった悪影響を及ぼす可能性があった。
【０００６】本発明は、上記従来の事情に鑑みてなされ
たものであって、電源立ち上げ動作時や、受信装置の間
欠受信動作時や、フェージング環境内での受信時等の受
信信号レベルの変動幅が大きいことが予想される場合に
おいても、また、電界の状態が安定して受信信号レベル
の変動幅が小さい場合においても、自動利得制御ループ
の制御信号の生成タイミングまたは生成周期を最適化す
ることにより、自動利得制御ループの追従性を最適化し
て良好な受信動作を保証し得る自動利得制御回路および
その回路を備えた受信装置、受信装置における自動利得
制御方法、並びに、記録媒体を提供することを目的とし
ている。
たものであって、電源立ち上げ動作時や、受信装置の間
欠受信動作時や、フェージング環境内での受信時等の受
信信号レベルの変動幅が大きいことが予想される場合に
おいても、また、電界の状態が安定して受信信号レベル
の変動幅が小さい場合においても、自動利得制御ループ
の制御信号の生成タイミングまたは生成周期を最適化す
ることにより、自動利得制御ループの追従性を最適化し
て良好な受信動作を保証し得る自動利得制御回路および
その回路を備えた受信装置、受信装置における自動利得
制御方法、並びに、記録媒体を提供することを目的とし
ている。
【０００７】また、本発明の他の目的は、自動利得制御
ループにＤＳＰ（デジタルシグナルプロセッサ）を使用
し、ソフトウェアプログラムによって受信系統の自動利
得制御を行う場合においても、自動利得制御ループの追
従性を最適化して良好な受信動作を保証し得る受信装置
における自動利得制御方法および記録媒体を提供するこ
とにある。
ループにＤＳＰ（デジタルシグナルプロセッサ）を使用
し、ソフトウェアプログラムによって受信系統の自動利
得制御を行う場合においても、自動利得制御ループの追
従性を最適化して良好な受信動作を保証し得る受信装置
における自動利得制御方法および記録媒体を提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係る自動利得制御回路は、受信
信号の振幅を制御信号に基づいて制御する可変利得増幅
器を備えた自動利得制御回路において、前記受信信号に
ついてレベル検波を行い、帰還信号を生成して前記可変
利得増幅器の制御信号とする制御信号生成手段と、前記
制御信号の生成タイミングまたは前記制御信号の生成周
期を所定の物理量に応じて決定し、前記制御信号生成手
段を制御する制御手段とを具備するものである。
に、本発明の請求項１に係る自動利得制御回路は、受信
信号の振幅を制御信号に基づいて制御する可変利得増幅
器を備えた自動利得制御回路において、前記受信信号に
ついてレベル検波を行い、帰還信号を生成して前記可変
利得増幅器の制御信号とする制御信号生成手段と、前記
制御信号の生成タイミングまたは前記制御信号の生成周
期を所定の物理量に応じて決定し、前記制御信号生成手
段を制御する制御手段とを具備するものである。
【０００９】また、請求項２に係る自動利得制御回路
は、請求項１に記載の自動利得制御回路において、前記
制御手段は、前記所定の物理量をアドレス情報とし、該
アドレス情報に対応して前記制御信号の生成タイミング
または前記制御信号の生成周期の情報を保持した参照テ
ーブルを具備するものである。
は、請求項１に記載の自動利得制御回路において、前記
制御手段は、前記所定の物理量をアドレス情報とし、該
アドレス情報に対応して前記制御信号の生成タイミング
または前記制御信号の生成周期の情報を保持した参照テ
ーブルを具備するものである。
【００１０】また、請求項３に係る自動利得制御回路
は、請求項１または３に記載の自動利得制御回路におい
て、前記制御手段は、前記所定の物理量を当該自動利得
制御回路の動作経過時間として、前記制御信号の生成タ
イミングまたは前記制御信号の生成周期を決定するもの
である。
は、請求項１または３に記載の自動利得制御回路におい
て、前記制御手段は、前記所定の物理量を当該自動利得
制御回路の動作経過時間として、前記制御信号の生成タ
イミングまたは前記制御信号の生成周期を決定するもの
である。
【００１１】また、請求項４に係る自動利得制御回路
は、請求項１、２または３に記載の自動利得制御回路に
おいて、前記制御手段は、電源投入したときの未動作状
態から定常動作状態までの立ち上がりの一定期間につい
て、前記制御信号の生成周期を前記定常動作状態の生成
周期よりも短く設定するものである。
は、請求項１、２または３に記載の自動利得制御回路に
おいて、前記制御手段は、電源投入したときの未動作状
態から定常動作状態までの立ち上がりの一定期間につい
て、前記制御信号の生成周期を前記定常動作状態の生成
周期よりも短く設定するものである。
【００１２】また、請求項５に係る自動利得制御回路
は、請求項１、２、３または４に記載の自動利得制御回
路において、前記制御手段は、間欠受信を行う際の未動
作状態から定常動作状態までの立ち上がりの一定期間に
ついて、前記制御信号の生成周期を前記定常動作状態の
生成周期よりも短く設定するものである。
は、請求項１、２、３または４に記載の自動利得制御回
路において、前記制御手段は、間欠受信を行う際の未動
作状態から定常動作状態までの立ち上がりの一定期間に
ついて、前記制御信号の生成周期を前記定常動作状態の
生成周期よりも短く設定するものである。
【００１３】また、請求項６に係る自動利得制御回路
は、請求項１または２に記載の自動利得制御回路におい
て、前記受信信号の検波出力の変化量を検出する検波出
力変化量検出手段を具備し、前記制御手段は、前記所定
の物理量を前記検波出力の変化量として、前記制御信号
の生成タイミングまたは前記制御信号の生成周期を決定
するものである。
は、請求項１または２に記載の自動利得制御回路におい
て、前記受信信号の検波出力の変化量を検出する検波出
力変化量検出手段を具備し、前記制御手段は、前記所定
の物理量を前記検波出力の変化量として、前記制御信号
の生成タイミングまたは前記制御信号の生成周期を決定
するものである。
【００１４】また、請求項７に係る自動利得制御回路
は、請求項１または２に記載の自動利得制御回路におい
て、前記受信信号のフェージングピッチを検出するフェ
ージングピッチ検出手段を具備し、前記制御手段は、前
記所定の物理量をフェージングピッチとして、前記制御
信号の生成タイミングまたは前記制御信号の生成周期を
決定するものである。
は、請求項１または２に記載の自動利得制御回路におい
て、前記受信信号のフェージングピッチを検出するフェ
ージングピッチ検出手段を具備し、前記制御手段は、前
記所定の物理量をフェージングピッチとして、前記制御
信号の生成タイミングまたは前記制御信号の生成周期を
決定するものである。
【００１５】また、請求項８に係る受信装置は、請求項
１、２、３、４、５、６または７に記載の自動利得制御
回路を具備するものである。
１、２、３、４、５、６または７に記載の自動利得制御
回路を具備するものである。
【００１６】また、請求項９に係る受信装置における自
動利得制御方法は、受信信号の振幅を制御信号に基づい
て制御する可変利得増幅器を備えた受信装置における自
動利得制御方法において、前記受信信号についてレベル
検波を行い、帰還信号を生成して前記可変利得増幅器の
制御信号とする制御信号生成ステップと、前記制御信号
の生成タイミングまたは前記制御信号の生成周期を所定
の物理量に応じて決定する制御ステップとを具備するも
のである。
動利得制御方法は、受信信号の振幅を制御信号に基づい
て制御する可変利得増幅器を備えた受信装置における自
動利得制御方法において、前記受信信号についてレベル
検波を行い、帰還信号を生成して前記可変利得増幅器の
制御信号とする制御信号生成ステップと、前記制御信号
の生成タイミングまたは前記制御信号の生成周期を所定
の物理量に応じて決定する制御ステップとを具備するも
のである。
【００１７】また、請求項１０に係る受信装置における
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記制御ステップは、前
記所定の物理量を当該受信装置の動作経過時間として、
前記制御信号の生成タイミングまたは前記制御信号の生
成周期を決定するものである。
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記制御ステップは、前
記所定の物理量を当該受信装置の動作経過時間として、
前記制御信号の生成タイミングまたは前記制御信号の生
成周期を決定するものである。
【００１８】また、請求項１１に係る受信装置における
自動利得制御方法は、請求項９または１０に記載の受信
装置における自動利得制御方法において、前記制御ステ
ップは、電源投入したときの未動作状態から定常動作状
態までの立ち上がりの一定期間について、前記制御信号
の生成周期を前記定常動作状態の生成周期よりも短く設
定するものである。
自動利得制御方法は、請求項９または１０に記載の受信
装置における自動利得制御方法において、前記制御ステ
ップは、電源投入したときの未動作状態から定常動作状
態までの立ち上がりの一定期間について、前記制御信号
の生成周期を前記定常動作状態の生成周期よりも短く設
定するものである。
【００１９】また、請求項１２に係る受信装置における
自動利得制御方法は、請求項９、１０または１１に記載
の受信装置における自動利得制御方法において、前記制
御ステップは、間欠受信を行う際の未動作状態から定常
動作状態までの立ち上がりの一定期間について、前記制
御信号の生成周期を前記定常動作状態の生成周期よりも
短く設定するものである。
自動利得制御方法は、請求項９、１０または１１に記載
の受信装置における自動利得制御方法において、前記制
御ステップは、間欠受信を行う際の未動作状態から定常
動作状態までの立ち上がりの一定期間について、前記制
御信号の生成周期を前記定常動作状態の生成周期よりも
短く設定するものである。
【００２０】また、請求項１３に係る受信装置における
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記受信信号の検波出力
の変化量を検出する検波出力変化量検出ステップを具備
し、前記制御ステップは、前記所定の物理量を前記検波
出力の変化量として、前記制御信号の生成タイミングま
たは前記制御信号の生成周期を決定するものである。
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記受信信号の検波出力
の変化量を検出する検波出力変化量検出ステップを具備
し、前記制御ステップは、前記所定の物理量を前記検波
出力の変化量として、前記制御信号の生成タイミングま
たは前記制御信号の生成周期を決定するものである。
【００２１】また、請求項１４に係る受信装置における
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記受信信号のフェージ
ングピッチを検出するフェージングピッチ検出ステップ
を具備し、前記制御ステップは、前記所定の物理量をフ
ェージングピッチとして、前記制御信号の生成タイミン
グまたは前記制御信号の生成周期を決定するものであ
る。
自動利得制御方法は、請求項９に記載の受信装置におけ
る自動利得制御方法において、前記受信信号のフェージ
ングピッチを検出するフェージングピッチ検出ステップ
を具備し、前記制御ステップは、前記所定の物理量をフ
ェージングピッチとして、前記制御信号の生成タイミン
グまたは前記制御信号の生成周期を決定するものであ
る。
【００２２】さらに、請求項１５に係るコンピュータに
より読み取り可能な記録媒体は、請求項９、１０、１
１、１２、１３または１４に記載の受信装置における自
動利得制御方法をコンピュータに実行させるためのプロ
グラムとして記録したものである。
より読み取り可能な記録媒体は、請求項９、１０、１
１、１２、１３または１４に記載の受信装置における自
動利得制御方法をコンピュータに実行させるためのプロ
グラムとして記録したものである。
【００２３】本発明の請求項１、２に係る自動利得制御
回路、請求項８に係る受信装置、請求項９に係る受信装
置における自動利得制御方法、並びに、請求項１５に係
る記録媒体では、制御信号生成手段（制御信号生成ステ
ップ）により、受信信号についてレベル検波を行い、帰
還信号を生成して可変利得増幅器の制御信号とする際
に、制御手段（制御ステップ）により、制御信号の生成
タイミングまたは生成周期を所定の物理量に応じて決定
するようにしている。
回路、請求項８に係る受信装置、請求項９に係る受信装
置における自動利得制御方法、並びに、請求項１５に係
る記録媒体では、制御信号生成手段（制御信号生成ステ
ップ）により、受信信号についてレベル検波を行い、帰
還信号を生成して可変利得増幅器の制御信号とする際
に、制御手段（制御ステップ）により、制御信号の生成
タイミングまたは生成周期を所定の物理量に応じて決定
するようにしている。
【００２４】これにより、受信信号レベルの変動幅が大
きいことが予想される場合や、電界の状態が安定して受
信信号レベルの変動幅が小さい場合などの様々な状況に
おいても、自動利得制御ループの制御信号の生成タイミ
ングまたは生成周期を様々な状況に応じた物理量の設定
によって決定することにができるので、様々な状況に応
じて自動利得制御ループの追従性を最適化して良好な受
信特性を得ることができる。
きいことが予想される場合や、電界の状態が安定して受
信信号レベルの変動幅が小さい場合などの様々な状況に
おいても、自動利得制御ループの制御信号の生成タイミ
ングまたは生成周期を様々な状況に応じた物理量の設定
によって決定することにができるので、様々な状況に応
じて自動利得制御ループの追従性を最適化して良好な受
信特性を得ることができる。
【００２５】また特に、請求項２に係る自動利得制御回
路では、制御手段の参照テーブルに、所定の物理量をア
ドレス情報とし、該アドレス情報に対応して制御信号の
生成タイミングまたは生成周期の情報を保持し、該参照
テーブルを参照して可変利得増幅器の制御信号の生成タ
イミングまたは生成周期を所定の物理量に応じて決定す
る。
路では、制御手段の参照テーブルに、所定の物理量をア
ドレス情報とし、該アドレス情報に対応して制御信号の
生成タイミングまたは生成周期の情報を保持し、該参照
テーブルを参照して可変利得増幅器の制御信号の生成タ
イミングまたは生成周期を所定の物理量に応じて決定す
る。
【００２６】これにより、自動利得制御ループの制御信
号の生成タイミングまたは生成周期の最適化を、電源立
ち上げ動作時や、受信装置の間欠受信動作時や、フェー
ジング環境内での受信時等の受信信号レベルの変動幅が
大きいことが予想される場合、或いは電界の状態が安定
して受信信号レベルの変動幅が小さい場合など、様々な
状況に応じて参照テーブルを参照することによって所定
の物理量をきめ細かく設定することができるので、様々
な状況に応じて自動利得制御ループの追従性を最適化し
て良好な受信特性を得ることができ、また、制御信号の
生成タイミングまたは生成周期の生成方法やテーブル内
のデータ自体の変更も、参照テーブルの交換によって簡
単に行うことができる。
号の生成タイミングまたは生成周期の最適化を、電源立
ち上げ動作時や、受信装置の間欠受信動作時や、フェー
ジング環境内での受信時等の受信信号レベルの変動幅が
大きいことが予想される場合、或いは電界の状態が安定
して受信信号レベルの変動幅が小さい場合など、様々な
状況に応じて参照テーブルを参照することによって所定
の物理量をきめ細かく設定することができるので、様々
な状況に応じて自動利得制御ループの追従性を最適化し
て良好な受信特性を得ることができ、また、制御信号の
生成タイミングまたは生成周期の生成方法やテーブル内
のデータ自体の変更も、参照テーブルの交換によって簡
単に行うことができる。
【００２７】また、本発明の請求項３、４、５に係る自
動利得制御回路、請求項８に係る受信装置、請求項１
０、１１、１２に係る受信装置における自動利得制御方
法、並びに、請求項１５に係る記録媒体では、制御手段
（制御ステップ）において、所定の物理量を自動利得制
御回路または該自動利得制御回路を備えて構成する受信
装置の動作経過時間として、制御信号の生成タイミング
または生成周期を決定する。
動利得制御回路、請求項８に係る受信装置、請求項１
０、１１、１２に係る受信装置における自動利得制御方
法、並びに、請求項１５に係る記録媒体では、制御手段
（制御ステップ）において、所定の物理量を自動利得制
御回路または該自動利得制御回路を備えて構成する受信
装置の動作経過時間として、制御信号の生成タイミング
または生成周期を決定する。
【００２８】また特に、請求項４に係る自動利得制御回
路および請求項１１に係る受信装置における自動利得制
御方法では、制御手段（制御ステップ）において、電源
投入したときの未動作状態から定常動作状態までの立ち
上がりの一定期間について、制御信号の生成周期を定常
動作状態の生成周期よりも短く設定する。
路および請求項１１に係る受信装置における自動利得制
御方法では、制御手段（制御ステップ）において、電源
投入したときの未動作状態から定常動作状態までの立ち
上がりの一定期間について、制御信号の生成周期を定常
動作状態の生成周期よりも短く設定する。
【００２９】このように、自動利得制御回路または該自
動利得制御回路を備えて構成する受信装置の動作経過時
間に応じて制御信号の生成タイミングまたは生成周期を
決定することとし、電源投入したときの未動作状態から
定常動作状態までの立ち上がりの一定期間について、制
御信号の生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早めているので、電源立ち上げ動作時の受信
信号レベルの変動幅が大きいことが予想される場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
動利得制御回路を備えて構成する受信装置の動作経過時
間に応じて制御信号の生成タイミングまたは生成周期を
決定することとし、電源投入したときの未動作状態から
定常動作状態までの立ち上がりの一定期間について、制
御信号の生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早めているので、電源立ち上げ動作時の受信
信号レベルの変動幅が大きいことが予想される場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
【００３０】また特に、請求項５に係る自動利得制御回
路および請求項１２に係る受信装置における自動利得制
御方法では、制御手段（制御ステップ）において、間欠
受信を行う際の未動作状態から定常動作状態までの立ち
上がりの一定期間について、制御信号の生成周期を前記
定常動作状態の生成周期よりも短く設定する。
路および請求項１２に係る受信装置における自動利得制
御方法では、制御手段（制御ステップ）において、間欠
受信を行う際の未動作状態から定常動作状態までの立ち
上がりの一定期間について、制御信号の生成周期を前記
定常動作状態の生成周期よりも短く設定する。
【００３１】このように、自動利得制御回路または該自
動利得制御回路を備えて構成する受信装置の動作経過時
間に応じて制御信号の生成タイミングまたは生成周期を
決定することとし、間欠受信を行う際の未動作状態から
定常動作状態までの立ち上がりの一定期間について、制
御信号の生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早めているので、受信装置の間欠受信動作時
の受信信号レベルの変動幅が大きいことが予想される場
合においても、自動利得制御ループの制御信号の生成タ
イミングまたは生成周期を最適化することができ、自動
利得制御ループの追従性を最適化して良好な受信特性を
得ることができる。
動利得制御回路を備えて構成する受信装置の動作経過時
間に応じて制御信号の生成タイミングまたは生成周期を
決定することとし、間欠受信を行う際の未動作状態から
定常動作状態までの立ち上がりの一定期間について、制
御信号の生成周期を定常動作状態の生成周期よりも短く
設定して、自動利得制御ループの応答特性を定常動作状
態時よりも早めているので、受信装置の間欠受信動作時
の受信信号レベルの変動幅が大きいことが予想される場
合においても、自動利得制御ループの制御信号の生成タ
イミングまたは生成周期を最適化することができ、自動
利得制御ループの追従性を最適化して良好な受信特性を
得ることができる。
【００３２】また、本発明の請求項６に係る自動利得制
御回路、請求項８に係る受信装置、請求項１３に係る受
信装置における自動利得制御方法、並びに、請求項１５
に係る記録媒体では、制御手段（制御ステップ）におい
て、所定の物理量を検波出力変化量検出手段（検波出力
変化量検出ステップ）によって検出された受信信号の検
波出力の変化量として、制御信号の生成タイミングまた
は生成周期を決定する。
御回路、請求項８に係る受信装置、請求項１３に係る受
信装置における自動利得制御方法、並びに、請求項１５
に係る記録媒体では、制御手段（制御ステップ）におい
て、所定の物理量を検波出力変化量検出手段（検波出力
変化量検出ステップ）によって検出された受信信号の検
波出力の変化量として、制御信号の生成タイミングまた
は生成周期を決定する。
【００３３】このように、検出した受信信号の検波出力
の変化量に応じて制御信号の生成タイミングまたは生成
周期を決定するので、受信信号レベルの変動幅が大きい
ことが予想される場合、或いは電界の状態が安定して受
信信号レベルの変動幅が小さい場合など、様々な状況に
応じて、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期をきめ細かく最適化することができ、
自動利得制御ループの追従性を最適化して良好な受信特
性を得ることができる。
の変化量に応じて制御信号の生成タイミングまたは生成
周期を決定するので、受信信号レベルの変動幅が大きい
ことが予想される場合、或いは電界の状態が安定して受
信信号レベルの変動幅が小さい場合など、様々な状況に
応じて、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期をきめ細かく最適化することができ、
自動利得制御ループの追従性を最適化して良好な受信特
性を得ることができる。
【００３４】さらに、本発明の請求項７に係る自動利得
制御回路、請求項８に係る受信装置、請求項１４に係る
受信装置における自動利得制御方法、並びに、請求項１
５に係る記録媒体では、制御手段（制御ステップ）にお
いて、所定の物理量をフェージングピッチ検出手段（フ
ェージングピッチ検出ステップ）によって検出された受
信信号のフェージングピッチとして、制御信号の生成タ
イミングまたは生成周期を決定する。
制御回路、請求項８に係る受信装置、請求項１４に係る
受信装置における自動利得制御方法、並びに、請求項１
５に係る記録媒体では、制御手段（制御ステップ）にお
いて、所定の物理量をフェージングピッチ検出手段（フ
ェージングピッチ検出ステップ）によって検出された受
信信号のフェージングピッチとして、制御信号の生成タ
イミングまたは生成周期を決定する。
【００３５】このように、検出した受信信号のフェージ
ングピッチに応じて制御信号の生成タイミングまたは生
成周期を決定するので、フェージング環境内での受信時
等の受信信号レベルの変動幅が大きいことが予想される
場合においても、自動利得制御ループの制御信号の生成
タイミングまたは生成周期を最適化することができ、自
動利得制御ループの追従性を最適化して良好な受信特性
を得ることができる。
ングピッチに応じて制御信号の生成タイミングまたは生
成周期を決定するので、フェージング環境内での受信時
等の受信信号レベルの変動幅が大きいことが予想される
場合においても、自動利得制御ループの制御信号の生成
タイミングまたは生成周期を最適化することができ、自
動利得制御ループの追従性を最適化して良好な受信特性
を得ることができる。
【００３６】なお、定常動作状態の時に、請求項６また
は７に係る自動利得制御回路、並びに、請求項１３また
は１４に係る受信装置における自動利得制御方法を、単
独或いは複合的に適用するなどして、請求項３、４、５
に係る自動利得制御回路、並びに、請求項１０、１１、
１２に係る受信装置における自動利得制御方法とこれら
を組み合わせて制御信号の生成タイミングまたは生成周
期を決定することも可能である。
は７に係る自動利得制御回路、並びに、請求項１３また
は１４に係る受信装置における自動利得制御方法を、単
独或いは複合的に適用するなどして、請求項３、４、５
に係る自動利得制御回路、並びに、請求項１０、１１、
１２に係る受信装置における自動利得制御方法とこれら
を組み合わせて制御信号の生成タイミングまたは生成周
期を決定することも可能である。
【００３７】
【発明の実施の形態】以下、本発明の自動利得制御回路
およびその回路を備えた受信装置、受信装置における自
動利得制御方法、並びに、記録媒体の実施の形態につい
て、〔第１の実施形態〕から〔第５の実施形態〕まで
を、順に図面を参照して詳細に説明する。なお、それぞ
れの実施形態の説明では、本発明に係る自動利得制御回
路およびその回路を備えた受信装置、並びに、受信装置
における自動利得制御方法について詳述するが、本発明
に係る記録媒体については、自動利得制御方法を実行さ
せるためのプログラムを記録した記録媒体であることか
ら、その説明は以下の自動利得制御方法の説明に含まれ
るものである。
およびその回路を備えた受信装置、受信装置における自
動利得制御方法、並びに、記録媒体の実施の形態につい
て、〔第１の実施形態〕から〔第５の実施形態〕まで
を、順に図面を参照して詳細に説明する。なお、それぞ
れの実施形態の説明では、本発明に係る自動利得制御回
路およびその回路を備えた受信装置、並びに、受信装置
における自動利得制御方法について詳述するが、本発明
に係る記録媒体については、自動利得制御方法を実行さ
せるためのプログラムを記録した記録媒体であることか
ら、その説明は以下の自動利得制御方法の説明に含まれ
るものである。
【００３８】〔第１の実施形態〕図１は本発明の第１の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図１３（従来例）と重複する部分
には同一の符号を附する。
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図１３（従来例）と重複する部分
には同一の符号を附する。
【００３９】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１および制御部２
５を備えて構成されている。
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１および制御部２
５を備えて構成されている。
【００４０】ここで、可変利得増幅器１１、復調部１２
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２５は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２５は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。
【００４１】先ず、受信系統では、可変利得増幅器１１
は、自動利得制御ループにより生成された制御信号ＧＣ
の電位に応じて利得を変化させることが可能である。ま
た復調部１２は、それぞれ増幅された受信信号（Ｒｉ）
を復調し、Ａ／Ｄコンバータ１３は、それぞれ復調後の
信号をデジタル信号に変換して復調信号Ｒｄを出力す
る。
は、自動利得制御ループにより生成された制御信号ＧＣ
の電位に応じて利得を変化させることが可能である。ま
た復調部１２は、それぞれ増幅された受信信号（Ｒｉ）
を復調し、Ａ／Ｄコンバータ１３は、それぞれ復調後の
信号をデジタル信号に変換して復調信号Ｒｄを出力す
る。
【００４２】また、自動利得制御ループでは、先ず、レ
ベル検波器１４により復調信号Ｒｄの信号レベルを検出
する。次に、平均化部１５では検出された信号レベルを
一定時間だけ平均化する。収束値差分算出用加算器１６
では、平均化部１５の出力データとＡ／Ｄコンバータ１
３の入力の収束レベル目標値Ａとの差分演算を行う。ま
たループ利得制御用乗算器１７では、ループ利得制御値
Ｂを乗算して自動利得制御ループにおけるループ利得を
制御する。積分回路部の加算器１９およびラッチ回路１
９では、制御部２５からのラッチタイミング制御値Ｃ１
によるタイミングで加算結果をラッチしてデータの積分
を行う。
ベル検波器１４により復調信号Ｒｄの信号レベルを検出
する。次に、平均化部１５では検出された信号レベルを
一定時間だけ平均化する。収束値差分算出用加算器１６
では、平均化部１５の出力データとＡ／Ｄコンバータ１
３の入力の収束レベル目標値Ａとの差分演算を行う。ま
たループ利得制御用乗算器１７では、ループ利得制御値
Ｂを乗算して自動利得制御ループにおけるループ利得を
制御する。積分回路部の加算器１９およびラッチ回路１
９では、制御部２５からのラッチタイミング制御値Ｃ１
によるタイミングで加算結果をラッチしてデータの積分
を行う。
【００４３】さらに、演算部２０では、積分データから
可変利得増幅器１１の制御電圧データを生成する。この
制御電圧データは、さらにＤ／Ａコンバータ２１によっ
てアナログ値に変換され、自動利得制御ループにより決
定された電位を持つ制御信号ＧＣとして、受信系統の可
変利得増幅器１１に供給される。
可変利得増幅器１１の制御電圧データを生成する。この
制御電圧データは、さらにＤ／Ａコンバータ２１によっ
てアナログ値に変換され、自動利得制御ループにより決
定された電位を持つ制御信号ＧＣとして、受信系統の可
変利得増幅器１１に供給される。
【００４４】ここで、制御部２５において、制御信号Ｇ
Ｃの生成タイミングまたは生成周期を決定する手法につ
いて説明する。上述の通り、制御部２５は、積分回路部
において加算器１９の出力をラッチ回路１９でラッチす
るタイミングを制御するべく、ラッチタイミング制御信
号Ｃ１を出力しているが、ラッチ回路１９には自動利得
制御ループにおける直前のループ利得データが保持され
ており、ラッチタイミング制御信号Ｃ１のトリガで、加
算器１９によってループ利得データの変化分を加算した
結果をラッチするので、ラッチタイミング制御信号Ｃ１
が制御信号ＧＣの生成タイミングを規定し、該ラッチタ
イミング制御信号Ｃ１のトリガの周期が制御信号ＧＣの
生成周期となっている。
Ｃの生成タイミングまたは生成周期を決定する手法につ
いて説明する。上述の通り、制御部２５は、積分回路部
において加算器１９の出力をラッチ回路１９でラッチす
るタイミングを制御するべく、ラッチタイミング制御信
号Ｃ１を出力しているが、ラッチ回路１９には自動利得
制御ループにおける直前のループ利得データが保持され
ており、ラッチタイミング制御信号Ｃ１のトリガで、加
算器１９によってループ利得データの変化分を加算した
結果をラッチするので、ラッチタイミング制御信号Ｃ１
が制御信号ＧＣの生成タイミングを規定し、該ラッチタ
イミング制御信号Ｃ１のトリガの周期が制御信号ＧＣの
生成周期となっている。
【００４５】本実施形態の自動利得制御回路は、当該自
動利得制御回路または当該自動利得制御回路を備えて構
成する受信装置の動作経過時間に応じて制御信号ＧＣの
生成タイミングまたは生成周期を決定するもので、より
具体的には、受信装置の電源をＯＦＦ状態からＯＮ状態
に遷移させた（電源投入した）ときの未動作状態から定
常動作状態までの立ち上がりの一定期間について、制御
信号ＧＣの生成周期を定常動作状態の生成周期よりも短
く設定して、自動利得制御ループの応答特性を定常動作
状態時よりも早め、さらに、一定時間後には定常動作状
態の生成周期に切り替えることを特徴としている。
動利得制御回路または当該自動利得制御回路を備えて構
成する受信装置の動作経過時間に応じて制御信号ＧＣの
生成タイミングまたは生成周期を決定するもので、より
具体的には、受信装置の電源をＯＦＦ状態からＯＮ状態
に遷移させた（電源投入した）ときの未動作状態から定
常動作状態までの立ち上がりの一定期間について、制御
信号ＧＣの生成周期を定常動作状態の生成周期よりも短
く設定して、自動利得制御ループの応答特性を定常動作
状態時よりも早め、さらに、一定時間後には定常動作状
態の生成周期に切り替えることを特徴としている。
【００４６】このような特徴を持つ制御信号ＧＣの生成
周期の決定方法について図２および図３を参照して説明
する。図２は、受信装置の電源を投入したときの未動作
状態（初期状態）から定常動作状態までの立ち上がりに
おける自動利得制御ループの追従性を説明する説明図で
あり、図２（ａ）は本実施形態の自動利得制御回路の場
合を、図２（ｂ）は従来の自動利得制御回路の場合をそ
れぞれ示す。また図３は、制御部２５が行う制御信号Ｇ
Ｃの生成周期の決定方法を説明するフローチャートであ
る。
周期の決定方法について図２および図３を参照して説明
する。図２は、受信装置の電源を投入したときの未動作
状態（初期状態）から定常動作状態までの立ち上がりに
おける自動利得制御ループの追従性を説明する説明図で
あり、図２（ａ）は本実施形態の自動利得制御回路の場
合を、図２（ｂ）は従来の自動利得制御回路の場合をそ
れぞれ示す。また図３は、制御部２５が行う制御信号Ｇ
Ｃの生成周期の決定方法を説明するフローチャートであ
る。
【００４７】先ず、図２（ｂ）に示す従来の自動利得制
御回路における問題点について説明する。通常、自動利
得制御ループの制御信号ＧＣの生成周期Ｔ１［s］は、
該自動利得制御ループのレベル変動に対する追従性を考
慮した場合には低めに設定が行われるが、受信変調波の
エンベロープに追従してしまい、受信特性の劣化を起こ
したり、急激なレベル変動に対して不安定になること、
並びに、発振等を起こす弊害があることから、設定に制
限が生じる。したがって従来では、受信装置の電源をＯ
ＦＦ状態からＯＮ状態に遷移させたときの未動作状態か
ら定常動作状態までの立ち上がり時のようにレベル変動
が大きい場合であっても、自動利得制御ループの制御信
号ＧＣの生成周期を定常動作状態と同等のＴ１［s］
（例えば５［ms］）としているため、自動利得制御ルー
プの追従性が劣化する場合がある。
御回路における問題点について説明する。通常、自動利
得制御ループの制御信号ＧＣの生成周期Ｔ１［s］は、
該自動利得制御ループのレベル変動に対する追従性を考
慮した場合には低めに設定が行われるが、受信変調波の
エンベロープに追従してしまい、受信特性の劣化を起こ
したり、急激なレベル変動に対して不安定になること、
並びに、発振等を起こす弊害があることから、設定に制
限が生じる。したがって従来では、受信装置の電源をＯ
ＦＦ状態からＯＮ状態に遷移させたときの未動作状態か
ら定常動作状態までの立ち上がり時のようにレベル変動
が大きい場合であっても、自動利得制御ループの制御信
号ＧＣの生成周期を定常動作状態と同等のＴ１［s］
（例えば５［ms］）としているため、自動利得制御ルー
プの追従性が劣化する場合がある。
【００４８】これに対して、本実施形態の自動利得制御
回路では、図２（ａ）に示すように、上記従来の問題点
に対処するため、受信装置の動作立ち上がり時に、定常
動作状態の制御信号ＧＣの生成周期Ｔ１［s］（例えば
５［ms］）よりも短い制御信号ＧＣの生成周期Ｔ２
［s］（例えば１［ms］）に設定して、自動利得制御ル
ープの応答特性を定常動作状態時よりも早めて追従性が
良好となるようにし、その後、受信電界検波レベルの立
ち上がり完了を想定した経過時間Ｔ３［s］の時に、定
常動作状態の制御信号ＧＣの生成周期Ｔ１［s］に切り
替えるようにしている。
回路では、図２（ａ）に示すように、上記従来の問題点
に対処するため、受信装置の動作立ち上がり時に、定常
動作状態の制御信号ＧＣの生成周期Ｔ１［s］（例えば
５［ms］）よりも短い制御信号ＧＣの生成周期Ｔ２
［s］（例えば１［ms］）に設定して、自動利得制御ル
ープの応答特性を定常動作状態時よりも早めて追従性が
良好となるようにし、その後、受信電界検波レベルの立
ち上がり完了を想定した経過時間Ｔ３［s］の時に、定
常動作状態の制御信号ＧＣの生成周期Ｔ１［s］に切り
替えるようにしている。
【００４９】すなわち、図３に示すフローチャートにお
いて、制御部２５は、電源ＯＮから経過時間Ｔ３［s］
に至るまではステップＳ３０３で制御信号ＧＣの生成周
期を定常動作状態よりも短いＴ２［s］に設定し、電源
ＯＮから経過時間Ｔ３［s］に至った後はステップＳ３
０２で制御信号ＧＣの生成周期を定常動作状態のＴ１
［s］に設定して、設定された生成周期に基づきラッチ
タイミング制御信号Ｃ１のトリガを生成する。なお、電
源ＯＮからの時間の計時はマイクロプロセッサ内のソフ
トウェアタイマによって行われ、電源ＯＮ時に該ソフト
ウェアタイマはリセットされる。
いて、制御部２５は、電源ＯＮから経過時間Ｔ３［s］
に至るまではステップＳ３０３で制御信号ＧＣの生成周
期を定常動作状態よりも短いＴ２［s］に設定し、電源
ＯＮから経過時間Ｔ３［s］に至った後はステップＳ３
０２で制御信号ＧＣの生成周期を定常動作状態のＴ１
［s］に設定して、設定された生成周期に基づきラッチ
タイミング制御信号Ｃ１のトリガを生成する。なお、電
源ＯＮからの時間の計時はマイクロプロセッサ内のソフ
トウェアタイマによって行われ、電源ＯＮ時に該ソフト
ウェアタイマはリセットされる。
【００５０】このように受信装置の電源をＯＦＦ状態か
らＯＮ状態に遷移させたときの未動作状態から定常動作
状態までの立ち上がり時に、自動利得制御ループの制御
信号ＧＣの生成周期Ｔ２［s］を定常動作状態における
生成周期Ｔ１［s］よりも低く設定することにより、動
作立ち上がり時における自動利得制御ループの追従性お
よび自動利得制御ループの引き込みが改善される。
らＯＮ状態に遷移させたときの未動作状態から定常動作
状態までの立ち上がり時に、自動利得制御ループの制御
信号ＧＣの生成周期Ｔ２［s］を定常動作状態における
生成周期Ｔ１［s］よりも低く設定することにより、動
作立ち上がり時における自動利得制御ループの追従性お
よび自動利得制御ループの引き込みが改善される。
【００５１】次に、本実施形態の自動利得制御回路にお
ける受信系統および自動利得制御ループの動作につい
て、図１を参照して説明する。先ず、受信系統に受信信
号Ｒｉが入力されると、可変利得増幅器１１によって増
幅され、復調部１２によって復調され、さらにＡ／Ｄコ
ンバータ１３によってデジタル値に変換され、復調信号
Ｒｄとして出力される。ここで、受信系統の出力である
復調信号Ｒｄの一部をレベル検波器１４によってレベル
検波して、自動利得制御ループに取り込む。
ける受信系統および自動利得制御ループの動作につい
て、図１を参照して説明する。先ず、受信系統に受信信
号Ｒｉが入力されると、可変利得増幅器１１によって増
幅され、復調部１２によって復調され、さらにＡ／Ｄコ
ンバータ１３によってデジタル値に変換され、復調信号
Ｒｄとして出力される。ここで、受信系統の出力である
復調信号Ｒｄの一部をレベル検波器１４によってレベル
検波して、自動利得制御ループに取り込む。
【００５２】次に、自動利得制御ループにおいて、レベ
ル検波器１４によってレベル検波されたデータは、平均
化部１５によってある一定の時間だけ平均化処理され
る。例えば、０．６２５［ms］の間、区間平均した後に
ラッチを行い、以降、０．６２５［ms］の整数倍の間に
ついて移動平均を行う。次に、Ａ／Ｄコンバータ１３の
入力について収束するように、加算器１６において、一
定の目標レベル目標値Ａ（例えば０．５［Vp-p］）に対
する差分を取り、さらに乗算器１７において、ループ利
得制御値Ｂを乗算することにより自動利得制御ループに
おけるループ利得を制御する。
ル検波器１４によってレベル検波されたデータは、平均
化部１５によってある一定の時間だけ平均化処理され
る。例えば、０．６２５［ms］の間、区間平均した後に
ラッチを行い、以降、０．６２５［ms］の整数倍の間に
ついて移動平均を行う。次に、Ａ／Ｄコンバータ１３の
入力について収束するように、加算器１６において、一
定の目標レベル目標値Ａ（例えば０．５［Vp-p］）に対
する差分を取り、さらに乗算器１７において、ループ利
得制御値Ｂを乗算することにより自動利得制御ループに
おけるループ利得を制御する。
【００５３】そして乗算器１７の出力は、直前まで自動
利得制御ループから出力されていたループ利得データと
の変化分として、加算器１８とラッチ回路１９により構
成されている積分回路部に入力される。加算器１８で
は、ラッチ回路１９にラッチされている前回のループ利
得データと乗算器１７からの変化分とが加算され、ラッ
チ回路１９では、制御部２５で決定される制御信号ＧＣ
の生成周期に基づき生成されるラッチタイミング制御信
号Ｃ１のトリガによって加算結果がラッチされ、積分さ
れることとなる。
利得制御ループから出力されていたループ利得データと
の変化分として、加算器１８とラッチ回路１９により構
成されている積分回路部に入力される。加算器１８で
は、ラッチ回路１９にラッチされている前回のループ利
得データと乗算器１７からの変化分とが加算され、ラッ
チ回路１９では、制御部２５で決定される制御信号ＧＣ
の生成周期に基づき生成されるラッチタイミング制御信
号Ｃ１のトリガによって加算結果がラッチされ、積分さ
れることとなる。
【００５４】積分回路部によって積分されたデータは、
演算部２０において、可変利得増幅器１１の制御電圧相
当のデータに変換される。該演算結果は、さらにＤ／Ａ
コンバータ２１によってアナログ値に変換され、該デー
タに基づく可変利得増幅器１１の制御電圧として帰還さ
れる。
演算部２０において、可変利得増幅器１１の制御電圧相
当のデータに変換される。該演算結果は、さらにＤ／Ａ
コンバータ２１によってアナログ値に変換され、該デー
タに基づく可変利得増幅器１１の制御電圧として帰還さ
れる。
【００５５】なお、平均化部１５における区間平均およ
び移動平均のパラメータは、ＤＳＰ等の演算処理から算
出したものを使用しても良いし、或いは、ＲＯＭ等に書
き込まれた数値変換表の参照テーブルを参照したものを
使用しても良い。また、他のパラメータに関し、加算器
１６で加算される目標値Ａ、並びに、乗算器１７で乗算
されるループ利得制御値Ｂ等も同様に、ＤＳＰ等の演算
処理から算出したものを使用しても良いし、或いは、Ｒ
ＯＭ等に書き込まれた数値変換表の参照テーブルを参照
したものを使用しても良い。
び移動平均のパラメータは、ＤＳＰ等の演算処理から算
出したものを使用しても良いし、或いは、ＲＯＭ等に書
き込まれた数値変換表の参照テーブルを参照したものを
使用しても良い。また、他のパラメータに関し、加算器
１６で加算される目標値Ａ、並びに、乗算器１７で乗算
されるループ利得制御値Ｂ等も同様に、ＤＳＰ等の演算
処理から算出したものを使用しても良いし、或いは、Ｒ
ＯＭ等に書き込まれた数値変換表の参照テーブルを参照
したものを使用しても良い。
【００５６】次に、本実施形態の自動利得制御回路の第
１の変形例として、制御部２５に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２５は、例えば、マイクロプロセッサに対して、
電源ＯＮからの時間を計時するタイマ回路（カウン
タ）、並びに、数値変換表が書き込まれたＲＯＭ等のメ
モリを付加した構成となる。タイマ回路は電源ＯＮ時に
リセットされて、電源ＯＮからの経過時間をアドレスと
してメモリに出力する。メモリは該アドレス（経過時
間）に制御信号ＧＣの生成周期を保持しており、自動利
得制御回路の動作経過時間に応じた制御信号ＧＣの生成
周期がマイクロプロセッサに供給されることとなる。そ
して、マイクロプロセッサでは、制御信号ＧＣの生成周
期に基づきラッチタイミング制御信号Ｃ１のトリガが生
成される。
１の変形例として、制御部２５に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２５は、例えば、マイクロプロセッサに対して、
電源ＯＮからの時間を計時するタイマ回路（カウン
タ）、並びに、数値変換表が書き込まれたＲＯＭ等のメ
モリを付加した構成となる。タイマ回路は電源ＯＮ時に
リセットされて、電源ＯＮからの経過時間をアドレスと
してメモリに出力する。メモリは該アドレス（経過時
間）に制御信号ＧＣの生成周期を保持しており、自動利
得制御回路の動作経過時間に応じた制御信号ＧＣの生成
周期がマイクロプロセッサに供給されることとなる。そ
して、マイクロプロセッサでは、制御信号ＧＣの生成周
期に基づきラッチタイミング制御信号Ｃ１のトリガが生
成される。
【００５７】ここで、上記図３に示した処理内容で生成
周期を設定する場合には、タイマ回路により経過時間Ｔ
３を計時して、時間Ｔ３を経過したか否かの信号をアド
レスとして出力するようにすれば、メモリ内には生成周
期Ｔ１，Ｔ２のデータのみを保持すればよいことにな
る。つまり、メモリに対するアドレッシングを工夫する
ことで、メモリに保持する生成周期のデータ量を削減す
ることが可能である。このような数値変換表（参照テー
ブル）の使用により、制御信号ＧＣの生成周期の生成方
法や生成周期データ自体の変更をＲＯＭ交換等によって
簡単に行うことができる。
周期を設定する場合には、タイマ回路により経過時間Ｔ
３を計時して、時間Ｔ３を経過したか否かの信号をアド
レスとして出力するようにすれば、メモリ内には生成周
期Ｔ１，Ｔ２のデータのみを保持すればよいことにな
る。つまり、メモリに対するアドレッシングを工夫する
ことで、メモリに保持する生成周期のデータ量を削減す
ることが可能である。このような数値変換表（参照テー
ブル）の使用により、制御信号ＧＣの生成周期の生成方
法や生成周期データ自体の変更をＲＯＭ交換等によって
簡単に行うことができる。
【００５８】次に、本実施形態の自動利得制御回路の第
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図１のレベル検波器１４、平
均化部１５、収束値差分算出用加算器１６、ループ利得
制御用乗算器１７、積分回路部の加算器１８、積分回路
部のラッチ回路１９、演算部２０、Ｄ／Ａコンバータ２
１および制御部２５の構成がＤＳＰで実現されることと
なるが、この時、該ＤＳＰ上で実行されるソフトウェア
プログラム（自動利得制御方法）の手順を図４のフロー
チャートを参照して説明する。ここで、図４のフローチ
ャートで示される処理が特許請求の範囲にいう制御信号
生成ステップに該当し、図３のフローチャートで示され
る処理が制御ステップに該当する。
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図１のレベル検波器１４、平
均化部１５、収束値差分算出用加算器１６、ループ利得
制御用乗算器１７、積分回路部の加算器１８、積分回路
部のラッチ回路１９、演算部２０、Ｄ／Ａコンバータ２
１および制御部２５の構成がＤＳＰで実現されることと
なるが、この時、該ＤＳＰ上で実行されるソフトウェア
プログラム（自動利得制御方法）の手順を図４のフロー
チャートを参照して説明する。ここで、図４のフローチ
ャートで示される処理が特許請求の範囲にいう制御信号
生成ステップに該当し、図３のフローチャートで示され
る処理が制御ステップに該当する。
【００５９】先ず、受信信号Ｒｉが入力されると、ステ
ップＳ４０１では、受信系統において、入力信号が可変
利得増幅器１１によって増幅され、復調部１２によって
復調され、さらにＡ／Ｄコンバータ１３によってデジタ
ル値に変換され、復調信号Ｒｄとして出力される。ここ
でＤＳＰでは、該受信系統から復調信号Ｒｄの一部を取
り込む。
ップＳ４０１では、受信系統において、入力信号が可変
利得増幅器１１によって増幅され、復調部１２によって
復調され、さらにＡ／Ｄコンバータ１３によってデジタ
ル値に変換され、復調信号Ｒｄとして出力される。ここ
でＤＳＰでは、該受信系統から復調信号Ｒｄの一部を取
り込む。
【００６０】ステップＳ４０２ではレベル検波を行い、
次にステップＳ４０３では、レベル検波されたデータ
を、ある一定の時間だけ平均化処理する。例えば、０．
６２５［ms］の間、区間平均した後にラッチを行い、以
降、０．６２５［ms］の整数倍の間について移動平均を
行う。次に、ステップＳ４０４では、Ａ／Ｄコンバータ
１３の入力について収束するように、一定の目標レベル
目標値Ａ（例えば０．５［Vp-p］）に対する差分を取
り、さらにステップＳ４０５において、ループ利得制御
値Ｂを乗算することにより自動利得制御ループにおける
ループ利得を制御する。そしてステップＳ４０６では、
ステップＳ４０５の乗算結果を直前まで自動利得制御ル
ープから出力されていたループ利得データとの変化分と
して、前回制御データに加算（積分）していく。
次にステップＳ４０３では、レベル検波されたデータ
を、ある一定の時間だけ平均化処理する。例えば、０．
６２５［ms］の間、区間平均した後にラッチを行い、以
降、０．６２５［ms］の整数倍の間について移動平均を
行う。次に、ステップＳ４０４では、Ａ／Ｄコンバータ
１３の入力について収束するように、一定の目標レベル
目標値Ａ（例えば０．５［Vp-p］）に対する差分を取
り、さらにステップＳ４０５において、ループ利得制御
値Ｂを乗算することにより自動利得制御ループにおける
ループ利得を制御する。そしてステップＳ４０６では、
ステップＳ４０５の乗算結果を直前まで自動利得制御ル
ープから出力されていたループ利得データとの変化分と
して、前回制御データに加算（積分）していく。
【００６１】ステップＳ４０６で積分されたデータは、
ステップＳ４０７において、可変利得増幅器１１の制御
電圧相当のデータ（アナログ値）に変換され、可変利得
増幅器１１の制御電圧として帰還され、ステップＳ４０
８で利得制御が行われる。
ステップＳ４０７において、可変利得増幅器１１の制御
電圧相当のデータ（アナログ値）に変換され、可変利得
増幅器１１の制御電圧として帰還され、ステップＳ４０
８で利得制御が行われる。
【００６２】なお、区間平均および移動平均のパラメー
タ、ステップＳ４０４の目標値Ａ、並びに、ステップＳ
４０５のループ利得制御値Ｂ等については、上述の自動
利得制御回路におけるものと同様である。また、ステッ
プＳ４０６における制御データの加算（積分）タイミン
グについては、上述の第１の実施形態の自動利得制御回
路における処理（図３のフローチャート参照）が同様に
して行われ、受信装置の動作立ち上がり時には、より短
い周期Ｔ２［s］で行って自動利得制御ループの応答特
性を定常動作状態時よりも早めて追従性が良好となるよ
うにし、その後、受信電界検波レベルの立ち上がり完了
を想定したＴ３［s］を経過した後は、定常動作状態の
周期Ｔ１［s］に切り替えて行う。
タ、ステップＳ４０４の目標値Ａ、並びに、ステップＳ
４０５のループ利得制御値Ｂ等については、上述の自動
利得制御回路におけるものと同様である。また、ステッ
プＳ４０６における制御データの加算（積分）タイミン
グについては、上述の第１の実施形態の自動利得制御回
路における処理（図３のフローチャート参照）が同様に
して行われ、受信装置の動作立ち上がり時には、より短
い周期Ｔ２［s］で行って自動利得制御ループの応答特
性を定常動作状態時よりも早めて追従性が良好となるよ
うにし、その後、受信電界検波レベルの立ち上がり完了
を想定したＴ３［s］を経過した後は、定常動作状態の
周期Ｔ１［s］に切り替えて行う。
【００６３】以上説明したように、第１の実施形態と、
その第１の変形例および第２の変形例の自動利得制御回
路によれば、当該自動利得制御回路または当該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号ＧＣの生成タイミングまたは生成周期を決
定することとし、電源をＯＦＦ状態からＯＮ状態に遷移
させた（電源投入した）ときの未動作状態から定常動作
状態までの立ち上がりの一定期間について、制御信号Ｇ
Ｃの生成周期Ｔ２［s］を定常動作状態の生成周期Ｔ１
［s］よりも短く設定して、自動利得制御ループの応答
特性を定常動作状態時よりも早め、さらに、一定時間Ｔ
３［s］後には定常動作状態の生成周期に切り替えるの
で、電源立ち上げ動作時の受信信号レベルの変動幅が大
きいことが予想される場合においても、また、電界の状
態が安定して受信信号レベルの変動幅が小さい場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
その第１の変形例および第２の変形例の自動利得制御回
路によれば、当該自動利得制御回路または当該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号ＧＣの生成タイミングまたは生成周期を決
定することとし、電源をＯＦＦ状態からＯＮ状態に遷移
させた（電源投入した）ときの未動作状態から定常動作
状態までの立ち上がりの一定期間について、制御信号Ｇ
Ｃの生成周期Ｔ２［s］を定常動作状態の生成周期Ｔ１
［s］よりも短く設定して、自動利得制御ループの応答
特性を定常動作状態時よりも早め、さらに、一定時間Ｔ
３［s］後には定常動作状態の生成周期に切り替えるの
で、電源立ち上げ動作時の受信信号レベルの変動幅が大
きいことが予想される場合においても、また、電界の状
態が安定して受信信号レベルの変動幅が小さい場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
【００６４】〔第２の実施形態〕次に、本発明の第２の
実施形態に係る自動利得制御回路およびその回路を備え
た受信装置における自動利得制御方法について説明す
る。本実施形態の自動利得制御回路の回路構成は、第１
の実施形態（図１）と同等であるが、制御部２５におけ
る制御信号ＧＣの生成タイミングまたは生成周期を決定
する手法が異なる。
実施形態に係る自動利得制御回路およびその回路を備え
た受信装置における自動利得制御方法について説明す
る。本実施形態の自動利得制御回路の回路構成は、第１
の実施形態（図１）と同等であるが、制御部２５におけ
る制御信号ＧＣの生成タイミングまたは生成周期を決定
する手法が異なる。
【００６５】図１において、制御部２５は、第１の実施
形態と同様に、積分回路部において加算器１９の出力を
ラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ１を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ１のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ１が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ１のト
リガの周期が制御信号ＧＣの生成周期となっている。
形態と同様に、積分回路部において加算器１９の出力を
ラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ１を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ１のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ１が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ１のト
リガの周期が制御信号ＧＣの生成周期となっている。
【００６６】本実施形態の自動利得制御回路は、当該自
動利得制御回路または当該自動利得制御回路を備えて構
成する受信装置の動作経過時間に応じて制御信号ＧＣの
生成タイミングまたは生成周期を決定するもので、より
具体的には、受信装置が間欠受信を行う際の未動作状態
から定常動作状態までの立ち上がりの一定期間につい
て、制御信号ＧＣの生成周期を定常動作状態の生成周期
よりも短く設定して、自動利得制御ループの応答特性を
定常動作状態時よりも早め、さらに、一定時間後には定
常動作状態の生成周期に切り替えることを特徴としてい
る。
動利得制御回路または当該自動利得制御回路を備えて構
成する受信装置の動作経過時間に応じて制御信号ＧＣの
生成タイミングまたは生成周期を決定するもので、より
具体的には、受信装置が間欠受信を行う際の未動作状態
から定常動作状態までの立ち上がりの一定期間につい
て、制御信号ＧＣの生成周期を定常動作状態の生成周期
よりも短く設定して、自動利得制御ループの応答特性を
定常動作状態時よりも早め、さらに、一定時間後には定
常動作状態の生成周期に切り替えることを特徴としてい
る。
【００６７】このような特徴を持つ制御信号ＧＣの生成
周期の決定方法について図５および図６を参照して説明
する。図５は、受信装置が間欠受信を行う際の未動作状
態（初期状態）から定常動作状態までの立ち上がりにお
ける自動利得制御ループの追従性を説明する説明図であ
り、図５（ａ）は本実施形態の自動利得制御回路の場合
を、図５（ｂ）は従来の自動利得制御回路の場合をそれ
ぞれ示す。また図６は、制御部２５が行う制御信号ＧＣ
の生成周期の決定方法を説明するフローチャートであ
る。
周期の決定方法について図５および図６を参照して説明
する。図５は、受信装置が間欠受信を行う際の未動作状
態（初期状態）から定常動作状態までの立ち上がりにお
ける自動利得制御ループの追従性を説明する説明図であ
り、図５（ａ）は本実施形態の自動利得制御回路の場合
を、図５（ｂ）は従来の自動利得制御回路の場合をそれ
ぞれ示す。また図６は、制御部２５が行う制御信号ＧＣ
の生成周期の決定方法を説明するフローチャートであ
る。
【００６８】先ず、図５（ｂ）に示す従来の自動利得制
御回路における問題点について説明する。通常、自動利
得制御ループの制御信号ＧＣの生成周期Ｔ４［s］は、
該自動利得制御ループのレベル変動に対する追従性を考
慮した場合には低めに設定が行われるが、受信変調波の
エンベロープに追従してしまい、受信特性の劣化を起こ
したり、急激なレベル変動に対して不安定になること、
並びに、発振等を起こす弊害があることから、設定に制
限が生じる。したがって従来では、受信装置が間欠受信
を行う際の未動作状態から定常動作状態までの立ち上が
り時のようにレベル変動が大きい場合であっても、自動
利得制御ループの制御信号ＧＣの生成周期を定常動作状
態と同等のＴ４［s］（例えば５［ms］）としているた
め、自動利得制御ループの追従性が劣化する場合があ
る。
御回路における問題点について説明する。通常、自動利
得制御ループの制御信号ＧＣの生成周期Ｔ４［s］は、
該自動利得制御ループのレベル変動に対する追従性を考
慮した場合には低めに設定が行われるが、受信変調波の
エンベロープに追従してしまい、受信特性の劣化を起こ
したり、急激なレベル変動に対して不安定になること、
並びに、発振等を起こす弊害があることから、設定に制
限が生じる。したがって従来では、受信装置が間欠受信
を行う際の未動作状態から定常動作状態までの立ち上が
り時のようにレベル変動が大きい場合であっても、自動
利得制御ループの制御信号ＧＣの生成周期を定常動作状
態と同等のＴ４［s］（例えば５［ms］）としているた
め、自動利得制御ループの追従性が劣化する場合があ
る。
【００６９】これに対して、本実施形態の自動利得制御
回路では、図５（ａ）に示すように、上記従来の問題点
に対処するため、間欠受信の動作立ち上がり時に、定常
動作状態の制御信号ＧＣの生成周期Ｔ４［s］（例えば
５［ms］）よりも短い制御信号ＧＣの生成周期Ｔ５
［s］（例えば１［ms］）に設定して、自動利得制御ル
ープの応答特性を定常動作状態時よりも早めて追従性が
良好となるようにし、その後、受信電界検波レベルの立
ち上がり完了を想定した経過時間Ｔ６［s］の時に、定
常動作状態の制御信号ＧＣの生成周期Ｔ４［s］に切り
替えるようにしている。
回路では、図５（ａ）に示すように、上記従来の問題点
に対処するため、間欠受信の動作立ち上がり時に、定常
動作状態の制御信号ＧＣの生成周期Ｔ４［s］（例えば
５［ms］）よりも短い制御信号ＧＣの生成周期Ｔ５
［s］（例えば１［ms］）に設定して、自動利得制御ル
ープの応答特性を定常動作状態時よりも早めて追従性が
良好となるようにし、その後、受信電界検波レベルの立
ち上がり完了を想定した経過時間Ｔ６［s］の時に、定
常動作状態の制御信号ＧＣの生成周期Ｔ４［s］に切り
替えるようにしている。
【００７０】すなわち、図６に示すフローチャートにお
いて、制御部２５は、未動作状態からの立上がり時に経
過時間Ｔ６［s］に至るまではステップＳ６０３で制御
信号ＧＣの生成周期を定常動作状態よりも短いＴ５
［s］に設定し、経過時間Ｔ６［s］に至った後はステッ
プＳ６０２で制御信号ＧＣの生成周期を定常動作状態の
Ｔ４［s］に設定して、ラッチタイミング制御信号Ｃ１
のトリガを生成する。なお、時間の計時はマイクロプロ
セッサ内のソフトウェアタイマによって行われ、受信装
置が受信動作に入った時に該ソフトウェアタイマはリセ
ットされる。
いて、制御部２５は、未動作状態からの立上がり時に経
過時間Ｔ６［s］に至るまではステップＳ６０３で制御
信号ＧＣの生成周期を定常動作状態よりも短いＴ５
［s］に設定し、経過時間Ｔ６［s］に至った後はステッ
プＳ６０２で制御信号ＧＣの生成周期を定常動作状態の
Ｔ４［s］に設定して、ラッチタイミング制御信号Ｃ１
のトリガを生成する。なお、時間の計時はマイクロプロ
セッサ内のソフトウェアタイマによって行われ、受信装
置が受信動作に入った時に該ソフトウェアタイマはリセ
ットされる。
【００７１】このように受信装置が間欠受信を行う際の
未動作状態から定常動作状態までの立ち上がり時に、自
動利得制御ループの制御信号ＧＣの生成周期Ｔ５［s］
を定常動作状態における生成周期Ｔ４［s］よりも低く
設定することにより、動作立ち上がり時における自動利
得制御ループの追従性および自動利得制御ループの引き
込みが改善される。
未動作状態から定常動作状態までの立ち上がり時に、自
動利得制御ループの制御信号ＧＣの生成周期Ｔ５［s］
を定常動作状態における生成周期Ｔ４［s］よりも低く
設定することにより、動作立ち上がり時における自動利
得制御ループの追従性および自動利得制御ループの引き
込みが改善される。
【００７２】本実施形態の自動利得制御回路における受
信系統および自動利得制御ループの動作については、上
述した第１の実施形態の自動利得制御回路におけるもの
と同等であり、また、第１の実施形態の自動利得制御回
路と同様に、第１および第２の変形例の適用が可能であ
る。なお、第１の変形例（参照テーブルを使用した構
成）の適用においては、タイマ回路は間欠受信において
未動作状態から動作状態に遷移する時にリセットされる
点が上記第１の実施形態のものとは異なることに留意す
る必要がある。
信系統および自動利得制御ループの動作については、上
述した第１の実施形態の自動利得制御回路におけるもの
と同等であり、また、第１の実施形態の自動利得制御回
路と同様に、第１および第２の変形例の適用が可能であ
る。なお、第１の変形例（参照テーブルを使用した構
成）の適用においては、タイマ回路は間欠受信において
未動作状態から動作状態に遷移する時にリセットされる
点が上記第１の実施形態のものとは異なることに留意す
る必要がある。
【００７３】以上説明したように、第２の実施形態の自
動利得制御回路によれば、当該自動利得制御回路または
当該自動利得制御回路を備えて構成する受信装置の動作
経過時間に応じて制御信号ＧＣの生成タイミングまたは
生成周期を決定することとし、受信装置が間欠受信を行
う際の未動作状態から定常動作状態までの立ち上がりの
一定期間について、制御信号ＧＣの生成周期Ｔ５［s］
を定常動作状態の生成周期Ｔ４［s］よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早め、さらに、一定時間Ｔ６［s］後には定常動作
状態の生成周期に切り替えるので、受信装置の間欠受信
動作時の受信信号レベルの変動幅が大きいことが予想さ
れる場合においても、また、電界の状態が安定して受信
信号レベルの変動幅が小さい場合においても、自動利得
制御ループの制御信号の生成タイミングまたは生成周期
を最適化することができ、自動利得制御ループの追従性
を最適化して良好な受信特性を得ることができる。
動利得制御回路によれば、当該自動利得制御回路または
当該自動利得制御回路を備えて構成する受信装置の動作
経過時間に応じて制御信号ＧＣの生成タイミングまたは
生成周期を決定することとし、受信装置が間欠受信を行
う際の未動作状態から定常動作状態までの立ち上がりの
一定期間について、制御信号ＧＣの生成周期Ｔ５［s］
を定常動作状態の生成周期Ｔ４［s］よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早め、さらに、一定時間Ｔ６［s］後には定常動作
状態の生成周期に切り替えるので、受信装置の間欠受信
動作時の受信信号レベルの変動幅が大きいことが予想さ
れる場合においても、また、電界の状態が安定して受信
信号レベルの変動幅が小さい場合においても、自動利得
制御ループの制御信号の生成タイミングまたは生成周期
を最適化することができ、自動利得制御ループの追従性
を最適化して良好な受信特性を得ることができる。
【００７４】〔第３の実施形態〕図７は本発明の第３の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図１（第１の実施形態）と重複す
る部分には同一の符号を附する。
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図１（第１の実施形態）と重複す
る部分には同一の符号を附する。
【００７５】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１、ラッチ回路２
２、加算器２３および制御部２６を備えて構成されてい
る。
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１、ラッチ回路２
２、加算器２３および制御部２６を備えて構成されてい
る。
【００７６】ここで、可変利得増幅器１１、復調部１２
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２６は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。さらに、レベ
ル検波器１４、平均化部１５、ラッチ回路２２および加
算器２３は、特許請求の範囲にいう検波出力変化量検出
手段に該当する。
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２６は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。さらに、レベ
ル検波器１４、平均化部１５、ラッチ回路２２および加
算器２３は、特許請求の範囲にいう検波出力変化量検出
手段に該当する。
【００７７】本実施形態の受信系統および自動利得制御
ループの構成は第１の実施形態と同一であるので、その
機能的な説明および動作説明については省略する。すな
わち、本実施形態の自動利得制御回路の回路構成は、第
１の実施形態（図１）の構成に対して検波出力変化量検
出手段としてのラッチ回路２２および加算器２３を付加
した構成であり、制御部２６における制御信号ＧＣの生
成タイミングまたは生成周期を決定する手法に特徴があ
る。
ループの構成は第１の実施形態と同一であるので、その
機能的な説明および動作説明については省略する。すな
わち、本実施形態の自動利得制御回路の回路構成は、第
１の実施形態（図１）の構成に対して検波出力変化量検
出手段としてのラッチ回路２２および加算器２３を付加
した構成であり、制御部２６における制御信号ＧＣの生
成タイミングまたは生成周期を決定する手法に特徴があ
る。
【００７８】図７において、制御部２６は、第１の実施
形態と同様に、積分回路部において加算器１９の出力を
ラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ２を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ２のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ２が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ２のト
リガの周期が制御信号ＧＣの生成周期となっている。
形態と同様に、積分回路部において加算器１９の出力を
ラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ２を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ２のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ２が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ２のト
リガの周期が制御信号ＧＣの生成周期となっている。
【００７９】本実施形態の自動利得制御回路は、検波出
力変化量検出手段（レベル検波器１４、平均化部１５、
ラッチ回路２２および加算器２３）によって検出された
復調出力Ｒｄのレベル検波出力の変化量に応じて制御信
号ＧＣの生成周期（生成タイミング）を決定することを
特徴としている。
力変化量検出手段（レベル検波器１４、平均化部１５、
ラッチ回路２２および加算器２３）によって検出された
復調出力Ｒｄのレベル検波出力の変化量に応じて制御信
号ＧＣの生成周期（生成タイミング）を決定することを
特徴としている。
【００８０】このような特徴を持つ制御信号ＧＣの生成
周期の決定方法について図８を参照して説明する。図８
は、受信装置の自動利得制御ループにおける追従性を説
明する説明図であり、図８（ａ）は本実施形態の自動利
得制御回路の場合を、図８（ｂ）は従来の自動利得制御
回路の場合をそれぞれ示す。
周期の決定方法について図８を参照して説明する。図８
は、受信装置の自動利得制御ループにおける追従性を説
明する説明図であり、図８（ａ）は本実施形態の自動利
得制御回路の場合を、図８（ｂ）は従来の自動利得制御
回路の場合をそれぞれ示す。
【００８１】先ず、図８（ｂ）に示す従来の自動利得制
御回路では、自動利得制御ループの制御信号ＧＣの生成
周期Ｔ７［s］は、該自動利得制御ループのレベル変動
とは無関係に一定値とされているため、急激な受信電界
検波レベルの変動に対して自動利得制御ループの追従性
が劣化する場合がある。
御回路では、自動利得制御ループの制御信号ＧＣの生成
周期Ｔ７［s］は、該自動利得制御ループのレベル変動
とは無関係に一定値とされているため、急激な受信電界
検波レベルの変動に対して自動利得制御ループの追従性
が劣化する場合がある。
【００８２】これに対して、本実施形態の自動利得制御
回路では、図８（ａ）に示すように、電界検波レベルを
検出して該電界検波レベルの変化量に応じて制御信号Ｇ
Ｃの生成周期Ｔｎ［s］を決定するので、常に最適な生
成周期（生成タイミング）で制御信号ＧＣを生成するこ
とができ、従来と比較して自動利得制御ループの追従性
が改善されていることが分かる。
回路では、図８（ａ）に示すように、電界検波レベルを
検出して該電界検波レベルの変化量に応じて制御信号Ｇ
Ｃの生成周期Ｔｎ［s］を決定するので、常に最適な生
成周期（生成タイミング）で制御信号ＧＣを生成するこ
とができ、従来と比較して自動利得制御ループの追従性
が改善されていることが分かる。
【００８３】以上の説明を踏まえて、検波出力変化量検
出手段（ラッチ回路２２、加算器２３）と制御部２６の
動作について詳細に説明する。先ず、自動利得制御回路
が動作を開始するときの初期状態においては、ラッチ回
路２２のラッチデータは任意に設定可能な値とし、自動
利得制御ループによる制御信号ＧＣの電圧によって、可
変利得増幅器１１からある値が出力される。その結果、
可変利得増幅器１１の利得が変化して出力信号レベルが
変化することによって、復調部１２、Ａ／Ｄコンバータ
１３、レベル検波回路１４、そして平均化部１５の出力
も変化する。ラッチ回路２２には前回のデータがラッチ
されており、加算器２３により、変化した平均化部１５
の出力とラッチ回路２２の前回データとの差分がとら
れ、検波レベルの変化量として制御部２６に供給され
る。制御部２６では、この検波レベルの変化量に応じて
最適な制御信号ＧＣの生成周期を設定して、該生成周期
に基づきラッチタイミング制御信号Ｃ２のトリガを積分
回路部のラッチ回路１９に出力する。
出手段（ラッチ回路２２、加算器２３）と制御部２６の
動作について詳細に説明する。先ず、自動利得制御回路
が動作を開始するときの初期状態においては、ラッチ回
路２２のラッチデータは任意に設定可能な値とし、自動
利得制御ループによる制御信号ＧＣの電圧によって、可
変利得増幅器１１からある値が出力される。その結果、
可変利得増幅器１１の利得が変化して出力信号レベルが
変化することによって、復調部１２、Ａ／Ｄコンバータ
１３、レベル検波回路１４、そして平均化部１５の出力
も変化する。ラッチ回路２２には前回のデータがラッチ
されており、加算器２３により、変化した平均化部１５
の出力とラッチ回路２２の前回データとの差分がとら
れ、検波レベルの変化量として制御部２６に供給され
る。制御部２６では、この検波レベルの変化量に応じて
最適な制御信号ＧＣの生成周期を設定して、該生成周期
に基づきラッチタイミング制御信号Ｃ２のトリガを積分
回路部のラッチ回路１９に出力する。
【００８４】積分回路部では、ラッチタイミング制御信
号Ｃ２のトリガでラッチ回路１９のデータを更新するこ
とにより、ループ利得データの変化分を積分していく。
さらに、該積分回路部によって積分されたデータは、演
算部２０において、可変利得増幅器１１の制御電圧相当
のデータに変換され、該演算結果は、さらにＤ／Ａコン
バータ２１によってアナログ値に変換され、該データに
基づく可変利得増幅器１１の制御電圧として帰還され
る。
号Ｃ２のトリガでラッチ回路１９のデータを更新するこ
とにより、ループ利得データの変化分を積分していく。
さらに、該積分回路部によって積分されたデータは、演
算部２０において、可変利得増幅器１１の制御電圧相当
のデータに変換され、該演算結果は、さらにＤ／Ａコン
バータ２１によってアナログ値に変換され、該データに
基づく可変利得増幅器１１の制御電圧として帰還され
る。
【００８５】次に、本実施形態の自動利得制御回路の第
１の変形例として、制御部２６に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２６は、例えば、マイクロプロセッサに対して、
数値変換表が書き込まれたＲＯＭ等のメモリを付加した
構成となる。メモリは、検波レベルの変化量に応じた制
御信号ＧＣの生成周期を保持しており、検波出力変化量
検出手段（加算器２３）の出力をアドレスとして入力
し、制御信号ＧＣの生成周期をマイクロプロセッサに供
給する。そして、マイクロプロセッサでは、制御信号Ｇ
Ｃの生成周期に基づきラッチタイミング制御信号Ｃ２の
トリガを生成することとなる。このような数値変換表
（参照テーブル）の使用により、制御信号ＧＣの生成周
期データの変更をＲＯＭ交換等によって簡単に行うこと
ができる。
１の変形例として、制御部２６に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２６は、例えば、マイクロプロセッサに対して、
数値変換表が書き込まれたＲＯＭ等のメモリを付加した
構成となる。メモリは、検波レベルの変化量に応じた制
御信号ＧＣの生成周期を保持しており、検波出力変化量
検出手段（加算器２３）の出力をアドレスとして入力
し、制御信号ＧＣの生成周期をマイクロプロセッサに供
給する。そして、マイクロプロセッサでは、制御信号Ｇ
Ｃの生成周期に基づきラッチタイミング制御信号Ｃ２の
トリガを生成することとなる。このような数値変換表
（参照テーブル）の使用により、制御信号ＧＣの生成周
期データの変更をＲＯＭ交換等によって簡単に行うこと
ができる。
【００８６】次に、本実施形態の自動利得制御回路の第
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図７における自動利得制御ル
ープ（レベル検波器１４、平均化部１５、収束値差分算
出用加算器１６、ループ利得制御用乗算器１７、積分回
路部の加算器１８、積分回路部のラッチ回路１９、演算
部２０およびＤ／Ａコンバータ２１）と、検波出力変化
量検出手段（ラッチ回路２２および加算器２３）と制御
部２６との構成がＤＳＰで実現されることとなる。
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図７における自動利得制御ル
ープ（レベル検波器１４、平均化部１５、収束値差分算
出用加算器１６、ループ利得制御用乗算器１７、積分回
路部の加算器１８、積分回路部のラッチ回路１９、演算
部２０およびＤ／Ａコンバータ２１）と、検波出力変化
量検出手段（ラッチ回路２２および加算器２３）と制御
部２６との構成がＤＳＰで実現されることとなる。
【００８７】自動利得制御ループに該当する処理部分
（制御信号生成ステップ）は、第１の実施形態と同様に
図４に示されるフローチャートの手順で実行されるが、
図４のステップＳ４０６における制御データの加算（積
分）タイミングについては、別途、図９に示されるフロ
ーチャートの手順で制御データの積分タイミングが設定
される。
（制御信号生成ステップ）は、第１の実施形態と同様に
図４に示されるフローチャートの手順で実行されるが、
図４のステップＳ４０６における制御データの加算（積
分）タイミングについては、別途、図９に示されるフロ
ーチャートの手順で制御データの積分タイミングが設定
される。
【００８８】すなわち、図９は、検波出力変化量検出手
段および制御部に該当して、積分周期（積分タイミン
グ）を決定する方法を説明するフローチャートである。
ステップＳ９０１ではレベル検波を行い、ステップＳ９
０２では、レベル検波されたデータをある一定の時間だ
け平均化処理する。次にステップＳ９０３では、前回の
検波データとの差分から検波データの変化量を計算し、
ステップＳ９０４では、計算された検波データの変化量
に基づき制御データの積分周期（積分タイミング）が決
定される。ここで、ステップＳ９０１からＳ９０３が特
許請求の範囲にいう検波出力変化量検出ステップに該当
し、ステップＳ９０４が制御ステップに該当する。な
お、ステップＳ９０１およびＳ９０２は、図４における
ステップＳ４０２およびＳ４０３と同一の処理ステップ
としてよい。
段および制御部に該当して、積分周期（積分タイミン
グ）を決定する方法を説明するフローチャートである。
ステップＳ９０１ではレベル検波を行い、ステップＳ９
０２では、レベル検波されたデータをある一定の時間だ
け平均化処理する。次にステップＳ９０３では、前回の
検波データとの差分から検波データの変化量を計算し、
ステップＳ９０４では、計算された検波データの変化量
に基づき制御データの積分周期（積分タイミング）が決
定される。ここで、ステップＳ９０１からＳ９０３が特
許請求の範囲にいう検波出力変化量検出ステップに該当
し、ステップＳ９０４が制御ステップに該当する。な
お、ステップＳ９０１およびＳ９０２は、図４における
ステップＳ４０２およびＳ４０３と同一の処理ステップ
としてよい。
【００８９】以上説明したように、第３の実施形態と、
その第１の変形例および第２の変形例の自動利得制御回
路によれば、検波出力変化量検出手段（検波出力変化量
検出ステップ）によって検出された復調出力Ｒｄの検波
出力の変化量に応じて制御信号の生成周期Ｔｎ［s］
（または生成タイミング）を決定するので、受信信号レ
ベルの変動幅が大きいことが予想される場合、或いは電
界の状態が安定して受信信号レベルの変動幅が小さい場
合など、様々な状況に応じて、自動利得制御ループの制
御信号の生成周期（生成タイミング）をきめ細かく最適
化することができ、自動利得制御ループの追従性を最適
化して良好な受信特性を得ることができる。
その第１の変形例および第２の変形例の自動利得制御回
路によれば、検波出力変化量検出手段（検波出力変化量
検出ステップ）によって検出された復調出力Ｒｄの検波
出力の変化量に応じて制御信号の生成周期Ｔｎ［s］
（または生成タイミング）を決定するので、受信信号レ
ベルの変動幅が大きいことが予想される場合、或いは電
界の状態が安定して受信信号レベルの変動幅が小さい場
合など、様々な状況に応じて、自動利得制御ループの制
御信号の生成周期（生成タイミング）をきめ細かく最適
化することができ、自動利得制御ループの追従性を最適
化して良好な受信特性を得ることができる。
【００９０】〔第４の実施形態〕図１０は本発明の第４
の実施形態に係る自動利得制御回路の構成図であり、本
発明の自動利得制御方法が適用される自動利得制御回路
である。同図において、図１（第１の実施形態）と重複
する部分には同一の符号を附する。
の実施形態に係る自動利得制御回路の構成図であり、本
発明の自動利得制御方法が適用される自動利得制御回路
である。同図において、図１（第１の実施形態）と重複
する部分には同一の符号を附する。
【００９１】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１、フェージング
ピッチ検出部２４および制御部２７を備えて構成されて
いる。
回路は、可変利得増幅器１１、復調部１２、Ａ／Ｄコン
バータ１３、レベル検波器１４、平均化部１５、収束値
差分算出用加算器１６、ループ利得制御用乗算器１７、
積分回路部の加算器１８、積分回路部のラッチ回路１
９、演算部２０、Ｄ／Ａコンバータ２１、フェージング
ピッチ検出部２４および制御部２７を備えて構成されて
いる。
【００９２】ここで、可変利得増幅器１１、復調部１２
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２７は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。さらに、フェ
ージングピッチ検出部２４は受信信号Ｒｉのフェージン
グピッチを検出する手段に該当する。
およびＡ／Ｄコンバータ１３は、受信信号Ｒｉを入力し
て復調信号Ｒｄを出力する受信系統を形成し、レベル検
波器１４、平均化部１５、収束値差分算出用加算器１
６、ループ利得制御用乗算器１７、積分回路部の加算器
１８、積分回路部のラッチ回路１９、演算部２０および
Ｄ／Ａコンバータ２１は自動利得制御ループを形成して
いる。なお、自動利得制御ループは、特許請求の範囲に
いう制御信号生成手段に該当する。また制御部２７は、
マイクロプロセッサ等の処理手段によって実現され、特
許請求の範囲にいう制御手段に該当する。さらに、フェ
ージングピッチ検出部２４は受信信号Ｒｉのフェージン
グピッチを検出する手段に該当する。
【００９３】本実施形態の受信系統および自動利得制御
ループの構成は第１の実施形態と同一であるので、その
機能的な説明および動作説明については省略する。すな
わち、本実施形態の自動利得制御回路の回路構成は、第
１の実施形態（図１）の構成に対してフェージングピッ
チ検出部２４を付加した構成であり、制御部２７におけ
る制御信号ＧＣの生成タイミングまたは生成周期を決定
する手法に特徴がある。
ループの構成は第１の実施形態と同一であるので、その
機能的な説明および動作説明については省略する。すな
わち、本実施形態の自動利得制御回路の回路構成は、第
１の実施形態（図１）の構成に対してフェージングピッ
チ検出部２４を付加した構成であり、制御部２７におけ
る制御信号ＧＣの生成タイミングまたは生成周期を決定
する手法に特徴がある。
【００９４】図１０において、制御部２７は、第１の実
施形態と同様に、積分回路部において加算器１９の出力
をラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ３を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ３のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ３が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ３のト
リガの周期が制御信号ＧＣの生成周期となっている。
施形態と同様に、積分回路部において加算器１９の出力
をラッチ回路１９でラッチするタイミングを制御するべ
く、ラッチタイミング制御信号Ｃ３を出力しているが、
ラッチ回路１９には自動利得制御ループにおける直前の
ループ利得データが保持されており、ラッチタイミング
制御信号Ｃ３のトリガで、加算器１９によってループ利
得データの変化分を加算した結果をラッチするので、ラ
ッチタイミング制御信号Ｃ３が制御信号ＧＣの生成タイ
ミングを規定し、該ラッチタイミング制御信号Ｃ３のト
リガの周期が制御信号ＧＣの生成周期となっている。
【００９５】制御部２７では、フェージングピッチ検出
部２４によって検出された受信信号Ｒｉのフェージング
ピッチに応じて制御信号ＧＣの生成周期（生成タイミン
グ）を決定する。すなわち、フェージングピッチに応じ
て最適な制御信号ＧＣの生成周期を設定して、該生成周
期に基づきラッチタイミング制御信号Ｃ３のトリガを積
分回路部のラッチ回路１９に出力する。
部２４によって検出された受信信号Ｒｉのフェージング
ピッチに応じて制御信号ＧＣの生成周期（生成タイミン
グ）を決定する。すなわち、フェージングピッチに応じ
て最適な制御信号ＧＣの生成周期を設定して、該生成周
期に基づきラッチタイミング制御信号Ｃ３のトリガを積
分回路部のラッチ回路１９に出力する。
【００９６】積分回路部では、ラッチタイミング制御信
号Ｃ３のトリガでラッチ回路１９のデータを更新するこ
とにより、ループ利得データの変化分を積分していく。
さらに、該積分回路部によって積分されたデータは、演
算部２０において、可変利得増幅器１１の制御電圧相当
のデータに変換され、該演算結果は、さらにＤ／Ａコン
バータ２１によってアナログ値に変換され、該データに
基づく可変利得増幅器１１の制御電圧として帰還され
る。
号Ｃ３のトリガでラッチ回路１９のデータを更新するこ
とにより、ループ利得データの変化分を積分していく。
さらに、該積分回路部によって積分されたデータは、演
算部２０において、可変利得増幅器１１の制御電圧相当
のデータに変換され、該演算結果は、さらにＤ／Ａコン
バータ２１によってアナログ値に変換され、該データに
基づく可変利得増幅器１１の制御電圧として帰還され
る。
【００９７】次に、本実施形態の自動利得制御回路の第
１の変形例として、制御部２６に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２６は、例えば、マイクロプロセッサに対して、
数値変換表が書き込まれたＲＯＭ等のメモリを付加した
構成となる。メモリは、受信信号Ｒｉのフェージングピ
ッチに応じた制御信号ＧＣの生成周期を保持しており、
フェージングピッチ検出部２４の出力をアドレスとして
入力し、制御信号ＧＣの生成周期をマイクロプロセッサ
に供給する。そして、マイクロプロセッサでは、制御信
号ＧＣの生成周期に基づきラッチタイミング制御信号Ｃ
３のトリガを生成することとなる。このような数値変換
表（参照テーブル）の使用により、制御信号ＧＣの生成
周期データの変更をＲＯＭ交換等によって簡単に行うこ
とができる。
１の変形例として、制御部２６に数値変換表（参照テー
ブル）を使用した変形例について説明する。この場合、
制御部２６は、例えば、マイクロプロセッサに対して、
数値変換表が書き込まれたＲＯＭ等のメモリを付加した
構成となる。メモリは、受信信号Ｒｉのフェージングピ
ッチに応じた制御信号ＧＣの生成周期を保持しており、
フェージングピッチ検出部２４の出力をアドレスとして
入力し、制御信号ＧＣの生成周期をマイクロプロセッサ
に供給する。そして、マイクロプロセッサでは、制御信
号ＧＣの生成周期に基づきラッチタイミング制御信号Ｃ
３のトリガを生成することとなる。このような数値変換
表（参照テーブル）の使用により、制御信号ＧＣの生成
周期データの変更をＲＯＭ交換等によって簡単に行うこ
とができる。
【００９８】次に、本実施形態の自動利得制御回路の第
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図１０における自動利得制御
ループ（レベル検波器１４、平均化部１５、収束値差分
算出用加算器１６、ループ利得制御用乗算器１７、積分
回路部の加算器１８、積分回路部のラッチ回路１９、演
算部２０およびＤ／Ａコンバータ２１）と、フェージン
グピッチ検出部２４と制御部２７との構成がＤＳＰで実
現されることとなる。
２の変形例として、自動利得制御ループにデジタルシグ
ナルプロセッサ（ＤＳＰ）を使用した変形例を説明す
る。この場合には、例えば図１０における自動利得制御
ループ（レベル検波器１４、平均化部１５、収束値差分
算出用加算器１６、ループ利得制御用乗算器１７、積分
回路部の加算器１８、積分回路部のラッチ回路１９、演
算部２０およびＤ／Ａコンバータ２１）と、フェージン
グピッチ検出部２４と制御部２７との構成がＤＳＰで実
現されることとなる。
【００９９】自動利得制御ループに該当する処理部分
（制御信号生成ステップ）は、第１の実施形態と同様に
図４に示されるフローチャートの手順で実行されるが、
図４のステップＳ４０６における制御データの加算（積
分）タイミングについては、別途、図１１に示されるフ
ローチャートの手順で制御データの積分タイミングが設
定される。
（制御信号生成ステップ）は、第１の実施形態と同様に
図４に示されるフローチャートの手順で実行されるが、
図４のステップＳ４０６における制御データの加算（積
分）タイミングについては、別途、図１１に示されるフ
ローチャートの手順で制御データの積分タイミングが設
定される。
【０１００】すなわち、図１１は、フェージングピッチ
検出部および制御部に該当して、積分周期（積分タイミ
ング）を決定する方法を説明するフローチャートであ
る。ステップＳ１００１では受信信号Ｒｉのフェージン
グピッチの検出を行い、ステップＳ１００２では、検出
されたフェージングピッチに基づき制御データの積分周
期（積分タイミング）が決定される。ここで、ステップ
Ｓ１００１が特許請求の範囲にいうフェージングピッチ
検出ステップに該当し、ステップＳ１００２が制御ステ
ップに該当する。
検出部および制御部に該当して、積分周期（積分タイミ
ング）を決定する方法を説明するフローチャートであ
る。ステップＳ１００１では受信信号Ｒｉのフェージン
グピッチの検出を行い、ステップＳ１００２では、検出
されたフェージングピッチに基づき制御データの積分周
期（積分タイミング）が決定される。ここで、ステップ
Ｓ１００１が特許請求の範囲にいうフェージングピッチ
検出ステップに該当し、ステップＳ１００２が制御ステ
ップに該当する。
【０１０１】以上説明したように、第４の実施形態と、
その第１の変形例および第２の変形例の自動利得制御回
路によれば、フェージングピッチ検出部２４（フェージ
ングピッチ検出ステップ）によって検出された受信信号
Ｒｉのフェージングピッチに応じて制御信号の生成周期
（または生成タイミング）を決定するので、フェージン
グ環境内での受信時等の受信信号レベルの変動幅が大き
いことが予想される場合においても、また電界の状態が
安定して受信信号レベルの変動幅が小さい場合において
も、自動利得制御ループの制御信号の生成周期（生成タ
イミング）を最適化することができ、自動利得制御ルー
プの追従性を最適化して良好な受信特性を得ることがで
きる。
その第１の変形例および第２の変形例の自動利得制御回
路によれば、フェージングピッチ検出部２４（フェージ
ングピッチ検出ステップ）によって検出された受信信号
Ｒｉのフェージングピッチに応じて制御信号の生成周期
（または生成タイミング）を決定するので、フェージン
グ環境内での受信時等の受信信号レベルの変動幅が大き
いことが予想される場合においても、また電界の状態が
安定して受信信号レベルの変動幅が小さい場合において
も、自動利得制御ループの制御信号の生成周期（生成タ
イミング）を最適化することができ、自動利得制御ルー
プの追従性を最適化して良好な受信特性を得ることがで
きる。
【０１０２】〔第５の実施形態〕図１２は本発明の第５
の実施形態に係る自動利得制御回路を備えた受信装置の
構成図である。本実施形態の受信装置では、自動利得制
御回路（ＡＧＣ）として上述した第１、第２、第３また
は第４の実施の形態の自動利得制御回路を使用してい
る。
の実施形態に係る自動利得制御回路を備えた受信装置の
構成図である。本実施形態の受信装置では、自動利得制
御回路（ＡＧＣ）として上述した第１、第２、第３また
は第４の実施の形態の自動利得制御回路を使用してい
る。
【０１０３】図１２において本実施形態の受信装置は、
送受信を行うためのアンテナ１０１、アンテナ共用器１
０２、高周波におけるバンドパスフィルタ１０３、低雑
音増幅器１０４、高周波帯より中間周波数帯に周波数変
換するためのダウンミキサ１０５、中間周波数帯におけ
るバンドパスフィルタ１０６、自動利得制御回路（ＡＧ
Ｃ）１０７、周波数シンセサイザ１０８、レシーバ１０
９、受信装置の操作を行うためのキー入力部１１１、マ
イクロフォン１１２、送信回路１１３、電源部１１４、
並びに、当該受信装置の制御を司る制御部１１０を備え
た構成である。
送受信を行うためのアンテナ１０１、アンテナ共用器１
０２、高周波におけるバンドパスフィルタ１０３、低雑
音増幅器１０４、高周波帯より中間周波数帯に周波数変
換するためのダウンミキサ１０５、中間周波数帯におけ
るバンドパスフィルタ１０６、自動利得制御回路（ＡＧ
Ｃ）１０７、周波数シンセサイザ１０８、レシーバ１０
９、受信装置の操作を行うためのキー入力部１１１、マ
イクロフォン１１２、送信回路１１３、電源部１１４、
並びに、当該受信装置の制御を司る制御部１１０を備え
た構成である。
【０１０４】次に本実施形態の受信装置における動作に
ついて、図１２を参照して説明する。先ず、アンテナ１
０１によって信号（ここでは、例えば２［GHz］帯の信
号を想定する）が受信される。アンテナ１０１を介して
入力された信号は、共用器１０２を通過した後に高周波
帯用バンドパスフィルタ１０３によって、希望の周波数
帯以外の信号成分が減衰させられる。バンドパスフィル
タ１０３を通過した信号は低雑音増幅器１０４によって
増幅され、ダウンミキサ１０５によって中間周波数帯
（例えば３８０［MHz］）に周波数変換され、中間周波
数帯用バンドパスフィルタ１０６を介して自動利得制御
回路１０７に入力される。
ついて、図１２を参照して説明する。先ず、アンテナ１
０１によって信号（ここでは、例えば２［GHz］帯の信
号を想定する）が受信される。アンテナ１０１を介して
入力された信号は、共用器１０２を通過した後に高周波
帯用バンドパスフィルタ１０３によって、希望の周波数
帯以外の信号成分が減衰させられる。バンドパスフィル
タ１０３を通過した信号は低雑音増幅器１０４によって
増幅され、ダウンミキサ１０５によって中間周波数帯
（例えば３８０［MHz］）に周波数変換され、中間周波
数帯用バンドパスフィルタ１０６を介して自動利得制御
回路１０７に入力される。
【０１０５】自動利得制御回路１０７に入力された信号
は、自動利得制御回路１０７内に設けられている復調部
１２によって復調され、ベースバンド信号として制御部
１１０へと出力されて信号処理がされることとなる。ま
た、自動利得制御回路１０７内の自動利得制御ループで
は、復調出力Ｒｄがレベル検波器１４によってレベル検
波され、以降、第１、第２、第３または第４の実施形態
において説明した信号処理がなされ、可変利得増幅器１
１に供給すべき帰還電圧（制御信号ＧC）が生成され
る。
は、自動利得制御回路１０７内に設けられている復調部
１２によって復調され、ベースバンド信号として制御部
１１０へと出力されて信号処理がされることとなる。ま
た、自動利得制御回路１０７内の自動利得制御ループで
は、復調出力Ｒｄがレベル検波器１４によってレベル検
波され、以降、第１、第２、第３または第４の実施形態
において説明した信号処理がなされ、可変利得増幅器１
１に供給すべき帰還電圧（制御信号ＧC）が生成され
る。
【０１０６】以上説明したように、本実施形態の受信装
置によれば、第１、第２、第３または第４の実施の形態
の自動利得制御回路（１，２または３）を使用するの
で、電源立ち上げ動作時や、受信装置の間欠受信動作時
や、フェージング環境内での受信時等の受信信号レベル
の変動幅が大きいことが予想される場合、或いは電界の
状態が安定し受信信号レベルの変動幅が小さい場合など
の様々な状況においても、受信装置の未動作状態からの
経過時間、受信信号の検波出力の変化量、或いは受信信
号のフェージングピッチ等に応じて自動利得制御ループ
の制御信号ＧＣの生成周期を設定することができるの
で、自動利得制御ループの追従性を最適化して最適な自
動利得制御動作にて受信動作を行うことができ、結果と
して良好な受信特性を得ることができる。
置によれば、第１、第２、第３または第４の実施の形態
の自動利得制御回路（１，２または３）を使用するの
で、電源立ち上げ動作時や、受信装置の間欠受信動作時
や、フェージング環境内での受信時等の受信信号レベル
の変動幅が大きいことが予想される場合、或いは電界の
状態が安定し受信信号レベルの変動幅が小さい場合など
の様々な状況においても、受信装置の未動作状態からの
経過時間、受信信号の検波出力の変化量、或いは受信信
号のフェージングピッチ等に応じて自動利得制御ループ
の制御信号ＧＣの生成周期を設定することができるの
で、自動利得制御ループの追従性を最適化して最適な自
動利得制御動作にて受信動作を行うことができ、結果と
して良好な受信特性を得ることができる。
【０１０７】また特に、第１の実施形態の自動利得制御
回路１を使用すれば、電源をＯＦＦ状態からＯＮ状態に
遷移させた（電源投入した）ときの未動作状態から定常
動作状態までの立ち上がりの一定期間について、制御信
号ＧＣの生成周期Ｔ２［s］を定常動作状態の生成周期
Ｔ１［s］よりも短く設定して、自動利得制御ループの
応答特性を定常動作状態時よりも早め、さらに、一定時
間Ｔ３［s］後には定常動作状態の生成周期に切り替え
るので、動作立ち上がり時における自動利得制御ループ
の追従性および該自動利得制御ループの引き込みを改善
することができ、電源立ち上げ動作時の受信信号レベル
の変動幅が大きいことが予想される場合においても、ま
た、電界の状態が安定して受信信号レベルの変動幅が小
さい場合においても、自動利得制御ループの制御信号の
生成周期（生成タイミング）を最適化して該自動利得制
御ループの追従性を最適化することができ、結果として
良好な受信特性を得ることができる。
回路１を使用すれば、電源をＯＦＦ状態からＯＮ状態に
遷移させた（電源投入した）ときの未動作状態から定常
動作状態までの立ち上がりの一定期間について、制御信
号ＧＣの生成周期Ｔ２［s］を定常動作状態の生成周期
Ｔ１［s］よりも短く設定して、自動利得制御ループの
応答特性を定常動作状態時よりも早め、さらに、一定時
間Ｔ３［s］後には定常動作状態の生成周期に切り替え
るので、動作立ち上がり時における自動利得制御ループ
の追従性および該自動利得制御ループの引き込みを改善
することができ、電源立ち上げ動作時の受信信号レベル
の変動幅が大きいことが予想される場合においても、ま
た、電界の状態が安定して受信信号レベルの変動幅が小
さい場合においても、自動利得制御ループの制御信号の
生成周期（生成タイミング）を最適化して該自動利得制
御ループの追従性を最適化することができ、結果として
良好な受信特性を得ることができる。
【０１０８】また特に、第２の実施形態の自動利得制御
回路１を使用すれば、受信装置が間欠受信を行う際の未
動作状態から定常動作状態までの立ち上がりの一定期間
について、制御信号ＧＣの生成周期Ｔ５［s］を定常動
作状態の生成周期Ｔ４［s］よりも短く設定して、自動
利得制御ループの応答特性を定常動作状態時よりも早
め、さらに、一定時間Ｔ６［s］後には定常動作状態の
生成周期に切り替えるので、動作立ち上がり時における
自動利得制御ループの追従性および該自動利得制御ルー
プの引き込みを改善することができ、受信装置の間欠受
信動作時の受信信号レベルの変動幅が大きいことが予想
される場合においても、また、電界の状態が安定して受
信信号レベルの変動幅が小さい場合においても、自動利
得制御ループの制御信号の生成周期（生成タイミング）
を最適化して該自動利得制御ループの追従性を最適化す
ることができ、結果として良好な受信特性を得ることが
できる。
回路１を使用すれば、受信装置が間欠受信を行う際の未
動作状態から定常動作状態までの立ち上がりの一定期間
について、制御信号ＧＣの生成周期Ｔ５［s］を定常動
作状態の生成周期Ｔ４［s］よりも短く設定して、自動
利得制御ループの応答特性を定常動作状態時よりも早
め、さらに、一定時間Ｔ６［s］後には定常動作状態の
生成周期に切り替えるので、動作立ち上がり時における
自動利得制御ループの追従性および該自動利得制御ルー
プの引き込みを改善することができ、受信装置の間欠受
信動作時の受信信号レベルの変動幅が大きいことが予想
される場合においても、また、電界の状態が安定して受
信信号レベルの変動幅が小さい場合においても、自動利
得制御ループの制御信号の生成周期（生成タイミング）
を最適化して該自動利得制御ループの追従性を最適化す
ることができ、結果として良好な受信特性を得ることが
できる。
【０１０９】
【発明の効果】以上説明したように、本発明の自動利得
制御回路およびその回路を備えた受信装置、受信装置に
おける自動利得制御方法、並びに、記録媒体によれば、
制御信号生成手段（制御信号生成ステップ）により、受
信信号についてレベル検波を行い、帰還信号を生成して
可変利得増幅器の制御信号とする際に、制御手段（制御
ステップ）により、制御信号の生成タイミングまたは生
成周期を所定の物理量に応じて決定するので、受信信号
レベルの変動幅が大きいことが予想される場合や、電界
の状態が安定して受信信号レベルの変動幅が小さい場合
などの様々な状況においても、自動利得制御ループの制
御信号の生成タイミングまたは生成周期を様々な状況に
応じた物理量の設定によって決定することにができるの
で、様々な状況に応じて自動利得制御ループの追従性を
最適化して良好な受信特性を得ることができる。
制御回路およびその回路を備えた受信装置、受信装置に
おける自動利得制御方法、並びに、記録媒体によれば、
制御信号生成手段（制御信号生成ステップ）により、受
信信号についてレベル検波を行い、帰還信号を生成して
可変利得増幅器の制御信号とする際に、制御手段（制御
ステップ）により、制御信号の生成タイミングまたは生
成周期を所定の物理量に応じて決定するので、受信信号
レベルの変動幅が大きいことが予想される場合や、電界
の状態が安定して受信信号レベルの変動幅が小さい場合
などの様々な状況においても、自動利得制御ループの制
御信号の生成タイミングまたは生成周期を様々な状況に
応じた物理量の設定によって決定することにができるの
で、様々な状況に応じて自動利得制御ループの追従性を
最適化して良好な受信特性を得ることができる。
【０１１０】また、本発明によれば、所定の物理量をア
ドレス情報とし、該アドレス情報に対応して制御信号の
生成タイミングまたは生成周期の情報を保持した参照テ
ーブルを参照して、可変利得増幅器の制御信号の生成タ
イミングまたは生成周期を所定の物理量に応じて決定す
ることとしたので、自動利得制御ループの制御信号の生
成タイミングまたは生成周期の最適化を、電源立ち上げ
動作時や、受信装置の間欠受信動作時や、フェージング
環境内での受信時等の受信信号レベルの変動幅が大きい
ことが予想される場合、或いは電界の状態が安定して受
信信号レベルの変動幅が小さい場合など、様々な状況に
応じて参照テーブルを参照することによって所定の物理
量をきめ細かく設定することができる、様々な状況に応
じて自動利得制御ループの追従性を最適化して良好な受
信特性を得ることができる。また、制御信号の生成タイ
ミングまたは生成周期の生成方法やテーブル内のデータ
自体の変更も、参照テーブルの交換によって簡単に行う
ことができる。
ドレス情報とし、該アドレス情報に対応して制御信号の
生成タイミングまたは生成周期の情報を保持した参照テ
ーブルを参照して、可変利得増幅器の制御信号の生成タ
イミングまたは生成周期を所定の物理量に応じて決定す
ることとしたので、自動利得制御ループの制御信号の生
成タイミングまたは生成周期の最適化を、電源立ち上げ
動作時や、受信装置の間欠受信動作時や、フェージング
環境内での受信時等の受信信号レベルの変動幅が大きい
ことが予想される場合、或いは電界の状態が安定して受
信信号レベルの変動幅が小さい場合など、様々な状況に
応じて参照テーブルを参照することによって所定の物理
量をきめ細かく設定することができる、様々な状況に応
じて自動利得制御ループの追従性を最適化して良好な受
信特性を得ることができる。また、制御信号の生成タイ
ミングまたは生成周期の生成方法やテーブル内のデータ
自体の変更も、参照テーブルの交換によって簡単に行う
ことができる。
【０１１１】また、本発明によれば、制御手段（制御ス
テップ）において、自動利得制御回路または該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号の生成タイミングまたは生成周期を決定す
ることとし、電源投入したときの未動作状態から定常動
作状態までの立ち上がりの一定期間について、制御信号
の生成周期を定常動作状態の生成周期よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早めているので、電源立ち上げ動作時の受信信号レ
ベルの変動幅が大きいことが予想される場合において
も、自動利得制御ループの制御信号の生成タイミングま
たは生成周期を最適化することができ、自動利得制御ル
ープの追従性を最適化して良好な受信特性を得ることが
できる。
テップ）において、自動利得制御回路または該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号の生成タイミングまたは生成周期を決定す
ることとし、電源投入したときの未動作状態から定常動
作状態までの立ち上がりの一定期間について、制御信号
の生成周期を定常動作状態の生成周期よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早めているので、電源立ち上げ動作時の受信信号レ
ベルの変動幅が大きいことが予想される場合において
も、自動利得制御ループの制御信号の生成タイミングま
たは生成周期を最適化することができ、自動利得制御ル
ープの追従性を最適化して良好な受信特性を得ることが
できる。
【０１１２】また、本発明によれば、制御手段（制御ス
テップ）において、自動利得制御回路または該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号の生成タイミングまたは生成周期を決定す
ることとし、間欠受信を行う際の未動作状態から定常動
作状態までの立ち上がりの一定期間について、制御信号
の生成周期を定常動作状態の生成周期よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早めているので、受信装置の間欠受信動作時の受信
信号レベルの変動幅が大きいことが予想される場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
テップ）において、自動利得制御回路または該自動利得
制御回路を備えて構成する受信装置の動作経過時間に応
じて制御信号の生成タイミングまたは生成周期を決定す
ることとし、間欠受信を行う際の未動作状態から定常動
作状態までの立ち上がりの一定期間について、制御信号
の生成周期を定常動作状態の生成周期よりも短く設定し
て、自動利得制御ループの応答特性を定常動作状態時よ
りも早めているので、受信装置の間欠受信動作時の受信
信号レベルの変動幅が大きいことが予想される場合にお
いても、自動利得制御ループの制御信号の生成タイミン
グまたは生成周期を最適化することができ、自動利得制
御ループの追従性を最適化して良好な受信特性を得るこ
とができる。
【０１１３】また、本発明によれば、検波出力変化量検
出手段（検波出力変化量検出ステップ）によって検出さ
れた受信信号の検波出力の変化量に応じて、制御手段
（制御ステップ）により制御信号の生成タイミングまた
は生成周期を決定するので、受信信号レベルの変動幅が
大きいことが予想される場合、或いは電界の状態が安定
して受信信号レベルの変動幅が小さい場合など、様々な
状況に応じて、自動利得制御ループの制御信号の生成タ
イミングまたは生成周期をきめ細かく最適化することが
でき、自動利得制御ループの追従性を最適化して良好な
受信特性を得ることができる。
出手段（検波出力変化量検出ステップ）によって検出さ
れた受信信号の検波出力の変化量に応じて、制御手段
（制御ステップ）により制御信号の生成タイミングまた
は生成周期を決定するので、受信信号レベルの変動幅が
大きいことが予想される場合、或いは電界の状態が安定
して受信信号レベルの変動幅が小さい場合など、様々な
状況に応じて、自動利得制御ループの制御信号の生成タ
イミングまたは生成周期をきめ細かく最適化することが
でき、自動利得制御ループの追従性を最適化して良好な
受信特性を得ることができる。
【０１１４】さらに、本発明によれば、フェージングピ
ッチ検出手段（フェージングピッチ検出ステップ）によ
って検出された受信信号のフェージングピッチに応じ
て、制御手段（制御ステップ）により制御信号の生成タ
イミングまたは生成周期を決定するので、フェージング
環境内での受信時等の受信信号レベルの変動幅が大きい
ことが予想される場合においても、自動利得制御ループ
の制御信号の生成タイミングまたは生成周期を最適化す
ることができ、自動利得制御ループの追従性を最適化し
て良好な受信特性を得ることができる。
ッチ検出手段（フェージングピッチ検出ステップ）によ
って検出された受信信号のフェージングピッチに応じ
て、制御手段（制御ステップ）により制御信号の生成タ
イミングまたは生成周期を決定するので、フェージング
環境内での受信時等の受信信号レベルの変動幅が大きい
ことが予想される場合においても、自動利得制御ループ
の制御信号の生成タイミングまたは生成周期を最適化す
ることができ、自動利得制御ループの追従性を最適化し
て良好な受信特性を得ることができる。
【図１】本発明の第１の実施形態に係る自動利得制御回
路の構成図である。
路の構成図である。
【図２】受信装置の電源を投入したときの未動作状態
（初期状態）から定常動作状態までの立ち上がりにおけ
る自動利得制御ループの追従性を説明する説明図であ
り、図２（ａ）は第１の実施形態の自動利得制御回路の
場合、図２（ｂ）は従来の場合である。
（初期状態）から定常動作状態までの立ち上がりにおけ
る自動利得制御ループの追従性を説明する説明図であ
り、図２（ａ）は第１の実施形態の自動利得制御回路の
場合、図２（ｂ）は従来の場合である。
【図３】第１の実施形態の制御部が行う制御信号の生成
周期の決定方法を説明するフローチャートである。
周期の決定方法を説明するフローチャートである。
【図４】第２の変形例のＤＳＰ上で実行されるソフトウ
ェアプログラム（自動利得制御方法）の手順を説明する
フローチャートである。
ェアプログラム（自動利得制御方法）の手順を説明する
フローチャートである。
【図５】受信装置が間欠受信を行う際の未動作状態（初
期状態）から定常動作状態までの立ち上がりにおける自
動利得制御ループの追従性を説明する説明図であり、図
５（ａ）は第２の実施形態の自動利得制御回路の場合、
図５（ｂ）は従来の場合である。
期状態）から定常動作状態までの立ち上がりにおける自
動利得制御ループの追従性を説明する説明図であり、図
５（ａ）は第２の実施形態の自動利得制御回路の場合、
図５（ｂ）は従来の場合である。
【図６】第２の実施形態の制御部が行う制御信号の生成
周期の決定方法を説明するフローチャートである。
周期の決定方法を説明するフローチャートである。
【図７】本発明の第３の実施形態に係る自動利得制御回
路の構成図である。
路の構成図である。
【図８】受信装置の自動利得制御ループにおける追従性
を説明する説明図であり、図８（ａ）は第３の実施形態
の自動利得制御回路の場合、図８（ｂ）は従来の場合で
ある。
を説明する説明図であり、図８（ａ）は第３の実施形態
の自動利得制御回路の場合、図８（ｂ）は従来の場合で
ある。
【図９】第３の実施形態の積分周期（積分タイミング）
を決定する方法を説明するフローチャートである。
を決定する方法を説明するフローチャートである。
【図１０】本発明の第４の実施形態に係る自動利得制御
回路の構成図である。
回路の構成図である。
【図１１】第４の実施形態の積分周期（積分タイミン
グ）を決定する方法を説明するフローチャートである。
グ）を決定する方法を説明するフローチャートである。
【図１２】本発明の第５の実施形態に係る自動利得制御
回路を備えた受信装置の構成図である。
回路を備えた受信装置の構成図である。
【図１３】従来の受信装置における自動利得制御回路の
構成図である。
構成図である。
１，２，３，１０７ 自動利得制御回路（ＡＧＣ） １１ 可変利得増幅器 １２ 復調部 １３ Ａ／Ｄコンバータ １４ レベル検波器 １５ 平均化部 １６ 収束値差分算出用加算器 １７ ループ利得制御用乗算器 １８ 積分回路部の加算器 １９ 積分回路部のラッチ回路 ２０ 演算部 ２１ Ｄ／Ａコンバータ ２２ ラッチ回路 ２３ 加算器 ２４ フェージングピッチ検出部 ２５，２６，２７ 制御部 Ｒｉ 受信信号入力 Ｒｄ 復調出力 Ａ 目標値 Ｂ ループ利得制御値 Ｃ１，Ｃ２，Ｃ３ ラッチタイミング制御信号 ＧＣ 制御信号 １０１ アンテナ １０２ 共用器 １０３ 高周波帯用バンドパスフィルタ １０４ 低雑音増幅器 １０５ ダウンミキサ １０６ 中間周波数帯用バンドパスフィルタ １０８ 周波数シンセサイザ １０９ レシーバ １１０ 制御部 １１１ キー操作入力部 １１２ マイクロフォン １１３ 送信回路 １１４ 電源部
Claims (15)
- 【請求項１】 受信信号の振幅を制御信号に基づいて制
御する可変利得増幅器を備えた自動利得制御回路におい
て、 前記受信信号についてレベル検波を行い、帰還信号を生
成して前記可変利得増幅器の制御信号とする制御信号生
成手段と、 前記制御信号の生成タイミングまたは前記制御信号の生
成周期を所定の物理量に応じて決定し、前記制御信号生
成手段を制御する制御手段と、を有することを特徴とす
る自動利得制御回路。 - 【請求項２】 前記制御手段は、前記所定の物理量をア
ドレス情報とし、該アドレス情報に対応して前記制御信
号の生成タイミングまたは前記制御信号の生成周期の情
報を保持した参照テーブルを有することを特徴とする請
求項１に記載の自動利得制御回路。 - 【請求項３】 前記制御手段は、前記所定の物理量を当
該自動利得制御回路の動作経過時間として、前記制御信
号の生成タイミングまたは前記制御信号の生成周期を決
定することを特徴とする請求項１または２に記載の自動
利得制御回路。 - 【請求項４】 前記制御手段は、電源投入したときの未
動作状態から定常動作状態までの立ち上がりの一定期間
について、前記制御信号の生成周期を前記定常動作状態
の生成周期よりも短く設定することを特徴とする請求項
１、２または３に記載の自動利得制御回路。 - 【請求項５】 前記制御手段は、間欠受信を行う際の未
動作状態から定常動作状態までの立ち上がりの一定期間
について、前記制御信号の生成周期を前記定常動作状態
の生成周期よりも短く設定することを特徴とする請求項
１、２、３または４に記載の自動利得制御回路。 - 【請求項６】 前記受信信号の検波出力の変化量を検出
する検波出力変化量検出手段を有し、 前記制御手段は、前記所定の物理量を前記検波出力の変
化量として、前記制御信号の生成タイミングまたは前記
制御信号の生成周期を決定することを特徴とする請求項
１または２に記載の自動利得制御回路。 - 【請求項７】 前記受信信号のフェージングピッチを検
出するフェージングピッチ検出手段を有し、 前記制御手段は、前記所定の物理量をフェージングピッ
チとして、前記制御信号の生成タイミングまたは前記制
御信号の生成周期を決定することを特徴とする請求項１
または２に記載の自動利得制御回路。 - 【請求項８】 請求項１、２、３、４、５、６または７
に記載の自動利得制御回路を有することを特徴とする受
信装置。 - 【請求項９】 受信信号の振幅を制御信号に基づいて制
御する可変利得増幅器を備えた受信装置における自動利
得制御方法において、 前記受信信号についてレベル検波を行い、帰還信号を生
成して前記可変利得増幅器の制御信号とする制御信号生
成ステップと、 前記制御信号の生成タイミングまたは前記制御信号の生
成周期を所定の物理量に応じて決定する制御ステップ
と、を有することを特徴とする受信装置における自動利
得制御方法。 - 【請求項１０】 前記制御ステップは、前記所定の物理
量を当該受信装置の動作経過時間として、前記制御信号
の生成タイミングまたは前記制御信号の生成周期を決定
することを特徴とする請求項９に記載の受信装置におけ
る自動利得制御方法。 - 【請求項１１】 前記制御ステップは、電源投入したと
きの未動作状態から定常動作状態までの立ち上がりの一
定期間について、前記制御信号の生成周期を前記定常動
作状態の生成周期よりも短く設定することを特徴とする
請求項９または１０に記載の受信装置における自動利得
制御方法。 - 【請求項１２】 前記制御ステップは、間欠受信を行う
際の未動作状態から定常動作状態までの立ち上がりの一
定期間について、前記制御信号の生成周期を前記定常動
作状態の生成周期よりも短く設定することを特徴とする
請求項９、１０または１１に記載の受信装置における自
動利得制御方法。 - 【請求項１３】 前記受信信号の検波出力の変化量を検
出する検波出力変化量検出ステップを有し、 前記制御ステップは、前記所定の物理量を前記検波出力
の変化量として、前記制御信号の生成タイミングまたは
前記制御信号の生成周期を決定することを特徴とする請
求項９に記載の受信装置における自動利得制御方法。 - 【請求項１４】 前記受信信号のフェージングピッチを
検出するフェージングピッチ検出ステップを有し、 前記制御ステップは、前記所定の物理量をフェージング
ピッチとして、前記制御信号の生成タイミングまたは前
記制御信号の生成周期を決定することを特徴とする請求
項９に記載の受信装置における自動利得制御方法。 - 【請求項１５】 請求項９、１０、１１、１２、１３ま
たは１４に記載の受信装置における自動利得制御方法を
コンピュータに実行させるためのプログラムとして記録
したコンピュータにより読み取り可能な記録媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11073977A JP2000269759A (ja) | 1999-03-18 | 1999-03-18 | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 |
| DE60025964T DE60025964D1 (de) | 1999-03-18 | 2000-03-17 | Schaltung zur automatischen Verstärkungsregelung und Empfängervorrichtung mit einer solchen Verstärkungsregelung, und Verfahren zur automatischen Verstärkungsregelung |
| EP00105766A EP1037381B1 (en) | 1999-03-18 | 2000-03-17 | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| CNB001043048A CN1172433C (zh) | 1999-03-18 | 2000-03-17 | 自动增益控制方法和电路及采用该电路的接收装置 |
| US09/527,924 US6885851B1 (en) | 1999-03-18 | 2000-03-17 | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| US11/104,148 US20050186928A1 (en) | 1999-03-18 | 2005-04-12 | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11073977A JP2000269759A (ja) | 1999-03-18 | 1999-03-18 | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269759A true JP2000269759A (ja) | 2000-09-29 |
Family
ID=13533679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11073977A Pending JP2000269759A (ja) | 1999-03-18 | 1999-03-18 | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6885851B1 (ja) |
| EP (1) | EP1037381B1 (ja) |
| JP (1) | JP2000269759A (ja) |
| CN (1) | CN1172433C (ja) |
| DE (1) | DE60025964D1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
| JP2003032057A (ja) * | 2001-07-12 | 2003-01-31 | Sanyo Electric Co Ltd | 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末 |
| CN101335546A (zh) * | 2007-06-26 | 2008-12-31 | 中兴通讯股份有限公司 | 射频自动增益控制系统和方法 |
| JP2009077242A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | 無線通信システムおよび自動利得制御方法 |
| US7596192B2 (en) | 2003-09-05 | 2009-09-29 | Nec Corporation | Automatic gain control method for radio communication mobile station |
| JP2012205003A (ja) * | 2011-03-24 | 2012-10-22 | Hochiki Corp | 光受信機 |
| US8320502B2 (en) | 2007-08-08 | 2012-11-27 | Sharp Kabushiki Kaisha | Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product, and recording medium recording thereon the product |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19947048C2 (de) * | 1999-09-30 | 2003-02-13 | Micronas Munich Gmbh | Regelkreis für digitale Signale |
| WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
| JP2003101427A (ja) * | 2001-09-21 | 2003-04-04 | Sanyo Electric Co Ltd | 無線装置および利得制御方法 |
| EP1552606B1 (en) * | 2002-10-16 | 2006-04-26 | Casio Computer Co., Ltd. | Radio wave reception device, radio wave clock, and repeater |
| TWI355798B (en) * | 2003-03-12 | 2012-01-01 | St Ericsson Sa | Automatic gain control with two power detectors |
| JP3906179B2 (ja) * | 2003-04-25 | 2007-04-18 | 株式会社東芝 | 無線受信機および無線信号処理方法 |
| CN100581052C (zh) * | 2004-08-13 | 2010-01-13 | 深圳赛意法微电子有限公司 | 具有自适应的爬升和衰减时间的自动增益控制系统 |
| US20060068740A1 (en) * | 2004-09-24 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Receiver if circuit including image rejection mixer and active bandpass filter |
| US8116485B2 (en) * | 2005-05-16 | 2012-02-14 | Qnx Software Systems Co | Adaptive gain control system |
| US7498882B2 (en) | 2006-04-18 | 2009-03-03 | Rambus Inc. | Signaling system with low-power automatic gain control |
| US7796714B2 (en) * | 2006-08-02 | 2010-09-14 | Powerwave Cognition, Inc. | Multiple signal receiving |
| KR100726958B1 (ko) * | 2006-08-22 | 2007-06-14 | 인티그런트 테크놀로지즈(주) | 수신기 및 그 증폭이득 제어장치 |
| US7680473B2 (en) * | 2006-09-19 | 2010-03-16 | Mediatek Inc. | Circuits and methods for signal gain control |
| BRPI0821882B1 (pt) * | 2008-01-16 | 2020-04-22 | Interdigital Madison Patent Holdings | circuito de controle de ganho automático e método de controle de ganho automático com feedback de controlador de estado de máquina |
| JP5116502B2 (ja) * | 2008-02-15 | 2013-01-09 | パナソニック株式会社 | 受信レベル制御装置及び受信機 |
| TWI418143B (zh) * | 2010-08-26 | 2013-12-01 | Global Unichip Corp | 一種具有自動增益控制裝置之通訊裝置以及自動增益控制的方法 |
| TWI499336B (zh) * | 2012-04-13 | 2015-09-01 | Apple Inc | 用於基於經測量假訊調整適應性控制環路行為之裝置及方法 |
| KR20150071575A (ko) * | 2013-12-18 | 2015-06-26 | 엘에스산전 주식회사 | Ldc의 입력 전류 정보를 이용한 ldc 제어 장치 |
| CN104539253B (zh) * | 2014-08-18 | 2017-06-06 | 中国科学院嘉兴微电子与系统工程中心 | 三级自动增益控制装置及其控制方法 |
| EP3890397B1 (en) * | 2018-11-30 | 2023-08-23 | Huawei Technologies Co., Ltd. | Downlink signal reception method, terminal, and source base station |
| CN112491378A (zh) * | 2020-12-02 | 2021-03-12 | 四川九洲电器集团有限责任公司 | 一种数字化自适应agc控制方法及系统 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292598A (en) | 1978-06-01 | 1981-09-29 | Tokyo Shibaura Denki Kabushiki Kaisha | Automatic gain control circuit |
| JPS5866064A (ja) | 1981-10-15 | 1983-04-20 | Toshiba Corp | レベル検出回路 |
| JPS62264778A (ja) * | 1986-05-12 | 1987-11-17 | Toshiba Corp | Ａｇｃ回路 |
| JPH0810809B2 (ja) | 1989-07-21 | 1996-01-31 | 富士通株式会社 | 自動利得制御回路 |
| GB2243733A (en) * | 1990-05-01 | 1991-11-06 | Orbitel Mobile Communications | Gain control based on average amplitude of i/p signal |
| JPH04297115A (ja) * | 1991-03-26 | 1992-10-21 | Toshiba Corp | 可変利得制御回路 |
| JPH0520786A (ja) * | 1991-07-09 | 1993-01-29 | Canon Inc | 情報信号出力装置 |
| JP3254733B2 (ja) * | 1992-06-16 | 2002-02-12 | 松下電器産業株式会社 | 自動利得制御回路 |
| JPH0653765A (ja) | 1992-07-30 | 1994-02-25 | Nec Corp | 自動利得制御回路 |
| JP3257083B2 (ja) | 1992-11-09 | 2002-02-18 | 日本電気株式会社 | 自動利得制御回路 |
| US5603113A (en) * | 1993-06-16 | 1997-02-11 | Oki Telecom | Automatic gain control circuit for both receiver and transmitter adjustable amplifiers including a linear signal level detector with DC blocking, DC adding, and AC removing components |
| FR2712751B1 (fr) * | 1993-11-19 | 1995-12-15 | Thomson Csf | Procédé et dispositif de régulation du gain d'un amplificateur de signaux haute fréquence. |
| US6049715A (en) * | 1994-06-01 | 2000-04-11 | Nortel Networks Corporation | Method and apparatus for evaluating a received signal in a wireless communication utilizing long and short term values |
| JPH0851329A (ja) | 1994-08-09 | 1996-02-20 | Fujitsu Ltd | Ａｇｃ回路 |
| EP0717508B1 (en) * | 1994-12-13 | 2004-08-04 | NTT DoCoMo, Inc. | Power regulation for a mobile satellite communication system |
| US5884152A (en) * | 1995-01-31 | 1999-03-16 | Nec Corporation | Automatic gain control with constant gain coefficient during mobile's receive time slot |
| US5613230A (en) * | 1995-06-09 | 1997-03-18 | Ford Motor Company | AM receiver search tuning with adaptive control |
| US5901347A (en) * | 1996-01-17 | 1999-05-04 | Motorola, Inc. | Fast automatic gain control circuit and method for zero intermediate frequency receivers and radiotelephone using same |
| JP3273539B2 (ja) * | 1996-01-19 | 2002-04-08 | シャープ株式会社 | スペクトル拡散信号受信機 |
| JPH09266422A (ja) | 1996-03-28 | 1997-10-07 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
| US5784410A (en) * | 1996-06-03 | 1998-07-21 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
| CA2232754A1 (en) * | 1996-09-05 | 1998-03-12 | Mitsubishi Denki Kabushiki Kaisha | Gain control method and receiver |
| US5724652A (en) * | 1996-10-24 | 1998-03-03 | Motorola, Inc. | Method for acquiring a rapid automatic gain control (AGC) response in a narrow band receiver |
| US5930693A (en) * | 1997-02-03 | 1999-07-27 | Ford Motor Company | Radio receiver with underpass detector |
| JP3841515B2 (ja) | 1997-06-02 | 2006-11-01 | 富士通テン株式会社 | デジタルオーディオ放送の受信装置 |
| JPH11136154A (ja) * | 1997-10-31 | 1999-05-21 | Sony Corp | 受信装置 |
| JP3304886B2 (ja) * | 1998-06-29 | 2002-07-22 | 日本電気株式会社 | 自動利得制御方法、その装置および通信用受信装置 |
| EP1083667A4 (en) * | 1999-02-24 | 2004-07-14 | Mitsubishi Electric Corp | RADIO TERMINAL |
-
1999
- 1999-03-18 JP JP11073977A patent/JP2000269759A/ja active Pending
-
2000
- 2000-03-17 DE DE60025964T patent/DE60025964D1/de not_active Expired - Fee Related
- 2000-03-17 US US09/527,924 patent/US6885851B1/en not_active Expired - Fee Related
- 2000-03-17 CN CNB001043048A patent/CN1172433C/zh not_active Expired - Fee Related
- 2000-03-17 EP EP00105766A patent/EP1037381B1/en not_active Expired - Lifetime
-
2005
- 2005-04-12 US US11/104,148 patent/US20050186928A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
| JP2003032057A (ja) * | 2001-07-12 | 2003-01-31 | Sanyo Electric Co Ltd | 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末 |
| US7596192B2 (en) | 2003-09-05 | 2009-09-29 | Nec Corporation | Automatic gain control method for radio communication mobile station |
| CN101335546A (zh) * | 2007-06-26 | 2008-12-31 | 中兴通讯股份有限公司 | 射频自动增益控制系统和方法 |
| CN101335546B (zh) * | 2007-06-26 | 2013-06-05 | 中兴通讯股份有限公司 | 射频自动增益控制系统和方法 |
| US8320502B2 (en) | 2007-08-08 | 2012-11-27 | Sharp Kabushiki Kaisha | Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product, and recording medium recording thereon the product |
| JP2009077242A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | 無線通信システムおよび自動利得制御方法 |
| JP2012205003A (ja) * | 2011-03-24 | 2012-10-22 | Hochiki Corp | 光受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050186928A1 (en) | 2005-08-25 |
| EP1037381B1 (en) | 2006-02-15 |
| EP1037381A2 (en) | 2000-09-20 |
| US6885851B1 (en) | 2005-04-26 |
| CN1172433C (zh) | 2004-10-20 |
| CN1267956A (zh) | 2000-09-27 |
| DE60025964D1 (de) | 2006-04-20 |
| EP1037381A3 (en) | 2001-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000269759A (ja) | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 | |
| KR100532266B1 (ko) | 다이렉트 컨버전 수신기 및 ｄｃ 오프셋 저감 방법 | |
| JP5329646B2 (ja) | デジタル周波数／位相ロックドループ | |
| JP2001251152A (ja) | 自動利得制御装置及び方法、並びに自動利得制御機能を備えた無線通信装置 | |
| JP4584668B2 (ja) | 自動利得制御回路および方法 | |
| US6229397B1 (en) | Automatic gain control circuit receiving apparatus incorporating said circuit automatic gain control method adaptable to receiving apparatus and recording medium | |
| JP2001024454A (ja) | 自動利得制御装置及び方法、並びに自動利得制御機能を持った無線通信装置 | |
| US7496163B2 (en) | AGC system, AGC method, and receiver using the AGC system | |
| US6181188B1 (en) | Apparatus for stabilizing transmission output | |
| JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
| JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| JP2005167719A (ja) | 受信機 | |
| US7787841B2 (en) | Receiving module and receiving device using the same | |
| JPH11154839A (ja) | 自動利得制御方式 | |
| US7003057B2 (en) | Reception AGC circuit | |
| JP2002217763A (ja) | 入力レベル表示方法、入力レベル表示装置 | |
| JPH11355079A (ja) | 自動利得制御回路および衛星放送受信チューナ | |
| JP4538282B2 (ja) | 自動利得制御装置及び自動利得制御方法 | |
| JP3875815B2 (ja) | ディジタル送受信機 | |
| JP2005136509A (ja) | 電力制御装置および電力制御方法 | |
| JP2009290276A (ja) | 携帯端末装置とその消費電力制御方法 | |
| JPH10117113A (ja) | Ａｇｃ回路 | |
| JP2006129039A (ja) | 送信機、ｒｆ信号の温度補償方法、コンピュータプログラム | |
| KR20050056410A (ko) | 휴대용 단말기의 온도 보상 방법 | |
| JP2006129234A (ja) | 無線機及びその自動利得制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040310 |