JP2000270267A - 固体撮像素子用雑音除去回路 - Google Patents
固体撮像素子用雑音除去回路Info
- Publication number
- JP2000270267A JP2000270267A JP11070725A JP7072599A JP2000270267A JP 2000270267 A JP2000270267 A JP 2000270267A JP 11070725 A JP11070725 A JP 11070725A JP 7072599 A JP7072599 A JP 7072599A JP 2000270267 A JP2000270267 A JP 2000270267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- solid
- sampling
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 占有面積と消費電力を小さくでき、固体撮像
素子の出力にバッファ回路が不要で、時定数が容易に最
適な値に設定可能でリセット雑音を充分に除去すること
ができる、固体撮像素子用雑音除去回路を提供する。 【解決手段】 相関二重サンプリング回路５はバイアス
回路１１と容量Ｃ２，Ｃ３とＭＯＳトランジスタＴＲ
１，ＴＲ２と基準電位源Ｖｒｅｆとバッファ回路１２，
１３とＭＯＳトランジスタＴＲ３，ＴＲ４と容量Ｃ４，
Ｃ５と減算回路１４を有する。固体撮像素子１の出力信
号はバイアス回路１１で所定の動作点電位を与えられ
る。容量Ｃ２はＭＯＳトランジスタＴＲ１とともにクラ
ンプ回路を構成している。所定の動作電位を与えられた
固体撮像素子１の出力信号中のリセット電位は所定の電
位Ｖｒｅｆにクランプされた後、バッファ回路１２を経
て、ＭＯＳトランジスタＴＲ４と容量Ｃ４で構成される
サンプリングホールド回路でサンプルホールドされる。
素子の出力にバッファ回路が不要で、時定数が容易に最
適な値に設定可能でリセット雑音を充分に除去すること
ができる、固体撮像素子用雑音除去回路を提供する。 【解決手段】 相関二重サンプリング回路５はバイアス
回路１１と容量Ｃ２，Ｃ３とＭＯＳトランジスタＴＲ
１，ＴＲ２と基準電位源Ｖｒｅｆとバッファ回路１２，
１３とＭＯＳトランジスタＴＲ３，ＴＲ４と容量Ｃ４，
Ｃ５と減算回路１４を有する。固体撮像素子１の出力信
号はバイアス回路１１で所定の動作点電位を与えられ
る。容量Ｃ２はＭＯＳトランジスタＴＲ１とともにクラ
ンプ回路を構成している。所定の動作電位を与えられた
固体撮像素子１の出力信号中のリセット電位は所定の電
位Ｖｒｅｆにクランプされた後、バッファ回路１２を経
て、ＭＯＳトランジスタＴＲ４と容量Ｃ４で構成される
サンプリングホールド回路でサンプルホールドされる。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像素子用の集
積化雑音除去回路に関する。
積化雑音除去回路に関する。
【０００２】
【従来の技術】固体撮像素子は、フォトダイオードなど
で構成された各受光素子で光電変換され蓄積された信号
電荷を周知のゲート付き電荷積分回路（フローティング
拡散層アンプとも呼ばれる）で電圧信号に変換する。こ
のゲート付き電荷積分回路は、１画素の信号電荷を電圧
に変換した後のリセット動作時にリセット雑音を発生す
るため、これも周知の相関二重サンプリング法によって
このリセット雑音を除去して画像信号だけを取り出して
いる。
で構成された各受光素子で光電変換され蓄積された信号
電荷を周知のゲート付き電荷積分回路（フローティング
拡散層アンプとも呼ばれる）で電圧信号に変換する。こ
のゲート付き電荷積分回路は、１画素の信号電荷を電圧
に変換した後のリセット動作時にリセット雑音を発生す
るため、これも周知の相関二重サンプリング法によって
このリセット雑音を除去して画像信号だけを取り出して
いる。
【０００３】図６はゲート付き電荷積分回路を備えた固
体撮像素子を使用した固体撮像装置の一例を示す構成図
である。固体撮像素子１の出力信号はバッファ回路２を
介して相関二重サンプリング回路（ＣＤＳ回路）２２に
供給される。駆動パルス発生回路９は固体撮像素子１を
駆動すると共にこれと同期したクランプパルスとサンプ
リングパルスの二つのパルス１０を相関二重サンプリン
グ回路２２に供給する。相関二重サンプリング回路２２
はゲート付き電荷積分回路のリセット雑音を除去する。
相関二重サンプリング回路２２でリセット雑音が除去さ
れた出力信号は、ＡＧＣ回路２３で所定の大きさに振幅
を調整された後、アナログデジタル変換器（Ａ／Ｄ変換
器）２４でデジタル信号に変換され、次に映像信号処理
回路８で映像信号が形成される。
体撮像素子を使用した固体撮像装置の一例を示す構成図
である。固体撮像素子１の出力信号はバッファ回路２を
介して相関二重サンプリング回路（ＣＤＳ回路）２２に
供給される。駆動パルス発生回路９は固体撮像素子１を
駆動すると共にこれと同期したクランプパルスとサンプ
リングパルスの二つのパルス１０を相関二重サンプリン
グ回路２２に供給する。相関二重サンプリング回路２２
はゲート付き電荷積分回路のリセット雑音を除去する。
相関二重サンプリング回路２２でリセット雑音が除去さ
れた出力信号は、ＡＧＣ回路２３で所定の大きさに振幅
を調整された後、アナログデジタル変換器（Ａ／Ｄ変換
器）２４でデジタル信号に変換され、次に映像信号処理
回路８で映像信号が形成される。
【０００４】この相関二重サンプリング回路２２を実現
する具体的手段として、相関二重サンプリング回路２２
とＡＧＣ回路２３やアナログデジタル変換器（Ａ／Ｄ変
換器）２４を一個の信号処理ＩＣ２１に集積化して構成
する手法がある。この信号処理ＩＣ２１は従来、消費電
力や集積度の点からＣＭＯＳ集積回路で構成されること
が多い。
する具体的手段として、相関二重サンプリング回路２２
とＡＧＣ回路２３やアナログデジタル変換器（Ａ／Ｄ変
換器）２４を一個の信号処理ＩＣ２１に集積化して構成
する手法がある。この信号処理ＩＣ２１は従来、消費電
力や集積度の点からＣＭＯＳ集積回路で構成されること
が多い。
【０００５】図７はこのＣＭＯＳ集積回路で構成された
信号処理ＩＣ２１の構成要素の内の相関二重サンプリン
グ回路の具体的な構成の一例を示す回路図である。固体
撮像素子１の出力信号はバッファ回路２に供給される。
バッファ回路２はエミッタフォロワ回路などで構成さ
れ、固体撮像素子１の高い出力インピーダンスを低出力
インピーダンスに変換する。バッファ回路２の出力は容
量Ｃ１を介し、破線で囲って示す信号処理ＩＣ２１中の
相関二重サンプリング回路（ＣＤＳ回路）２２に供給さ
れる。相関二重サンプリング回路２２のＭＯＳトランジ
スタＴＲ１は容量Ｃ１と共にクランプ回路を構成し、駆
動パルス発生回路９から供給されたクランプパルスによ
って固体撮像素子１の出力信号中のリセット電位を所定
の電位Ｖｒｅｆにクランプする。クランプされた出力信
号は、次にバッファ回路２５に供給され、バッファ回路
２５の出力は次にＭＯＳトランジスタＴＲ３に供給され
る。ＭＯＳトランジスタＴＲ３と容量Ｃ３はサンプリン
グホールド回路を構成し、駆動パルス発生回路９から供
給されたサンプリングパルスによって固体撮像素子の出
力信号中の信号電位をサンプリングホールドして映像信
号を得ている。
信号処理ＩＣ２１の構成要素の内の相関二重サンプリン
グ回路の具体的な構成の一例を示す回路図である。固体
撮像素子１の出力信号はバッファ回路２に供給される。
バッファ回路２はエミッタフォロワ回路などで構成さ
れ、固体撮像素子１の高い出力インピーダンスを低出力
インピーダンスに変換する。バッファ回路２の出力は容
量Ｃ１を介し、破線で囲って示す信号処理ＩＣ２１中の
相関二重サンプリング回路（ＣＤＳ回路）２２に供給さ
れる。相関二重サンプリング回路２２のＭＯＳトランジ
スタＴＲ１は容量Ｃ１と共にクランプ回路を構成し、駆
動パルス発生回路９から供給されたクランプパルスによ
って固体撮像素子１の出力信号中のリセット電位を所定
の電位Ｖｒｅｆにクランプする。クランプされた出力信
号は、次にバッファ回路２５に供給され、バッファ回路
２５の出力は次にＭＯＳトランジスタＴＲ３に供給され
る。ＭＯＳトランジスタＴＲ３と容量Ｃ３はサンプリン
グホールド回路を構成し、駆動パルス発生回路９から供
給されたサンプリングパルスによって固体撮像素子の出
力信号中の信号電位をサンプリングホールドして映像信
号を得ている。
【０００６】容量Ｃ２、ＭＯＳトランジスタＴＲ２、バ
ッファ回路２６、ＭＯＳトランジスタＴＲ４、容量Ｃ４
は、容量Ｃ１、ＭＯＳトランジスタＴＲ１、バッファ回
路２５、ＭＯＳトランジスタＴＲ３、容量Ｃ３と同一構
成の回路を構成し、容量Ｃ２は入力が接地されており、
この回路は前記サンプリングホールドされた映像信号の
クランプパルスとサンプリングパルスの影響を除去する
ためのもので、減算回路２７の負入力端子に接続されて
おり、正入力に接続された前記サンプリングホールドさ
れた映像信号から減算してクランプパルスとサンプリン
グパルスの影響を除去する。
ッファ回路２６、ＭＯＳトランジスタＴＲ４、容量Ｃ４
は、容量Ｃ１、ＭＯＳトランジスタＴＲ１、バッファ回
路２５、ＭＯＳトランジスタＴＲ３、容量Ｃ３と同一構
成の回路を構成し、容量Ｃ２は入力が接地されており、
この回路は前記サンプリングホールドされた映像信号の
クランプパルスとサンプリングパルスの影響を除去する
ためのもので、減算回路２７の負入力端子に接続されて
おり、正入力に接続された前記サンプリングホールドさ
れた映像信号から減算してクランプパルスとサンプリン
グパルスの影響を除去する。
【０００７】
【発明が解決しようとする課題】上記従来の技術におい
て、相関二重サンプリング回路２２のＭＯＳトランジス
タＴＲ１は容量Ｃ１と共にクランプ回路を構成し、駆動
パルス発生回路９から供給されたクランプパルスによっ
て固体撮像素子１の出力信号中のリセット電位出力を所
定の電位Ｖｒｅｆにクランプしている。周知のとおり、
固体撮像素子のゲート付き電荷積分回路の出力信号中の
リセット電位出力期間にはリセット雑音が発生してい
る。信号電荷による出力電圧はこのリセット雑音によっ
て変動したリセット電位を基準に出力されるため、前述
のとおり、出力信号中のリセット電位出力を所定の電位
Ｖｒｅｆにクランプして一定値に固定することでリセッ
ト雑音を除去し、この一定値を基準に出力された信号電
荷による出力電圧をサンプリングすればリセット雑音が
除去された映像信号が得られる。
て、相関二重サンプリング回路２２のＭＯＳトランジス
タＴＲ１は容量Ｃ１と共にクランプ回路を構成し、駆動
パルス発生回路９から供給されたクランプパルスによっ
て固体撮像素子１の出力信号中のリセット電位出力を所
定の電位Ｖｒｅｆにクランプしている。周知のとおり、
固体撮像素子のゲート付き電荷積分回路の出力信号中の
リセット電位出力期間にはリセット雑音が発生してい
る。信号電荷による出力電圧はこのリセット雑音によっ
て変動したリセット電位を基準に出力されるため、前述
のとおり、出力信号中のリセット電位出力を所定の電位
Ｖｒｅｆにクランプして一定値に固定することでリセッ
ト雑音を除去し、この一定値を基準に出力された信号電
荷による出力電圧をサンプリングすればリセット雑音が
除去された映像信号が得られる。
【０００８】この一定電位へ固定する動作は、前記クラ
ンプパルスによってＭＯＳトランジスタＴＲ１がオンし
ている期間に行われるが、リセット雑音を完全に除去す
るためには、ＭＯＳトランジスタＴＲ１と容量Ｃ１で構
成されたクランプ回路はリセット電位出力を一定電位Ｖ
ｒｅｆに完全に固定する必要がある。したがって、ＭＯ
ＳトランジスタＴＲ１のオン抵抗と容量Ｃ１による時定
数が、前記クランプパルスの時間内でリセット電位出力
を一定電位Ｖｒｅｆに完全に固定できる短い時定数でな
ければならない。
ンプパルスによってＭＯＳトランジスタＴＲ１がオンし
ている期間に行われるが、リセット雑音を完全に除去す
るためには、ＭＯＳトランジスタＴＲ１と容量Ｃ１で構
成されたクランプ回路はリセット電位出力を一定電位Ｖ
ｒｅｆに完全に固定する必要がある。したがって、ＭＯ
ＳトランジスタＴＲ１のオン抵抗と容量Ｃ１による時定
数が、前記クランプパルスの時間内でリセット電位出力
を一定電位Ｖｒｅｆに完全に固定できる短い時定数でな
ければならない。
【０００９】しかしながら、容量Ｃ１は小さい値の容量
が使用できない。すなわち、ＣＭＯＳ集積回路で構成さ
れた相関二重サンプリング回路２２の入力端子４は集積
回路の構成要素が持つ寄生静電容量、すなわち、ボンデ
ィングパッドや配線、ＭＯＳトランジスタ、バッファ回
路などによる寄生静電容量があり、入力信号がこれら寄
生静電容量と容量Ｃ１との容量比率で容量分割され、減
衰する。この容量分割による影響を無視できるようにす
るためには減衰を１／１００以下程度にしなければなら
ず、容量Ｃ１をこの寄生容量の１００倍程度と充分大き
くして寄生静電容量の影響を受けないようにする必要が
あって小さい値の容量が使用できない。
が使用できない。すなわち、ＣＭＯＳ集積回路で構成さ
れた相関二重サンプリング回路２２の入力端子４は集積
回路の構成要素が持つ寄生静電容量、すなわち、ボンデ
ィングパッドや配線、ＭＯＳトランジスタ、バッファ回
路などによる寄生静電容量があり、入力信号がこれら寄
生静電容量と容量Ｃ１との容量比率で容量分割され、減
衰する。この容量分割による影響を無視できるようにす
るためには減衰を１／１００以下程度にしなければなら
ず、容量Ｃ１をこの寄生容量の１００倍程度と充分大き
くして寄生静電容量の影響を受けないようにする必要が
あって小さい値の容量が使用できない。
【００１０】この大きな容量Ｃ１を使用した場合、ＭＯ
ＳトランジスタＴＲ１のオン抵抗と容量Ｃ１による時定
数を、クランプパルスの時間内でリセット電位出力を一
定電位Ｖｒｅｆに完全に固定できる短い時定数にするた
めには、ＭＯＳトランジスタＴＲ１のオン抵抗を充分小
さくする必要がある。
ＳトランジスタＴＲ１のオン抵抗と容量Ｃ１による時定
数を、クランプパルスの時間内でリセット電位出力を一
定電位Ｖｒｅｆに完全に固定できる短い時定数にするた
めには、ＭＯＳトランジスタＴＲ１のオン抵抗を充分小
さくする必要がある。
【００１１】このため、ＭＯＳトランジスタＴＲ１はそ
の寸法が大きいトランジスタを用いなければならず、Ｃ
ＭＯＳ集積回路で構成するときに大きな面積を占有する
欠点がある。さらにこの大きな容量Ｃ１に一定電位を与
える電位Ｖｒｅｆはクランプ時にその電位が変動しない
ように大きな供給能力を持っている必要があって、これ
も同様に寸法が大きいトランジスタを用いて構成しなけ
ればならず、大きな面積を占有する欠点があった。同時
に、大きな供給能力を持たせるためには寸法の他にイン
ピーダンスを低くしなければならないが、インピーダン
スは電流に比例して低くなるから、〜数ｍＡと大きなバ
イアス電流を流す必要があって消費電力が増大する欠点
がある。さらに、大きな容量Ｃ１を駆動するために固体
撮像素子の出力には駆動能力の大きなバッファ回路２を
持たせる必要があり、これにも大きなバイアス電流を流
す必要があってさらに消費電力が増大する欠点がある。
の寸法が大きいトランジスタを用いなければならず、Ｃ
ＭＯＳ集積回路で構成するときに大きな面積を占有する
欠点がある。さらにこの大きな容量Ｃ１に一定電位を与
える電位Ｖｒｅｆはクランプ時にその電位が変動しない
ように大きな供給能力を持っている必要があって、これ
も同様に寸法が大きいトランジスタを用いて構成しなけ
ればならず、大きな面積を占有する欠点があった。同時
に、大きな供給能力を持たせるためには寸法の他にイン
ピーダンスを低くしなければならないが、インピーダン
スは電流に比例して低くなるから、〜数ｍＡと大きなバ
イアス電流を流す必要があって消費電力が増大する欠点
がある。さらに、大きな容量Ｃ１を駆動するために固体
撮像素子の出力には駆動能力の大きなバッファ回路２を
持たせる必要があり、これにも大きなバイアス電流を流
す必要があってさらに消費電力が増大する欠点がある。
【００１２】以上の欠点に加えて、固体撮像素子は通常
数ＭＨｚ〜数１０ＭＨｚで駆動されているため、ＭＯＳ
トランジスタＴＲ１に印加されるクランプパルスのパル
ス幅は数ｎｓ〜１０数ｎｓと非常に短く、クランプ動作
を完全に行わせるためには、ＭＯＳトランジスタＴＲ１
のオン抵抗と容量Ｃ１による時定数がクランプパルス幅
と同等の時定数である必要があるが、ＣＭＯＳ集積回路
で相関二重サンプリング回路を構成しようとした際の前
記欠点が大きな制約となるため、ＭＯＳトランジスタＴ
Ｒ１のオン抵抗と容量Ｃ１による時定数をこの最適な値
にすることが難しく、リセット雑音を充分に除去するこ
とができず、画質が著しく劣化する欠点があった。
数ＭＨｚ〜数１０ＭＨｚで駆動されているため、ＭＯＳ
トランジスタＴＲ１に印加されるクランプパルスのパル
ス幅は数ｎｓ〜１０数ｎｓと非常に短く、クランプ動作
を完全に行わせるためには、ＭＯＳトランジスタＴＲ１
のオン抵抗と容量Ｃ１による時定数がクランプパルス幅
と同等の時定数である必要があるが、ＣＭＯＳ集積回路
で相関二重サンプリング回路を構成しようとした際の前
記欠点が大きな制約となるため、ＭＯＳトランジスタＴ
Ｒ１のオン抵抗と容量Ｃ１による時定数をこの最適な値
にすることが難しく、リセット雑音を充分に除去するこ
とができず、画質が著しく劣化する欠点があった。
【００１３】本発明の目的は、占有面積と消費電力を小
さくでき、また、固体撮像素子の出力にバッファ回路が
不要であって、かつ、時定数が容易に最適な値に設定可
能でリセット雑音を充分に除去することができ、したが
って画質が改善できる、固体撮像素子用雑音除去回路を
提供することにある。
さくでき、また、固体撮像素子の出力にバッファ回路が
不要であって、かつ、時定数が容易に最適な値に設定可
能でリセット雑音を充分に除去することができ、したが
って画質が改善できる、固体撮像素子用雑音除去回路を
提供することにある。
【００１４】
【課題を解決するための手段】本発明の固体撮像素子用
の集積化雑音除去回路は、ゲート付き電荷積分回路を備
えた固体撮像素子の出力信号を入力する第１の入力端子
に接続され、該入力端子に動作点となる所定のバイアス
電位を与えるバイアス回路と、該バイアス回路で所定の
動作電位に設定された出力信号中のリセット電位出力を
所定の基準電位にクランプする第１のクランプ回路と、
接地に接続された第２の入力端子に接続され、第２の入
力端子の電位を所定の基準電位にクランプする第２のク
ランプ回路と、前記所定の基準電位を与える基準電位源
と、それぞれ第１、第２のクランプ回路の出力をサンプ
ルホールドする第１、第２のサンプルホールド回路と、
第１のサンプルホールド回路の出力から第２のサンプル
ホールド回路の出力を減算する減算回路を有し、半導体
基板上に集積化されている相関二重サンプリング回路か
らなる。
の集積化雑音除去回路は、ゲート付き電荷積分回路を備
えた固体撮像素子の出力信号を入力する第１の入力端子
に接続され、該入力端子に動作点となる所定のバイアス
電位を与えるバイアス回路と、該バイアス回路で所定の
動作電位に設定された出力信号中のリセット電位出力を
所定の基準電位にクランプする第１のクランプ回路と、
接地に接続された第２の入力端子に接続され、第２の入
力端子の電位を所定の基準電位にクランプする第２のク
ランプ回路と、前記所定の基準電位を与える基準電位源
と、それぞれ第１、第２のクランプ回路の出力をサンプ
ルホールドする第１、第２のサンプルホールド回路と、
第１のサンプルホールド回路の出力から第２のサンプル
ホールド回路の出力を減算する減算回路を有し、半導体
基板上に集積化されている相関二重サンプリング回路か
らなる。
【００１５】本発明の他の固体撮像素子用雑音除去回路
は、ゲート付き電荷積分回路を備えた固体撮像素子の出
力信号を入力端子に接続され、該入力端子に動作点とな
る所定のバイアス電位を与えるバイアス回路と、前記固
体撮像素子の出力信号中の基準電位出力をサンプリング
する第１のサンプリングホールド回路と、該固体撮像素
子の出力信号中の信号電荷に対応した信号出力をサンプ
リングする第２のサンプリングホールド回路と、前記バ
イアス回路で所定の動作電位に設定された出力信号を第
１および第２のサンプリングホールド回路の動作点電位
にクランプするクランプ回路と、第１のサンプリングホ
ールド回路の出力を、第２のサンプリングホールド回路
のサンプリングパルスと同じサンプリングパルスでサン
プリングする第３のサンプリングホールド回路と、第２
のサンプリングホールド回路の出力から第１のサンプリ
ングホールド回路の出力を減算する減算回路を有し、半
導体基板上に集積化されている相関二重サンプリング回
路からなる。
は、ゲート付き電荷積分回路を備えた固体撮像素子の出
力信号を入力端子に接続され、該入力端子に動作点とな
る所定のバイアス電位を与えるバイアス回路と、前記固
体撮像素子の出力信号中の基準電位出力をサンプリング
する第１のサンプリングホールド回路と、該固体撮像素
子の出力信号中の信号電荷に対応した信号出力をサンプ
リングする第２のサンプリングホールド回路と、前記バ
イアス回路で所定の動作電位に設定された出力信号を第
１および第２のサンプリングホールド回路の動作点電位
にクランプするクランプ回路と、第１のサンプリングホ
ールド回路の出力を、第２のサンプリングホールド回路
のサンプリングパルスと同じサンプリングパルスでサン
プリングする第３のサンプリングホールド回路と、第２
のサンプリングホールド回路の出力から第１のサンプリ
ングホールド回路の出力を減算する減算回路を有し、半
導体基板上に集積化されている相関二重サンプリング回
路からなる。
【００１６】上述の雑音除去回路によれば、クランプ用
の容量を集積回路の内部に構成することで、これも集積
回路内部に構成されたクランプ用のトランジスタと併せ
て、外部の結合容量に依存することなくクランプ用の容
量の値を設定できるので、クランプ回路の時定数の最適
化が容易で、リセット雑音を充分に除去することがで
き、画質が改善できる固体撮像素子用の集積化雑音除去
回路が実現できる。さらに、小さな寸法のＭＯＳトラン
ジスタと小さな容量でクランプ回路を構成でき、占有面
積が小さく、かつ一定電位を与える電位Ｖｒｅｆの供給
能力も小さくできる。また、固体撮像素子の出力にバッ
ファ回路が不要であるため、撮像装置の消費電力を小さ
くできる。
の容量を集積回路の内部に構成することで、これも集積
回路内部に構成されたクランプ用のトランジスタと併せ
て、外部の結合容量に依存することなくクランプ用の容
量の値を設定できるので、クランプ回路の時定数の最適
化が容易で、リセット雑音を充分に除去することがで
き、画質が改善できる固体撮像素子用の集積化雑音除去
回路が実現できる。さらに、小さな寸法のＭＯＳトラン
ジスタと小さな容量でクランプ回路を構成でき、占有面
積が小さく、かつ一定電位を与える電位Ｖｒｅｆの供給
能力も小さくできる。また、固体撮像素子の出力にバッ
ファ回路が不要であるため、撮像装置の消費電力を小さ
くできる。
【００１７】
【発明の実施の形態】（実施例１）次に、本発明の実施
の形態について図面を参照して説明する。図１を参照す
ると、ゲート付き電荷積分回路を備えた固体撮像素子を
使用し、本発明による集積化された雑音除去回路を備え
た固体撮像装置の一例が示されている。
の形態について図面を参照して説明する。図１を参照す
ると、ゲート付き電荷積分回路を備えた固体撮像素子を
使用し、本発明による集積化された雑音除去回路を備え
た固体撮像装置の一例が示されている。
【００１８】固体撮像素子１の出力信号は相関二重サン
プリング回路（ＣＤＳ回路）５に供給される。駆動パル
ス発生回路９は固体撮像素子１を駆動すると共にこれと
同期したクランプパルスとサンプリングパルスの二つの
パルス１０を相関二重サンプリング回路５に供給する。
相関二重サンプリング回路５はゲート付き電荷積分回路
のリセット雑音を除去する。相関二重サンプリング回路
５でリセット雑音が除去された出力信号は、ＡＧＣ回路
６で所定の大きさに振幅を調整された後、アナログデジ
タル変換器（Ａ／Ｄ変換器）７でデジタル信号に変換さ
れ、次に映像信号処理回路８で映像信号を形成してい
る。
プリング回路（ＣＤＳ回路）５に供給される。駆動パル
ス発生回路９は固体撮像素子１を駆動すると共にこれと
同期したクランプパルスとサンプリングパルスの二つの
パルス１０を相関二重サンプリング回路５に供給する。
相関二重サンプリング回路５はゲート付き電荷積分回路
のリセット雑音を除去する。相関二重サンプリング回路
５でリセット雑音が除去された出力信号は、ＡＧＣ回路
６で所定の大きさに振幅を調整された後、アナログデジ
タル変換器（Ａ／Ｄ変換器）７でデジタル信号に変換さ
れ、次に映像信号処理回路８で映像信号を形成してい
る。
【００１９】相関二重サンプリング回路（ＣＤＳ回路）
５は図６の従来例と同様に、信号処理ＩＣ３の中に集積
化回路として構成されている。図２にこの相関二重サン
プリング回路５の詳細な構成を示す。固体撮像素子１は
図６で示した従来例と同様のゲート付き電荷積分回路を
備えた固体撮像素子である。この固体撮像素子１の出力
信号は結合容量Ｃ１を介して相関二重サンプリング回路
（ＣＤＳ回路）５の入力端子４に供給されている。結合
容量Ｃ１を介してＣＤＳ回路５の入力端子４に入力され
た出力信号はバイアス回路１１によって所定の動作点を
与えられ、次に、クランプ容量Ｃ２に供給される。この
クランプ容量Ｃ２はＭＯＳトランジスタＴＲ１とでクラ
ンプ回路を構成している。この構成においては、外部の
結合容量Ｃ１は図７の従来例の構成と異なり、単なる結
合用の容量である。他方、相関二重サンプリング回路５
における雑音除去のクランプ動作を行うための容量は図
２に示した容量Ｃ２であり、このクランプ用の容量Ｃ２
は集積回路の内部素子として構成されている。
５は図６の従来例と同様に、信号処理ＩＣ３の中に集積
化回路として構成されている。図２にこの相関二重サン
プリング回路５の詳細な構成を示す。固体撮像素子１は
図６で示した従来例と同様のゲート付き電荷積分回路を
備えた固体撮像素子である。この固体撮像素子１の出力
信号は結合容量Ｃ１を介して相関二重サンプリング回路
（ＣＤＳ回路）５の入力端子４に供給されている。結合
容量Ｃ１を介してＣＤＳ回路５の入力端子４に入力され
た出力信号はバイアス回路１１によって所定の動作点を
与えられ、次に、クランプ容量Ｃ２に供給される。この
クランプ容量Ｃ２はＭＯＳトランジスタＴＲ１とでクラ
ンプ回路を構成している。この構成においては、外部の
結合容量Ｃ１は図７の従来例の構成と異なり、単なる結
合用の容量である。他方、相関二重サンプリング回路５
における雑音除去のクランプ動作を行うための容量は図
２に示した容量Ｃ２であり、このクランプ用の容量Ｃ２
は集積回路の内部素子として構成されている。
【００２０】ここで、結合用の容量Ｃ１の作用について
説明する。固体撮像素子１の出力信号が、動作点となる
直流電位をもって出力されているが、通常この直流電位
は数Ｖ〜１０数Ｖ程度であり、一方、集積回路で構成さ
れた相関二重サンプリング回路５の信号の入力端子の耐
圧は通常５Ｖ以下であるため、固体撮像素子１の出力動
作点の直流電位が相関二重サンプリング回路５の信号入
力端子の耐圧を上回っている。そこで、この外部の結合
容量Ｃ１はこの出力の直流電位を遮断して相関二重サン
プリング回路５の入力端子４に固体撮像素子１の出力の
直流電位が印加されないようにする働きを行う。
説明する。固体撮像素子１の出力信号が、動作点となる
直流電位をもって出力されているが、通常この直流電位
は数Ｖ〜１０数Ｖ程度であり、一方、集積回路で構成さ
れた相関二重サンプリング回路５の信号の入力端子の耐
圧は通常５Ｖ以下であるため、固体撮像素子１の出力動
作点の直流電位が相関二重サンプリング回路５の信号入
力端子の耐圧を上回っている。そこで、この外部の結合
容量Ｃ１はこの出力の直流電位を遮断して相関二重サン
プリング回路５の入力端子４に固体撮像素子１の出力の
直流電位が印加されないようにする働きを行う。
【００２１】次に、図２においてバイアス回路１１は、
固体撮像素子１の出力信号が結合容量Ｃ１で直流成分を
遮断して入力端子４に印加されているため、信号処理Ｉ
Ｃ３内部の回路動作に最適なあらかじめ定めた所定の動
作点電位を与えるためのものである。このバイアス回路
１１で所定の動作点電位を与えられた出力信号は次に容
量Ｃ２に印加される。
固体撮像素子１の出力信号が結合容量Ｃ１で直流成分を
遮断して入力端子４に印加されているため、信号処理Ｉ
Ｃ３内部の回路動作に最適なあらかじめ定めた所定の動
作点電位を与えるためのものである。このバイアス回路
１１で所定の動作点電位を与えられた出力信号は次に容
量Ｃ２に印加される。
【００２２】前記のとおり、相関二重サンプリング回路
５における雑音除去のクランプ動作を行うための容量は
図２における容量Ｃ２である。このクランプ容量Ｃ２は
ＭＯＳトランジスタＴＲ１とでクランプ回路を構成して
いる。ＭＯＳトランジスタＴＲ１はクランプパルスによ
って固体撮像素子１の出力信号中のリセット電位を所定
の電位Ｖｒｅｆにクランプする。クランプされた出力信
号は、次にバッファ回路１２に供給され、バッファ回路
１２の出力は次にＭＯＳトランジスタＴＲ３に供給され
る。ＭＯＳトランジスタＴＲ３と容量Ｃ４はサンプリン
グホールド回路を構成し、サンプリングパルスによって
固体撮像素子１の出力信号中の信号電位をサンプリング
ホールドして映像信号を得ている。
５における雑音除去のクランプ動作を行うための容量は
図２における容量Ｃ２である。このクランプ容量Ｃ２は
ＭＯＳトランジスタＴＲ１とでクランプ回路を構成して
いる。ＭＯＳトランジスタＴＲ１はクランプパルスによ
って固体撮像素子１の出力信号中のリセット電位を所定
の電位Ｖｒｅｆにクランプする。クランプされた出力信
号は、次にバッファ回路１２に供給され、バッファ回路
１２の出力は次にＭＯＳトランジスタＴＲ３に供給され
る。ＭＯＳトランジスタＴＲ３と容量Ｃ４はサンプリン
グホールド回路を構成し、サンプリングパルスによって
固体撮像素子１の出力信号中の信号電位をサンプリング
ホールドして映像信号を得ている。
【００２３】図３はこの相関二重サンプリング回路５の
動作を示す波形図である。期間Ｔ１は固体撮像素子のゲ
ート付き電荷積分回路のリセット動作を行っている期
間、期間Ｔ２はリセット後の基準電位出力期間、期間Ｔ
３は信号電位出力期間である。基準電位出力は１画素ご
とのリセット動作毎にリセット雑音が発生するため、図
３のＣＣＤ出力信号波形に示すとおり、時刻ｔ０の基準
電位出力に対して、時刻ｔ１ではＶｎ１、時刻ｔ３では
Ｖｎ２、時刻ｔ５ではＶｎ３と電位が変動してリセット
雑音が発生している。信号電荷による出力信号はこの基
準電位から信号電荷量に応じて変化するから、図３に示
すとおり、時刻ｔ１でＭＯＳトランジスタＴＲ１をクラ
ンプパルスによってオンし、固体撮像素子１の出力信号
中の電位変動を起こしている基準電位出力を所定の電位
Ｖｒｅｆにクランプするとリセット雑音による電位変動
成分が除去される。次に、時刻ｔ２で信号電荷に対応し
た出力信号をサンプリングホールドするとリセット雑音
が除去された信号が得られる。
動作を示す波形図である。期間Ｔ１は固体撮像素子のゲ
ート付き電荷積分回路のリセット動作を行っている期
間、期間Ｔ２はリセット後の基準電位出力期間、期間Ｔ
３は信号電位出力期間である。基準電位出力は１画素ご
とのリセット動作毎にリセット雑音が発生するため、図
３のＣＣＤ出力信号波形に示すとおり、時刻ｔ０の基準
電位出力に対して、時刻ｔ１ではＶｎ１、時刻ｔ３では
Ｖｎ２、時刻ｔ５ではＶｎ３と電位が変動してリセット
雑音が発生している。信号電荷による出力信号はこの基
準電位から信号電荷量に応じて変化するから、図３に示
すとおり、時刻ｔ１でＭＯＳトランジスタＴＲ１をクラ
ンプパルスによってオンし、固体撮像素子１の出力信号
中の電位変動を起こしている基準電位出力を所定の電位
Ｖｒｅｆにクランプするとリセット雑音による電位変動
成分が除去される。次に、時刻ｔ２で信号電荷に対応し
た出力信号をサンプリングホールドするとリセット雑音
が除去された信号が得られる。
【００２４】周知のとおり、相関二重サンプリング回路
５の動作は、図３のＣＣＤ出力信号波形に示すとおり、
時刻ｔ０の電位を基準に見ると、時刻ｔ１ではＶｎ１、
時刻ｔ３ではＶｎ２、時刻ｔ５ではＶｎ３…のリセット
雑音が発生しているからＭＯＳトランジスタＴＲ１をク
ランプパルスによってオンし、固体撮像素子１の出力信
号中の電位変動を起こしている基準電位出力を所定の電
位Ｖｒｅｆにクランプしてこのリセット雑音を除去して
いる。このリセット雑音を完全に除去するためにはＭＯ
ＳトランジスタＴＲ１とクランプ容量Ｃ２とのクランプ
時定数を最適に設定する必要がある。
５の動作は、図３のＣＣＤ出力信号波形に示すとおり、
時刻ｔ０の電位を基準に見ると、時刻ｔ１ではＶｎ１、
時刻ｔ３ではＶｎ２、時刻ｔ５ではＶｎ３…のリセット
雑音が発生しているからＭＯＳトランジスタＴＲ１をク
ランプパルスによってオンし、固体撮像素子１の出力信
号中の電位変動を起こしている基準電位出力を所定の電
位Ｖｒｅｆにクランプしてこのリセット雑音を除去して
いる。このリセット雑音を完全に除去するためにはＭＯ
ＳトランジスタＴＲ１とクランプ容量Ｃ２とのクランプ
時定数を最適に設定する必要がある。
【００２５】図２に示した結合容量Ｃ１とクランプ容量
Ｃ２の静電容量の関係をＣ１＞＞Ｃ２となるように設定
すると、クランプ時定数は結合容量Ｃ１に依存せず、ク
ランプ容量Ｃ２だけで決定することができる。したがっ
て相関二重サンプリング回路５を信号処理ＩＣ３の中に
集積化回路として構成する時にＭＯＳトランジスタＴＲ
１は従来のように外部の容量Ｃ１に依存する必要が無
く、クランプ容量Ｃ２に合わせた小さい寸法のトランジ
スタでよいのでＣＭＯＳ集積回路で構成するときに小さ
な占有面積でよい。同様に、一定電位を与える電位Ｖｒ
ｅｆも供給能力を小さくすることができる。
Ｃ２の静電容量の関係をＣ１＞＞Ｃ２となるように設定
すると、クランプ時定数は結合容量Ｃ１に依存せず、ク
ランプ容量Ｃ２だけで決定することができる。したがっ
て相関二重サンプリング回路５を信号処理ＩＣ３の中に
集積化回路として構成する時にＭＯＳトランジスタＴＲ
１は従来のように外部の容量Ｃ１に依存する必要が無
く、クランプ容量Ｃ２に合わせた小さい寸法のトランジ
スタでよいのでＣＭＯＳ集積回路で構成するときに小さ
な占有面積でよい。同様に、一定電位を与える電位Ｖｒ
ｅｆも供給能力を小さくすることができる。
【００２６】また、ＭＯＳトランジスタＴＲ１とクラン
プ容量Ｃ２をそれぞれ最適化することが容易にでき、そ
の結果、相関二重サンプリング回路５からは雑音が完全
に除去された出力信号が得られる。さらに、相関二重サ
ンプリング回路５の入力端子４の静電容量はほぼクラン
プ容量Ｃ２に等しく、非常に小さな値であるため、図１
において示したバッファ回路２を、通常、不要にするこ
とができる。
プ容量Ｃ２をそれぞれ最適化することが容易にでき、そ
の結果、相関二重サンプリング回路５からは雑音が完全
に除去された出力信号が得られる。さらに、相関二重サ
ンプリング回路５の入力端子４の静電容量はほぼクラン
プ容量Ｃ２に等しく、非常に小さな値であるため、図１
において示したバッファ回路２を、通常、不要にするこ
とができる。
【００２７】図４にこの入力端子４と固体撮像素子１と
の出力信号の接続を示す。図４において、固体撮像素子
１の周知のゲート付き電荷積分回路（フローティング拡
散層アンプとも呼ばれる。）で信号電荷が電圧信号に変
換されている。水平ＣＣＤ１５から転送されてきた信号
電荷Ｑｓはフローティング拡散層Ｃｆｊで、Ｖｓ＝Ｑｓ
／Ｃｆｊの関係式で電圧Ｖｓに変換され、次にＭＯＳト
ランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５から成るソ
ースフォロワ回路で外部に出力されている。このＭＯＳ
トランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５から成る
ソースフォロワ回路はフローティング拡散層Ｃｆｊの微
弱な信号電圧Ｖｓを外部に取り出せるように出力インピ
ーダンスを小さくする動作を行っている。しかしなが
ら、周知のとおり、ソースフォロワ回路の出力インピー
ダンスは数１００オーム程度で比較的高い出力インピー
ダンスである。このため大きな負荷を駆動することがで
きない。しかしながら、本発明の相関二重サンプリング
回路５は前述のとおり、入力端子４の静電容量はほぼク
ランプ容量Ｃ２に等しい非常に小さな値で負荷が非常に
小さいため、このソースフォロワ回路で駆動することが
容易に可能である。したがって、図４に示したとおり、
固体撮像素子１のソースフォロワ回路から得られる出力
信号を、前記したソースフォロワ回路の出力の直流電圧
を遮断するための結合容量Ｃ１を介して相関二重サンプ
リング回路５に直接入力することができ、固体撮像素子
１と相関二重サンプリング回路５との間にバッファ回路
が不要にできる。
の出力信号の接続を示す。図４において、固体撮像素子
１の周知のゲート付き電荷積分回路（フローティング拡
散層アンプとも呼ばれる。）で信号電荷が電圧信号に変
換されている。水平ＣＣＤ１５から転送されてきた信号
電荷Ｑｓはフローティング拡散層Ｃｆｊで、Ｖｓ＝Ｑｓ
／Ｃｆｊの関係式で電圧Ｖｓに変換され、次にＭＯＳト
ランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５から成るソ
ースフォロワ回路で外部に出力されている。このＭＯＳ
トランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５から成る
ソースフォロワ回路はフローティング拡散層Ｃｆｊの微
弱な信号電圧Ｖｓを外部に取り出せるように出力インピ
ーダンスを小さくする動作を行っている。しかしなが
ら、周知のとおり、ソースフォロワ回路の出力インピー
ダンスは数１００オーム程度で比較的高い出力インピー
ダンスである。このため大きな負荷を駆動することがで
きない。しかしながら、本発明の相関二重サンプリング
回路５は前述のとおり、入力端子４の静電容量はほぼク
ランプ容量Ｃ２に等しい非常に小さな値で負荷が非常に
小さいため、このソースフォロワ回路で駆動することが
容易に可能である。したがって、図４に示したとおり、
固体撮像素子１のソースフォロワ回路から得られる出力
信号を、前記したソースフォロワ回路の出力の直流電圧
を遮断するための結合容量Ｃ１を介して相関二重サンプ
リング回路５に直接入力することができ、固体撮像素子
１と相関二重サンプリング回路５との間にバッファ回路
が不要にできる。
【００２８】なお、図２において、容量Ｃ３、ＭＯＳト
ランジスタＴＲ２、バッファ回路１３、ＭＯＳトランジ
スタＴＲ４、容量Ｃ５からなる回路は、クランプ容量Ｃ
２、ＭＯＳトランジスタＴＲ１、バッファ回路１２、Ｍ
ＯＳトランジスタＴＲ３、容量Ｃ４と同一構成の回路で
ある。容量Ｃ３は入力が接地されており、この回路は前
記サンプリングホールドされた映像信号のクランプパル
スとサンプリングパルスの影響を除去するためのもの
で、減算回路１４の負入力端子に接続されており、正入
力に接続された前記サンプリングホールドされた映像信
号から減算してクランプパルスとサンプリングパルスの
影響を除去している。
ランジスタＴＲ２、バッファ回路１３、ＭＯＳトランジ
スタＴＲ４、容量Ｃ５からなる回路は、クランプ容量Ｃ
２、ＭＯＳトランジスタＴＲ１、バッファ回路１２、Ｍ
ＯＳトランジスタＴＲ３、容量Ｃ４と同一構成の回路で
ある。容量Ｃ３は入力が接地されており、この回路は前
記サンプリングホールドされた映像信号のクランプパル
スとサンプリングパルスの影響を除去するためのもの
で、減算回路１４の負入力端子に接続されており、正入
力に接続された前記サンプリングホールドされた映像信
号から減算してクランプパルスとサンプリングパルスの
影響を除去している。
【００２９】相関二重サンプリング回路５の出力は次に
周知の映像信号処理を行ってカラー映像信号を形成す
る。すなわち図１の第１の実施形態においては、必要な
らばＡＧＣ回路６で所定の大きさに振幅を調整された
後、アナログデジタル変換器（Ａ／Ｄ変換器）７でデジ
タル信号に変換され、次に映像信号処理回路８で映像信
号を形成している。 （実施形態２）次に、本発明の第２の実施形態について
図５を参照して説明する。第２の実施形態は、固体撮像
素子のゲート付き電荷積分回路のリセット後の基準電位
出力と信号電位出力とをそれぞれサンプリングホールド
し、この二つの信号の差分を求めてリセット雑音を除去
する構成となっている。
周知の映像信号処理を行ってカラー映像信号を形成す
る。すなわち図１の第１の実施形態においては、必要な
らばＡＧＣ回路６で所定の大きさに振幅を調整された
後、アナログデジタル変換器（Ａ／Ｄ変換器）７でデジ
タル信号に変換され、次に映像信号処理回路８で映像信
号を形成している。 （実施形態２）次に、本発明の第２の実施形態について
図５を参照して説明する。第２の実施形態は、固体撮像
素子のゲート付き電荷積分回路のリセット後の基準電位
出力と信号電位出力とをそれぞれサンプリングホールド
し、この二つの信号の差分を求めてリセット雑音を除去
する構成となっている。
【００３０】固体撮像素子１の出力信号は結合容量Ｃ１
を介して、相関二重サンプリング回路５の入力端子４に
供給される。バイアス回路１６は第１の実施形態と同様
に、入力された固体撮像素子１の出力信号に所定の動作
点を与えるものである。本実施形態のバイアス回路１６
は固体撮像素子１の出力信号のブランキング期間の無信
号時にバイアスクランプパルスによって所定の電位にク
ランプして固体撮像素子１の出力信号に所定の動作点を
与える構成となっているが、図２の実施形態のバイアス
回路１１のように直流を与える構成でもよい。
を介して、相関二重サンプリング回路５の入力端子４に
供給される。バイアス回路１６は第１の実施形態と同様
に、入力された固体撮像素子１の出力信号に所定の動作
点を与えるものである。本実施形態のバイアス回路１６
は固体撮像素子１の出力信号のブランキング期間の無信
号時にバイアスクランプパルスによって所定の電位にク
ランプして固体撮像素子１の出力信号に所定の動作点を
与える構成となっているが、図２の実施形態のバイアス
回路１１のように直流を与える構成でもよい。
【００３１】次に、所定の動作点を与えられた出力信号
は、クランプ容量Ｃ２に供給される。このクランプ容量
Ｃ２はクランプ回路１７とでクランプ回路を構成する。
クランプ回路１７は固体撮像素子１の出力信号を次段の
サンプリングホールド回路の動作点に合わせて直流電位
を決める動作を行うクランプ回路で、固体撮像素子１の
出力信号のブランキング期間の無信号時に固体撮像素子
１の出力信号をＤＣクランプパルスによってＳ／Ｈ回路
の動作点の電位にクランプする。
は、クランプ容量Ｃ２に供給される。このクランプ容量
Ｃ２はクランプ回路１７とでクランプ回路を構成する。
クランプ回路１７は固体撮像素子１の出力信号を次段の
サンプリングホールド回路の動作点に合わせて直流電位
を決める動作を行うクランプ回路で、固体撮像素子１の
出力信号のブランキング期間の無信号時に固体撮像素子
１の出力信号をＤＣクランプパルスによってＳ／Ｈ回路
の動作点の電位にクランプする。
【００３２】次に、動作点の電位にクランプされた出力
信号を、次に、固体撮像素子１の出力信号中の信号電荷
に対応した出力信号をサンプリングホールド回路（Ｓ／
Ｈ回路）１８でサンプリングホールドする。同様に、サ
ンプリングホールド回路１９で固体撮像素子１の出力信
号中の基準電位をサンプリングホールドする。信号電荷
に対応した出力信号の出力期間と基準電位の出力期間は
異なるため、この時間を合わせるため、サンプリングホ
ールド回路１９でサンプリングホールドされた固体撮像
素子１の出力信号中の基準電位を、サンプリングホール
ド回路２０によって固体撮像素子１の出力信号中の信号
電荷に対応した出力信号をサンプリングホールドするサ
ンプリングパルスと同じサンプリングパルスでサンプリ
ングホールドして信号電荷に対応した出力信号と位相を
合わせる。次に減算回路１４でサンプリングホールド回
路（Ｓ／Ｈ回路）１８とサンプリングホールド回路２０
の出力の差分を求めるとリセット雑音が除去された信号
が得られる。以後の信号処理は第１の実施形態と同様で
ある。
信号を、次に、固体撮像素子１の出力信号中の信号電荷
に対応した出力信号をサンプリングホールド回路（Ｓ／
Ｈ回路）１８でサンプリングホールドする。同様に、サ
ンプリングホールド回路１９で固体撮像素子１の出力信
号中の基準電位をサンプリングホールドする。信号電荷
に対応した出力信号の出力期間と基準電位の出力期間は
異なるため、この時間を合わせるため、サンプリングホ
ールド回路１９でサンプリングホールドされた固体撮像
素子１の出力信号中の基準電位を、サンプリングホール
ド回路２０によって固体撮像素子１の出力信号中の信号
電荷に対応した出力信号をサンプリングホールドするサ
ンプリングパルスと同じサンプリングパルスでサンプリ
ングホールドして信号電荷に対応した出力信号と位相を
合わせる。次に減算回路１４でサンプリングホールド回
路（Ｓ／Ｈ回路）１８とサンプリングホールド回路２０
の出力の差分を求めるとリセット雑音が除去された信号
が得られる。以後の信号処理は第１の実施形態と同様で
ある。
【００３３】
【発明の効果】以上説明したように、本発明は、クラン
プ用の容量を集積回路の内部に構成することで、集積回
路内部に構成されたクランプ用のトランジスタと併せ
て、クランプ回路の特性が最適になるようにクランプ用
の容量の値を設定できる。
プ用の容量を集積回路の内部に構成することで、集積回
路内部に構成されたクランプ用のトランジスタと併せ
て、クランプ回路の特性が最適になるようにクランプ用
の容量の値を設定できる。
【００３４】クランプ容量とクランプトランジスタが外
部の容量に依存することなく最適化することができるか
ら、小さな寸法のＭＯＳトランジスタと小さな容量でク
ランプ回路を構成でき、占有面積が小さく、かつ、一定
電位を与える電位Ｖｒｅｆの供給能力も小さくできる。
したがって、一定電位を与える電位Ｖｒｅｆの消費電力
が少なく、また、固体撮像素子の出力にバッファ回路が
不要にできるため消費電力が小さくできる。
部の容量に依存することなく最適化することができるか
ら、小さな寸法のＭＯＳトランジスタと小さな容量でク
ランプ回路を構成でき、占有面積が小さく、かつ、一定
電位を与える電位Ｖｒｅｆの供給能力も小さくできる。
したがって、一定電位を与える電位Ｖｒｅｆの消費電力
が少なく、また、固体撮像素子の出力にバッファ回路が
不要にできるため消費電力が小さくできる。
【００３５】以上に加えて、ＭＯＳトランジスタＴＲ１
のオン抵抗と容量Ｃ２による時定数の最適化が容易にで
き、リセット雑音を充分に除去することができ、画質が
改善できる固体撮像素子用の集積化雑音除去回路が実現
でき、従来の問題点が解決できる。
のオン抵抗と容量Ｃ２による時定数の最適化が容易にで
き、リセット雑音を充分に除去することができ、画質が
改善できる固体撮像素子用の集積化雑音除去回路が実現
でき、従来の問題点が解決できる。
【図１】本発明による集積化された雑音除去回路を適用
した固体撮像装置の一例を示す構成図である。
した固体撮像装置の一例を示す構成図である。
【図２】相関二重サンプリング回路の詳細な構成を示す
構成図である。
構成図である。
【図３】相関二重サンプリング回路の動作を示す波形図
である。
である。
【図４】入力端子４と固体撮像素子１との出力信号の接
続を示す図である。
続を示す図である。
【図５】本発明の第２の実施形態を示す構成図である。
【図６】従来の、ゲート付き電荷積分回路を備えた固体
撮像素子を使用した固体撮像装置の一例を示す構成図で
ある。
撮像素子を使用した固体撮像装置の一例を示す構成図で
ある。
【図７】従来の相関二重サンプリング回路の具体的な構
成例を示す回路図である。
成例を示す回路図である。
１ 固体撮像素子 ２ バッファ回路 ３ 信号処理ＩＣ ４ 入力端子 ５ 相関二重サンプリング回路 ６ ＡＧＣ回路 ７ アナログデジタル変換器 ８ 映像信号処理回路 ９ 駆動パルス発生回路 １０ クランプパルス、サンプリングパルス １１ バイアス回路 １２、１３ バッファ回路 １４ 減算回路 １６ バイアス回路 １７ クランプ回路 １８、１９、２０ サンプリングホールド回路 ２１ 信号処理ＩＣ ２２ 相関二重サンプリング回路 ２３ ＡＧＣ回路 ２４ アナログデジタル変換器 ２５、２６ バッファ回路 Ｃ１〜Ｃ５ 容量 ＴＲ１〜ＴＲ４ トランジスタ Ｖｒｅｆ 基準電圧源
Claims (2)
- 【請求項１】 ゲート付き電荷積分回路を備えた固体撮
像素子の出力信号を入力する第１の入力端子に接続さ
れ、該入力端子に動作点となる所定のバイアス電位を与
えるバイアス回路と、 該バイアス回路で所定の動作電位に設定された出力信号
中のリセット電位出力を所定の基準電位にクランプする
第１のクランプ回路と、 接地に接続された第２の入力端子に接続され、第２の入
力端子の電位を所定の基準電位にクランプする第２のク
ランプ回路と、 前記所定の基準電位を与える基準電位源と、 それぞれ第１、第２のクランプ回路の出力をサンプルホ
ールドする第１、第２のサンプルホールド回路と、 第１のサンプルホールド回路の出力から第２のサンプル
ホールド回路の出力を減算する減算回路を有し、 半導体基板上に集積化されている相関二重サンプリング
回路からなる固体撮像素子用雑音除去回路。 - 【請求項２】 ゲート付き電荷積分回路を備えた固体撮
像素子の出力信号を入力端子に接続され、該入力端子に
動作点となる所定のバイアス電位を与えるバイアス回路
と、 前記固体撮像素子の出力信号中の基準電位出力をサンプ
リングする第１のサンプリングホールド回路と、 該固体撮像素子の出力信号中の信号電荷に対応した信号
出力をサンプリングする第２のサンプリングホールド回
路と、 前記バイアス回路で所定の動作電位に設定された出力信
号を第１および第２のサンプリングホールド回路の動作
点電位にクランプするクランプ回路と、 第１のサンプリングホールド回路の出力を、第２のサン
プリングホールド回路のサンプリングパルスと同じサン
プリングパルスでサンプリングする第３のサンプリング
ホールド回路と、 第２のサンプリングホールド回路の出力から第３のサン
プリングホールド回路の出力を減算する減算回路を有
し、 半導体基板上に集積化されている相関二重サンプリング
回路からなる固体撮像素子用雑音除去回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07072599A JP3389949B2 (ja) | 1999-03-16 | 1999-03-16 | 固体撮像素子用雑音除去回路 |
| US09/525,179 US6950137B1 (en) | 1999-03-16 | 2000-03-14 | Noise reduction circuit for charge coupled imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07072599A JP3389949B2 (ja) | 1999-03-16 | 1999-03-16 | 固体撮像素子用雑音除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000270267A true JP2000270267A (ja) | 2000-09-29 |
| JP3389949B2 JP3389949B2 (ja) | 2003-03-24 |
Family
ID=13439821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07072599A Expired - Fee Related JP3389949B2 (ja) | 1999-03-16 | 1999-03-16 | 固体撮像素子用雑音除去回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6950137B1 (ja) |
| JP (1) | JP3389949B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046877A (ja) * | 2001-07-30 | 2003-02-14 | Canon Inc | 画像撮影装置および放射線撮像システム |
| KR100574891B1 (ko) * | 2003-01-13 | 2006-04-27 | 매그나칩 반도체 유한회사 | 클램프 회로를 갖는 이미지센서 |
| JP2007159115A (ja) * | 2005-12-08 | 2007-06-21 | Samsung Electronics Co Ltd | 信号内のノイズを減少させるための信号を発生させる信号発生器及び信号発生方法 |
| JP2008506316A (ja) * | 2004-07-07 | 2008-02-28 | アルタセンズ インコーポレイテッド | 列バッファ、ｃｍｏｓ画像センサ及びデジタルビデオカメラ |
| US7414654B2 (en) | 2003-04-22 | 2008-08-19 | Matsushita Electric Industrial Co., Ltd. | Analog circuit for processing output signal of image sensor and imaging apparatus using the same |
| KR20190001971A (ko) * | 2017-06-28 | 2019-01-08 | 삼성전자주식회사 | 이미지 센서 및 그것에 포함되는 전자 회로 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110058082A1 (en) * | 2001-11-06 | 2011-03-10 | Hiok Nam Tay | CMOS Image Sensor with Noise Cancellation |
| US7479995B2 (en) * | 2005-05-19 | 2009-01-20 | Digital Imaging Systems Gmbh | On chip real time FPN correction without imager size memory |
| CN103297031B (zh) * | 2013-04-23 | 2017-02-22 | 北京航空航天大学 | 相关双采样脑电信号采集读出电路及其读出方法 |
| JP2015100042A (ja) * | 2013-11-19 | 2015-05-28 | 株式会社東芝 | ノイズ除去装置、および撮像装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108098A (ja) | 1981-12-18 | 1983-06-28 | Sony Corp | サンプルホ−ルド回路 |
| JP2811704B2 (ja) | 1989-01-27 | 1998-10-15 | ソニー株式会社 | Ｃｃｄ出力回路 |
| JPH0418737A (ja) | 1990-05-11 | 1992-01-22 | Hitachi Ltd | Ｃｃｄ固体撮像素子 |
| JP3097180B2 (ja) | 1991-06-07 | 2000-10-10 | 日本電気株式会社 | 相関２重サンプリング回路 |
| JPH06105135A (ja) * | 1992-09-24 | 1994-04-15 | Toshiba Corp | 集積回路装置およびそれを用いた画像読取装置もしくは画像形成装置 |
| JP3064703B2 (ja) | 1992-11-09 | 2000-07-12 | 日本電気株式会社 | サンプルホールド回路 |
| JP2586393B2 (ja) * | 1993-12-08 | 1997-02-26 | 日本電気株式会社 | 固体撮像素子の信号処理回路 |
| US5467130A (en) * | 1994-10-28 | 1995-11-14 | Eastman Kodak Company | Ground driven delay line correlator |
| JPH08286642A (ja) * | 1995-04-11 | 1996-11-01 | Sony Corp | 表示装置 |
| US6025875A (en) * | 1995-10-23 | 2000-02-15 | National Semiconductor Corporation | Analog signal sampler for imaging systems |
| DE69528386T2 (de) * | 1995-12-01 | 2004-07-22 | Qinetiq Ltd. | Abbildungssystem |
| US6018364A (en) * | 1996-02-06 | 2000-01-25 | Analog Devices Inc | Correlated double sampling method and apparatus |
| US6205258B1 (en) * | 1996-04-23 | 2001-03-20 | Must Systems, Inc. | Image scanner having brightness compensation function via output adjustment |
| JP3075203B2 (ja) | 1997-01-28 | 2000-08-14 | 日本電気株式会社 | 固体撮像素子 |
| JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
-
1999
- 1999-03-16 JP JP07072599A patent/JP3389949B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-14 US US09/525,179 patent/US6950137B1/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046877A (ja) * | 2001-07-30 | 2003-02-14 | Canon Inc | 画像撮影装置および放射線撮像システム |
| KR100574891B1 (ko) * | 2003-01-13 | 2006-04-27 | 매그나칩 반도체 유한회사 | 클램프 회로를 갖는 이미지센서 |
| US7394491B2 (en) | 2003-01-13 | 2008-07-01 | Magnachip Semiconductor, Ltd. | Image sensor having clamp circuit |
| US7414654B2 (en) | 2003-04-22 | 2008-08-19 | Matsushita Electric Industrial Co., Ltd. | Analog circuit for processing output signal of image sensor and imaging apparatus using the same |
| JP2008506316A (ja) * | 2004-07-07 | 2008-02-28 | アルタセンズ インコーポレイテッド | 列バッファ、ｃｍｏｓ画像センサ及びデジタルビデオカメラ |
| JP2007159115A (ja) * | 2005-12-08 | 2007-06-21 | Samsung Electronics Co Ltd | 信号内のノイズを減少させるための信号を発生させる信号発生器及び信号発生方法 |
| KR20190001971A (ko) * | 2017-06-28 | 2019-01-08 | 삼성전자주식회사 | 이미지 센서 및 그것에 포함되는 전자 회로 |
| KR102324224B1 (ko) * | 2017-06-28 | 2021-11-10 | 삼성전자주식회사 | 이미지 센서 및 그것에 포함되는 전자 회로 |
| US11418736B2 (en) | 2017-06-28 | 2022-08-16 | Samsung Electronics Co., Ltd. | Image sensor and electronic circuit included therein |
Also Published As
| Publication number | Publication date |
|---|---|
| US6950137B1 (en) | 2005-09-27 |
| JP3389949B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US4742392A (en) | Clamp circuit with feed back | |
| TWI390976B (zh) | 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法 | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| JP2004015701A (ja) | 固体撮像装置及びその制御方法 | |
| US20010033337A1 (en) | Image pickup apparatus | |
| JP2000287131A (ja) | 固体撮像装置 | |
| JP3389949B2 (ja) | 固体撮像素子用雑音除去回路 | |
| JP2576860B2 (ja) | 撮像装置 | |
| JPWO1999023819A1 (ja) | イメージ入力システム | |
| JP2003046864A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2010183443A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JP2001078093A (ja) | 固体撮像装置 | |
| JP3114238B2 (ja) | 固体撮像装置 | |
| JP2546513B2 (ja) | 電荷結合素子の信号処理装置 | |
| JPH08116491A (ja) | 光電変換装置 | |
| JPS6332315B2 (ja) | ||
| JP2510501B2 (ja) | 固体撮像装置 | |
| JPH0473673B2 (ja) | ||
| JP2001197377A (ja) | 電荷結合素子及び電荷結合素子の信号処理回路 | |
| JP2002112117A (ja) | 固体撮像装置およびシステム、相関二重サンプリング回路 | |
| JP2891352B1 (ja) | 固体撮像装置の出力回路 | |
| JPH06189202A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |