JP2000276405A - アドレス変換装置及びこのアドレス変換装置を有するコンピュータシステム - Google Patents

Abstract

(57)【要約】 【課題】 物理メモリに一部のプロセス同士にのみ共有
を許されるような記憶内容が存在する場合に、この一部
のプロセス同士のみに関してエントリをまとめることに
より、メモリ領域の有効活用を図るとともに、記憶保護
も同時に実現可能としたアドレス変換装置、及びこのア
ドレス変換装置を有するコンピュータシステムを提供す
る。 【解決手段】 仮想ページ番号と、物理ページ番号と、
複数ビットで構成されるプロセス識別子と、を記録した
エントリｅを複数個記憶するエントリ記憶手段であるタ
グアレイ部１ａ及びデータアレイ部１ｂと、現在実行中
のプロセスの有するプロセス識別子と、エントリ中のプ
ロセス識別子とを比較するプロセス比較器である第２比
較器１３と、タグアレイ部１ａ及びデータアレイ部１ｂ
より必要なエントリを検索するエントリ検索手段である
第１比較器１２とＡＮＤゲート１０５と、を備えたＴＬ
Ｂ１とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、仮想記憶における
仮想アドレスを物理アドレスに変換する装置に関し、特
に、複数のプロセスにアドレス変換エントリを共有させ
るアドレス変換装置、及びこのアドレス変換装置を有す
るコンピュータシステムに関する。

【０００２】

【従来の技術】コンピュータのメインメモリの容量の限
界に対処してプログラミング上の負荷を軽減する技術と
して仮想記憶方式が広く採用されている。仮想記憶はオ
ペレーティングシステム等によりメインメモリとハード
ディスク等の補助メモリとをメモリ容量を補完するよう
に制御して容量の大きな仮想メモリを形成することで、
大容量のメインメモリを論理上実現するものである。ま
た、仮想記憶を採用するとプログラムの稼働時点に必要
なデータだけをメインメモリに置くことができるので、
複数のプログラム間でメモリを効率よく共有することも
可能となる。

【０００３】仮想記憶では、仮想メモリ中のアドレスを
示す仮想アドレスを、実際のメインメモリ中のアドレス
を示す物理アドレスに変換するアドレス変換が必要にな
る。一般に、仮想アドレスは仮想ページ番号とページ内
オフセットに分割され、物理アドレスも物理ページ番号
とページ内オフセットに分割される。そして、アドレス
変換においては仮想ページ番号と物理ページ番号を対応
付けて記憶するページテーブルを設けておき、このペー
ジテーブルを参照することで要求された仮想アドレスか
ら物理ページ番号を抽出することで物理アドレスへと変
換する。なお、仮想アドレスと物理アドレスのページ内
オフセットは同じであるので、物理ページ番号へ所定の
ページ内オフセットを連結することで物理アドレスが生
成される。

【０００４】ところで、このページテーブルは非常に大
きいためにメインメモリに格納する必要がある。従っ
て、中央処理装置からメインメモリへのアクセス要求が
ある度に、ページテーブルへのアクセスと実際のデータ
へのアクセスとの２回のアクセスをメインメモリに行う
ことになり処理時間の遅延を生じる。これのような処理
時間の遅延を改善するために、近年、ページテーブルの
他に、さらにアドレス変換バッファ（以下「ＴＬＢ」と
言う。）を設けることが行われている。

【０００５】ＴＬＢはページテーブルのうち、使用頻度
が高い仮想ページ番号と物理ページ番号との対応を記憶
したアドレス変換専用のキャッシュメモリである。ＴＬ
Ｂが設けられている場合、中央処理装置からメインメモ
リへのアクセスがあるとまずＴＬＢが最初に検索され、
ここで求める仮想アドレスが無い場合に、ページテーブ
ルが検索される。ＴＬＢの記憶内容を適切に定め、ＴＬ
Ｂのヒット率を高めることでメインメモリへのアクセス
の効率化を図ることができる。

【０００６】ＴＬＢの構成を以下に簡単に説明する。Ｔ
ＬＢは、仮想ページ番号と、物理ページ番号と、複数ビ
ットで構成されるプロセス識別子と、を記録したエント
リを複数個有している。即ち、あるエントリを参照すれ
ば、仮想ページ番号と物理ページ番号の対応が判る。そ
して、各エントリはタグ部とデータ部とに分かれる。タ
グ部は仮想ページ番号、プロセスを示すプロセス識別
子、プロセス識別子を参照するか否かを規定するグロー
バルビット等により構成され、データ部は物理ページ番
号等により構成される。プロセス識別子が設けられるの
は、異なるプロセスが混在することによる仮想アドレス
の混同を防止するためである。

【０００７】即ち、ＴＬＢはコンピュータで同時に実行
される複数のプロセスで共有されるが、各プロセスは独
自に仮想アドレス空間を設定できるので各プロセスで使
用する仮想アドレスが重複し、同じ仮想ページ番号であ
りながら異なる物理ページ番号に対応している複数のエ
ントリが存在する場合があり得る。このため、原則とし
て各エントリにプロセス識別子をつけて、このプロセス
識別子と仮想アドレスを要求しているプロセスのプロセ
ス識別子とが一致するエントリから物理アドレスを抽出
するようにすることで誤ったアドレス変換が行われるこ
とを防止し、プロセス間におけるメモリ保護を図ってい
る。

【０００８】また、異なる２以上のプロセスで同じ仮想
アドレスに対して同じ物理アドレスを対応させているよ
うな場合においても、ある特定のプロセスが実行中は他
のプロセスに当該物理アドレスにアクセスさせるべきで
無いようなときには、このプロセス識別子を用いた判断
を行う。

【０００９】また、一方で、プロセス間で完全に共用で
きる物理アドレスがある場合は、この物理アドレスに対
応する仮想アドレスを個々のプロセス識別子ごとに同じ
ものを使用して、同じ仮想アドレスをこの物理アドレス
で共有させることで、プロセスごとに設ける必要がある
エントリをまとめて、同じ仮想アドレスに対するエント
リ数を減らすことでメモリ容量の小さいＴＬＢのメモリ
領域を効率よく使用することができる。

【００１０】また、共有により空いたエントリ領域にさ
らに別のエントリを記憶させることにより、ＴＬＢのヒ
ット率を上げることもできる。このようにプロセス同士
でエントリを共有する場合は仮想ページ番号だけでアド
レス変換を行うことになるので、各エントリ内にプロセ
ス識別子を参照するか否かを規定する１ビットのグロー
バルビットが設けてあり、エントリが共用されている場
合はグローバルビットをアクティブにすることによりプ
ロセス識別子の一致の有無は問わないようにしてある。
このようにグローバルビットがアクティブの場合はプロ
セス識別子の判断が行われないので、グローバルビット
がアクティブであるエントリはすべてのプロセスに共有
されることになる。

【００１１】このような構成によりＴＬＢは、中央処理
装置から仮想アドレスの要求があると、この仮想アドレ
スを構成する仮想ページ番号を登録したエントリであっ
て、グローバルビットがインアクティブ（“０”）の場
合は、現在実行中のプロセス識別子と同じ識別子を記録
したエントリが検索される。一方、グローバルビットが
アクティブ（“１”）の場合は、プロセス識別子の一致
は判断されることなく、仮想ページ番号が一致するエン
トリの検索がなされる。そして、条件を満たすエントリ
があると変換ヒット信号が中央処理装置に出力されると
ともに、このエントリに記録された物理ページ番号が物
理アドレスに変換されて中央処理装置へ送出される。

【００１２】

【発明が解決しようとする課題】ところで、通常、物理
メモリ中の、とある記録内容に関する物理アドレスを全
てのプロセスに対して共有させることはメモリ保護の為
に出来ないが、例えばプログラムの内容によっては、一
部のプロセス同士に物理アドレスを共有させてもよい場
合がある。しかし、従来のＴＬＢでは、その構造上、物
理アドレスの共有を全てのプロセスに対して行わざるを
得ないため、物理アドレスを共有できるプロセスが物理
メモリ中に複数含まれていても、それらのプロセスに関
するエントリを単一にできず、メモリ保護の為に、個々
のプロセスごとにエントリを作成しなければならなかっ
た。即ち、上記のような一部のプロセスのみに共有でき
る物理アドレスがある場合、これら一部のプロセス群に
関してはＴＬＢのメモリ領域を無駄に使用することとな
り、問題であった。

【００１３】また、メモリ領域の有効活用の観点から、
全てのプロセスに対して上記のような物理アドレスを共
有してエントリをまとめると、共有させてはならないプ
ロセスもこの物理アドレスにアクセスできることとなり
記憶保護が達成できず、やはり問題であった。

【００１４】そこで本発明はこのような問題点に鑑みて
為されたものであり、その目的は、物理メモリに一部の
プロセス同士にのみ共有を許されるような記憶内容が存
在する場合に、この一部のプロセス同士のみに関してエ
ントリをまとめることにより、メモリ領域の有効活用を
図るとともに、記憶保護も同時に実現可能としたアドレ
ス変換装置、及びこのアドレス変換装置を有するコンピ
ュータシステムを提供することである。

【００１５】

【課題を解決するための手段】上記課題を達成するた
め、本発明の請求項１に記載のアドレス変換装置では、
仮想ページ番号と、物理ページ番号と、複数ビットで構
成されるプロセス識別子と、を記録したエントリを複数
個記憶するエントリ記憶手段と、現在実行中のプロセス
の有するプロセス識別子と、前記エントリ中のプロセス
識別子と、を比較する比較方法を規定する比較情報を記
憶した比較情報記憶手段と、前記比較情報に基づき、現
在実行中のプロセスの有するプロセス識別子と、前記エ
ントリ中のプロセス識別子と、を比較するプロセス比較
手段と、外部より入力される仮想ページ番号と一致する
仮想ページ番号を含み、かつ前記プロセス比較手段にお
ける比較の結果が一致する前記エントリを前記エントリ
記憶手段より検索するエントリ検索手段と、を有するこ
とを特徴とする。

【００１６】本発明の請求項２に記載のアドレス変換装
置では、請求項１に記載のアドレス変換装置において、
前記比較情報記憶手段が、前記エントリそれぞれに設け
られ、前記比較情報が、グローバルビットであること、
を特徴とする。

【００１７】本発明の請求項３に記載のアドレス変換装
置では、請求項１又は請求項２に記載のアドレス変換装
置において、前記比較方法が、２種類以上の比較方法を
含んでなり、かつ、少なくとも前記比較方法が、現在実
行中のプロセスの有するプロセス識別子を構成する複数
ビットの一部と、前記エントリ中のプロセス識別子を構
成する複数ビットの一部と、を比較する方法を含んでい
ること、を特徴とする。

【００１８】本発明の請求項４に記載のコンピュータシ
ステムでは、請求項１ないし請求項３のいずれか１項に
記載のアドレス変換装置を有することを特徴とする。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。尚、ここで示す実施の
形態はあくまでも一例であって、必ずしもこの実施の形
態に限定されるものではない。まず、本発明に係るアド
レス変換装置であるＴＬＢを第１の実施の形態として、
図面を参照しつつ説明する。図１は本実施の形態に係る
アドレス変換装置であるＴＬＢ１の構成を表すブロック
図である。ＴＬＢ１は中央処理装置３を含むパッケージ
Ａ内に設けられ、中央処理装置３と高速でアクセスでき
るメモリ素子により構成されており、オペレーティング
ソフトウエアおよび制御回路により制御される。

【００２０】また、ＴＬＢ１は現在実行中のプロセスの
プロセス識別子ＰＩＤｃを記憶する制御レジスタ２と接
続されている。制御レジスタ２は中央処理装置３が実行
プロセスを切り替える度に書き換えられる。尚、ここで
は詳述しないが、これらの装置は一般的なコンピュータ
システムに組み込まれる。

【００２１】ＴＬＢ１は、仮想ページ番号と、物理ペー
ジ番号と、複数ビットで構成されるプロセス識別子と、
を記録したエントリｅを複数個記憶するエントリ記憶手
段であるタグアレイ部１ａ及びデータアレイ部１ｂと、
現在実行中のプロセスの有するプロセス識別子と、エン
トリ中のプロセス識別子とを比較するプロセス比較器で
ある第２比較器１３と、タグアレイ部１ａ及びデータア
レイ部１ｂより必要なエントリを検索するエントリ検索
手段である第１比較器１２とＡＮＤゲート１０５と、を
備えている。

【００２２】尚、本実施の形態においては、現在実行中
のプロセスの有するプロセス識別子と、エントリ中のプ
ロセス識別子とを比較する比較方法を規定する比較情報
を記憶した比較情報記憶手段は、エントリ中にグローバ
ルビット記憶領域１０３及び有効ビット記憶領域１０４
として設けられたものとして以下説明をするが、この比
較情報記憶手段は、上述以外の場所に設けてあってもよ
い。

【００２３】また、本実施の形態においては、現在実行
中のプロセスの有するプロセス識別子と、エントリ中の
プロセス識別子とを比較する比較方法を規定する比較情
報はグローバルビットである、として以下説明をする
が、比較情報の形態はこれに限定されるものではない。

【００２４】以下、上述したＴＬＢ１を構成する各部材
について、説明をする。まず、エントリｅ、タグアレイ
部１０ａ、データアレイ部１ｂについて説明すると、エ
ントリｅは、仮想ページ番号と、物理ページ番号と、を
対応づけて記憶しており、このエントリｅはエントリｅ
１、ｅ２、ｅ３、ｅ４、…として、ＴＬＢ１に複数個記
憶されている。

【００２５】エントリｅは、仮想ページ番号等を記憶し
たタグ部１０と、これに対応する物理ページ番号等を記
憶するデータ部１１と、に分けられる。全てのエントリ
ｅ１、ｅ２、ｅ３、ｅ４、…のタグ部１０はタグアレイ
部１ａにまとめられており、全てのエントリｅ１、ｅ
２、ｅ３、ｅ４、…のデータ部１１はデータアレイ部１
ｂにまとめられている。即ち、タグアレイ部１ａとデー
タアレイ部１ｂは、ＴＬＢ１において、エントリ記憶手
段として動作している。

【００２６】タグ部１０は仮想ページ番号記憶領域１０
１、プロセス識別子記憶領域１０２、グローバルビット
記憶領域１０３、有効ビット記憶領域１０４、により構
成され、各エントリｅ１、ｅ２、ｅ３、ｅ４、…のタグ
部１０には、仮想ページ番号記憶領域１０１には仮想ペ
ージ番号ＶＰＮが、プロセス識別子記憶領域１０２には
プロセス識別子ＰＩＤが、グローバルビット記憶領域に
は１０３グローバルビットＧが、有効ビット記憶領域に
は１０４有効ビットＶが、それぞれ記憶されている。

【００２７】有効ビットＶはプログラムで中央処理装置
３がリセットされたときに、エントリ中の物理ページ番
号と仮想ページ番号が対応しなくなるような場合等を考
慮して設けられるものであり、有効ビットＶがアクティ
ブであれば現在のエントリ中の物理ページ番号が仮想ペ
ージ番号に正しく対応していることを示し、インアクテ
ィブの場合は両者が適切に対応していないことを示す。

【００２８】データ部１１は、物理ページ番号記憶領域
１１１、ページ属性記憶領域１１２により構成され、各
エントリｅ１、ｅ２、ｅ３、ｅ４、…のデータ部１１に
は、物理ページ番号記憶領域１１１には物理ページ番号
ＰＰＮが、ページ属性記憶領域１１２にはページ保護ビ
ットＰＲ、ダーティービットＤ、及びページ有効ビット
ＰＶからなるページ属性情報を記憶している。尚、ペー
ジ属性情報とは、これら以外の物を含んでいてもよく、
またこれらのうちの一部のみであっても構わない。

【００２９】また、本実施の形態では、プロセス識別子
は、前半４ビット、後半４ビット、とした２つの部分
で、即ち合計８ビットの情報で構成している。つまり、
プロセス識別子は８ビット全体で特定のプロセスを表す
と共に、前半４ビット、及び後半４ビットにも特定の意
味付けがなされている。

【００３０】さらに、本実施の形態では、グローバルビ
ットは、２ビットの情報を用いて構成されているものと
してあるが、この２ビットの情報が、後述するように、
プロセス識別子の４通りの比較のうちのいずれの比較を
行うか、というプロセス比較の方法を規定する比較情報
となる。この４通りとは、現在実行中のプロセスの有す
るプロセス識別子を構成する複数ビットと、エントリ中
のプロセス識別子を構成する複数ビットとの比較におい
って、（１）両方のプロセス識別子全体の比較、（２）
両方のプロセス識別子を比較しない、（３）両方のプロ
セス識別子の上位ビット同士の比較、（４）両方のプロ
セス識別子の下位ビット同士の比較、である。

【００３１】次に、第１比較器１２と、第２比較器１３
について説明する。第１比較器１２は、中央処理装置３
から要求される仮想アドレスＸの一部を構成する仮想ペ
ージ番号ｖｐｎと、仮想ページ番号記憶領域１０１に記
憶されている仮想ページ番号ＶＰＮとを比較する。第２
比較器１３は、前記制御レジスタ２から送られる現在実
行中のプロセスのプロセス識別子ＰＩＤｃとプロセス識
別子記憶領域１０２に記憶されているプロセス識別子Ｐ
ＩＤとをグローバルビットＧの値に応じて比較する。第
１比較器１２と第２比較器１３は、各エントリｅのタグ
部１０に設けられている。

【００３２】ここで、プロセス比較手段である第２比較
器１３について詳しく説明する。図２に第２比較器１３
の構成を表すブロック図を示す。第２比較器１３は上位
ビット比較器１３１ａ、下位ビット比較器１３１ｂ、上
位ビット用ＯＲゲート１３２ａ、下位ビット用ＯＲゲー
ト１３２ｂ、ＡＮＤゲート１３３より構成される。

【００３３】第２比較器１３の各部材の動作を説明する
と、上位ビット比較器１３１ａは制御レジスタ２に記憶
されているプロセス識別子ＰＩＤｃの上位４ビットと、
プロセス識別子記憶領域１０２に記憶されているプロセ
ス識別子ＰＩＤの上位４ビットとを比較する。下位ビッ
ト比較器１３１ｂは制御レジスタ２に記憶されているプ
ロセス識別子ＰＩＤｃの下位４ビットと、プロセス識別
子記憶領域１０２に記憶されているプロセス識別子ＰＩ
Ｄの下位４ビットとを比較する。

【００３４】上位ビット用ＯＲゲート１３２ａはグロー
バルビット記憶領域１０３に記憶されたグローバルビッ
トＧの上位１ビットと、前記上位ビット比較器１３１ａ
からの出力値との論理和をとる。下位ビット用ＯＲゲー
ト１３２ｂはグローバルビット記憶領域１０３に記憶さ
れたグローバルビットＧの下位１ビットと、前記下位ビ
ット比較器１３１ｂからの出力値との論理和をとる。

【００３５】ＡＮＤゲート１３３は、上位ビット用ＯＲ
ゲート１３２ａの出力値と、下位ビット用ＯＲゲート１
３２ｂの出力値の論理積をとる。そしてこのＡＮＤゲー
ト１３３の出力値が第２比較器１３の出力値となる。

【００３６】このように動作する部材を備えた第２比較
器１３による、現在実行中のプロセスの有するプロセス
識別子と、エントリ中のプロセス識別子の比較について
説明する。上位ビット比較器１３１ａの出力値はグロー
バルビットＧの上位ビットと論理和をとられる結果、上
位ビット比較器１３１ａからの出力値はグローバルビッ
トＧの上位ビットが“０”のときだけ意味をなし、グロ
ーバルビットの上位ビットが“１”のときは、プロセス
識別子の上位４ビット同士は比較されないこととなる。
同様に下位ビット比較器１３１ｂの出力値はグローバル
ビットＧの下位ビットと論理和をとられるので、下位ビ
ット比較器１３１ｂからの出力値はグローバルビットの
下位ビットが“０”のときだけ意味をなし、グローバル
ビットの下位ビットが“１”のときは、プロセス識別子
の下位４ビット同士は比較されないことを意味する。

【００３７】つまり、ＡＮＤゲート１３３からの出力値
が“１”となるためには、グローバルビットＧが“０
１”の場合はプロセス識別子の上位４ビット同士さえ一
致すればよく、グローバルビットＧが“１０”の場合は
プロセス識別子の下位４ビット同士さえ一致すればよ
い。

【００３８】また、グローバルビットＧが“００”の場
合は、プロセス識別子の上位４ビット同士および下位４
ビット同士の両方の一致、即ちプロセス識別子の完全一
致が必要であり、グローバルビットＧが“１１”であれ
ばプロセス識別子に関わらず常にＡＮＤゲート１３３か
らの出力値は“１”となる。

【００３９】言い換えると、第２比較器１３はグローバ
ルビットＧが“００”のときはプロセス識別子の全体同
士の比較を行い、グローバルビットＧが“０１”のとき
はプロセス識別子の上位ビット同士のみの比較を行い、
グローバルビットＧが“１０”のときはプロセス識別子
の下位ビット同士のみの比較をおこない、グローバルビ
ットＧが“１１”のときはプロセス識別子の比較は行わ
ない。このようにして第２比較器は、プロセス識別子の
４通りの比較を行うことが可能である。

【００４０】以上のように動作する第２比較器１３の出
力値と、第１比較器１２の比較結果を示す出力値、及び
有効ビット記憶領域１０４に記憶された有効ビットＶの
値は、エントリ検索手段であるＡＮＤゲート１４により
論理積がとられる。つまり、第１比較器１２、及び第２
比較器１３の比較結果が一致し、さらに有効ビットがア
クティブの場合、つまり適正な仮想ページ番号が存在す
る場合のみこのＡＮＤゲート１４から信号値“１”が出
力される。本実施の形態では、第１の比較器１２、及び
ＡＮＤゲート１４によりエントリ検索手段が構成され
る。

【００４１】ここで、以下に説明するこのエントリ検索
手段について、本実施の形態におけるエントリ検索手段
の行うエントリ検索方法については、以下の例示に限定
するものではない。まずＡＮＤゲート１４の出力値はデ
ータ部１１に送られるとともにＯＲゲート１５に送ら
れ、このＯＲゲート１５ですべてのＡＮＤゲート１５の
出力値の論理和がとられる。このＯＲゲート１５の出力
信号値“１”はヒット信号として、出力信号値“０”は
ミス信号として中央処理装置３へ出力される。

【００４２】エントリｅのデータ部１１では、ＡＮＤゲ
ート１４から出力値“１”が送られてきた場合は、物理
ページ番号記憶領域１１１に記憶されている物理ページ
番号ＰＰＮを出力する。出力された物理ページ番号ＰＰ
Ｎは、ページ内オフセットに連結されて物理アドレスＹ
として中央処理装置３へ送られる。このようにして、エ
ントリが検索される。

【００４３】次に、複数の部分により構成されるプロセ
ス識別子の設定例およびそれに対応するエントリの設定
例について説明する。今、図３に示すように複数のプロ
セスにメモリ領域を割り当てている場合を考える。図３
は６つのプロセスＡ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３
について、それぞれのプロセスが使用する仮想アドレス
領域と、それぞれの仮想アドレス領域に対して設定され
た物理アドレス領域を示している。各種パターン模様で
塗りつぶされている領域がメモリの使用領域を示し、線
分で結ばれている仮想アドレス領域と物理アドレス領域
が対応していることを示している。

【００４４】ここでプロセスＡ１〜Ａ３までは同一のア
プリケーションＡを構成し、プロセスＢ１〜Ｂ３までは
これとは別のアプリケーションＢを構成しているものと
する。また、各プロセスＡ１〜Ｂ３の下に書かれている
のはそれぞれのプロセスのプロセス識別子である。

【００４５】図３において各プロセスが使用する仮想ア
ドレス空間において仮想アドレス０ｘ０５００を見てみ
ると、この仮想アドレス領域はすべてのプロセスにより
使用され、しかも対応する物理アドレスは０ｘ１６００
で共通である。従って、この仮想アドレスと物理アドレ
スの組合わせはすべてのプロセスで完全に共有できる。

【００４６】また、仮想アドレス０ｘ０２００を見てみ
ると、この領域を使用するプロセスＡ２とプロセスＡ３
に関しては同一の物理アドレス０ｘ０４００に対応して
おり両者はこれらの仮想アドレスと物理アドレスを共有
できる。

【００４７】しかし、別のプロセスＡ１では同じ仮想ア
ドレス領域０ｘ０２００に対して別の物理アドレス０ｘ
０３００を設定しているため、仮想アドレス０ｘ０２０
０と物理アドレス０ｘ０３００の組み合わせはすべての
プロセスで共有させることはできずプロセスＡ２とプロ
セスＡ３の部分共有にしかできない。同様の部分共有が
プロセスＡ３とプロセスＢ１に対する仮想アドレス０ｘ
０３００と物理アドレス０ｘ０９００の組み合わせ、お
よび、プロセスＢ１とプロセスＢ２に対する仮想アドレ
ス０ｘ０４００と物理アドレス０ｘ１０００の組み合わ
せについても存在する。さらに、プロセスＡ３とプロセ
スＢ１に関しては異なる２つのプロセスに対して異なる
部分共有を行っている。

【００４８】このようなメモリ領域の割り当てを行って
いる場合のプロセス識別子の設定方法の一例を以下に示
す。本実施の形態におけるアドレス変換装置はプロセス
識別子の部分比較を行うことができるので、部分共有を
行っているプロセス同士のプロセス識別子の一部を共通
にすることで、これらのプロセス同士の共有を図ること
ができる。

【００４９】具体的には、例えばプロセスＡ２とプロセ
スＡ３については同一のアプリケーション内の共有なの
でこれらのプロセス識別子の上位４ビットを“Ａ”（１
０１０）とする。また、プロセスＢ１とプロセスＢ２に
ついても同様に同一アプリケーション内での共有なので
これらのプロセス識別子の上位４ビットを“Ｂ”（１０
１１）とする。プロセスＡ３とプロセスＢ１に関しては
既に上位４ビットは定まってしまっているので、下位４
ビットを共通にして、例えば“Ｃ”（１１００）とす
る。従って、プロセスＡ３とプロセスＢ１のプロセス識
別子はそれぞれ「ＡＣ」「ＢＣ」と定まる。

【００５０】プロセスＡ２とプロセスＢ２のプロセス識
別子の下位４ビットはプロセス識別子全体が他のものと
重複せずかつ自己が使用している仮想アドレスと同じ仮
想アドレスを用いて部分共有を行っているプロセス識別
子の共通部分と重複しなければどのようなものを設定し
てもよい。また、残りのプロセスＡ１、Ｂ３についても
プロセス識別子全体が他のものと重複せずかつプロセス
識別子の各部分が自己が使用している仮想アドレスと同
じ仮想アドレスを用いて部分共有を行っているプロセス
識別子の共通部分と重複しなければどのようなものでも
よい。

【００５１】ここでは、結果として図３に示すようなプ
ロセス識別子が各プロセスに付されたものとする。この
ように、複数のプロセスに関しプロセス識別子の上位４
ビットおよび下位４ビットを共通のものとすることでプ
ロセスのグループ化を図ることができる。

【００５２】次に、このようなプロセス識別子の設定に
対するグローバルビットＧの設定について説明する。ま
ず、仮想アドレス０ｘ０５００と物理アドレス０ｘ１６
００との組み合わせについてはすべてのプロセスで完全
に共有できるのでプロセス識別子の比較を行わないよう
にグローバルビットＧは“１１”に設定する。

【００５３】また、仮想アドレス０ｘ０２００と物理ア
ドレス０ｘ０４００との組み合わせについてはプロセス
Ａ２とプロセスＡ３だけの部分共有であり、前述したよ
うにこの２つのプロセスのプロセス識別子は上位４ビッ
トを共通にしたので、グローバルビットＧは上位４ビッ
トのみの比較を行うように“０１”に設定する。

【００５４】プロセスＡ３とプロセスＢ１のみが共有す
る仮想アドレス０ｘ０３００と物理アドレス０ｘ０９０
０との組み合わせについては、各プロセスのプロセス識
別子について下位４ビットを共通にしたので、グローバ
ルビットＧは下位４ビットのみを比較するように“１
０”に設定する。

【００５５】また、仮想アドレス０ｘ０２００と物理ア
ドレス０ｘ０３００との組み合わせのように全く共有さ
れないものは、データ保護のためにプロセス識別子の全
体比較を行うためにグローバルビットＧを“００”に設
定する。

【００５６】以上のような方法でグローバルビットを定
めると、図３のようなメモリ領域の割り当てをする場合
には、各エントリの仮想ページ番号ＶＰＮ、プロセス識
別子ＰＩＤ、グローバルビットＧ、物理ページ番号ＰＰ
Ｎは図４に示すように設定される。

【００５７】なお、仮想ページ番号、物理ページ番号
は、ここでは、それぞれ仮想アドレスおよび物理アドレ
スからページ内オフセットに相当する下位１ビットを除
いたもので表している。また、エントリに記録されるプ
ロセス識別子における上位ビットおよび下位ビットの
内、グローバルビットＧの値により比較されないものは
ここでは“０”を記録するようにしている。もっとも、
この値はどのようなものが入っても差し支えない。これ
らのグローバルビットＧ、プロセス識別子ＰＩＤの設定
はともに中央処理装置３により実行されるプログラムに
より各エントリに記録される。

【００５８】ここで、グローバルビットが１ビットで構
成されている従来のアドレス変換装置においてメモリ領
域の割り当てをする場合の、各エントリの仮想ページ番
号ＶＰＮ、プロセス識別子ＰＩＤ、グローバルビット
Ｇ、及び物理ページ番号ＰＰＮの関係を、図４に示した
本実施の形態における場合と比較してみる。従来の場合
を図５に示す。

【００５９】まず図４のエントリｅ１では、グローバル
ビットが“００”なので、ここではプロセス識別子の全
体比較を行う。これに対して、従来の場合も同様に、図
５のエントリＥ１でプロセス識別子の全体比較を行う。

【００６０】図４のエントリｅ２では、グローバルビッ
トが“０１”なので、プロセス識別子の上位４ビットに
関しての部分比較を行っている（下位４ビットに関して
は無比較）。そこで、図３における仮想アドレス（０ｘ
０２００〜０ｘ０２ｆｆ）から物理アドレスに変換する
予定のものをエントリに割り当てる必要がある。図４で
はエントリｅ２だけでよいが、従来の場合では、図５の
エントリＥ２及びエントリＥ３が必要である。

【００６１】図４のエントリｅ３では、グローバルビッ
トが“１０”なので、プロセス識別子の下位４ビットに
関しての部分比較を行っている（上位４ビットに関して
は無比較）。そこで、図３における仮想アドレス（０ｘ
０３００〜０ｘ０３ｆｆ）から物理アドレスに変換する
予定のものをエントリに割り当てる必要がある。図４で
はエントリｅ３だけでよいが、従来の場合では、図５の
エントリＥ４及びエントリＥ５が必要である。

【００６２】図４のエントリｅ４では、グローバルビッ
トが“００”なので、プロセス識別子の全体比較を行
う。これに対して、従来の場合も同様に、図５のエント
リＥ６でプロセス識別子の全体比較を行う。

【００６３】図４のエントリｅ５では、グローバルビッ
トが“０１”なので、プロセス識別子の上位４ビットに
関しての部分比較を行っている（下位４ビットに関して
は無比較）。そこで、図３における仮想アドレス（０ｘ
０４００〜０ｘ０４ｆｆ）から物理アドレスに変換する
予定のものをエントリに割り当てる必要がある。図４で
はエントリｅ５だけでよいが、従来の場合であれば、図
５のエントリＥ７及びエントリＥ８が必要である。

【００６４】図４のエントリｅ６では、グローバルビッ
トが“００”なので、プロセス識別子の全体比較を行
う。これに対して、従来の場合も同様に、図５のエント
リＥ９でプロセス識別子の全体比較を行う。

【００６５】図４のエントリｅ７では、グローバルビッ
トが“１１”なので、比較を行わない。即ち無比較であ
る。これに対して、従来の場合では、グローバルビット
が１ビットであるため、仮想アドレスから物理アドレス
に変換する予定のものをエントリごとに割り当てる必要
がある。即ち、図５ではエントリＥ１０〜エントリＥ１
５が必要である。

【００６６】このように、グローバルビットが１ビット
とした従来のアドレス変換装置であれば、図３に示す仮
想アドレスと物理アドレスに対応するエントリが１５個
必要となるところを、本実施の形態においてグローバル
ビットを２ビットとすることにより、図４に示すよう
に、グローバルビットＧが“０１”“１０”のエントリ
だけで済むことになり、エントリの総数も７個となっ
て、エントリの効率的利用が図られていることがわか
る。しかも、データの保護も実現されている。そしてこ
の効果は、部分共有するプロセスの数が増えればさらに
顕著なものとなるのである。

【００６７】以上のような構成を持つＴＬＢ１の動作に
ついて、以下に説明する。現在ＴＬＢ１の各エントリｅ
１〜ｅ７は図４に示すようなデータを記憶しているもの
とする。まず、中央処理装置３から仮想アドレスＸの要
求があると、各エントリ中の第１比較器１２が、この仮
想アドレスＸを構成する仮想ページ番号ｖｐｎと仮想ペ
ージ番号記憶領域１０１に記憶された仮想ページ番号Ｖ
ＰＮとが一致するか否かを比較する。同時に、各エント
リ中の第２比較器１３が、制御レジスタ２に記憶されて
いる現在実行中のプロセスのプロセス識別子ＰＩＤｃと
エントリ中のプロセス識別子記憶領域１０２に記憶され
ているプロセス識別子ＰＩＤとをグローバルビットＧの
値に応じて比較する。

【００６８】第１比較器１２および第２比較器１３の比
較結果が一致し、かつ、有効ビットＶがアクティブであ
るエントリがある場合は、そのエントリのＡＮＤゲート
１４からの出力信号値は“１”となる。

【００６９】今、例えば要求された仮想アドレスＸを構
成する仮想ページ番号が０ｘ０２０で、実行中のプロセ
スのプロセス識別子ＰＩＤｃ“Ａ２”であったとする。
すると、エントリｅ１およびエントリｅ２の第１比較器
１２の出力信号値が“１”となる。そしてエントリｅ１
の第２比較器１３ではグローバルビットＧが“００”で
あるのでプロセス識別子の全体比較が行われ、エントリ
ｅ１のプロセス識別子ＰＩＤは“Ｅ１”であるので、実
行中のプロセス識別子ＰＩＤｃ“Ａ２”とは一致せず出
力信号値は“０”になる。

【００７０】一方、エントリｅ２の第２比較器１２では
グローバルビットＧが“０１”であるのでプロセス識別
子は上位４ビットのみの比較が行われ、エントリｅ２の
プロセス識別子ＰＩＤは“Ａ０”であって実行中のプロ
セス識別子ＰＩＤｃ“Ａ２”とは完全一致しないが、上
位４ビットは一致するので出力信号値は“１”になる。
従って、エントリｅ２の有効ビットＶがアクティブであ
れば、エントリｅ２のＡＮＤゲート１４からの“１”の
信号値が出力される。

【００７１】ＡＮＤゲート１４からの信号値“１”は、
ＯＲゲート１５を通じて中央処理装置３に対するヒット
信号となって発せられると共に、そのＡＮＤゲート１４
が存在するエントリのデータ部１１が、物理ページ番号
記憶領域１１１に記憶されている物理ページ番号ＰＰＮ
を出力する。仮にエントリｅ２のＡＮＤゲート１４から
信号値“１”が出力されたものとすると、物理ページ番
号“０ｘ０４０”が出力されることになる。

【００７２】そしてこの物理ページ番号にページ内オフ
セットが付加され物理アドレスＹとして中央処理装置３
へ送られる。中央処理装置３ではこの物理アドレスを元
にメインメモリ４へアクセスして必要なデータ等を取得
する。

【００７３】なお、いずれのエントリのＡＮＤゲート１
４からも信号値“１”が出力されない場合は、ミス信号
として、信号値“０”がＯＲゲート１５から中央処理装
置３へ出力され、これを受けた中央処理装置３は、メイ
ンメモリ内のページテーブル４０へアクセスしてページ
テーブル４０によりアドレス変換を行う。

【００７４】このように本実施の形態に係るＴＬＢ１で
は、各エントリ中に記憶されたプロセス識別子ＰＩＤ
と、現在実行中のプロセス識別子ＰＩＤｃとの比較にお
いて、グローバルビットＧの値に応じて全体比較、無比
較のみならず、部分比較を行うことができる。

【００７５】このような部分比較が行えるので、一部の
プロセス群により仮想アドレスと物理アドレスの共有が
行われる場合に、当該プロセス群を構成するプロセスの
プロセス識別子の一部分を共通なものとすることで、こ
れらのプロセス群のグループ化を図ることができる。

【００７６】これにより、データ保護を実現しつつエン
トリをまとめてＴＬＢのメモリ領域の有効活用を図るこ
とができ、さらに、実質的に記憶される仮想アドレスと
物理アドレスの組み合わせを増やすことでＴＬＢのヒッ
ト率も上げることが可能となる。

【００７７】なお、上記実施の形態では、同じ仮想アド
レスに対して同じ物理アドレスを使用するプロセス同士
をグループ化したが、仮想アドレスと対応する物理アド
レスが同じであっても、プログラムの性質上一つのプロ
セスについて他のプロセスの実行時には共有物理アドレ
スへのアクセスを制限すべき場合もあり得る。このよう
な場合なら、前記他のプロセスのみプロセス識別子の一
部を一致させてグループ化を図り、前記一つのプロセス
に関してはプロセス識別子を完全に異ならせるようにす
ればよい。

【００７８】また、本実施の形態ではグローバルビット
Ｇとして２ビットを用いたが、これは、任意のビット数
を用いることができる。例えば、１つのプロセスについ
て異なるプロセスとの３以上の異なる部分共有が生じる
場合はプロセス識別子を３以上の部分に分けて、それぞ
れの部分でプロセスのグループ化を図るとともに、グロ
ーバルビットＧを３ビット以上として、全体比較、無比
較およびそれぞれの部分比較の切り替えを指定するよう
にすればよい。

【００７９】さらに、グローバルビットＧを１ビットと
し、この１ビットのグローバルビットＧにより全体比較
と部分比較の指定をするようにすることもできる。即
ち、従来の無比較の代わりに部分比較を行うようにす
る。例えば、図３の仮想アドレス０ｘ０５００と物理ア
ドレス０ｘ１６００の対応はすべてのプロセスで共有さ
れているので通常は無比較でよいが、仮に、プロセスＡ
１に関しては他のプロセス実行時にはこの領域にアクセ
スさせたくないような場合は従来ならすべてのプロセス
に関して全体比較に変えなければならなかった。

【００８０】ここで、プロセス識別子を最下位１ビット
とそれ以外の部分に分け、プロセスＡ１以外のプロセス
識別子の例えば最下位１ビットを“１”とし、プロセス
Ａ１のプロセス識別子の最下位１ビットを“０”とし
て、グローバルビットＧで最下位１ビットの部分比較と
全体比較を行うようにする。そうすると、仮想アドレス
０ｘ０５００と物理アドレス０ｃ１６００の組み合わせ
についてはグローバルビットＧにより部分比較を行うよ
うにすれば、プロセスＡ２〜Ｂ３に関してはエントリを
まとめることが可能となる。なお、従来のような無比較
と同じ完全共有を実現するには、すべての最下位ビット
の値を共通にすれば足りる。単純にグローバルビットが
１ビットである、としただけであれば従来のアドレス変
換装置と何ら代わり無いが、上述した、本実施の形態に
示した考え方を用いることで、本実施の形態と同様の効
果を得られるのである。

【００８１】また、本実施の形態ではプロセス識別子を
上位４ビット、下位４ビットに分けたが、この分け方も
任意である。例えば、プロセス識別子が８ビットあれ
ば、これを２ビットづつの４分割にして、上位２ビット
と、３番目の２ビットのみを部分比較に用いる等一部に
使用しない部分を生じさせたり、上位４ビットと上位６
ビットを用いる等一部に重なりがあるように分けたりす
ることができる。

【００８２】また、本実施の形態では比較情報記憶手段
としてエントリ内のグローバルビット記憶領域１０３を
用いているが、これは他のものを用いることも可能であ
る。例えば、エントリ内のプロセス識別子記憶領域１０
２に記憶されるプロセス識別子ＰＩＤを記録する際に、
図４に示すように比較を行わない部分を“０”（０００
０）にするとともに、各プロセスに与えられるプロセス
識別子の上位４ビットおよび下位４ビットには“０”
（００００）を使わないようにしておき、第２比較器１
３において記憶されているＰＩＤの上位４ビットもしく
は下位４ビットに“０”が記憶されている場合はその部
分の比較を行わないように設定することで、部分比較を
行うようにできる。

【００８３】この場合はグローバルビットＧは必要なく
なる。その他にも、グローバルビット記憶領域１０３と
プロセス識別子記憶領域１０２で比較情報記憶手段を構
成し比較情報量を増やすこともでき、さらに、比較情報
記憶手段をＴＬＢ１の外部に設けることも可能である。

【００８４】そして、本実施の形態ではアドレス変換バ
ッファに関しての説明を行ったが、アドレス変換装置と
してのページテーブルにおいても、同様にプロセス識別
子を用いることが可能であり、ページテーブルにおいて
も本発明を適用することができる。

【００８５】さらに、ここでは詳述しないが、以上説明
したアドレス変換装置をコンピュータシステムに備えれ
ば、アドレス変換装置のメモリ領域の有効活用によりヒ
ット率が上がり処理速度が向上する。また、データ保護
も実現しているので誤動作が増大することもない。

【００８６】

【発明の効果】以上の説明より、本発明は次のような効
果を奏する。まず、請求項１に記載のアドレス変換装置
は、現在実行中のプロセスの有するプロセス識別子と、
前記エントリ中のプロセス識別子と、を比較する比較情
報に基づき、プロセス比較手段が、現在実行中のプロセ
スの有するプロセス識別子と、前記エントリ中のプロセ
ス識別子と、を比較する。そして、エントリ検索手段が
入力される仮想ページ番号に対し、この仮想ページ番号
と一致する仮想ページ番号を含み、前記プロセス比較手
段の比較結果が一致するエントリを検索する。

【００８７】このように、現在実行中のプロセスの有す
るプロセス識別子と、前記エントリ中のプロセス識別子
と、を比較する比較方法を、必要に応じた方法、例えば
プロセス識別子全体同士を比較するのか、全く比較しな
いのか、の方法に切り替えてエントリ検索が可能である
ので、一部のプロセス群にのみ共有できる仮想アドレス
と物理アドレスの対応がある場合に、これらのプロセス
群についてプロセス識別子の一部分を共通とし、比較情
報で当該仮想アドレスと物理アドレスの対応については
当該部分の比較を行うように指定することで、エントリ
を一部のプロセス群についてまとめることが可能とな
る。即ち、データの保護を実現しながら、メモリ領域の
有効活用を実現することができる。

【００８８】また、請求項２に記載のアドレス変換装置
では、比較情報記憶手段をエントリそれぞれに設けるよ
うにしているので、各エントリに記憶された仮想ページ
番号とプロセス識別子の比較と同時に比較情報記憶手段
に記憶された比較情報を参照できるので処理効率を上げ
ることができる。そして、前記比較情報を複数ビットに
より構成されるグローバルビットとしているので、少な
くとも４種類以上の比較方法の指定ができ、また、グロ
ーバルビットに比較情報をまとめることにより比較情報
の設定が容易になる。

【００８９】さらに、請求項３に記載のアドレス変換装
置では、現在実行中のプロセスの有するプロセス識別子
と、前記エントリ中のプロセス識別子と、を比較する比
較方法が、２種類以上の比較方法を含み、かつ、少なく
とも、現在実行中のプロセスの有するプロセス識別子を
構成する複数ビットの一部と、前記エントリ中のプロセ
ス識別子を構成する複数ビットの一部と、を比較する方
法を含んでいるので、例えば、現在実行中のプロセスの
有するプロセス識別子を構成するビットの前半分と、エ
ントリ中のプロセス識別子を構成するビットの前半分
と、を比較する、等のように、より木目細かく、必要に
応じた方法に切り替えてエントリ検索が可能となるの
で、より一層、エントリの有功活用が可能となる。

【００９０】そして、請求項４に記載のコンピュータシ
ステムでは、上記アドレス変換装置を有するので、アド
レス変換装置のメモリ領域の有効活用によりヒット率が
上がり処理速度が向上する。また、データ保護も実現し
ているので誤動作が増大することもない。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るアドレス変換装置の
構成を示すブロック図である。

【図２】第２比較器の構成を示すブロック図である

【図３】複数のプロセスに対する仮想アドレスと物理ア
ドレスの割り当ての一例を模式的に示す図である。

【図４】本実施の形態の場合の図３に示す仮想アドレス
と物理アドレスに対応するエントリのデータ例を示す図
である。

【図５】グローバルビットが１ビットしかない場合の図
３に示す仮想アドレスと物理アドレスに対応するエント
リのデータ例を示す図である。

【符号の説明】

１ ＴＬＢ ２ 制御レジスタ ３ 中央処理装置 ４ メインメモリ １０ タグ部 １１ データ部 １２ 第１比較器 １３ 第２比較器 １４ ＡＮＤゲート １０１ 仮想ページ番号記憶領域 １０２ プロセス識別子記憶領域 １０３ グローバルビット記憶領域 １１１ 物理ページ番号記憶領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】 仮想ページ番号と、物理ページ番号と、
   複数ビットで構成されるプロセス識別子と、を記録した
   エントリを複数個記憶するエントリ記憶手段と、 現在実行中のプロセスの有するプロセス識別子と、前記
   エントリ中のプロセス識別子と、を比較する比較方法を
   規定する比較情報を記憶した比較情報記憶手段と、 前記比較情報に基づき、現在実行中のプロセスの有する
   プロセス識別子と、前記エントリ中のプロセス識別子
   と、を比較するプロセス比較手段と、 外部より入力される仮想ページ番号と一致する仮想ペー
   ジ番号を含み、かつ前記プロセス比較手段における比較
   の結果が一致する前記エントリを前記エントリ記憶手段
   より検索するエントリ検索手段と、 を有すること、を特徴とする、アドレス変換装置。
2. 【請求項２】 請求項１に記載のアドレス変換装置にお
   いて、 前記比較情報記憶手段が、前記エントリそれぞれに設け
   られ、 前記比較情報が、グローバルビットであること、 を特徴とする、アドレス変換装置。
3. 【請求項３】 請求項１又は請求項２に記載のアドレス
   変換装置において、 前記比較方法が、２種類以上の比較方法を含んでなり、 かつ、少なくとも前記比較方法が、現在実行中のプロセ
   スの有するプロセス識別子を構成する複数ビットの一部
   と、前記エントリ中のプロセス識別子を構成する複数ビ
   ットの一部と、を比較する方法を含んでいること、 を特徴とする、アドレス変換装置。
4. 【請求項４】 請求項１ないし請求項３のいずれか１項
   に記載のアドレス変換装置を有するコンピュータシステ
   ム。