JP2000284766A - メモリ制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 マルチチャンネル表示に用いるメモリに必要
な容量を少なくし、静止機能、静止機能解除の実行タイ
ミングで不都合が生じないようにすること。 【解決手段】 メモリ２６に複数チャンネルの映像デ−
タを記憶する第１記憶領域〜とそのうちの動画表示
チャンネルの映像デ−タを記憶する第２記憶領域〜
を設け、領域〜内の動画記憶領域〜と領域〜
を書込み側のパリティ信号ＷＰでフィールド毎に切り
替えて出力するセレクタ２８を設け、カウンタ３０の計
数値を書込みアドレスとし、領域始点から計数するカ
ウンタ４４の出力と領域始点から計数するカウンタ４
８の出力とを読出し側のパリティ信号ＲＰで切り替え、
読出しアドレスとするセレクタ５０を設け、静止命令で
メモリ２６の読出し領域を書込み停止後の領域〜に
固定し、静止命令解除でメモリ２６の読出し領域固定解
除を書込み開始後の領域〜から行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数チャンネルの
映像画面を１つの表示画面に同時に表示するとともに、
複数チャンネルの映像画面のうちのいくつかを動画で表
示するために、入力した複数チャンネルの映像デ−タの
メモリへの書込み、読出しの制御を行うメモリ制御回路
に関するものである。

【０００２】

【従来の技術】従来、この種のメモリ制御回路は、図７
に示すような書込み制御回路と図８に示すような読出し
制御回路で構成されていた。書込み制御回路は、図７に
示すように、カウンタ１０と書込みイネーブル信号生成
部１２とを具備し、カウンタ１０は、基準入力信号の一
例としての同期信号（例えば垂直同期信号）でリセット
されて基準クロックを計数し、この計数値を書込みアド
レスとしてメモリ１４へ出力し、書込みイネーブル信号
生成部１２は、カウンタ１０の計数値が書込み領域の始
点位置デ−タに達してから終点位置デ−タに至るまでの
期間イネーブルとなる書込みイネーブル信号を生成して
メモリ１４へ出力することによって、映像デ−タをメモ
リ１４の対応した書込み領域に記憶していた。また、読
出し制御回路は、図８に示すように、カウンタ１６と読
出しイネーブル信号生成部１８とを具備し、カウンタ１
６は同期信号でリセットされて基準クロックを計数し、
この計数値を読出しアドレスとしてメモリ１４へ出力
し、読出しイネーブル信号生成部１８は、カウンタ１６
の計数値が読出し領域の始点位置デ−タに達してから終
点位置デ−タに至るまでの期間イネーブルとなる読出し
イネーブル信号を生成し、メモリ１４へ出力することに
よって対応した読出し領域から映像デ−タを読み出して
いた。

【０００３】図７の書込み制御回路と図８の読出し制御
回路からなるメモリ制御回路は、メモリ１４への非同期
書込み、読出しによる追越し現象を防止するため、メモ
リ１４を図９に示すように第１メモリ１４１と第２メモ
リ１４２からなるダブルバッファ構成とし、奇数フィー
ルドでＨレベル、偶数フィールドでＬレベルとなるパリ
ティ信号Ｐでスイッチ２０、２２の切り替えを行うこと
によって、第１、第２メモリ１４１、１４２の一方に映
像デ−タを書き込んでいるときには他方から映像デ−タ
を読み出すようにしていた。

【０００４】

【発明が解決しようとする課題】しかしながら、図７か
ら図９までに示した従来例では、メモリ全体がダブルバ
ッファ構成となっていたので、メモリ１４に必要な容量
を必要以上に大きくしなければならないという問題点が
あった。例えば、図１０に示すように、１つの表示画面
２４に特定チャンネルの映像を表示するメイン画面２４
ｍと、３ｃｈ（チャンネル）を動画としそれ以外を静止
画として１ｃｈから１２ｃｈまでの７つのチャンネルの
映像を表示するインデックス画面２４ｉを同時に表示す
るマルチチャンネル表示の場合、メイン画面２４ｍの映
像デ−タを記憶するためのメモリ１５（図示省略）とイ
ンデックス画面２４ｉの映像デ−タを記憶するためのメ
モリ１４とを用意し、両方のメモリ１５、１４から読み
出した映像デ−タを合成して表示画面２４を表示する。
この場合、インデックス画面２４ｉに表示する映像デ−
タを記憶するためのメモリ１４として、図１１（ａ）
（ｂ）に示すような記憶領域をもった第１、第２メモリ
１４１、１４２が必要であった。すなわち、第１、第２
メモリ１４１、１４２のそれぞれに１ｃｈから１２ｃｈ
までの７つのチャンネルの映像デ−タを記憶するための
記憶領域を設け、チャンネル切替信号で切り替えて入力
した１ｃｈから１２ｃｈまでの映像デ−タを、チャンネ
ル毎にパリティ信号で切り替えて第１、第２メモリ１４
１、１４２の対応した記憶領域に書込み、動画表示を行
う３ｃｈの映像デ−タについてはパリティ信号で切り替
えて第１、第２メモリ１４１、１４２の対応した記憶領
域から交互に読出し、静止画表示を行う残りの６つのチ
ャンネル（１ｃｈ、４ｃｈ、６ｃｈ、８ｃｈ、１０ｃ
ｈ、１２ｃｈ）の映像デ−タについては第１、第２メモ
リ１４１、１４２の一方（例えば第１メモリ１４１）の
対応した記憶領域から固定的に読出すようにしていた。
このため、第１、第２メモリ１４１、１４２の未使用領
域と、第１、第２メモリ１４１、１４２の他方（例えば
第２メモリ１４２）の静止画用の記憶領域とが無駄にな
るという問題点があった。

【０００５】本発明は、上述の問題点に鑑みなされたも
ので、複数チャンネルの映像画面を１つの表示画面に同
時に表示するとともに、複数チャンネルの映像画面のう
ちのいくつかを動画で表示するために、入力した複数チ
ャンネルの映像デ−タのメモリへの書込み、読出しの制
御を行うメモリ制御回路において、メモリに必要な容量
をできるだけ少なくすることを第１の目的とする。ま
た、複数チャンネルの映像画面の全てを静止画とするた
めにメモリに対して静止機能、静止機能解除を実行した
場合に、静止機能、静止機能解除の実行タイミングによ
って不都合が生じないようにすることを第２の目的とす
る。

【０００６】

【課題を解決するための手段】本発明は、複数チャンネ
ルの映像画面を１つの表示画面に同時に表示するととも
に、複数チャンネルの映像画面のうちのいくつかを動画
で表示するために、入力した複数チャンネルの映像デ−
タのメモリへの書込み、読出しの制御を行うメモリ制御
回路において、メモリの記憶領域に複数チャンネルの映
像デ−タを記憶するための第１記憶領域と、複数チャン
ネルのうちの動画表示を行うチャンネルの映像デ−タを
記憶するための第２記憶領域とを設け、入力した複数チ
ャンネルの映像デ−タをチャンネル毎にフィールド切替
信号で切り替えてメモリの第１、第２記憶領域に交互に
書き込むとともに、複数チャンネルの映像デ−タをメモ
リへ一通り書込んだ後に入力したチャンネルの映像デ−
タをフィールド切替信号で切り替えてメモリの第１記憶
領域の動画記憶領域と第２記憶領域に交互に書き込む書
込み制御回路と、メモリの第１、第２記憶領域に書き込
まれた映像デ−タをフィールド切替信号で切り替えて交
互に読み出す読出し制御回路とを具備してなることを特
徴とする。

【０００７】メモリの記憶領域に第１記憶領域と第２記
憶領域とを設け、書込み制御回路によって、入力した複
数チャンネルの映像デ−タをチャンネル毎のフィールド
切替信号で切り替えて第１、第２記憶領域に交互に書き
込むとともに、複数チャンネルの映像デ−タをメモリへ
一通り書込んだ後に入力したチャンネルの映像デ−タを
フィールド切替信号で切り替えて第１記憶領域の動画記
憶領域と第２記憶領域に交互に書き込み、読出し制御回
路によって第１、第２記憶領域に書き込まれた映像デ−
タをフィールド切替信号で切り替えて交互に読み出すよ
うに構成したので、入力した複数チャンネルの映像デ−
タを記憶するためのメモリとして容量の等しいメモリを
２つ必要としたダブルバッファ構成の従来例と比べて、
メモリに必要な容量を少なくすることができる。

【０００８】書込み制御回路と読出し制御回路の構成を
簡単にするために、書込み制御回路は、基準入力信号で
リセットされて基準クロックを計数する第１カウンタ
と、第１記憶領域の入力したチャンネルに対応する記憶
領域の始点と終点の位置デ−タと第２記憶領域の始点と
終点の位置デ−タをフィールド切替信号で切り替えて出
力する第１セレクタと、第１カウンタの計数値が第１セ
レクタから出力する始点位置デ−タに達してから終点位
置デ−タに至るまでの期間イネーブルとなる書込みイネ
ーブル信号を生成しメモリへ出力する書込みイネーブル
信号生成部と、基準入力信号をロード信号として第１セ
レクタから出力する始点位置デ−タを取り込み、書込み
イネーブル信号生成部で生成した書込みイネーブル信号
をイネーブル信号として基準クロックを計数するロード
端子付き第２カウンタと、この第２カウンタの計数値と
第１セレクタから出力する終点位置デ−タとの一致を検
出し、検出信号を第２カウンタのロード端子へのロード
信号とする一致検出部とを具備し、第２カウンタの計数
値をメモリの書込みアドレスとしてなり、読出し制御回
路は、基準入力信号で第１記憶領域の始点位置デ−タを
ロードして基準クロックを計数する第３カウンタと、こ
の第３カウンタの計数値が第１記憶領域の読出し領域の
始点位置デ−タに達してから終点位置デ−タに至るまで
の期間イネーブルとなる読出しイネーブル信号を生成し
てメモリへ出力する読出しイネーブル信号生成部と、第
３カウンタの計数値が第１記憶領域の動画記憶領域の始
点位置デ−タに達してから終点位置デ−タに至るまでの
間イネーブルとなる動画位置イネーブル信号を生成する
動画位置イネーブル信号生成部と、基準入力信号をロー
ド信号として第２記憶領域の読出し領域の始点位置デ−
タを取り込み、動画位置イネーブル信号生成部で生成し
た動画位置イネーブル信号をイネーブル信号として基準
クロックを計数するロード端子付き第４カウンタと、動
画位置イネーブル信号生成部で生成した動画位置イネー
ブル信号とフィールド切替信号の論理積信号を出力する
論理積回路と、この論理積回路の出力信号をセレクト信
号として第３カウンタの計数値と第４カウンタの計数値
の一方を選択し、読出しアドレスとしてメモリへ出力す
る第２セレクタとを具備する。

【０００９】複数チャンネルの映像画面の全てを静止画
として表示するためにメモリに対して静止機能を実行
し、その後に静止機能解除を実行した場合に、静止機
能、静止機能解除の実行タイミングによって不都合が生
じないようにするために、書込み制御回路に、フィール
ド切替信号の立ち下がり又は立ち上がりのエッジを検出
するエッジ検出回路と、このエッジ検出回路の検出信号
で静止命令信号をラッチするラッチ回路と、書込みイネ
ーブル信号生成部で生成した書込みイネーブル信号がメ
モリに入力する線路に挿入され、ラッチ回路の出力信号
をゲート信号とする第１ゲート回路とを設け、静止命令
信号によるメモリへの書込み停止を第１記憶領域への書
込み後に行い、静止命令解除信号によるメモリへの書込
み再開を第２記憶領域から開始し、読出し制御回路に、
フィールド切替信号が論理積回路に入力する線路に挿入
され、ラッチ回路の出力信号をゲート信号とする第２ゲ
ート回路を設け、静止命令信号によるメモリからの読出
し領域固定を書込み停止後の第１記憶領域に固定し、静
止命令解除信号によるメモリからの読出し領域固定解除
を書込み開始後の第２記憶領域から行う。

【００１０】

【発明の実施の形態】以下、本発明によるメモリ制御回
路の一実施形態例を図１以下を用いて説明する。図１に
おいて、（ａ）は書込み制御回路、（ｂ）は読出し制御
回路を示し、図７、図８と同一部分は同一符号とする。
図１（ａ）において、１０は第１カウンタ、１２は書込
みイネーブル信号生成部、２６はメモリ、２８は第１セ
レクタ、３０は第２カウンタ、３２は一致検出部、３４
は立ち下がりエッジ検出部、３６はラッチ回路、３８、
４０はアンドゲート、４２はインバータである。図１
（ｂ）において、１８は読出しイネーブル信号生成部、
４４は第３カウンタ、４６は動画位置イネーブル信号生
成部、４８は第４カウンタ、５０は第２セレクタ、５
２、５４はアンドゲートである。

【００１１】図１（ａ）において、前記第１カウンタ１
０は、基準入力信号の一例としての同期信号（例えば垂
直同期信号）でリセットされて基準クロック（例えばド
ットクロック、図示省略）を計数する。前記第１セレク
タ２８は、入力端子Ａ０、Ａ１に入力した前記メモリ２
６の第１記憶領域のうちの入力したチャンネルに対応す
る記憶領域の始点位置デ−タ、終点位置デ−タと、
入力端子Ｂ０、Ｂ１に入力した前記メモリ２６の第２記
憶領域の始点位置デ−タ、終点位置デ−タとを、フ
ィールド切替信号の一例としての書込み側のパリティ信
号ＷＰで切り替えて出力端子Ｙ０、Ｙ１に出力する。前
記書込みイネーブル信号生成部１２は、前記第１カウン
タ１０の計数値が前記第１セレクタ２８から出力する始
点位置デ−タ（Ｙ０出力）に達してから終点位置デ−タ
（Ｙ１出力）に至るまでの期間イネーブルとなる書込み
イネーブル信号を生成し、アンドゲート３８を介して前
記メモリ２６へ出力する。前記第２カウンタ３０は、前
記アンドゲート４０を介して入力した同期信号をロード
信号として前記第１セレクタ２８から出力する始点位置
デ−タ（Ｙ０出力）を取り込み、前記書込みイネーブル
信号生成部１２で生成した書込みイネーブル信号をイネ
ーブル信号として前記基準クロックを計数し、計数値を
書込みアドレス信号として前記メモリ２６へ出力する。
前記一致検出部３２は、前記第２カウンタ３０の計数値
と前記第１セレクタ２８から出力する終点位置デ−タ
（Ｙ１出力）との一致を検出し、検出信号を前記アンド
ゲート４０を介して前記第２カウンタ３０のロード端子
へ出力する。前記立ち下がりエッジ検出部３４は前記パ
リティ信号ＷＰの立下がりを検出し、前記ラッチ回路３
６は前記立ち下がりエッジ検出部３４の検出信号で前記
インバータ４２を介して入力した静止信号をラッチし、
Ｑ出力を前記アンドゲート３８へのゲート信号とすると
ともに、読出し制御回路用の静止信号Ｓとする。

【００１２】図１（ｂ）において、前記第３カウンタ４
４は、同期信号で前記メモリ２６の第１記憶領域の読出
し領域の始点位置デ−タをロードして基準クロックを
計数する。前記第３カウンタ４４は、従来例のカウンタ
１６（図８中に示されたもの）と同様に、同期信号でリ
セットされて基準クロックを計数するものであってもよ
い。前記読出しイネーブル信号生成部１８は、前記第３
カウンタ４４の計数値が前記メモリ２６の第１記憶領域
の始点位置デ−タに達してから終点位置デ−タに至
るまでの期間イネーブルとなる読出しイネーブル信号を
生成して前記メモリ２６へ出力する。前記動画位置イネ
ーブル信号生成部４６は、前記第３カウンタ４４の計数
値が前記メモリ２６の第１記憶領域のうちの動画記憶領
域の始点位置デ−タに達してから終点位置デ−タに
至るまでの期間イネーブルとなる動画位置イネーブル信
号を生成し、アンドゲート５２を介して前記第２セレク
タ５０のセレクト端子ＳＥＬに出力する。前記第４カウ
ンタ４８は、同期信号をロード信号として前記メモリ２
６の第２記憶領域の始点位置デ−タを取り込み、前記
動画位置イネーブル信号生成部４６で生成した動画位置
イネーブル信号をイネーブル信号として基準クロックを
計数する。前記第２セレクタ５０は、セレクト端子ＳＥ
Ｌに入力した信号のＨ、Ｌレベルに応じて、前記第４カ
ウンタ４８の計数値と前記第３カウンタ４４の計数値の
一方を選択し、読出しアドレスとして前記メモリ２６へ
出力する。前記アンドゲート５４は、読出し制御回路用
の静止信号Ｓとフィールド切替信号としての読出し側の
パリティ信号ＲＰとの論理積信号をゲート信号として前
記アンドゲート５２へ出力する。

【００１３】つぎに、図１の作用を図２〜図６を併用し
て説明する。説明の便宜上、図２（ａ）に示すように、
１つの表示画面６０に特定チャンネルの映像を表示する
メイン画面６０ｍと、１ｃｈ（チャンネル）を動画とし
３ｃｈ及び４ｃｈを静止画として３つのチャンネルの映
像を表示するインデックス画面６０ｉを同時に表示する
マルチチャンネル表示の場合を考える。この場合、チャ
ンネルインデックス画面６０ｉに表示する映像デ−タを
記憶するために、メモリ２６には記憶領域として、図２
（ｂ）に示すように、インデックス画面６０ｉの全チャ
ンネル（１ｃｈ、３ｃｈ、４ｃｈ）の奇数フィールドの
映像デ−タを記憶するための第１記憶領域６２と、イン
デックス画面６０ｉの動画表示を行うための１ｃｈの偶
数フィールドの映像デ−タを記憶するための第２記憶領
域６４とが設けられる。

【００１４】そして、メモリ２６の第１記憶領域６２に
全チャンネル（１ｃｈ、３ｃｈ、４ｃｈ）の奇数フィー
ルドの映像デ−タが一通り書き込まれた後においては、
書込み制御回路の第１セレクタ２８の入力端子Ａ０、Ａ
１、Ｂ０、Ｂ１に入力する書込み用の始点と終点の位置
デ−タは図２（ｃ）に示すようになり、読出し制御回路
に入力する読出し用の始点と終点の位置デ−タは同図
（ｄ）に示すようになる。すなわち、書込み制御回路で
は、奇数フィールド（ＷＰ＝Ｈ）で第１記憶領域６２の
動画記憶領域（図２（ｃ）(ｉ)にハッチングで示した領
域〜）に書き込まれ、偶数フィールド（ＷＰ＝Ｌ）
で第２記憶領域６４（図２（ｃ）(ｉｉ)にハッチングで
示した領域〜）に書き込まれる。読出し制御回路で
は、奇数フィールド（ＲＰ＝Ｈ）で第１記憶領域６２の
読出し領域（図２（ｄ）(ｉ)にハッチングで表示した領
域〜）から読み出され、偶数フィールド（ＲＰ＝
Ｌ）で第２記憶領域６４と第１記憶領域６２のうちの静
止画記憶領域（図２（ｄ）(ｉｉ)にハッチングを付して
表示した領域〜、〜）から読み出される。ＷＰ
は書込み側のパリティ信号を表し、ＲＰは読出し側のパ
リティ信号を表し、タイミング的には、ＷＰがＨレベル
のときにはＲＰがＬレベル、ＷＰがＬレベルのときには
ＲＰがＨレベルとなる。

【００１５】Ａ：まず１ｃｈ、３ｃｈ、４ｃｈの全ての
チャンネルの映像デ−タがメモリ２６の対応した記憶領
域に一通り書き込まれるとともに、書込み終了後に静止
コマンドがなく、図２（ａ）に示すようなインデックス
画面６０ｉがメイン画面６０ｍとともに同時に表示され
る作用を図３を併用して説明する。静止コマンドがない
とき（静止信号がＬレベルのとき）には、書込み制御回
路のラッチ回路３６は、立ち下がりエッジ検出部３４の
検出信号によって、静止信号をインバータ４２で反転し
た信号（Ｈレベル信号）をラッチし、アンドゲート３８
にＨレベル信号を出力して書込みイネーブル信号生成部
１２で生成した書込みイネーブル信号をメモリ２６に出
力するとともに、読出し回路用の静止信号ＳをＨレベル
として読出し制御回路へ出力する。このため、読出し制
御回路のアンドゲート５４は信号ＲＰをそのままゲート
信号としてアンドゲート５２へ出力する。

【００１６】（イ）第１セレクタ２８のセレクト端子Ｓ
ＥＬに入力する信号ＷＰは、図３（ａ）に示すように、
偶数フィールドでＬレベル、奇数フィールドでＨレベル
となり、第１セレクタ２８の端子Ａ０、Ａ１に入力する
始点位置デ−タと終点位置デ−タは、メモリ２６の
デ−タ入力端子ＤＩＮに入力する映像デ−タのチャンネ
ルが１ｃｈ、３ｃｈ、４ｃｈと切り替わる毎に対応した
値に変化する。第１セレクタ２８は、入力端子Ａ０、Ａ
１に入力した始点位置デ−タ、終点位置デ−タと、
入力端子Ｂ０、Ｂ１に入力した始点位置デ−タ、終点
位置デ−タとを、信号ＷＰで切り替えて出力端子Ｙ
０、Ｙ１に出力するので、図３（ｂ）に示すように、信
号ＷＰがＬレベルの偶数フィールドでは第２記憶領域６
４に映像デ−タ「１ｅ０」、「３ｅ２」、「４ｅ４」が
フィールド毎に書き替えて書き込まれ、信号ＷＰがＨレ
ベルの奇数フィールドでは第１記憶領域６２の１ｃｈ、
３ｃｈ、４ｃｈに対応した記憶領域のそれぞれに映像デ
−タ「１ｏ１」、「３ｏ３」、「４ｏ５」が書き込まれ
る。「１ｅ０」の最初の１はチャンネル番号を表し、次
のｅは偶数フィールドを表し、最後の０はフィールド番
号を表す。「３ｅ２」、「４ｅ４」も同様である。「１
ｏ１」の最初の１はチャンネル番号を表し、次のｏは奇
数フィールドを表し、最後の１はフィールド番号を表
す。「３ｏ３」、「４ｏ５」も同様である。

【００１７】（ロ）ｔ０時に１ｃｈ、３ｃｈ、４ｃｈの
全てのチャンネルの映像デ−タの書込みが終了すると、
第１セレクタ２８の端子Ａ０、Ａ１に入力する始点位置
デ−タと終点位置デ−タが動画表示用の１ｃｈに対
応したデ−タに固定される。書込み制御回路では、図３
（ｂ）に示すように、書込み側のパリティ信号ＷＰがＬ
レベルの偶数フィールドではメモリ２６の第２記憶領域
６４に１ｃｈの映像デ−タ「１ｅ６」、「１ｅ８」、
「１ｅ１０」、…がフィールド毎に書き替えて書き込ま
れ、信号ＷＰがＨレベルの奇数フィールドではメモリ２
６の第１記憶領域６２の１ｃｈに対応した記憶領域に１
ｃｈの映像デ−タ「１ｏ７」、「１ｏ９」、「１ｏ１
１」、…が書き込まれる。

【００１８】読出し制御回路では、図３（ｃ）に示すよ
うに、読出し側のパリティ信号ＲＰがＨレベルの奇数フ
ィールドではメモリ２６の第１記憶領域６２の読出し領
域（図２（ｄ）(ｉ)にハッチングで示した始点位置デ−
タから終点位置デ−タまでの領域）から映像デ−タ
「１ｏ１、３ｏ３及び４ｏ５」、「１ｏ７、３ｏ３及び
４ｏ５」、「１ｏ９、３ｏ３及び４ｏ５」、…が読み出
され、信号ＲＰがＬレベルの偶数フィールドではメモリ
２６の第２記憶領域６４と第１記憶領域６２のうちの静
止画記憶領域（図２（ｄ）(ｉｉ)にハッチングで示した
領域）から映像デ−タ「１ｅ６、３ｏ３及び４ｏ５」、
「１ｅ８、３ｏ３及び４ｏ５」、「１ｅ１０、３ｏ３及
び４ｏ５」、…が読み出される。このため、インデック
ス画面６０ｉでは１ｃｈが動画、３ｃｈと４ｃｈが静止
画で表示される。上述の、信号ＲＰがＬレベルの偶数フ
ィールドにおいて第２記憶領域（図２（ｄ）(ｉｉ)にハ
ッチングで示した領域）から映像デ−タが読み出される
場合について詳述すると、動画位置イネーブル信号生成
部４６から動画位置イネーブル信号が出力している間
（始点位置デ−タから終点位置デ−タまでのアドレ
ス期間）は、第２セレクタ５０のセレクト端子ＳＥＬが
Ｈレベルで第４カウンタ４８の計数値を選択して読出し
アドレスとしてメモリ２６へ出力し、動画位置イネーブ
ル信号がなくなると第２セレクタ５０のセレクト端子Ｓ
ＥＬをＬレベルに変えて第３カウンタ４４の計数値を選
択して読出しアドレスとしてメモリ２６へ出力するから
である。なお、インデックス画面６０ｉがメイン画面６
０ｍと合成され、図２（ａ）に示すような１つの表示画
面６０として表示される作用は従来例と同様なので説明
を省略する。

【００１９】Ｂ：つぎに静止コマンドによってインデッ
クス画面６０ｉで表示されている１ｃｈ、３ｃｈ、４ｃ
ｈの全てのチャンネルの表示画面を静止させ、ついで静
止コマンドを解除し、解除時以降インデックス画面６０
ｉ内の動画表示を１ｃｈから３ｃｈに切り替える作用を
図４を併用して説明する。この静止機能、静止解除機能
の実行でマルチチャンネル表示を正しく行うためには、
次の４つの条件（ａ）〜（ｄ）が必要不可欠であり、図
１（ａ）（ｂ）に示す実施形態例はこれらの条件を満た
していることを以下の（イ）〜（ニ）で説明する。 （ａ）メモリ２６への書込み停止は、奇数フィールドの
映像デ−タを第１記憶領域６２に書き込んだ後に停止す
ること。 （ｂ）メモリ２６からの読出し領域固定は、メモリ２６
への書込み停止後に第１記憶領域６２に固定すること。 （ｃ）メモリ２６への書込み再開は、第２記憶領域６４
から開始すること。 （ｄ）メモリ２６からの読出し領域固定解除は、メモリ
２６への書込み再開後の第２記憶領域６４から行うこ
と。

【００２０】（イ）静止コマンドがあるとき（静止信号
がＨレベルのとき）には、書込み制御回路のラッチ回路
３６が立ち下がりエッジ検出部３４の検出信号で静止信
号の反転信号（Ｌレベル信号）をラッチしてアンドゲー
ト３８にＬレベル信号を出力し、書込みイネーブル信号
生成部１２で生成した書込みイネーブル信号がメモリ２
６に入力するのを停止して書込みを停止するとともに、
信号ＳがＬレベルで読出し制御回路に入力する。

【００２１】（ロ）図４（ａ）に示すように、奇数フィ
ールドの映像デ−タ「１ｏ２３」を書き込んでいるｔ１
時に静止コマンドがあり、静止コマンド解除が、静止コ
マンドが仮に無かった場合に奇数フィールドの映像デ−
タ「１ｏ２７」を書き込むことになるタイミングに相当
するｔ３時にあった場合を考えると、同図（ｃ）に示す
ように、ｔ１時からｔ３時までの期間Ｈレベルとなる静
止信号が書込み制御回路に入力する。書込み制御回路の
立ち下がりエッジ検出部３４は、信号ＷＰの立ち下がり
を検出して図４（ｄ）に示すような検出信号をイネーブ
ル信号としてラッチ回路３６へ出力している。このた
め、ラッチ回路３６から出力する信号Ｓは、図４（ｅ）
に示すように、ｔ２時にＨレベルからＬレベルに変化し
て書込みイネーブル信号がメモリ２６に入力するのを停
止し、ｔ４時にＬレベルからＨレベルに変化して書込み
イネーブル信号のメモリ２６への入力停止を解除する。
すなわち、メモリ２６への書込み停止は、奇数フィール
ドの映像デ−タ「１ｏ２３」を第１記憶領域６２に書き
込んだ直後のｔ２時に停止し（前記条件（ａ））、メモ
リ２６への書込み再開は、偶数フィールドの映像デ−タ
「３ｅ２８」を第２記憶領域６４から読み出すことによ
って開始する（前記条件（ｃ））。静止コマンドの発生
時がｔ１時でなく偶数フィールドの映像デ−タ「１ｅ２
２」を書き込んでいるｔ１ａ時であり、静止コマンドが
なければ偶数フィールドの映像デ−タ「１ｅ２６」を書
き込んでいるタイミングに相当するｔ３ａ時に静止コマ
ンド解除があっても、前記必要不可欠条件（ａ）〜
（ｄ）の全てを満たしている。すなわち、静止信号は図
４（ｃ）に点線で示すように変化するが、ラッチ回路３
６から出力する信号Ｓに変化がないので、奇数フィール
ドの映像デ−タ「１ｏ２３」を書き込んだ直後のｔ２時
に書込みイネーブル信号がメモリ２６に入力するのを停
止し、ｔ４時に書込みイネーブル信号のメモリ２６への
入力停止を解除している。

【００２２】（ハ）図４（ｅ）に示すような信号Ｓが読
出し制御回路に入力すると、アンドゲート５４によっ
て、信号ＳがＨレベルの間は読出し側のパリティ信号Ｒ
Ｐがそのままアンドゲート５２へ出力し、信号ＳがＬレ
ベルの間（ｔ２時からｔ４時までの間）はＬレベル信号
がアンドゲート５２へ出力している。このため、第２セ
レクタ５０は、信号ＳがＨレベルの間は信号ＲＰのＨ、
Ｌレベルに応じて第４カウンタ４８の計数値と第３カウ
ンタ４４の計数値を交互に切り替えて出力し、信号Ｓが
Ｌレベルの間は第３カウンタ４４の計数値を固定的に出
力する。すなわち、メモリ２６からの読出し領域固定
は、メモリ２６への書込み停止直後のｔ２時に第１記憶
領域６２に固定され（前記条件（ｂ））、メモリ２６か
らの読出し領域固定解除は、メモリ２６への書込み再開
後ｔ４時からｔ５時までの間に第２記憶領域６４に書き
込まれた偶数フィールドの映像デ−タ「３ｅ２８」から
行われる（前記条件（ｄ））。

【００２３】（ニ）静止コマンド発生のｔ１時から静止
コマンド解除のｔ３時までの間に、書込み制御回路の第
１セレクタ２８のＡ０、Ａ１端子へ供給する始点と終点
の位置デ−タと、読出し制御回路の動画位置イネー
ブル信号生成部４６へ供給する記憶領域の始点と終点の
位置デ−タとを、メモリ２６の第１記憶領域の１ｃ
ｈに対応した領域の位置デ−タから３ｃｈに対応した領
域の位置デ−タに変化させることによって、図４（ｇ）
に示すように、ｔ２時までは１ｃｈ動画表示、ｔ２時か
らｔ５時までは全ｃｈ（１ｃｈ、３ｃｈ、４ｃｈ）静止
画表示、ｔ５時以降は３ｃｈ動画表示となる。ｔ５時は
ｔ４時から１フィールド分の時間経過した時刻を表す。

【００２４】Ｃ：つぎに、比較例として、図１の回路構
成において前記段落「００１９」で示した条件（ａ）〜
（ｄ）を満たすための回路構成が欠けている場合（例え
ば図１の一点鎖線で囲んだ回路構成のうちの一部（例え
ば立ち下がりエッジ検出部３４とラッチ回路３６）が欠
けている場合）に、静止コマンド、静止コマンド解除機
能を実行したときに不都合が生じることを図５、図６を
用いて説明する。

【００２５】Ｃ１：まず図５を用いて、静止コマンドの
発生が奇数フィールドの映像デ−タ「１ｏ２３」を書き
込んでいるｔ１時であり、書込み停止も直後のｔ２時で
ある（図４と同様である）が、読出し固定領域が偶数フ
ィールドに固定されて不都合が生じる作用について説明
する。図５（ａ）に示すように、奇数フィールドの映像
デ−タ「１ｏ２３」を書き込んでいるｔ１時に静止コマ
ンドがあり、静止コマンドがなければ奇数フィールドの
映像デ−タ「１ｏ２７」を書き込んでいるタイミングに
相当するｔ３時に静止コマンド解除があった場合を考え
ると、静止信号は同図（ｂ）に示すようなｔ１時からｔ
３時までの間Ｈレベルとなってｔ２時に書込みは停止す
るが、読出し制御回路の第２セレクタ５０のセレクト端
子ＳＥＬに入力する信号（ＳＥＬ）が、同図（ｃ）に示
すように、静止コマンドがＬレベルからＨレベルに変化
するｔ１時の信号ＲＰのレベルに固定され、静止コマン
ドがＨレベルからＬレベルに変化するｔ３時以降は信号
ＲＰのレベルに追従した状態に復帰する。

【００２６】このため、図５（ｄ）に示すように、ｔ１
ｂ時までは１ｃｈ動画表示、ｔ１ｂ時からｔ４時までは
読出し領域を偶数フィールドに固定した全ｃｈ（１ｃ
ｈ、３ｃｈ、４ｃｈ）静止画表示、ｔ５時以降は３ｃｈ
動画表示となるが、ｔ４時からｔ５時までの間１ｃｈが
一瞬動画で表示されるという不都合が生じる。ｔ１ｂ時
はｔ２時より１フィールド分の時間前の時刻を表す。こ
の場合、段落「００１９」の条件について考えると、条
件（ａ）（ｃ）を満たしているが、条件（ｂ）（ｄ）を
満たしていない。すなわち、メモリ２６からの読出し領
域が偶数フィールドに固定され（メモリ２６からの読出
し領域固定がメモリ２６への書込み停止後に第２記憶領
域６４に固定され）、メモリ２６からの読出し領域固定
解除がメモリ２６への書込み再開時の奇数フィールド
（第１記憶領域６２）から行われている。

【００２７】Ｃ２：つぎに図６を用いて、読出し固定領
域は奇数フィールドに固定されているが、メモリ２６へ
の書込みが偶数フィールドの映像デ−タを第２記憶領域
６４に書き込んだ後に停止して不都合が生じる作用につ
いて説明する。図６（ａ）に示すように、偶数フィール
ドの映像デ−タ「１ｅ２２」を書き込んでいるｔ１ａ時
に静止コマンドがあり、静止コマンド解除が、静止コマ
ンドが仮に無かった場合に偶数フィールドの映像デ−タ
「１ｅ２６」を書き込んでいるタイミングに相当するｔ
３ａ時にあった場合を考えると、静止信号は同図（ｂ）
に示すようなｔ１ａ時からｔ３ａ時までの間Ｈレベルと
なり、書込み直後のｔ２ａ時に書込みは停止するが、読
出し制御回路の第２セレクタ５０のセレクト端子ＳＥＬ
に入力する信号（ＳＥＬ）が、同図（ｃ）に示すよう
に、静止コマンドがＬレベルからＨレベルに変化するｔ
１ａ時の信号ＲＰのレベルに固定され、静止コマンドが
ＨレベルからＬレベルに変化するｔ３ａ時以降は信号Ｒ
Ｐのレベルに追従した状態に復帰する。

【００２８】このため、図６（ｄ）に示すように、ｔ１
ｃ時までは１ｃｈ動画表示、ｔ１ｃ時からｔ３ａ時まで
は読出し領域を奇数フィールドに固定した全ｃｈ（１ｃ
ｈ、３ｃｈ、４ｃｈ）静止画表示、ｔ５ａ時以降は３ｃ
ｈ動画表示となるが、ｔ４ａ時からｔ５ａ時までの間、
３ｃｈの映像を表示する画面位置に１ｃｈの映像が一瞬
表示されるという不都合が生じる。ｔ１ｃ時はｔ２ａ時
より１フィールド分の時間前の時刻を表し、ｔ５ａ時は
ｔ４ａ時より１フィールド分の時間後の時刻を表す。こ
の場合、段落「００１９」の条件に考えると、条件
（ｂ）（ｄ）を満たしているが、条件（ａ）（ｃ）を満
たしていない。すなわち、メモリ２６への書込みが偶数
フィールドの映像デ−タ「１ｅ２２」を第２記憶領域６
４に書き込んだ後に停止し、メモリ２６への書込み再開
が奇数フィールドの映像デ−タ「３ｏ２７」（第１記憶
領域６２の映像デ−タ）から開始している。

【００２９】前記実施形態例では、書込み制御回路の第
１セレクタは、書込み側のパリティ信号ＷＰがＨレベル
の時にメモリの第１記憶領域の動画記憶領域の始点と終
点の位置デ−タ（例えば、）を選択し、Ｌレベルの
時にメモリの第２記憶領域の始点と終点の位置デ−タ
（例えば、）を選択するように構成したが、本発明
はこれに限るものでなく、これとは逆に、信号ＷＰがＬ
レベルの時にメモリの第１記憶領域の動画記憶領域の始
点と終点の位置デ−タ（例えば、）を選択し、Ｈレ
ベルの時にメモリの第２記憶領域の始点と終点の位置デ
−タ（例えば、）を選択するように構成した場合に
ついても利用することができる。この場合、立ち下がり
エッジ検出部を立ち上がりエッジ検出部に変更するとと
もに、読出し制御回路内の第２セレクタの選択機能を対
応させた機能に変換させればよい。例えば、第２セレク
タは、静止コマンドがないとき（Ｓ＝Ｈのとき）には読
出し側のパリティ信号ＲＰのＨ、Ｌレベルに応じて第３
カウンタの計数値と第４カウンタの計数値を選択し、静
止コマンドがあるとき（Ｓ＝Ｌのとき）には第３カウン
タの計数値を固定的に選択し、読出しアドレスとしてメ
モリへ出力するように構成する。

【００３０】前記実施形態例では、１つの表示画面に同
時に表示する複数チャンネルの映像画面がインデックス
画面で、このインデックス画面に３つのチャンネルの映
像を表示するとともに、そのうちの１つのｃｈを動画と
し残りを静止画とした場合について説明したが、本発明
はこれに限るものではない。例えば、図１０に示すよう
にインデックス画面に７つのチャンネルの映像を表示す
るとともに、そのうちの１つのｃｈを動画とし残りを静
止画とした場合についても利用することができる。又
は、７つのチャンネルの映像を表示するとともに、その
うちの２つのｃｈを動画とし残りを静止画とした場合に
ついても利用することができる。この２つのｃｈを動画
とする場合には、書込み制御回路の第１セレクタ２８の
入力端子Ａ０、Ａ１に入力する位置デ−タ、を所定
フィールド数毎に動画ｃｈに対応した位置デ−タに切り
替えるとともに、メモリの映像デ−タ入力端子ＤＩＮに
入力する映像デ−タのｃｈを切り替える。また、１つの
表示画面に同時に表示する複数チャンネルの映像画面が
インデックス画面以外の場合についても利用することが
できる。

【００３１】前記実施形態例では、インデックス画面の
複数チャンネルの映像画面の全てを静止画とするために
メモリに対して静止機能、静止機能解除を実行した場合
に、静止機能、静止機能解除の実行タイミングによって
不都合が生じないようにするための構成を具備した場合
について説明したが、本発明はこれに限るものでなく、
メモリに対して静止機能、静止機能解除を実行する機能
を具備しないメモリ制御回路についても利用することが
できる。

【００３２】例えば、図１（ａ）の書込み制御回路にお
いて、一点鎖線内の立ち下がりエッジ検出部３４、ラッ
チ回路３６、アンドゲート３８及びインバータ４２を省
略し、信号ＷＰが第１セレクタ２８のセレクト端子ＳＥ
Ｌにのみ入力し、書込みイネーブル信号生成部１２で生
成した書込みイネーブル信号を第２カウンタ３０のイネ
ーブル信号とするとともに、直接メモリ２６の書込みイ
ネーブル信号入力端子ＷＥＮへ出力するように構成す
る。また、図１（ｂ）の読出し制御回路において、一点
鎖線内のアンドゲート５４を省略し、信号ＲＰがアンド
ゲート５２の他方の入力側へ直接入力するように構成す
る。このように構成した場合には、書込み制御回路によ
って、入力した複数チャンネルの映像デ−タをチャンネ
ル毎のフィールド切替信号で切り替えて第１、第２記憶
領域に交互に書き込むとともに、複数チャンネルの映像
デ−タをメモリへ一通り書込んだ後に入力したチャンネ
ルの映像デ−タをフィールド切替信号で切り替えて第１
記憶領域の動画記憶領域と第２記憶領域に交互に書き込
み、読出し制御回路によって第１、第２記憶領域に書き
込まれた映像デ−タをフィールド切替信号で切り替えて
交互に読み出すことができるので、入力した複数チャン
ネルの映像デ−タを記憶するためのメモリとして容量の
等しいメモリを２つ必要としたダブルバッファ構成の従
来例と比べて、メモリに必要な容量を少なくすることが
できる。

【００３３】前記実施形態例では、書込み制御回路と読
出し制御回路の構成を簡単にするために、書込み制御回
路が第１カウンタ、第１セレクタ、書込みイネーブル信
号生成部、第２カウンタ及び一致検出部を具備し、第２
カウンタの計数値をメモリの書込みアドレスとし、読出
し制御回路が第３カウンタ、読出しイネーブル信号生成
部、動画位置イネーブル信号生成部、第４カウンタ、論
理積回路及び第２セレクタを具備した場合について説明
したが、本発明はこれに限るものでなく、書込み制御回
路が、入力した複数チャンネルの映像デ−タをチャンネ
ル毎にフィールド切替信号で切り替えてメモリの第１、
第２記憶領域に交互に書き込むとともに、複数チャンネ
ルの映像デ−タをメモリへ一通り書込んだ後に入力した
チャンネルの映像デ−タをフィールド切替信号で切り替
えてメモリの第１記憶領域の動画記憶領域と第２記憶領
域に交互に書き込み、読出し制御回路がメモリの第１、
第２記憶領域に書き込まれた映像デ−タをフィールド切
替信号で切り替えて交互に読み出すものに利用すること
ができる。

【００３４】

【発明の効果】本発明は、複数チャンネルの映像画面を
１つの表示画面に同時に表示するとともに、複数チャン
ネルの映像画面のうちのいくつかを動画で表示するため
に、入力した複数チャンネルの映像デ−タのメモリへの
書込み、読出しの制御を行うメモリ制御回路において、
メモリの記憶領域に第１記憶領域と第２記憶領域を設
け、書込み制御回路と読出し制御回路を具備し、書込み
制御回路によって、入力した複数チャンネルの映像デ−
タをチャンネル毎のフィールド切替信号で切り替えて第
１、第２記憶領域に交互に書き込むとともに、複数チャ
ンネルの映像デ−タをメモリへ一通り書込んだ後に入力
したチャンネルの映像デ−タをフィールド切替信号で切
り替えて第１記憶領域の動画記憶領域と第２記憶領域に
交互に書き込み、読出し制御回路によって第１、第２記
憶領域に書き込まれた映像デ−タをフィールド切替信号
で切り替えて交互に読み出すように構成したので、入力
した複数チャンネルの映像デ−タを記憶するためのメモ
リとして容量の等しいメモリを２つ必要としたダブルバ
ッファ構成の従来例と比べて、メモリに必要な容量を少
なくすることができる。

【００３５】書込み制御回路が第１カウンタ、第１セレ
クタ、書込みイネーブル信号生成部、第２カウンタ及び
一致検出部を具備し、第２カウンタの計数値をメモリの
書込みアドレスとし、読出し制御回路が第３カウンタ、
読出しイネーブル信号生成部、動画イネーブル信号生成
部、第４カウンタ、論理積回路及び第２セレクタを具備
するように構成した場合には、書込み制御回路と読出し
制御回路の構成を簡単にすることができる。

【００３６】書込み制御回路にエッジ検出回路、ラッチ
回路及び第１ゲート回路を設けて、静止命令信号による
メモリへの書込み停止を第１記憶領域への書込み後に行
い、静止命令解除信号によるメモリへの書込み再開を第
２記憶領域から開始し、読出し制御回路に第２ゲート回
路を設けて、静止命令信号によるメモリからの読出し領
域固定を書込み停止後の第１記憶領域に固定し、静止命
令解除信号によるメモリからの読出し領域固定解除を書
込み開始後の第２記憶領域から行うようにした場合に
は、複数チャンネルの映像画面の全てを静止画とするた
めにメモリに対して静止機能を実行し、その後に静止機
能解除を実行した場合に、静止機能、静止機能解除の実
行タイミングによって不都合が生じないようにすること
ができる。

【図面の簡単な説明】

【図１】本発明によるメモリ制御回路の一実施形態例を
示すもので、（ａ）は書込み制御回路を示すブロック
図、（ｂ）は読出し制御回路を示すブロック図である。

【図２】図１の作用を説明するもので、（ａ）は表示画
面を示す説明図、（ｂ）はメモリの記憶領域を示す説明
図、（ｃ）は一通りの書込みが終了した後にフィールド
毎の切り替えで交互に書込む記憶領域を示す説明図、
（ｄ）は一通りの書込みが終了した後にフィールド毎の
切り替えで交互に読み出される記憶領域を示す説明図で
ある。

【図３】図１の作用を説明するもので、一通りの書込み
が終了し、書込み終了後にインデックス画面６０ｉの１
ｃｈ表示が動画、３ｃｈと４ｃｈの表示が静止画とした
場合の作用を説明するタイミングチャートである。

【図４】図１の作用を説明するもので、一通りの書込み
が終了した後、静止コマンドで１ｃｈ、３ｃｈ、４ｃｈ
の全てのチャンネルの表示画面を静止させ、ついで静止
コマンドを解除して３ｃｈを動画表示とする作用を説明
するタイミングチャートである。

【図５】比較例として、段落「００１９」に示した条件
（ａ）〜（ｄ）を満たすための回路構成が欠けている場
合、静止コマンド時に読出し固定領域が偶数フィールド
に固定されて不都合が生じる作用を説明するタイミング
チャートである。

【図６】比較例として、段落「００１９」に示した条件
（ａ）〜（ｄ）を満たすための回路構成が欠けている場
合、静止コマンド時に偶数フィールドの映像デ−タを第
２記憶領域に書き込んだ後に書込みが停止して不都合が
生じる作用を説明するタイミングチャートである。

【図７】従来例の書込み制御回路を示すブロック図であ
る。

【図８】従来例の読出し制御回路を示すブロック図であ
る。

【図９】図７、図８において、メモリ１４がダブルバッ
ファ構成である場合を示す説明図である。

【図１０】メイン画面とインデックス画面を同時に表示
するマルチチャンネル表示を示す説明図である。

【図１１】図７〜図９の従来例において、メモリ１４が
ダブルバッファ構成（１４１、１４２）である場合の記
憶領域を示す説明図である。

【符号の説明】

１０…第１カウンタ、 １２…書込みイネーブル信号生
成部、 １８…読出しイネーブル信号生成部、 ２６…
メモリ、 ２８…第１セレクタ、 ３０…第２カウン
タ、 ３２…一致検出部、 ３４…立ち下がりエッジ検
出部、 ３６…ラッチ回路、 ３８、４０、５２、５４
…アンドゲート、 ４２…インバータ、４４…第３カウ
ンタ、 ４６…動画位置イネーブル信号生成部、 ４８
…第４カウンタ、 ５０…第２セレクタ、 ６０…表示
画面、 ６０ｍ…メイン画面、６０ｉ…インデックス画
面、 ６２…メモリ２６の第１記憶領域、 ６４…メモ
リ２６の第２記憶領域、 ＲＰ…読出し側のパリティ信
号、 Ｓ…書込み制御回路から読出し制御回路へ供給さ
れる読出し制御回路用の静止信号、 ＷＰ…書込み側の
パリティ信号、 …メモリ２６の第２記憶領域の始点
位置デ−タ、 …メモリ２６の第１記憶領域の動画記
憶領域の始点位置デ−タ、 …メモリ２６の第１記憶
領域の動画記憶領域の終点位置デ−タ、 …メモリ２
６の第１記憶領域の始点位置デ−タ、 …メモリ２６
の第１記憶領域の終点位置デ−タ、…メモリ２６の第
２記憶領域の終点位置デ−タ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 5/395 Ｇ０６Ｆ 15/64 ４５０Ｃ (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5B047 AA30 EA09 EB01 EB15 5B069 AA20 BB06 BC09 LA12 5C082 AA02 BA20 BA41 BB26 CA62 CA85 DA54 DA55 MM04

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数チャンネルの映像画面を１つの表示画
   面に同時に表示するとともに、複数チャンネルの映像画
   面のうちのいくつかを動画で表示するために、入力した
   複数チャンネルの映像デ−タのメモリへの書込み、読出
   しの制御を行うメモリ制御回路において、前記メモリの
   記憶領域に複数チャンネルの映像デ−タを記憶するため
   の第１記憶領域と、前記複数チャンネルのうちの動画表
   示を行うチャンネルの映像デ−タを記憶するための第２
   記憶領域とを設け、入力した複数チャンネルの映像デ−
   タをチャンネル毎にフィールド切替信号で切り替えて前
   記メモリの第１、第２記憶領域に交互に書き込むととも
   に、前記複数チャンネルの映像デ−タを前記メモリへ一
   通り書込んだ後に入力したチャンネルの映像デ−タをフ
   ィールド切替信号で切り替えて前記メモリの第１記憶領
   域の動画記憶領域と第２記憶領域に交互に書き込む書込
   み制御回路と、前記メモリの第１、第２記憶領域に書き
   込まれた映像デ−タをフィールド切替信号で切り替えて
   交互に読み出す読出し制御回路とを具備してなることを
   特徴とするメモリ制御回路。
2. 【請求項２】書込み制御回路は、基準となる入力信号で
   リセットされて基準クロックを計数する第１カウンタ
   と、第１記憶領域の入力したチャンネルに対応する記憶
   領域の始点と終点の位置デ−タと第２記憶領域の始点と
   終点の位置デ−タをフィールド切替信号で切り替えて出
   力する第１セレクタと、前記第１カウンタの計数値が前
   記第１セレクタから出力する始点位置デ−タに達してか
   ら終点位置デ−タに至るまでの期間イネーブルとなる書
   込みイネーブル信号を生成しメモリへ出力する書込みイ
   ネーブル信号生成部と、前記基準入力信号をロード信号
   として前記第１セレクタから出力する始点位置デ−タを
   取り込み、前記書込みイネーブル信号生成部で生成した
   書込みイネーブル信号をイネーブル信号として前記基準
   クロックを計数するロード端子付き第２カウンタと、こ
   の第２カウンタの計数値と前記第１セレクタから出力す
   る終点位置デ−タとの一致を検出し、検出信号を前記第
   ２カウンタのロード端子へのロード信号とする一致検出
   部とを具備し、前記第２カウンタの計数値を前記メモリ
   の書込みアドレスとしてなり、読出し制御回路は、前記
   基準入力信号で前記第１記憶領域の始点位置デ−タをロ
   ードして前記基準クロックを計数する第３カウンタと、
   この第３カウンタの計数値が前記第１記憶領域の読出し
   領域の始点位置デ−タに達してから終点位置デ−タに至
   るまでの期間イネーブルとなる読出しイネーブル信号を
   生成して前記メモリへ出力する読出しイネーブル信号生
   成部と、前記第３カウンタの計数値が前記第１記憶領域
   の動画記憶領域の始点位置デ−タに達してから終点位置
   デ−タに至るまでの間イネーブルとなる動画位置イネー
   ブル信号を生成する動画位置イネーブル信号生成部と、
   前記基準入力信号をロード信号として前記第２記憶領域
   の読出し領域の始点位置デ−タを取り込み、前記動画位
   置イネーブル信号生成部で生成した動画位置イネーブル
   信号をイネーブル信号として前記基準クロックを計数す
   るロード端子付き第４カウンタと、前記動画位置イネー
   ブル信号生成部で生成した動画位置イネーブル信号とフ
   ィールド切替信号の論理積信号を出力する論理積回路
   と、この論理積回路の出力信号をセレクト信号として前
   記第３カウンタの計数値と前記第４カウンタの計数値の
   一方を選択し、読出しアドレスとして前記メモリへ出力
   する第２セレクタとを具備してなる請求項１記載のメモ
   リ制御回路。
3. 【請求項３】書込み制御回路は、フィールド切替信号の
   立ち下がり又は立ち上がりのエッジを検出するエッジ検
   出回路と、このエッジ検出回路の検出信号で静止命令信
   号をラッチするラッチ回路と、書込みイネーブル信号生
   成部で生成した書込みイネーブル信号がメモリに入力す
   る線路に挿入され、前記ラッチ回路の出力信号をゲート
   信号とする第１ゲート回路とを具備し、静止命令信号に
   よるメモリへの書込み停止を第１記憶領域への書込み後
   に行い、静止命令解除信号によるメモリへの書込み再開
   を第２記憶領域から開始してなり、読出し制御回路は、
   フィールド切替信号が論理積回路に入力する線路に挿入
   され、前記ラッチ回路の出力信号をゲート信号とする第
   ２ゲート回路を具備し、静止命令信号によるメモリから
   の読出し領域固定を書込み停止後の第１記憶領域に固定
   し、静止命令解除信号によるメモリからの読出し領域固
   定解除を書込み開始後の第２記憶領域から行うようにし
   た請求項２記載のメモリ制御回路。