JP2000285067A - データバスシステム - Google Patents

Abstract

(57)【要約】 【課題】 データバスがハイインピーダンス状態になる
ことなしに送信側のデバイスを切り替えることが可能な
システムを提供することを課題とする。 【解決手段】 送信側デバイスＧＡ１〜ＧＡ４にセレク
タ１１及びスリーステートバッファ１２を設ける。送信
デバイスをＧＡ１からＧＡ２に切り替える場合、まずセ
レクタ１１−２への入力がデータバス１側となっている
デバイスＧＡ２のスリーステートバッファ１２−２をイ
ネーブル、またＧＡ１のスリーステートバッファ１２−
１をハイインピーダンスにする。これにより、データバ
ス１の出力レベルは、セレクタ１１によってＧＡ１によ
るデータにラッチられる。その後、データバスのデータ
転送周期により、セレクタ１１−１の入力をデバイス内
部側に切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバスラインを介して
高速にデータの授受を行うデータバスシステムに関す
る。

【０００２】

【従来の技術】今日、６４ビットや１２８ビット等の大
容量のデータ授受を行うことができるバスラインが使用
されている。例えば、プリンタシステムにおいては、パ
ーソナルコンピュータ等のホスト機器から供給される印
刷データをプリンタ装置内の受信バッファに入力する
際、上述のバスラインが使用される。

【０００３】この場合、ホスト機器とプリンタ装置間の
接続構成であるが、ホスト機器とプリンタ装置間の接続
構成も含め、一般的にデバイス間のデータ線の接続構成
としては、図１２及び図１３に示すような２つの方式が
使用されている。

【０００４】例えば、図１２は共通バスによってデバイ
スＧＡ０、及びデバイスＧＡ１〜ＧＡ４のデータ線を接
続した場合の構成を示すものである。この場合、デバイ
スＧＡ０は例えばプリンタ装置であり、デバイスＧＡ１
は例えばホスト機器であり、デバイスＧＡ２はＬＡＮ回
線に接続されたデータ入力であり、デバイスＧＡ３、及
びデバイスＧＡ４は、更に他のデータ供給装置である。
尚、以下、図１２の方式を従来例（イ）とし、図１３の
方式を従来例（ロ）とする。

【０００５】先ず、図１２に示す従来例（イ）おいて、
出力部にゲートアレイ等を含むデバイスＧＡ０〜ＧＡ４
は６４ビット幅のデータ線を持つ入出力デバイスであ
り、データバス１０１を介してそれぞれのデータ線Ｄ０
〜Ｄ６３に接続されている。尚、上述の例の場合、この
データ線Ｄ０〜Ｄ６３にはホスト機器等から出力される
印刷データが流れる。

【０００６】また、デバイスＧＡ１〜ＧＡ４の選択は、
セレクト信号Ｓ１〜Ｓ４によって行われ、デバイスＧＡ
０から出力されるセレクト信号Ｓ１〜Ｓ４によってデバ
イスＧＡ１〜ＧＡ４の中の１つのデバイスが選択され
る。尚、セレクト信号Ｓ１〜Ｓ４の前に付されている
“／”は、この信号が負論理の信号であることを表して
いる。

【０００７】また、図１２では説明の簡略化の為、デバ
イスＧＡ１〜ＧＡ４からデバイスＧＡ０へのデータ信号
のみの信号線について特化した形で記載されている。ま
た以下に続く各図面及び説明も特に断りが無い限り同様
である。

【０００８】次に、図１４は、上述の図１２の構成をよ
り詳しく説明する図であり、ビット０のデータ線Ｄ０に
対するデバイスＧＡ０、及びデバイスＧＡ１〜ＧＡ４の
接続構成を詳細に示した図である。

【０００９】例えば、ホスト機器等のデータ送信側のデ
バイスＧＡ１〜ＧＡ４には、それぞれ対応するスリース
テートバッファ１０２−１〜１０２−４が設けられてお
り、これらのスリーステートバッファ１０２−１〜１０
２−４のアウトップトイネーブル入力には、データ受信
側のデバイスＧＡ０のシーケンサ１０４からのセレクト
信号Ｓ１〜Ｓ４が負論理で供給されている。このセレク
ト信号Ｓ１〜Ｓ４によって、上述のようにデバイスＧＡ
０〜ＧＡ４の中から１つのデバイスが選択され、対応す
るデバイスのスリーステートバッファ１０２をイネーブ
ル状態とする。そして、このデバイスをデータバス１０
１に接続し、このデバイスからデータ（例えば、印刷デ
ータ）を入力バッファ１０３を介してデバイスＧＡ０に
供給する。

【００１０】一方、図１３に示す従来例（ロ）のシステ
ムの場合、受信側のデバイスＧＡ０と送信側のデバイス
ＧＡ１〜ＧＡ４の間にセレクタ２０１が設けられてい
る。複数のデバイスＧＡ１〜ＧＡ４からの出力をこのセ
レクタ２０１で選択し、受信側のデバイスＧＡ０に供給
する構成である。

【００１１】同図では、送信側のデバイスＧＡ１〜ＧＡ
４に接続される６４ビットのデータ線Ｄ０〜Ｄ６３を、
それぞれセレクタ２０１に接続する。この構成におい
て、セレクタ２０１はデバイスＧＡ０から出力されるセ
レクト信号Ｓ１〜Ｓ４に基づいて、これらのうち１つの
デバイスからの出力される信号を選択し、デバイスＧＡ
０のデータ線Ｄ０〜Ｄ６３に出力する。

【００１２】図１５は、上述の図１３の構成をより詳し
く説明する図であり、ビット０のデータ線Ｄ０に対する
接続構成部分のみを詳細に示したものである。データ送
信側のデバイスＧＡ１〜ＧＡ４から出力されるデータ
は、対応する出力バッファ２０２−１〜２０２−４を介
して、データ信号線Ｄ０−１〜Ｄ０−４に供給され、そ
れぞれのデータ信号線Ｄ０−１〜Ｄ０−４を通してセレ
クタ２０１に入力する。セレクタ２０１では、これらの
信号線を通して入力するデータのなかで、セレクト信号
Ｓ１〜Ｓ４に基づいて１つのデータを選択し、ＧＡ０の
入力バッファ２０３に供給する。尚、上述のセレクト信
号Ｓ１〜Ｓ４は、デバイスＧＡ０内のシーケンサ２０４
から出力される。

【００１３】

【発明が解決しようとする課題】上述の従来例（イ）及
び（ロ）のシステムにおいては以下の問題がある。これ
ら２つの方式には以下の問題点がある。以下、具体的に
説明する。

【００１４】先ず、従来例（イ）の場合、図１６は前述
の図１２に示したシステムを使用する場合の各信号線の
出力レベルを示すタイミングチャートである。図１６に
おいて、図中の各信号線は、左欄に記載される各データ
線Ｄ０−１〜Ｄ０−４の出力レベルを示す。例えば、最
上段の信号はデータ線Ｄ０−１の出力を示し、次段の信
号はデータ線Ｄ０−２の出力を示し、以下データ線Ｄ０
−３、Ｄ０−４の出力を示す。また、最下段の信号は、
Ｄ−ＢＵＳ（データバス）の出力を示す。尚、各信号に
おいて、ハイレベル状態を“Ｈ”で示し、ローレベル状
態を“Ｌ”で示す。

【００１５】また、図中“Ｚ”は、ハイインピーダンス
状態を表す。また、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３・・
・は、データバス１０１のデータ転送周期を表し、この
データ転送周期の切り替りで、データバス上のデータは
変化する。尚、図１６では、説明を明確にするため、デ
ータ線Ｄ０−１〜Ｄ０−４を、それぞれデータ線Ｄ０と
未接続の状態の時の信号として表現した。

【００１６】同図中、転送周期ＣＬＫ１において、デバ
イスＧＡ０への入力Ｄ０は、デバイスＧＡ１の出力Ｄ０
−１が選択され、デバイスＧＡ１から出力されたデータ
が供給されている。この状態において、デバイスＧＡ０
に供給するデータを他のデバイス、例えばデバイスＧＡ
２に切り替える時には、先ず次のＣＬＫ２でデータ線Ｄ
０−１の出力をハイインピーダンス“Ｚ”にする。そし
て、次のＣＬＫ３でデバイスＧＡ２のデータ線Ｄ０−２
をハイインピーダンス“Ｚ”からデバイスＧＡ２内部の
出力データへ切り替える。

【００１７】すなわち、従来例（イ）のシステムの場
合、入力を別のデバイスに切り替える際、切り替える出
力間の信号レベルが同じである保証はない。そこで、必
ず全送信デバイスのスリーステートバッファの出力レベ
ルをハイインピーダンス状態とする期間（図中“＜−Ｚ
−＞”）を設ける必要がある。このハイインピーダンス
状態となる期間は、入力元のデバイスを切り替える毎に
設ける必要があり、図１６の例ではＣＬＫ２の他に、Ｃ
ＬＫ６、及びＣＬＫ８においても設けられている。

【００１８】このデータバスのレベルがハイインピーダ
ンス状態となっている期間、バスには何も有効なデータ
が乗らない状態であり、実質的にデータ転送には使えな
い期間となる。したがって、この期間を設ける必要があ
る従来例（イ）のシステムでは、それだけデータバスの
転送速度が遅くなってしまう。

【００１９】一方、図１７は、従来例（ロ）に示したシ
ステムの動作を示すタイミングチャートである。同図の
例では、上述の従来例（イ）の例のように、バスレベル
がハイインピーダンス状態となる期間を設けることな
く、送信側デバイスの切り替えを行うことができる。

【００２０】しかし、この方式ではデータ線の接続にセ
レクタ２０１を必要とする。このように、セレクタ２０
１をデータ受信側のデバイスＧＡ０の外側に設ける構成
とすると、例えばデータ線の幅が６４ビットの場合な
ら、６４×ｎ（ｎは選択する送信先の数）の入力数と、
６４の出力数をもったとても大きなセレクタ、若しくは
とても多くの数の小規模セレクタが必要になる。

【００２１】また、このセレクタ２０１をデバイスＧＡ
０の内部に含めた場合、デバイスＧＡ０の入力ピンを６
４×ｎ本要するデバイスとなってしまう。一般に同一種
類のパッケージの場合、その大きさはピン数によって決
定されるので、この場合の受信側のデバイスは、とても
大きな容積を持つものとなる。したがって、この従来例
（ロ）のシステムにおいても問題が残る。

【００２２】本発明の課題は、データ授受が高速に行う
ことができ、かつ容量の大きな受信側のデバイスも必要
とすることがないデータバスシステムを提供するもので
ある。

【００２３】

【課題を解決するための手段】上記課題は、本発明の態
様によれば、受信側デバイスと、第１、第２の送信側デ
バイスとをデータバスを介して接続するデータバスシス
テムにおいて、前記データバスを介して前記受信側デバ
イスに供給されるデータが、前記第１の送信側デバイス
のデータから前記第２の送信側デバイスのデータに切り
替わる間、前記第１の送信側デバイスのデータをラッチ
し、前記データバスに出力させる第１の切替制御手段
と、前記データバスに出力するデータを、前記第１の送
信側デバイスのデータから前記第２の送信側デバイスの
データに切り替える第２の切替制御手段とを備えるデー
タバスシステムを提供することにより達成できる。

【００２４】ここで、受信側デバイスは例えばプリンタ
装置であり、第１の送信側デバイスはパーソナルコンピ
ュータ等のホスト機器であり、第２の送信側デバイスは
例え印刷データを供給するＬＡＮであり、本例のデータ
バスシステムは、例えばプリンタシステムにおけるデー
タ転送等に使用する。

【００２５】また、第１の切替制御手段は、上述データ
バスへの出力を第１の送信側デバイスから第２の送信側
デバイスに切り替える間、上記第１の送信側デバイスの
データが供給され続けるように制御する切り替え制御手
段である。また、第２の切替制御手段は、上記第１の送
信側デバイスから第２の送信側デバイスへのデータ切り
替え完了後に、データバスのデータ転送に同期して駆動
し、以後第２の送信側デバイスの出力データを受信側デ
バイスに供給する切り替え制御手段である。

【００２６】このように構成することにより、データ送
信側のデバイスを切り替える際、その切り替えを行って
いる間、データバス上のデータは元のデバイス（第１の
送信側デバイス）からの出力データであり、切り替え処
理が完了した後は、新たなデバイス（第２の送信側デバ
イス）からの出力データとなる。したがって、データバ
スにハイインピーダンス状態となる期間を設ける必要が
なく、送信側デバイスを切り替えることができる。

【００２７】請求項２の記載は、請求項１記載の発明に
おいて、前記第１の切替制御手段は、前記第１の送信側
デバイスの出力をハイインピーダンスに切り替えてラッ
チし、前記第２の送信側デバイスを介して前記第１の送
信側デバイスの出力をデータバスに送信する構成であ
る。

【００２８】本例は上記第１の切替制御手段の具体例で
あり、データバスに供給するデータを第１の送信側デバ
イスから第２の送信側デバイスに切り替える際、先ず第
１の切替制御手段によって、上記第１の送信側デバイス
の出力をハイインピーダンスに切り替え、第１の送信側
デバイスからの出力を停止し、この間データバスに接続
された第２の送信側デバイスを介して上記第１の送信側
デバイスの出力をデータバスに供給する。

【００２９】このように構成することにより、第１の送
信側デバイスがハイインピーダンスに切り替えられてい
る間でも、データバスには第２の送信側デバイスを介し
て第１の送信側デバイスからのデータが実質的に供給さ
れる。

【００３０】請求項３の記載は、請求項１、又は２の記
載において、前記第２の切替制御手段は、前記データバ
スのデータ転送周期に同期して駆動し、前記第２の送信
側デバイスからの出力を本来の第２の送信側デバイスか
らの出力に切り替える構成である。

【００３１】本例は上記第２の切替制御手段の具体例で
あり、上記第１の切替制御手段の駆動後、上記データバ
スのデータ転送周期に同期して駆動し、本来の第２の送
信側デバイスのデータバスに対してデータを出力する。

【００３２】このように構成することにより、第１の送
信側デバイスから第２の送信側デバイスへのデータ切り
換え処理を行う構成である。請求項４の記載は、請求項
１の発明において、前記第１の切替制御手段は、スリー
ステートバッファと前記受信側デバイスから出力される
セレクト信号である。すなわち、セレクト信号はプリン
タ装置等の受信側デバイスで作成され、第１の送信側デ
バイス側に設けられたスリーステートバッファを選択
し、第１の送信側デバイスの出力をハイインピーダンス
状態にする。

【００３３】請求項５の記載は、請求項１の発明におい
て、前記第２の切替制御手段は、バッファと前記受信側
デバイスから出力されるセレクト信号である。すなわ
ち、セレクト信号はプリンタ装置等の受信側デバイスで
作成され、第２の送信側デバイスのバッファに供給され
るデータの選択を、第２の送信側デバイスからの出力に
切り替える構成である。

【００３４】請求項６の記載は、請求項１の発明におい
て、前記第１の切替制御手段は、前記セレクト信号をデ
コードするデコーダを含む構成である。また、請求項７
の記載は、請求項１の発明において、前記第２の切替制
御手段は、前記セレクト信号をデコードするデコーダを
含む構成である。

【００３５】上記請求項６、及び請求項７の記載は、上
記第１の切替制御手段及び第２の切替制御手段第にデコ
ーダを使用する構成であり、セレクト信号をデコードし
て上述のスリーステートバッファ等に出力する。

【００３６】このように構成することにより、セレクト
信号自体のビット数を減らすことができる。請求項８の
記載は、請求項１の発明において、前記受信側デバイス
と、第１、第２の送信側デバイスとは、双方向性のデバ
イスである。

【００３７】すなわち、第１又は第２の送信側デバイス
から受信側デバイスにデータを送信すると共に、受信側
デバイスから第１又は第２の送信側デバイスに対してデ
ータを送信する場合にも本発明を適用できる。

【００３８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。 ＜第１実施形態例＞図１は本発明の第１実施形態とし
て、プリンタ装置に対して複数のデバイスからデータの
供給を行う場合のプリンタシステムの例を説明する。

【００３９】同図はプリンタシステムのシステム構成図
であり、データバス１に接続されたデバイスＧＡ−Ａ、
ＧＡ−Ｂ、ＧＡ−Ｃ、ＧＡ−Ｄで構成され、更にデバイ
スＧＡ−ＡにはＣＰＵ２、及びシステムＲＡＭ４が接続
されている。また、デバイスＧＡ−Ｂには、セントロニ
クスインターフェイス（以下、パラレルＩ／Ｆで示す）
が接続され、デバイスＧＡ−Ｃには、ＬＡＮインターフ
ェイス（以下、ＬＡＮＩ／Ｆで示す）が接続されてい
る。尚、上述のデータバスには、更に不図示のＲＯＭ
や、オペレーションパネル、表示部等が接続されてい
る。

【００４０】ＣＰＵ２は、不図示のＲＯＭ３に記憶され
たプログラムに従って処理を行い、ＣＰＵ２の各種処理
中発生するデータを不図示のＲＡＭに格納する。また、
上述のシステムＲＡＭ３に印刷データを記憶し、システ
ムＲＡＭ３に記憶した印刷データをデータバス１に読み
出す。

【００４１】ここで、パラレルＩ／Ｆ４は、例えばパー
ソナルコンピュータに接続され、パーソナルコンピュー
タから出力される印刷データをパラレルＩ／Ｆ４を介し
てデバイスＧＡ−Ｂに供給する。また、この供給データ
は６４ビットデータであり、パラレルに６４ビットのデ
ータがデバイスＧＡ−Ｂに供給される。尚、パーソナル
コンピュータから出力される印刷データは、ワープロソ
フト等のアプリケーションソフトに従って作成されたも
のであり、文字コードと共に印刷制御のための制御デー
タも含まれる。

【００４２】また、ＬＡＮ Ｉ／Ｆ５は、ＬＡＮ（ロー
カル・エリア・ネットワーク）に接続され、ネットワー
クを介して供給される印刷データをＬＡＮ Ｉ／Ｆ５を
介してデバイスＧＡ−Ｃに供給する。このデータの供給
もパラレルに６４ビットデータの供給が行われ、デバイ
スＧＡ−Ｃに対して６４ビットデータの印刷データの供
給が行われる。

【００４３】また、システムＲＡＭ３はホスト機器から
供給され、又はＬＡＮ回線を介して供給される印刷デー
タを格納する受信バッファのエリア、及びＣＰＵ２の制
御によってビットマップデータに変換された後のデータ
を記憶するエリア、等で構成されている。

【００４４】例えば、ホスト機器から出力される印刷デ
ータは、パラレルＩ／Ｆ４を介してデバイスＧＡ−Ｂに
供給され、デバイスＧＡ−Ｂから後述する転送制御によ
ってデバイスＧＡ−Ａに送られ、更にシステムＲＡＭ３
の受信バッファに転送され、格納される。また、システ
ムＲＡＭ３に格納された印刷データは、ＣＰＵ２の制御
により解析処理が行われ、例えば文字コードに対しては
対応するパターンデータに変換され、制御コマンドには
対しては対応する制御が行われ、ビットマップデータに
変換されたデータがシステムＲＡＭ３に格納される。

【００４５】また、システムＲＡＭ３上に展開されたビ
ットマップデータは、後述する転送制御に従って、デバ
イスＧＡ−Ａに送られ、更にデータバス１、デバイスＧ
Ａ−Ｄを介して、ビデオインターフェイス（以下、ビデ
オＩ／Ｆで示す）６に送られる。尚、ビデオＩ／Ｆ６に
送られたビットマップデータは、更に不図示のプリンタ
エンジンの印字ヘッドに送られ、記録紙への印刷処理が
行われる。

【００４６】尚、ＬＡＮ Ｉ／Ｆ５を介して供給される
印刷データについても、デバイスＧＡ−Ｃを介してデー
タバス１に入力し、更にデバイスＧＡ−Ａに送られ、シ
ステムＲＡＭ３の受信バッファに転送、格納される制御
処理は同じである。

【００４７】したがって、本例のプリンタシステムにお
いて、パラレルＩ／Ｆ４やＬＡＮＩ／Ｆ５等のインター
フェイスから印刷データを受取ると、これをデバイスＧ
Ａ−Ｂ又はＧＡ−Ｃからデータバス１を介してデバイス
ＧＡ−Ａへ転送しなければならない。またシステムＲＡ
Ｍ３上の画像データ（ビットマップデータ）のプリンタ
エンジンへの転送時には、デバイスＧＡ−Ａからデータ
バス１を介してデバイスＧＡ−Ｄへとデータ転送を大量
に行わなければならない。

【００４８】図２は上述の転送処理において使用するデ
ータバス１の接続構成を説明する図であり、送信側デバ
イスと受信側デバイスとに分けて示したものである。ま
た、送信側デバイスＧＡ１〜ＧＡ４から受信側デバイス
ＧＡ０へデータを送信する為のデータ線を中心に示した
図でもある。

【００４９】同図において、デバイスＧＡ０〜ＧＡ４
は、データバス１に接続されるゲートアレイ等によって
構成された６４ビット幅のデータ線をもつデバイスで、
デバイスＧＡ０は、図１で受信側となり得るデバイスＧ
Ａ−Ａを、またデバイスＧＡ１〜ＧＡ４は送信側となり
得るデバイスＧＡ−Ａ〜ＧＡ−Ｄを代表するものであ
る。

【００５０】したがって、上述の例ではデバイスＧＡ０
は、例えばプリンタ装置に対応し、デバイスＧＡ１はホ
スト機器に対応し、デバイスＧＡ２はＬＡＮネットワー
クの出力に対応する。

【００５１】デバイスＧＡ１はデータ線Ｄ０−１〜Ｄ６
３−１までの６４本のデータ線を有し、デバイスＧＡ０
の対応するデータ線Ｄ０〜Ｄ６３にそれぞれ接続されて
いる。また、デバイスＧＡ２はデータ線Ｄ０−２〜Ｄ６
３−２までの６４本のデータ線を有し、同様にデバイス
ＧＡ０の対応するデータ線Ｄ０〜Ｄ６３にそれぞれ接続
されている。さらに、デバイスＧＡ３はデータ線Ｄ０−
３〜Ｄ６３−３までの６４本のデータ線を有し、デバイ
スＧＡ４もデータ線Ｄ０−４〜Ｄ６３−４までの６４本
のデータ線を有し、同様にデバイスＧＡ０の対応するデ
ータ線Ｄ０〜Ｄ６３にそれぞれ接続されている。

【００５２】また、デバイスＧＡ０が、デバイスＧＡ１
〜ＧＡ４のうちどのデバイスからのデータを必要とする
かは、不図示の制御部等からの命令によって選択され
る。デバイスＧＡ０は、この命令に従ってセレクト信号
Ｓ１〜Ｓ４、Ｓ１１〜Ｓ１４を出力し、デバイスＧＡ１
〜ＧＡ４を選択してデータの送信元となるデバイスを切
り替える。

【００５３】図３は図１のビット０のデータ線Ｄ０に対
する部分を中心に詳細に示したものである。データ送信
側のデバイスＧＡ１にはセレクタ１１−１、スリーステ
ートバッファ１２−１、及びバッファ１３−１が設けら
れている。また、データ送信側のデバイスＧＡ２にはセ
レクタ１１−２、スリーステートバッファ１２−２、及
びバッファ１３−２が設けられている。さらに、同様に
して、データ送信側のデバイスＧＡ３、及びデバイスＧ
Ａ４にも、それぞれ対応するセレクタ１１−３、１１−
４、スリーステートバッファ１２−３、１２−４、及び
バッファ１３−３、１３−４が設けられている。

【００５４】尚、それぞれのデバイスＧＡ１〜ＧＡ４に
設けられるセレクタ１１−ｎ、スリーステートバッファ
１２−ｎ、及びバッファ１３−ｎは、実際には６４本の
データ線に対応してそれぞれ６４個設けられている。

【００５５】データ送信側のデバイスＧＡ１〜ＧＡ４に
配設されたスリーステートバッファ１２−ｎ（ｎは０〜
６３の数値を代表する数値を表す、以下同じ）の入力に
はセレクタ１１−ｎの出力が接続され、その出力はデバ
イスの外部出力端子として、データバス１と接続されて
いる。また、スリーステートバッファ１２−ｎのアウト
ップトイネーブル入力には、データ受信側のデバイスＧ
Ａ０のシーケンサ１５から出力されるセレクト信号Ｓ１
〜Ｓ４が入力される。

【００５６】受信側デバイスＧＡ０は、前述のようにシ
ーケンサ１５を有し、このシーケンサ１５から出力する
セレクト信号Ｓ１〜Ｓ４によってスリーステートバッフ
ァ１２−ｎの出力をイネーブル状態又はハイインピーダ
ンス状態に切り替え、デバイスＧＡ１〜ＧＡ４の中から
１つを選択し、選択したデバイスからのデータを入力バ
ッファ１４に供給する。

【００５７】またセレクタ１１−ｎは、２入力（入力
Ａ、及び入力Ｂ）のセレクタで構成され、一方の入力Ａ
にはそのデバイス内部からの出力、即ちそのデバイスが
本来自己のデータとして出力する出力データが供給さ
れ、もう一方の入力Ｂにはデータバス１からのデータが
バッファ１３を介して供給される。また、これらのうち
の一方のデータが、ＳＥＬ端子に供給されるシーケンサ
１６からのセレクト信号Ｓ１１〜Ｓ１４によって選択さ
れ、出力Ｙとしてスリーステートバッファ１２−ｎに供
給される。

【００５８】一方、受信側のデバイスＧＡ０には、入力
バッファ１４と２つのシーケンサ１５及び１６が設けら
れている。デバイスＧＡ０では、前述のようにシーケン
サ１５及び１６によるセレクト信号Ｓ１〜Ｓ４、及びＳ
１１〜Ｓ１４を切り替えて、各送信側のデバイスＧＡ１
〜ＧＡ４のセレクタ１１−１〜１１−４、及びスリース
テートバッファ１２−１〜１２−４を制御する。例え
ば、データバス１がハイインピーダンス状態になる期間
を設けることなしに入力バッファ１４に対する出力の切
り替えを行う。シーケンサ１５及び１６は、この制御を
行うため、それぞれ図４及び図５に示す動作を行う。

【００５９】図４はシーケンサ１５のシーケンス動作を
示すフローチャートである。シーケンサ１５はセレクト
信号Ｓ１〜Ｓ４を制御して、送信側のデバイスＧＡ１〜
４のスリーステートバッファ１２−１〜１２−４の出力
レベルを切り替えるシーケンサである。

【００６０】同図に示すように、シーケンサ１５は、受
信側デバイスＧＡ０がデバイスＧＡ１〜４のうち同じデ
バイスからのデータ入力を必要とする間は、状態ＳＴ１
として（ステップ（以下ＳＴＰで示す）１）、セレクト
信号Ｓ１〜Ｓ４を変化させずに同じ信号レベルを保つ
（ＳＴＰ２がＹＥＳ）。そして、デバイスＧＡ０は、次
の転送周期でのデータの送信側のデバイスを切り替える
必要が生じると（ＳＴＰ２がＮＯ）、状態ＳＴ２に状態
遷移させ、セレクト信号Ｓ１〜Ｓ４のうち現在データを
送信しているデバイス、及び次転送周期でデータを送信
するデバイスへのセレクト信号を変化させて新しい切り
替え元となるデバイスのスリーステートバッファ１２を
イネーブル状態する（ＳＴＰ３）。そして、データバス
に接続した後、状態ＳＴ１（ＳＴＰ１）に状態遷移さ
せ、次の送信側デバイスの変更があるまでそのセレクト
信号Ｓ１〜Ｓ４の信号レベルを保つ。

【００６１】一方、またシーケンサ１６は、セレクト信
号Ｓ１１〜Ｓ１４を制御して送信側のデバイスＧＡ１〜
４のセレクタ１１−１〜１１−４の出力の切り替えを行
うシーケンサである。このシーケンサ１６は、図５に示
すシーケンス動作を行う。

【００６２】同図に示すように、シーケンサ１６は、受
信側デバイスＧＡ０がデバイスＧＡ１〜４のうち同じデ
バイスからのデータ入力を必要とする間は、状態ＴＴ１
として（ステップ（以下Ｗで示す）１）、セレクト信号
Ｓ１１〜Ｓ１４を変化させずに保つ（Ｗ２がＹＥＳ）。
そして、データの出力側デバイスを切り替える必要が生
じると（Ｗ２がＮＯ）、状態ＴＴ２に状態遷移させ、セ
レクト信号Ｓ１１〜Ｓ１４のうち現在入力元となってい
るデバイスと次のクロックで入力元となるデバイスへの
信号レベルを変化させ、現在データバスにデータを出力
しているデバイスのセレクタ１１の入力をバス側（入力
Ｂ）に、また次クロックで必要となるデバイスのセレク
タ１１の入力をデータ側（入力Ａ）にした後（Ｗ３）、
状態ＴＴ１（ステップ１１）に状態遷移させ、次に送信
側デバイスの切り替えがあるまでそのセレクト信号Ｓ１
１〜Ｓ１４の信号レベルを保つ。以下、具体例を用いて
本例の処理動作を説明する。

【００６３】図６は、上述の構成のプリンタシステムに
おいて、具体的な処理動作を説明するタイミングチャー
トである。尚、同図において、最初の１クロック周期
（データバスのデータ転送周期：ＣＬＫ１）はデバイス
ＧＡ１のデータ線Ｄ０−１（〜Ｄ６３−１）からのデー
タ、次の３クロック周期（ＣＬＫ２〜４）はデバイスＧ
Ａ２のデータ線Ｄ０−２（〜Ｄ６３−２）からのデー
タ、次の１クロック周期（ＣＬＫ５）はデバイスＧＡ３
のデータバスＤ０−３（〜Ｄ６３−３）からのデータ、
そして次にデバイスＧＡ２のデータバスＤ０−２（〜Ｄ
６３−２）からのデータと、送信側を切り替えて、デバ
イスＧＡ０に入力した場合の各信号線の出力状態を示し
ている。

【００６４】シーケンサ１５は、図６に示す様にデータ
線Ｄ０〜Ｄ６３上の信号が変化するタイミングから半ク
ロック周期ずれてセレクト信号Ｓ１〜Ｓ４を変化させ
る。またシーケンサ１６は、データ線Ｄ０〜Ｄ６３上の
信号と同位相でセレクト信号Ｓ１１〜Ｓ１４の信号レベ
ルを変化させる。例えば、データバスＤ０〜Ｄ６３がシ
ステムクロックの立ち上がりエッジのタイミングで出力
レベルを変化させた場合には、シーケンサ１５は立ち下
がりエッジのタイミング、シーケンサ１６は立ち上がり
エッジのタイミングでセレクト信号Ｓ１〜Ｓ４及びＳ１
１〜Ｓ１４の状態を変化させる。

【００６５】本実施形態でのデータの送信側のデバイス
の接続の切り替えは、受信側のデバイスＧＡ０がそのデ
バイスからのデータを必要とするクロック周期より１つ
前の周期に行われる。例えばＣＬＫ２での送信デバイス
をＣＬＫ１のデバイスから切り替える時は、その１つ前
のクロック周期ＣＬＫ１で対応する送信デバイスに接続
を切り替えておく。

【００６６】図６では、最初の状態ではデバイスＧＡ１
からのデータが選択されている。したがって、この状態
では、シーケンサ１５から出力されるセレクト信号Ｓ１
は“Ｌ”状態であり、他のセレクト信号Ｓ２〜Ｓ４は
“Ｈ”状態である。また、シーケンサ１６から出力され
るセレクト信号Ｓ１１は“Ｌ”状態であり、他のセレク
ト信号Ｓ１２〜Ｓ１４は“Ｈ”状態である。

【００６７】この状態において、次のＣＬＫ２ではデバ
イスＧＡ２からのデータが必要とされているので、シー
ケンサ１５は、セレクト信号Ｓ１を“Ｈ”状態に、また
Ｓ２を“Ｌ”状態にしてデバイスＧＡ１からのデータを
ハイインピーダンス“Ｚ”にすると共に、デバイスＧＡ
２からのデータをイネーブルにし、データバスへの接続
をデバイスＧＡ１からＧＡ２の切り替える。この時、デ
バイスＧＡ１以外のデバイスＧＡ２〜ＧＡ４はシーケン
サ１６によりＳ１２〜Ｓ１４が“Ｈ”の為、セレクタ１
１−２〜１１−４への入力はバスＤ０からのデータ側
（入力Ｂ）が選択されている。このため、デバイスＧＡ
１の出力はデータバスＤ０の出力レベル（デバイスＧＡ
１の出力）がそのまま出力されている。

【００６８】したがって、ＣＬＫ１でデータバスＤ０へ
の入力デバイスがＧＡ１からＧＡ２に切り替っても、デ
ータバスＤ０の出力レベルは切り替り以前のデバイスＧ
Ａ１からのデータのままラッチされる。その為、デバイ
スＧＡ０は、このデバイスの切り替えが行われたクロッ
ク周期ＣＬＫ１では、切り替え前のデバイスＧＡ１の出
力データを入力できる。

【００６９】次のＣＬＫ２に移行すると、シーケンサ１
６は、図５の動作に従い、セレクト信号Ｓ１２を“Ｌ”
に変化させてデバイスＧＡ２のシーケンサ１１−２への
入力（及び出力）をデバイス内部からの出力（入力Ａ）
に切り替え、データバスＤ０に出力する。この時点でデ
バイスＧＡ１からのデータの出力は必要なくなるので、
次の切り替えに備え、シーケンサ１６はセレクト信号Ｓ
１２と同じタイミングでセレクト信号Ｓ１１を“Ｈ”に
変化させて、セレクタ１１−１への入力（及び出力）を
バス側（入力Ｂ）に切り替えておく。

【００７０】続くＣＬＫ３及びＣＬＫ４では、入力デバ
イスを切り替えず、デバイスＧＡ２からデータを受取る
ので、その１つ前のクロック周期ＣＬＫ２及びＣＬＫ３
では、ＧＡ０はセレクト信号Ｓ１〜Ｓ４及びＳ１１〜Ｓ
１４は変化させず、デバイスＧＡ２のデータが選択され
たままの状態とする。よってこの間は、デバイスＧＡ２
からのデータ線Ｄ０−２の出力が、そのままデバイスＧ
Ａ０のデータバスＤ０に出力される。

【００７１】次のクロック周期ＣＬＫ４では、続くＣＬ
Ｋ５でデバイスＧＡ０はデバイスＧＡ３からのデータを
必要とするので、デバイスＧＡ０は図４の動作に従って
シーケンサ１５からのセレクト信号Ｓ２を“Ｈ”に戻
し、またＳ３を“Ｌ”状態にする。これによりデバイス
ＧＡ２の出力はハイインピーダンス“Ｚ”に、またデバ
イスＧＡ３の出力はイネーブルとなりデータバスへ接続
状態にある送信デバイスはＧＡ２からＧＡ３に切り替
る。この時デバイスＧＡ３のセレクタ１１−３は、デー
タバス側（入力Ｂ）が選択されているので、デバイスＧ
Ａ３からは、デバイスＧＡ２が出力していたデータを保
持して出力する。よって、ＣＬＫ４では送信デバイスの
切り替えがあっても、そのクロック周期中レベルがハイ
インピーダンス“Ｚ”になる期間を設ける必要がないの
で、データバス１上にはデバイスＧＡ２による出力レベ
ル“Ｈ”が保持され、これが受信側デバイスＧＡ０に入
力される。

【００７２】そして、続くＣＬＫ５になると、ＣＬＫ４
で送信デバイスがデバイスＧＡ３切り替ったので、シー
ケンサ１６は図５の動作に従ってクロック周期と同じタ
イミングでセレクト信号Ｓ１３を“Ｌ”に切り替え、デ
バイスＧＡ３の出力をデバイスＧＡ３内部からの出力に
切り替える。またシーケンサ１６は、上記セレクト信号
Ｓ１３と共に信号Ｓ１２を“Ｌ”に切り替え、デバイス
ＧＡ２のセレクタ１１−２の入力をデータバス側（入力
Ｂ）にして次の送信側デバイスの切り替えに備える。

【００７３】またクロック周期ＣＬＫ５では、次クロッ
ク周期ＣＬＫ６でデバイスＧＡ０がデバイスＧＡ２から
のデータを受信する必要があるので、シーケンサ１５は
クロック周期と半位相ずれてセレクト信号Ｓ２を“Ｌ”
状態とし、セレクト信号Ｓ３を“Ｈ”状態にし、スリー
ステートバッファ１２−２及び１２−３の出力を制御し
て、データバス１への接続デバイスをＧＡ３からＧＡ２
に切り替える。

【００７４】そして次のクロック周期のタイミングで、
シーケンサ１６がセレクト信号Ｓ１２を“Ｌ”状態に
し、セレクト信号Ｓ１３を“Ｈ”状態にし、セレクタ１
１−２及び１１−３の入力を切り替え、デバイスＧＡ３
の出力データをデバイスＧＡ２からの出力データに切り
替える。

【００７５】この様にして、シーケンサ１５及び１６に
よるセレクト信号Ｓ１〜Ｓ４、及びセレクト信号Ｓ１１
〜Ｓ１４により、各送信側のデバイスＧＡ１〜ＧＡ４の
セレクタ１１−１〜１１−４、及びスリーステートバッ
ファ１２−１〜１２−４の出力を制御することによっ
て、途中にハイインピーダンスとなる期間を設けずに、
データバスに接続する送信デバイスをＧＡ１→ＧＡ２→
ＧＡ３→ＧＡ２と切り替えることができ、高速なデータ
バス通信を実現している。

【００７６】尚、図２及び図３の構成と、前述の図１１
及び図１３の構成とを比較し、その配線本数及びデバイ
スの端子数の比較から分るように、図２及び図３のバス
構成は図１２及び図１４の構成とほぼ同程度の回路規模
で実現できる。 ＜第２の実施形態＞次に本発明の第２の実施形態の構成
を示す。

【００７７】図２及び図３で示した構成ではデータを送
信するデバイスＧＡ１〜ＧＡ４へのセレクト信号をデバ
イス毎に別々にしたが、各シーケンサの動作を図８の様
に変更して、これを図９に示すようにデータ送信側のデ
バイスＧＡ１〜ＧＡ４でデコードして、図２及び図３で
のセレクト信号／Ｓ１〜Ｓ４及びＳ１１〜Ｓ１４に対応
する信号をセレクタ１１及びスリーステートバッファ１
２与える構成にしてもよい。

【００７８】この構成の場合、データ受信側のデバイス
ＧＡ０から出力されるセレクタ信号の数は図２及び図３
に示した構成の半分で済み、デバイスの端子数を減らす
ことができる。

【００７９】以下、第２の実施形態の構成及び動作につ
いて具体的に説明する。図７に本発明の第２の実施形態
の構成を示す。尚、同図では、前述の図３と同一の構成
要素については同じ番号を付して説明する。

【００８０】第２の実施形態では、データの受信側のデ
バイスＧＡ０には、図３の４出力のシーケンサ１５及び
１６の代わりに２出力のシーケンサ２３及び２４が設け
られている。このうちシーケンサ２３は、セレクト信号
Ｓ２１及びＳ２２を出力し、データ送信側のデバイスＧ
Ａ１〜ＧＡ４のスリーステートバッファ１２−１〜１２
−４の出力を切り替える。またシーケンサ２４は、デー
タ送信側のデバイスＧＡ１〜ＧＡ４内のセレクタ１１−
１〜１１−４の制御を受け持ち、セレクト信号Ｓ２３及
びＳ２４を出力し、セレクタ１１−１〜１１−４の出力
を切り替える。

【００８１】尚、本実施形態では、送信側のデバイスが
ＧＡ１〜ＧＡ４の４つなので２出力のシーケンサを用い
ているがこれはデータバスに接続されている送信側のデ
バイスの数によって変化し、一般的にはシーケンサがｎ
出力の場合２ⁿ の送信側デバイスを制御することができ
る。これらシーケンサ２３及び２４からのセレクト信号
Ｓ２１〜Ｓ２４を後述する各データ送信側デバイスＧＡ
１〜ＧＡ４に設けたデコーダ２１及び２２でデコードす
る。

【００８２】一方、送信側のデバイスＧＡ１には、セレ
クタ１１−１、スリーステートバッファ１２−１、バッ
ファ１３−１、及びデコーダ２１−１、２２−１が設け
られている。また、データ送信側のデバイスＧＡ２には
セレクタ１１−２、スリーステートバッファ１２−２、
バッファ１３−２、及びデコーダ２１−２、２２−２が
設けられている。さらに、同様にして、以下データ送信
側のデバイスＧＡ３、及びデバイスＧＡ４にも、それぞ
れ対応するセレクタ１１−３、１１−４、スリーステー
トバッファ１２−３、１２−４、及びデコーダ２１−
３、２２−３、又はデコーダ２１−４、２２−４が設け
られている。

【００８３】データ送信側のデバイスＧＡ１〜ＧＡ４に
配設されたスリーステートバッファ１２−ｎの入力には
セレクタ１１−ｎの出力が接続され、その出力はデバイ
スの外部出力端子として、データバス１と接続されてい
る。また、スリーステートバッファ１２−ｎのアウトッ
プトイネーブル入力には、デコーダ２１の出力Ｙからセ
レクト信号が供給される。

【００８４】一方、受信側デバイスＧＡ０は、前述のよ
うにシーケンサ２３を有し、このシーケンサ２３から出
力するセレクト信号２１及び２２によって、デコーダ２
１及び２２を駆動し、スリーステートバッファ１２−ｎ
の出力をイネーブル状態又はハイインピーダンス状態に
切り替えるためのセレクト信号Ｓ１〜Ｓ４が作成され
る。

【００８５】また、セレクタ１１−ｎは、前述と同様２
入力（入力Ａ、及び入力Ｂ）のセレクタで構成され、一
方の入力Ａにはそのデバイス内部からの出力、即ちその
デバイスが本来自己のデータとして出力する出力データ
が供給され、もう一方の入力Ｂにはデータバス１からの
データがバッファ１３を介して供給される。また、これ
らのうちの一方のデータが、ＳＥＬ端子に供給されるデ
コーダ２２からのセレクト信号Ｓ１１〜Ｓ１４によって
選択される。このセレクト信号Ｓ１１〜Ｓ１４の作成は
デコーダ２２によって行われ、シーケンサ２４から出力
されるセレクト信号２３及び２４によって、デコーダ２
２で作成される。

【００８６】図８は、シーケンサ２３及び２４の出力を
示す図である。同図の様にシーケンサ２３は、セレクト
信号／Ｓ１を“Ｈ”にする時、即ちデバイスＧＡ１のス
リーステートバッファ１１−１をイネーブルにする時は
Ｓ２１を“Ｌ”、Ｓ２２を“Ｌ”にする。同様にセレク
ト信号／Ｓ２を“Ｈ”にする時、即ちデバイスＧＡ２の
スリーステートバッファ１１−２をイネーブルにする時
はＳ２１を“Ｌ”及びＳ２２を“Ｈ”に、セレクト信号
／Ｓ３を“Ｈ”にする時、即ちデバイスＧＡ３のスリー
ステートバッファ１１−３をイネーブルにする時はＳ２
１及びＳ２２を“Ｈ”及び“Ｌ”に、セレクト信号／Ｓ
４を“Ｈ”にしてスリーステートバッファ１１−４をイ
ネーブルにする時はＳ２１、Ｓ２２共に“Ｈ”にする。

【００８７】また、セレクタ１１の制御を担当するシー
ケンサ２４は、図８に示すようシーケンサ２３と同様に
信号Ｓ１１、Ｓ１２、Ｓ１３及びＳ１４を“Ｈ”にした
い時は、それぞれ（Ｓ２１，Ｓ２２）を、（“Ｌ”，
“Ｌ”）、（“Ｌ”，“Ｈ”）、（“Ｈ”，“Ｌ”）、
（“Ｈ”，“Ｈ”）とする。

【００８８】また、データ送信側のデバイスＧＡ１〜Ｇ
Ａ４には、２入力のデコーダ２１及び２２が設けられて
いる。これらのうちデコーダ２１には、データ受信側の
デバイスＧＡ０からセレクト信号Ｓ２１及びＳ２２が入
力され、デコード結果による出力Ｙをセレクト信号Ｓ１
〜Ｓ４としてスリーステートバッファ１２のアウトプッ
トイネーブル入力へ出力している。

【００８９】また、デコーダ２２には、デバイスＧＡ０
からのセレクト信号Ｓ２３及びＳ２４が入力され、その
デコード結果による出力Ｙはセレクト信号Ｓ１１〜Ｓ１
４としてセレクタ１１のセレクト入力ＳＥＬに入力され
る。

【００９０】図９は、送信側デバイスＧＡ１〜ＧＡ４の
デコーダ２１及び２２の真理値を示す図である。同図に
示すようにデバイスＧＡ１〜ＧＡ４内のデコーダ２１及
び２２は、入力されるシーケンサ２３及び２４からのセ
レクト信号Ｓ２１、Ｓ２２若しくはＳ２３、Ｓ２４の各
４種類の組合わせの入力のうち１組の場合のみ出力とし
て“Ｈ”、他の３つの入力レベルの組合わせの時は
“Ｌ”を出力する。この“Ｈ”を出力する組合わせは、
各出力デバイス毎にそれぞれ異なったものが設定されて
おり、例えば、デバイスＧＡ１のデコーダ２１及び２２
は、セレクト信号Ｓ２１、Ｓ２２若しくはＳ２３、Ｓ２
４の両方が“Ｌ”のとき、出力として“Ｈ”を出力す
る。

【００９１】これにより、シーケンサ２４からの２つの
セレクト信号Ｓ２３及びＳ２４の出力レベルを変更する
ことにより、セレクタ１１−１〜１１−４のうちの１つ
をデバイス内部側（入力Ａ）、他をデータバス側（入力
Ｂ）に選択的に切り替えることが出来、またシーケンサ
２３からの２つのセレクト信号Ｓ２１及びＳ２２の出力
レベルを切り替えることにより、スリーステートバッフ
ァ１２−１〜１２−４のうち１つの出力をイネーブル、
他をハイインピーダンスとして４つの送信側デバイスＧ
Ａ１〜ＧＡ４のデータバスへの選択接続を行う。この様
な、シーケンス動作により、第２の実施形態の構成で
は、第１の実施形態と同様の動作処理を、制御用出力の
数を第１の実施形態の半分で実現できる。 ＜第３の実施形態＞次に本発明の第３の実施形態の構成
を示す。

【００９２】これまでの第１及び第２の実施形態の例で
は、データの流れが１方向のみで、データ受信側のデバ
イスがＧＡ０、送信側のデバイスＧＡ１〜ＧＡ４と固定
されている場合を例としていたが、第３の実施形態では
データの流れを双方向化して、デバイスＧＡ０〜ＧＡ４
が全てデータの送信側にも受信側にも成り得る場合の構
成を示す。

【００９３】図１０に本発明の第３の実施形態の構成を
示す。尚、図１０では、図３と同一の構成要素について
は同じ番号が付されている。また、図１０の構成は図３
の第１の実施形態の構成を双方向に変更したものである
が、図７の第２の実施形態の構成についても同様にして
データの双方向化を実現することができる。

【００９４】図１０の構成では、デバイスＧＡ１〜ＧＡ
４は、図３の構成に於て、バッファ１３の出力をセレク
タ１１に入力するだけでなくデバイス内部へ入力する構
成となっている。これにより、自己を出力先としている
データは、バッファ１３を介してデバイス内部に受信で
きる。

【００９５】また、デバイスＧＡ０には、デバイスＧＡ
１〜４と同じ様にセレクタ１１−５及びスリーステート
バッファ１２−５を設けてあり、これを自己に備ってい
るシーケンサ１５及び１６によって制御する構成となっ
ている。これによりデバイスＧＡ０は、シーケンサ１５
及び１６を持つ以外は、他のデバイスＧＡ１〜ＧＡ４と
同じ構成となり、データを他のデバイスへ送信する場合
もこれまで述べてきたデバイスＧＡ１〜ＧＡ４による処
理と同様の処理により、データバスへとの接続や切り替
えをデータバスがハイインピーダンス状態となる期間を
設けずに行える。

【００９６】尚、図１０の構成では、受信側デバイスの
選択を行う為の回路構成については説明簡略化の為省略
してあるが、実際には各デバイス内部へのデータ線途中
にスリーステートバッファを設け、このスリーステート
バッファを制御するシーケンサからのセレクト信号をス
リーステートバッファのアウトプットイネーブル入力に
接続して、任意のデバイスから１つをこのシーケンサに
よって受信側デバイスとして選択する構成となる。

【００９７】また上記各実施形態では、各シーケンサを
デバイスＧＡ０の内部に設置する構成としたが、シーケ
ンサは必ずしも特定の入出力デバイスの内部に設置する
必要はなく、例えば各デバイスＧＡ０〜ＧＡ４とは別デ
バイスとして構成しても良い。この様な構成とした場
合、特に第３の実施形態の構成の場合、各デバイスＧＡ
０〜ＧＡ４のデータバス接続部分は同じ構成となるの
で、汎用化、ブロックモジュール化、設計上でのライブ
ラリ化を実現することが出来る。

【００９８】尚、上述の第１実施形態乃至第３実施形態
において、本発明のデータバスシステムの発明をプリン
タシステムに適用した例について説明したが、プリンタ
システムに限らず、他の装置やシステムに適用すること
ができる。 ＜第４の実施形態＞本実施形態は、上述の第１乃至第３
実施形態の処理を行うプログラムを記憶媒体に記憶した
構成であり、このように構成することによっても本発明
を実現できる。すなわち、受信側デバイスと、第１、第
２の送信側デバイスとをデータバスを介して接続するデ
ータバスシステムにおいて、前記データバスを介して前
記受信側デバイスに供給されるデータが、前記第１の送
信側デバイスのデータから前記第２の送信側デバイスの
データに切り替わる間、前記第１の送信側デバイスのデ
ータをラッチし、前記データバスに出力させる第１の切
替制御処理と、前記データバスに出力するデータを、前
記第１の送信側デバイスのデータから前記第２の送信側
デバイスのデータに切り替える第２の切替制御処理と、
をコンピュータシステムを用いて行う際、そのプログラ
ムを記憶する記憶媒体を提供することによって達成でき
る。

【００９９】図１１はこの場合の例を示す図である。同
図は不図示のＣＰＵとＲＯＭ、ＲＡＭ等の記憶装置、及
びディスプレイ等で構成されている。また、記憶装置に
は本例の処理を行うプログラムデータ３０が記憶されて
いる。また、同図に示すように、ドライバ３１にフロッ
ピー（登録商標）ディスク３２やＣＤ−ＲＯＭ３３の記
憶媒体を挿入することにより、上述のプログラムデータ
３０の供給を記憶媒体から受けることができる。

【０１００】また、ネットワーク回線を介して、例えば
サーバからプログラムデータ３０の供給を受けることも
できる。尚、本例では上述のプログラムデータ３０に基
づいて、前述のＣＰＵが処理を行う。

【０１０１】

【発明の効果】本発明によれば、データバスがハイイン
ピーダンス状態になる期間を設けることなしに送信側デ
バイスの切り替えを行うことが可能となる。これによ
り、データバス全体の転送速度を向上することが出来
る。

【０１０２】また、多入力セレクタ等のデバイス切り替
えの為に大規模な回路を備える必要が無い。更には各デ
バイスの入出力ピン数を少なく出来る。この為、実装面
積や取り付け行程の縮小を行え、装置の信頼性の向上及
び小型化、省電力化、低価格化を図れる。

【０１０３】さらに、本発明のデータバスシステムは、
双方向のデバイスに適用することができ、より高範囲に
適応できるデータバスシステムとすることができる。

【図面の簡単な説明】

【図１】本実施形態のページプリンタの構成を示す図で
ある。

【図２】データバスの接続構成について、送信側と受信
側とに分けて示した図である。

【図３】図１のビット０のデータ線Ｄ０に対する部分を
中心に詳細に示した図である。

【図４】シーケンサ１５のシーケンス動作を示すフロー
チャートである。

【図５】シーケンサ１６のシーケンス動作を示すフロー
チャートである。

【図６】本実施形態による方式での各デバイスの出力レ
ベルを示すタイミングチャートである。

【図７】第２の実施形態の構成を示す図である。

【図８】シーケンサ２３及び２４が出力するセレクト信
号のレベルとそれをデコードした後のセレクト信号のレ
ベルを示す図である。

【図９】送信側デバイスＧＡ１〜ＧＡ４のデコーダ２１
及び２２による真理値を示す図である。

【図１０】第３の実施形態の構成を示す図である。

【図１１】本発明のプログラムを記録した記録媒体を適
用する例を説明する図である。

【図１２】共通バスによって各デバイスのデータ線を接
続した場合の構成を示す図である。出力デバイス側にス
リーステートバッファを設けて入力デバイスを接続した
場合の構成を示す図である。

【図１３】受信側のデバイスと送信側のデバイスとの間
にセレクタを設けて接続した場合の構成を示す図であ
る。

【図１４】図１２のビット０のデータ線Ｄ０に対する接
続構成部分のみを詳細に示した図である。

【図１５】図１３のビット０のデータ線Ｄ０に対する接
続構成部分のみを詳細に示した図である。

【図１６】図１２に示した方式での出力レベルを示すタ
イミングチャートである。

【図１７】図１３に示した方式での出力レベルを示すタ
イミングチャートである。

【符号の説明】

１ データバス ２ ＣＰＵ ３ システムＲＡＭ ４ パラレルインターフェイス ５ ＬＡＮインターフェイス ６ ビデオインターフェイス １１ セレクタ １２ スリーステートバッファ １３ バッファ １４ 入力バッファ １５、１６、２３、２４、１０４ シーケンサ ２１、２２ デコーダ ３０ プログラムデータ ３１ ドライバ ３２ フロッピーディスク ３３ ＣＤ−ＲＯＭ Ｓ１〜Ｓ４、Ｓ１１〜Ｓ１４ セレクト信号 Ｄ０〜Ｄ６３ データ線 ＧＡ−Ａ〜ＧＡ−Ｄ デバイス ＧＡ０〜ＧＡ４ デバイス

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B021 AA01 AA02 CC06 DD01 EE01 5B061 FF06 FF26 PP06 RR02 RR03 5J056 AA00 BB02 BB51 CC00 CC14 GG12 KK00

Claims (15)

【特許請求の範囲】
1. 【請求項１】 受信側デバイスと、第１、第２の送信側
   デバイスとをデータバスを介して接続するデータバスシ
   ステムにおいて、 前記データバスを介して前記受信側デバイスに供給され
   るデータが、前記第１の送信側デバイスのデータから前
   記第２の送信側デバイスのデータに切り替わる間、 前記第１の送信側デバイスのデータをラッチし、前記デ
   ータバスに出力させる第１の切替制御手段と、 前記データバスに出力するデータを、前記第１の送信側
   デバイスのデータから前記第２の送信側デバイスのデー
   タに切り替える第２の切替制御手段と、 を備えることを特徴とするデータバスシステム。
2. 【請求項２】 前記第１の切替制御手段は、前記第１の
   送信側デバイスの出力をハイインピーダンスに切り替て
   ラッチし、前記第２の送信側デバイスを介して前記第１
   の送信側デバイスの出力をデータバスに送信することを
   特徴とする請求項１記載のデータバスシステム。
3. 【請求項３】 前記第２の切替制御手段は、前記データ
   バスのデータ転送周期に同期して駆動し、前記第２の送
   信側デバイスからの出力を本来の第２の送信側デバイス
   からの出力に切り替えることを特徴とする請求項１、又
   は２記載のデータバスシステム。
4. 【請求項４】 前記第１の切替制御手段は、スリーステ
   ートバッファと前記受信側デバイスから出力されるセレ
   クト信号であることを特徴とする請求項１記載のデータ
   バスシステム。
5. 【請求項５】 前記第２の切替制御手段は、バッファと
   前記受信側デバイスから出力されるセレクト信号である
   ことを特徴とする請求項１記載のデータバスシステム。
6. 【請求項６】 前記第１の切替制御手段は、前記セレク
   ト信号をデコードするデコーダを含むことを特徴とする
   請求項４記載のデータバスシステム。
7. 【請求項７】 前記第２の切替制御手段は、前記セレク
   ト信号をデコードするデコーダを含むことを特徴とする
   請求項５記載のデータバスシステム。
8. 【請求項８】 前記受信側デバイスと、第１、第２の送
   信側デバイスとは、双方向性のデバイスであることを特
   徴とする請求項１記載のデータバスシステム。
9. 【請求項９】 受信側デバイスと、第１、第２の送信側
   デバイスとをデータバスを介して接続するデータバスシ
   ステムにおいて、 前記データバスへの出力を第１のデータ送信側のデバイ
   スから第２のデータ送信側のデバイスに切り替えを行う
   間、該データバス上のデータを該第１のデータ送信側の
   デバイスによるデータにラッチするデータラッチ手段
   と、 前記切り替え完了後に、前記第２のデータ送信側デバイ
   スからのデータを前記データバス上に出力する出力切り
   替え手段と、 を備えることを特徴とするデータバスシステム。
10. 【請求項１０】 前記出力切り替え手段は、前記データ
    バスのデータ転送周期に同期して前記データバス上のデ
    ータを前記第２の送信側のデバイスからのデータに切り
    替えることを特徴とする請求項９記載のデータバスシス
    テム。
11. 【請求項１１】 複数のデバイスがデータバスを介して
    接続されるデータバスシステムにおいて、 前記データバスを介して他のデバイスへデータを出力す
    る送信デバイスは、 自己内部からのデータと前記データバスからのデータの
    うち一方を選択出力するセレクタと、 前記データバス上への出力データを、前記セレクタから
    の出力とハイインピーダンスとを切り替て出力するスリ
    ーステートバッファと、 を備え、 送信デバイスの切り替えを行う時、切り替え先となる送
    信デバイスの前記スリーステートバッファに、前記デー
    タバス上への出力データを前記セレクタからの出力に切
    り替えさせる送信デバイス切り替え手段と、 前記出力データの切り替え後に、前記データバスのデー
    タ転送周期に同期して、前記切り替え先となる送信デバ
    イスの前記セレクタに、出力を前記データバスからのデ
    ータから自己内部からのデータに切り替えさせる出力切
    り替え手段と、 を備えることを特徴とするデータバスシステム。
12. 【請求項１２】 送信デバイスの切り替えを行う時、前
    記送信デバイス切り替え手段は切り替え元となる送信デ
    バイスの前記スリーステートバッファに、前記データバ
    ス上への出力データを前記セレクタからのデータからハ
    イインピーダンスへ切り替えさせ、前記出力切り替え手
    段は前記データバスのデータ転送周期に同期して、前記
    切り替え元となる送信デバイスの前記セレクタに、出力
    を前記自己内部からのデータから前記データバスからの
    データに切り替えさせることを特徴とする請求項１１記
    載のデータバスシステム。
13. 【請求項１３】 データバスを介して、該データバスに
    接続されている他のデバイスへデータを出力する送信デ
    バイスであって、 前記データバスへの接続及び切り離しを切り替えるバス
    接続手段と、 データバス上への出力データを、自己の内部からのデー
    タと該データバスからのデータとを切り替えて出力する
    出力データ切り替え手段と、 を備えることを特徴とする送信デバイス。
14. 【請求項１４】 バスに接続されている送信デバイスの
    切り替えを行う間、データバス上のデータを該切り替え
    前の値にラッチし、 前記切り替え完了後に、切り替えたデバイス内部からの
    データを前記データバス上へ出力する、 ことを特徴とする送信デバイス。
15. 【請求項１５】 前記切り替えたデバイス内部からのデ
    ータの前記データバス上へ出力は、前記データバスのデ
    ータ転送周期に同期して行うことを特徴とする請求項１
    ２記載のデータバスシステム。