JP2000294718A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000294718A JP2000294718A JP11097767A JP9776799A JP2000294718A JP 2000294718 A JP2000294718 A JP 2000294718A JP 11097767 A JP11097767 A JP 11097767A JP 9776799 A JP9776799 A JP 9776799A JP 2000294718 A JP2000294718 A JP 2000294718A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- plating
- metal
- film
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】 鉛レスの外装メッキがアウターリードにのみ
され、電池腐食を完全に防止し、良好な半田付け性、良
好な接続性を付与される樹脂封止又は気密封止型の半導
体装置及び単純な方法で、量産化が可能で、しかも、製
造コストを大幅に削減できるその半導体装置の製造方法
を提供するものである。 【解決手段】 樹脂封止又は気密封止型の半導体装置で
あって、外部機器と半導体チップ1とをボンディング線
4を介して導通しているアウターリード部材8表面上
に、Ni 金属又はNi 合金膜の下地層9が被覆され、前
記下地層上には、更にAu金属膜10が被覆されている
半導体装置及びモールド後のアウターリード全面の外装
メッキからなるその半導体装置の製造方法。
され、電池腐食を完全に防止し、良好な半田付け性、良
好な接続性を付与される樹脂封止又は気密封止型の半導
体装置及び単純な方法で、量産化が可能で、しかも、製
造コストを大幅に削減できるその半導体装置の製造方法
を提供するものである。 【解決手段】 樹脂封止又は気密封止型の半導体装置で
あって、外部機器と半導体チップ1とをボンディング線
4を介して導通しているアウターリード部材8表面上
に、Ni 金属又はNi 合金膜の下地層9が被覆され、前
記下地層上には、更にAu金属膜10が被覆されている
半導体装置及びモールド後のアウターリード全面の外装
メッキからなるその半導体装置の製造方法。
Description
【0001】
【発明の属する技術分野】本発明は、樹脂封止または気
密封止型の半導体装置及びその製造方法に関し、より詳
細には、鉛レスの外装メッキが外部機器との接続部材の
アウターリードにのみされている電池腐食を完全に防止
し、良好な半田付け性、良好な接続性を付与されている
半導体装置に関する。また、本発明は、単純な方法で、
量産化が可能で、しかも、製造コストを大幅に削減でき
るその半導体装置の製造方法を提供するものである。
密封止型の半導体装置及びその製造方法に関し、より詳
細には、鉛レスの外装メッキが外部機器との接続部材の
アウターリードにのみされている電池腐食を完全に防止
し、良好な半田付け性、良好な接続性を付与されている
半導体装置に関する。また、本発明は、単純な方法で、
量産化が可能で、しかも、製造コストを大幅に削減でき
るその半導体装置の製造方法を提供するものである。
【0002】
【従来の技術】従来から、樹脂封止叉は気密封止型等の
半導体装置は、通常、半導体チップをリードフレーム上
にダイボンディング、ワイヤボンディングした後、内装
メッキ及び外装メッキ領域に一様にメッキを施してから
封止をするか、叉は、内装メッキをせずに封止した後
に、リードフレームから切り出した外部リードに外装メ
ッキを施す方法で製造されているのが一般的である。す
なわち、半導体チップは樹脂ペーストでダイ部に固着さ
れ、半導体チップ上の接続パッド部と外部機器に接続さ
れるリ−ド部材とを金属細線で導通されていて、通常、
この半導体チップを含む主要部が樹脂等でモールドされ
てパッケージ内に封止され、このリード部材の一部が外
部機器と接続するために、このモールド外に外出しされ
ている。
半導体装置は、通常、半導体チップをリードフレーム上
にダイボンディング、ワイヤボンディングした後、内装
メッキ及び外装メッキ領域に一様にメッキを施してから
封止をするか、叉は、内装メッキをせずに封止した後
に、リードフレームから切り出した外部リードに外装メ
ッキを施す方法で製造されているのが一般的である。す
なわち、半導体チップは樹脂ペーストでダイ部に固着さ
れ、半導体チップ上の接続パッド部と外部機器に接続さ
れるリ−ド部材とを金属細線で導通されていて、通常、
この半導体チップを含む主要部が樹脂等でモールドされ
てパッケージ内に封止され、このリード部材の一部が外
部機器と接続するために、このモールド外に外出しされ
ている。
【0003】そこで、このリード部材に関していえば、
このモールドパッケージ内に封止されている部分をイン
ナーリードと称され、また、このモールドパッケージか
ら外出している部分をアウターリードと称されている。
更には、従来から、このインナーリード部は、Au、A
l等の金属細線を介して半導体チップ上の接続パッドと
円滑に接着されるために、これらの表面に内装メッキと
称して、Au、Pd、Ag等の貴金属叉はその合金メッ
キが施されているのが一般的である。
このモールドパッケージ内に封止されている部分をイン
ナーリードと称され、また、このモールドパッケージか
ら外出している部分をアウターリードと称されている。
更には、従来から、このインナーリード部は、Au、A
l等の金属細線を介して半導体チップ上の接続パッドと
円滑に接着されるために、これらの表面に内装メッキと
称して、Au、Pd、Ag等の貴金属叉はその合金メッ
キが施されているのが一般的である。
【0004】また、上述するアウターリードに対して
も、外装メッキと称して(又はリードフィニッユとも称
す)、Au、Ag、Pd、Ni等の金属又はその合金が
メッキされている。特に、このアウターリードは、外部
機器との接合の際の良好な半田付け性、良好な接続信頼
性を有することが強く要求される。さらに、近年、いろ
いろな環境問題が取り沙汰されるなかで、これらの職場
における人体に対する作業環境問題も急浮上している。
従って、半導体装置製造の分野にあっては、エッチン
グ、洗浄等に使用される有機溶剤の問題の他にも、鉛半
田の毒性から、リード部材に対する半田レスなる外装メ
ッキの実現が急がれているのが実状である。
も、外装メッキと称して(又はリードフィニッユとも称
す)、Au、Ag、Pd、Ni等の金属又はその合金が
メッキされている。特に、このアウターリードは、外部
機器との接合の際の良好な半田付け性、良好な接続信頼
性を有することが強く要求される。さらに、近年、いろ
いろな環境問題が取り沙汰されるなかで、これらの職場
における人体に対する作業環境問題も急浮上している。
従って、半導体装置製造の分野にあっては、エッチン
グ、洗浄等に使用される有機溶剤の問題の他にも、鉛半
田の毒性から、リード部材に対する半田レスなる外装メ
ッキの実現が急がれているのが実状である。
【0005】このような状況下に、半田レスに対処する
ためには、例えば、このリード部材表面にNi金属又は
Ni合金膜を被膜させ、その上に保護膜として、Pd金
属又はPd合金膜を被膜させ、更に、このPd金属又は
Pd合金膜の保護膜として、Au金属メッキ等をするが
如く、煩雑で、緻密で、しかも、高価な貴金属類を組み
合わせてのメッキ処理が一般的に実施されているのであ
る。
ためには、例えば、このリード部材表面にNi金属又は
Ni合金膜を被膜させ、その上に保護膜として、Pd金
属又はPd合金膜を被膜させ、更に、このPd金属又は
Pd合金膜の保護膜として、Au金属メッキ等をするが
如く、煩雑で、緻密で、しかも、高価な貴金属類を組み
合わせてのメッキ処理が一般的に実施されているのであ
る。
【0006】確かに、Au金属膜が、Pd金属又はPd
合金膜の酸化による劣化を防止し、Pd金属叉はPd合
金膜が、Ni金属叉はNi合金膜の酸化による劣化を効
果的に防止する。また、Au金属メッキ膜は、半田濡れ
速度が速く、更にPd金属叉はPd合金膜、Ni金属叉
はNi合金膜の特性が最大限に発揮されて極めて良好な
半田付け性と接続信頼性が得られ、且つ鉛レスによる職
場環境汚染も解消されるものである。また、このように
半田メッキに代替されて上述する外装メッキにおいて
も、耐蝕性、信頼性のあるAu、Pd、Ag等の貴金属
類が多用され、中でもPdはAuに比べて低廉でなく同
等もしくは高く、Agマグレーションの心配ないことか
ら多用されていることがよく判る。
合金膜の酸化による劣化を防止し、Pd金属叉はPd合
金膜が、Ni金属叉はNi合金膜の酸化による劣化を効
果的に防止する。また、Au金属メッキ膜は、半田濡れ
速度が速く、更にPd金属叉はPd合金膜、Ni金属叉
はNi合金膜の特性が最大限に発揮されて極めて良好な
半田付け性と接続信頼性が得られ、且つ鉛レスによる職
場環境汚染も解消されるものである。また、このように
半田メッキに代替されて上述する外装メッキにおいて
も、耐蝕性、信頼性のあるAu、Pd、Ag等の貴金属
類が多用され、中でもPdはAuに比べて低廉でなく同
等もしくは高く、Agマグレーションの心配ないことか
ら多用されていることがよく判る。
【0007】しかしながら、上記する如く、高価な貴金
属種等を組み合わせた煩雑なメッキ被覆のコスト低減か
ら、例えば、特開平8−274233号公報には、半田
レスの外装メッキとして、Pd金属メッキ被覆を形成さ
せ、従来から電気化学的腐食の進行防止させる観点から
不可欠であった、通常のNiメッキ被覆をせずに、Pd
金属メッキ被覆後、このPdメッキの欠点である被膜の
緻密性不足から、その粒子間隙に水分が介在して形成さ
れる局部電池による電気化学的腐食を防止させるため
に、この上にトリアジンジチオール類の有機保護膜を形
成させて、Pd金属メッキ被覆だけの上記する問題を解
消させる半導体装置が記載されている。
属種等を組み合わせた煩雑なメッキ被覆のコスト低減か
ら、例えば、特開平8−274233号公報には、半田
レスの外装メッキとして、Pd金属メッキ被覆を形成さ
せ、従来から電気化学的腐食の進行防止させる観点から
不可欠であった、通常のNiメッキ被覆をせずに、Pd
金属メッキ被覆後、このPdメッキの欠点である被膜の
緻密性不足から、その粒子間隙に水分が介在して形成さ
れる局部電池による電気化学的腐食を防止させるため
に、この上にトリアジンジチオール類の有機保護膜を形
成させて、Pd金属メッキ被覆だけの上記する問題を解
消させる半導体装置が記載されている。
【0008】
【発明が解決しようとする課題】以上から、樹脂等によ
るモールド封止する前に、予めリードフレームに必要と
するメッキを施すことにより、半導体装置の製造工程を
簡略することができるが、このメッキがAu、Pd、P
d合金等は高価な部材を、しかも、多量に使用すること
からリードフレームのコスト低減には、満足されるもの
ではない。すなわち、図4に示す如く、モールド前にリ
ードフレームの全面に、Ni金属又はNi合金被膜1
1、Pd金属又はPd合金被膜12及びAu金属被膜を
形成させて、製造工程を簡略化とコスト低減化を図る方
法であるが、モールド内に封止されてメッキ不要部位に
も、高価な貴金属類のメッキがされることから、大幅な
コスト低減化は不可能なのである。更に、この方法にお
いては、半導体装置の製造中は、予めメッキ被覆されて
いるリードフレームのメッキ領域に対する汚染防止に留
意しながらの作業となり、逆に新たな煩雑さを生ずるも
のである。
るモールド封止する前に、予めリードフレームに必要と
するメッキを施すことにより、半導体装置の製造工程を
簡略することができるが、このメッキがAu、Pd、P
d合金等は高価な部材を、しかも、多量に使用すること
からリードフレームのコスト低減には、満足されるもの
ではない。すなわち、図4に示す如く、モールド前にリ
ードフレームの全面に、Ni金属又はNi合金被膜1
1、Pd金属又はPd合金被膜12及びAu金属被膜を
形成させて、製造工程を簡略化とコスト低減化を図る方
法であるが、モールド内に封止されてメッキ不要部位に
も、高価な貴金属類のメッキがされることから、大幅な
コスト低減化は不可能なのである。更に、この方法にお
いては、半導体装置の製造中は、予めメッキ被覆されて
いるリードフレームのメッキ領域に対する汚染防止に留
意しながらの作業となり、逆に新たな煩雑さを生ずるも
のである。
【0009】そこで、これらのコスト低減化の一例とし
て、部分メッキで高価な貴金属メッキ量を減らす提案も
あるが、やはり、逆に製造工程を非常に複雑にさせるこ
とになりリードフレームのコスト低減は困難である。ま
た、図5に示す如く、Pbレスで外装メッキで、例え
ば、アウターリードにSn−Ag、Sn−Bi等のメッ
キ14をする方法も提案されているが、やはり、従来の
Pb入り外装半田メッキに比べて、融点が高く、接続強
度が劣り、良好な半田付け性、良好な接続信頼性を充分
に保証するものではない。
て、部分メッキで高価な貴金属メッキ量を減らす提案も
あるが、やはり、逆に製造工程を非常に複雑にさせるこ
とになりリードフレームのコスト低減は困難である。ま
た、図5に示す如く、Pbレスで外装メッキで、例え
ば、アウターリードにSn−Ag、Sn−Bi等のメッ
キ14をする方法も提案されているが、やはり、従来の
Pb入り外装半田メッキに比べて、融点が高く、接続強
度が劣り、良好な半田付け性、良好な接続信頼性を充分
に保証するものではない。
【0010】また、この半導体装置の製造に際してのリ
ード部材、特にアウターリードに対するモールド前叉は
モールド後に施すメッキ方法が、上述するようにそのコ
ストを低減させる方法であって、そのメッキ目的の品質
を充分に保証し、しかも、安定させた量産化を可能にす
る方法である観点からすると、未だ何れの方法も充分に
満足されるものではないのが実状である。
ード部材、特にアウターリードに対するモールド前叉は
モールド後に施すメッキ方法が、上述するようにそのコ
ストを低減させる方法であって、そのメッキ目的の品質
を充分に保証し、しかも、安定させた量産化を可能にす
る方法である観点からすると、未だ何れの方法も充分に
満足されるものではないのが実状である。
【0011】そこで、本発明の目的は、Pbレスで、リ
ードと外部機器との接続に際して、良好な半田付け性と
良好な接続信頼性を有する半導体装置であって、その製
造に際して、従来に比べてよりコスト低減が可能であ
り、しかも品質良好で、確実に、安定させて量産化ので
きる半導体装置の製造方法を提供することである。
ードと外部機器との接続に際して、良好な半田付け性と
良好な接続信頼性を有する半導体装置であって、その製
造に際して、従来に比べてよりコスト低減が可能であ
り、しかも品質良好で、確実に、安定させて量産化ので
きる半導体装置の製造方法を提供することである。
【0012】
【課題を解決するための手投】本発明者らは、上記課題
に鑑みて、鋭意検討した結果、内装メッキをせずに、し
かも、カットベント後に外装メッキをして、上述する種
々の課題を解決できる方法を見出して、本発明を完成さ
せるに至った。
に鑑みて、鋭意検討した結果、内装メッキをせずに、し
かも、カットベント後に外装メッキをして、上述する種
々の課題を解決できる方法を見出して、本発明を完成さ
せるに至った。
【0013】すなわち、本発明は、樹脂封止又は気密封
止型の半導体装置であって、外部機器と半導体チップと
をボンディング線を介して導通しているアウターリード
部材表面上に、Ni 金属又はNi 合金膜の下地層が被覆
され、前記下地層上には、更にAu金属膜が被覆されて
いることを特徴とする半導体装置を提供する。
止型の半導体装置であって、外部機器と半導体チップと
をボンディング線を介して導通しているアウターリード
部材表面上に、Ni 金属又はNi 合金膜の下地層が被覆
され、前記下地層上には、更にAu金属膜が被覆されて
いることを特徴とする半導体装置を提供する。
【0014】また、このような半導体装置を確実に量産
化を可能にする製造方法として、本発明は、樹脂封止又
は気密封止型の半導体装置を製造するに際して、モール
ド後の外装メッキ工程で、モールドパッケージから外出
しして、外部機器に接続するアウターリード部材表面上
に、Ni 金属又はNi 合金の下地層を被覆する工程と、
更に前記下地層上にAu金属膜を積層被覆する工程を有
していることを特徴とする半導体装置の製造方法を提供
する。
化を可能にする製造方法として、本発明は、樹脂封止又
は気密封止型の半導体装置を製造するに際して、モール
ド後の外装メッキ工程で、モールドパッケージから外出
しして、外部機器に接続するアウターリード部材表面上
に、Ni 金属又はNi 合金の下地層を被覆する工程と、
更に前記下地層上にAu金属膜を積層被覆する工程を有
していることを特徴とする半導体装置の製造方法を提供
する。
【0015】以上から、本発明によれば、モールド後の
外装メッキ工程で、アウターリード全面に、下地被覆層
としてNi金属叉はNi合金被膜を形成させ、その上に
Au金属の被覆層を形成させている。これにより、アウ
ターリード全面が、外気との接触が完全に遮断されて、
従来から、起こりがちであった大気に触れて起こる電解
腐食を完全に防止することができる。
外装メッキ工程で、アウターリード全面に、下地被覆層
としてNi金属叉はNi合金被膜を形成させ、その上に
Au金属の被覆層を形成させている。これにより、アウ
ターリード全面が、外気との接触が完全に遮断されて、
従来から、起こりがちであった大気に触れて起こる電解
腐食を完全に防止することができる。
【0016】また、Ni−Au積層による相乗効果、す
なわち、下地層のNi被膜の緻密さ、積層Au被膜のN
i被膜に対する酸化防止性及びAu被膜の半田濡れ性、
更には半田付け時に外部機器接続端子間には強固なNi
−Sn合金が形成される等から、良好な半田付け性、外
部機器との極めて高い接続信頼性を有する半導体装置と
いえる。
なわち、下地層のNi被膜の緻密さ、積層Au被膜のN
i被膜に対する酸化防止性及びAu被膜の半田濡れ性、
更には半田付け時に外部機器接続端子間には強固なNi
−Sn合金が形成される等から、良好な半田付け性、外
部機器との極めて高い接続信頼性を有する半導体装置と
いえる。
【0017】また、内装メッキをせずに、インナーリー
ド部位等の不要部位へのメッキをすることなく、経済的
であり、しかも、モールド後の外装メッキで処理され、
リードフレーム汚染の心配もなく、半田付けや、接続信
頼性の品質を保証される半導体装置を、確実に、安定に
量産を可能にする製造方法を提供することができる。
ド部位等の不要部位へのメッキをすることなく、経済的
であり、しかも、モールド後の外装メッキで処理され、
リードフレーム汚染の心配もなく、半田付けや、接続信
頼性の品質を保証される半導体装置を、確実に、安定に
量産を可能にする製造方法を提供することができる。
【0018】
【発明の実施の形態】本発明において、その半導体装置
は、非気密封止型でも、気密封止型であってもよく、非
気密封止型のうちでもトランスファーモールド法の樹脂
封止型が、量産性に優れ、安価であることから最も一般
的に用いられているが、本発明においては、必要に応じ
て、その他の金属封止型や、セラミック封止型であって
も適応できるものである。
は、非気密封止型でも、気密封止型であってもよく、非
気密封止型のうちでもトランスファーモールド法の樹脂
封止型が、量産性に優れ、安価であることから最も一般
的に用いられているが、本発明においては、必要に応じ
て、その他の金属封止型や、セラミック封止型であって
も適応できるものである。
【0019】そこで、この樹脂封止型について、詳述す
れば、半導体チップとのボンディング終了したリードフ
レームを金型成形機にセットし、エポキシ、シリコン、
フェノール等の熱硬化性の加熱樹脂液を流し込みモール
ド成型する。次いで、リードフレームの余分な樹脂やバ
リを除いて、カットベント後、アウターリード部材の全
面に外装メッキを施すものである。
れば、半導体チップとのボンディング終了したリードフ
レームを金型成形機にセットし、エポキシ、シリコン、
フェノール等の熱硬化性の加熱樹脂液を流し込みモール
ド成型する。次いで、リードフレームの余分な樹脂やバ
リを除いて、カットベント後、アウターリード部材の全
面に外装メッキを施すものである。
【0020】本発明は、既に上述する如く、モールド及
びカットベント後に外装メッキを施すことを特徴とする
ものであり、以下に、図1〜図5を参照しながら本発明
による半導体装置及びその製造方法についての実施の形
態を説明する。
びカットベント後に外装メッキを施すことを特徴とする
ものであり、以下に、図1〜図5を参照しながら本発明
による半導体装置及びその製造方法についての実施の形
態を説明する。
【0021】そこで、本発明において、既に上述するよ
うに、樹脂モールド後に、図1に示す如く、外装メッキ
として、このモールド5から外出ししているアウターリ
ード8に対して、Ni 金属又はNi 合金膜9をメッキさ
せて、カットベントでリードフレームから切り出された
アウターリード部材8の全面が、図1から明らかなよう
に、下地層9で完全に被覆されている。この下地層を形
成させるに当たっては、一度にその膜厚を所定厚になる
までメッキをするのではなく、好ましくは、パルスメッ
キ法で、繰り返して多層に重ねメッキを行い、且つ1層
毎に水洗を施しながら多層メッキをすることが好適であ
る。なお、ここでの洗浄は、メッキ膜に不純物の混入を
防ぎ、密着強度を損ねぬためからである。
うに、樹脂モールド後に、図1に示す如く、外装メッキ
として、このモールド5から外出ししているアウターリ
ード8に対して、Ni 金属又はNi 合金膜9をメッキさ
せて、カットベントでリードフレームから切り出された
アウターリード部材8の全面が、図1から明らかなよう
に、下地層9で完全に被覆されている。この下地層を形
成させるに当たっては、一度にその膜厚を所定厚になる
までメッキをするのではなく、好ましくは、パルスメッ
キ法で、繰り返して多層に重ねメッキを行い、且つ1層
毎に水洗を施しながら多層メッキをすることが好適であ
る。なお、ここでの洗浄は、メッキ膜に不純物の混入を
防ぎ、密着強度を損ねぬためからである。
【0022】このようなパルスメッキ法によって多層に
形成される下地層は、一層毎のメッキ膜を薄くさせら
れ、個々の析出粒子の過大成長を効果的に防止されてメ
ッキ膜は著しく緻密になる。しかも、多層に重ねられこ
とから、形成されるNi金属膜等の下地層は、アウター
リード部材面に強く密着され、しかも、この積み重ねメ
ッキよりピンホール等の凹凸がなくなって、耐腐食性を
向上させると共に、この下地層膜には、強靱性(加工
性)が付与されることから、例えば、曲げ化工等の製造
時に受ける外力にもクラックを発生し難くい層となる。
また、本発明において、この下地層上に、後述するよう
に、保護膜のAu金属膜を積層形成させるが、このよう
な下地層であることから、容易に、良好な保護膜が形成
される。従って、このように被覆されるアウターリード
部材面に対する外部機器との接続は、著しく信頼性を向
上されるものである。
形成される下地層は、一層毎のメッキ膜を薄くさせら
れ、個々の析出粒子の過大成長を効果的に防止されてメ
ッキ膜は著しく緻密になる。しかも、多層に重ねられこ
とから、形成されるNi金属膜等の下地層は、アウター
リード部材面に強く密着され、しかも、この積み重ねメ
ッキよりピンホール等の凹凸がなくなって、耐腐食性を
向上させると共に、この下地層膜には、強靱性(加工
性)が付与されることから、例えば、曲げ化工等の製造
時に受ける外力にもクラックを発生し難くい層となる。
また、本発明において、この下地層上に、後述するよう
に、保護膜のAu金属膜を積層形成させるが、このよう
な下地層であることから、容易に、良好な保護膜が形成
される。従って、このように被覆されるアウターリード
部材面に対する外部機器との接続は、著しく信頼性を向
上されるものである。
【0023】また、この被覆層数としては、メッキする
条件にもよるが、本発明においては、好ましくは、3層
以上であって、その膜厚が、0.5μm以上で、2.0
μm以下の範囲にあることが好適である。この膜厚が
0.5μm未満では、膜の緻密さが不十分で、その目的
を満たすことができず、また、2.0μmを超える膜厚
では、下地層として過分な膜厚であり、単に経済的に不
利になるだけである。
条件にもよるが、本発明においては、好ましくは、3層
以上であって、その膜厚が、0.5μm以上で、2.0
μm以下の範囲にあることが好適である。この膜厚が
0.5μm未満では、膜の緻密さが不十分で、その目的
を満たすことができず、また、2.0μmを超える膜厚
では、下地層として過分な膜厚であり、単に経済的に不
利になるだけである。
【0024】また、本発明において、この下地層を形成
させるに、種々のメッキ法で適宜行うことができ、無電
界メッキ(化学メッキ)、電界メッキ等の何れでもよい
が、例えば、電界メッキでパルスメッキを施すに際して
は、通常、析出電流平均密度1A/dm2 以上で、10
A/dm2 以下の範囲で、ピ−ク電流密度が10A/d
m2 以上で、100A/dm2 以下の範囲で、且つパル
ス周期を、例えば、図3に示すメッキ電流パターン図の
ように、10msでデュティ・サイクル(dutycy
cle)が10%(onは1ms、offは9ms)が
好適である。
させるに、種々のメッキ法で適宜行うことができ、無電
界メッキ(化学メッキ)、電界メッキ等の何れでもよい
が、例えば、電界メッキでパルスメッキを施すに際して
は、通常、析出電流平均密度1A/dm2 以上で、10
A/dm2 以下の範囲で、ピ−ク電流密度が10A/d
m2 以上で、100A/dm2 以下の範囲で、且つパル
ス周期を、例えば、図3に示すメッキ電流パターン図の
ように、10msでデュティ・サイクル(dutycy
cle)が10%(onは1ms、offは9ms)が
好適である。
【0025】また、本発明おいては、上述するNi金属
叉はNi合金膜の下地層上に、半田濡れ性に優れるAu
金属膜を積層形成させているが、その膜厚は、好ましく
は、50Å以上で、500Å以下の膜厚で外装メッキす
ることが好適てある。この膜厚が50Å未満では、下地
層のNi金属叉はNi合金膜に対する保護膜としては不
十分であり、また、500Åを超える膜厚では、外部機
器の接続端子部位に半田時において、非常に脆いSn−
Au合金層を形成させる傾向と、また、半導体装置の製
造時に、ハレーションを起こして、支障を来たすことも
あり好ましくない。
叉はNi合金膜の下地層上に、半田濡れ性に優れるAu
金属膜を積層形成させているが、その膜厚は、好ましく
は、50Å以上で、500Å以下の膜厚で外装メッキす
ることが好適てある。この膜厚が50Å未満では、下地
層のNi金属叉はNi合金膜に対する保護膜としては不
十分であり、また、500Åを超える膜厚では、外部機
器の接続端子部位に半田時において、非常に脆いSn−
Au合金層を形成させる傾向と、また、半導体装置の製
造時に、ハレーションを起こして、支障を来たすことも
あり好ましくない。
【0026】以下に、実施の形態例で本発明をさらに詳
しく説明するが、本発明はこれらにいささかも限定され
るものではない。図1において、半導体チップ1をA
g、Au金属粒子を含有する導電性べ−スト2でダイバ
ッド3上に圧着させた後、ボンディング線4を半導体チ
ップ1表面の接続パッドとインナーリード7上の接続用
のメッキ部6にワイヤボンデングさせて、両者間を導通
させる。次いで、リードフレームに固着された半導体チ
ップ1を含む主要部位を熱硬化性樹脂(封止材)5でモ
ールドする。このモールドにより、内装メッキを施され
ていない半導体チップ1とボンディング線4とインナー
リード7とが安定にこのモールド内に固定される。
しく説明するが、本発明はこれらにいささかも限定され
るものではない。図1において、半導体チップ1をA
g、Au金属粒子を含有する導電性べ−スト2でダイバ
ッド3上に圧着させた後、ボンディング線4を半導体チ
ップ1表面の接続パッドとインナーリード7上の接続用
のメッキ部6にワイヤボンデングさせて、両者間を導通
させる。次いで、リードフレームに固着された半導体チ
ップ1を含む主要部位を熱硬化性樹脂(封止材)5でモ
ールドする。このモールドにより、内装メッキを施され
ていない半導体チップ1とボンディング線4とインナー
リード7とが安定にこのモールド内に固定される。
【0027】これにより、既に上述した図4に示す、モ
ールド前にリードフレームの全面に、Ni金属又はNi
合金被膜11、Pd金属又はPd合金被膜12及びAu
金属被膜を形成させている。従って、内装メッキと外装
メッキを一緒に行う従来法に比べれば、本発明では、従
来法の内装メッキ分に相当するメッキ領域は、施されて
いなくて、明らかにメッキ不必要部位であることがよく
理解される。
ールド前にリードフレームの全面に、Ni金属又はNi
合金被膜11、Pd金属又はPd合金被膜12及びAu
金属被膜を形成させている。従って、内装メッキと外装
メッキを一緒に行う従来法に比べれば、本発明では、従
来法の内装メッキ分に相当するメッキ領域は、施されて
いなくて、明らかにメッキ不必要部位であることがよく
理解される。
【0028】しかも、Au、Pd等の高価な貴金属種を
含めて何層ものメッキを施こす煩雑なメッキ工程がな
く、且つ高価な貴金属類の使用量が減少して、著しくコ
スト低減化が図られている。更に、これらの両者を比べ
ても、モールド内に封止されている半導体チップとイン
ナーリードとの金属細線による導通状態に係わるその安
定性については、全く同様で、大気接触の遮断に関して
も明らかに変わりがないこともよく判る。
含めて何層ものメッキを施こす煩雑なメッキ工程がな
く、且つ高価な貴金属類の使用量が減少して、著しくコ
スト低減化が図られている。更に、これらの両者を比べ
ても、モールド内に封止されている半導体チップとイン
ナーリードとの金属細線による導通状態に係わるその安
定性については、全く同様で、大気接触の遮断に関して
も明らかに変わりがないこともよく判る。
【0029】次いで、カットベント後、リードフレーム
から個々の半導体装置を切り離し、その個々について、
外装メッキを施す。すなわち、上記したモールドから外
出しされているアウターリード8の全面に対して、電界
メッキによって、Ni金属を図3に説明するような電流
パターンで、パルスメッキ法で外装メッキを行った。本
実施の形態においては、このNi金属メッキによる被覆
は、アウターリード8の全面に下地層として設けられ、
しかも、本発明においては、この下地層をより緻密に、
より強硬に被覆させるためから、一気に連続してメッキ
するのではなく、本実施の形態例では、図2に示す如
く、3回にわけて、Ni金属膜9を多層に積層形成させ
た。なお、この多層パルスメッキを施すに際しては、1
層毎に、水洗を行って、メッキ層に不純物を含有しない
ように行った。また、この時のメッキ電流パターンは図
3に示す通りであり、その析出電流平均密度は、5A/
dm2 で、ピーク電流密度は50A/dm2 で、パルス
周期は、10msでデュティ・サイクルは10%で行っ
た。
から個々の半導体装置を切り離し、その個々について、
外装メッキを施す。すなわち、上記したモールドから外
出しされているアウターリード8の全面に対して、電界
メッキによって、Ni金属を図3に説明するような電流
パターンで、パルスメッキ法で外装メッキを行った。本
実施の形態においては、このNi金属メッキによる被覆
は、アウターリード8の全面に下地層として設けられ、
しかも、本発明においては、この下地層をより緻密に、
より強硬に被覆させるためから、一気に連続してメッキ
するのではなく、本実施の形態例では、図2に示す如
く、3回にわけて、Ni金属膜9を多層に積層形成させ
た。なお、この多層パルスメッキを施すに際しては、1
層毎に、水洗を行って、メッキ層に不純物を含有しない
ように行った。また、この時のメッキ電流パターンは図
3に示す通りであり、その析出電流平均密度は、5A/
dm2 で、ピーク電流密度は50A/dm2 で、パルス
周期は、10msでデュティ・サイクルは10%で行っ
た。
【0030】次いで、このNi金属膜下地層9の上に、
同じく外装メッキでAu金属膜10を被覆形成させて、
外装メッキのリードフィニュシュとした。なお、Ni金
属膜9の膜厚は、1.5μmであり、その上に積層被覆
されたAu金属の膜厚は、100Åであった。
同じく外装メッキでAu金属膜10を被覆形成させて、
外装メッキのリードフィニュシュとした。なお、Ni金
属膜9の膜厚は、1.5μmであり、その上に積層被覆
されたAu金属の膜厚は、100Åであった。
【0031】そこで、以上のように製造された半導体装
置を既に上述した図5に示す方法と比較すると、この方
法もモールド後に外装メッキする点では本発明の方法と
同様である。しかし、鉛レスのSn−Ag叉はSn−B
iメッキ被膜14は、半田メッキ皮膜を施す要領で行え
て、メッキ時に特別な留意をすることなく、また高価な
金属を用いないため安価である反面、Pbを含まないこ
のメッキ被膜は外部機器との接続時、融点の問題や接続
強度の問題があり、半田付け性、接続信頼性において充
分でなく、また、安定した品質で製造できる方法ではな
い。
置を既に上述した図5に示す方法と比較すると、この方
法もモールド後に外装メッキする点では本発明の方法と
同様である。しかし、鉛レスのSn−Ag叉はSn−B
iメッキ被膜14は、半田メッキ皮膜を施す要領で行え
て、メッキ時に特別な留意をすることなく、また高価な
金属を用いないため安価である反面、Pbを含まないこ
のメッキ被膜は外部機器との接続時、融点の問題や接続
強度の問題があり、半田付け性、接続信頼性において充
分でなく、また、安定した品質で製造できる方法ではな
い。
【0032】これに対して本発明では、上述する如く、
図1に示されているように、従来法の内装メッキがな
く、モールド後のカットベント後に行われるアウターリ
ードに対する外装メッキだけであり、しかも、安価では
あるが緻密性被覆がなされるNi金属を、より緻密に且
つ強固に密着されるためから、このNi金属膜を3層に
多層パルスメッキすることで良好な下地層が形成され
る。この上に、Ni金属層の酸化劣化防止の保護層とな
り、しかも、半田濡れスピードが速いAu金属層を積層
させて外装メッキのリードフィニュシュとしていること
から、工程が簡略され、その方法も煩雑さがなく、高価
な貴金属メッキ量も著しく削減されて、コスト低減化が
確実になる。しかも、このNi−Au金属メッキ被覆層
の相乗効果により良好な半田付け性、接続信頼性を有し
て、明らかに量産化を容易にする半導体装置の製造方法
であることも、上述する実施例からよく判る。しかも、
鉛レスで、人体にも悪影響を与える物質を含まないし、
Au被膜10で保護されたNi被膜9は、半田付け時に
外部機器の接続端子との間に強固なSn−Ni合金層を形
成するため、非常に高い接続信頼性が得られる。
図1に示されているように、従来法の内装メッキがな
く、モールド後のカットベント後に行われるアウターリ
ードに対する外装メッキだけであり、しかも、安価では
あるが緻密性被覆がなされるNi金属を、より緻密に且
つ強固に密着されるためから、このNi金属膜を3層に
多層パルスメッキすることで良好な下地層が形成され
る。この上に、Ni金属層の酸化劣化防止の保護層とな
り、しかも、半田濡れスピードが速いAu金属層を積層
させて外装メッキのリードフィニュシュとしていること
から、工程が簡略され、その方法も煩雑さがなく、高価
な貴金属メッキ量も著しく削減されて、コスト低減化が
確実になる。しかも、このNi−Au金属メッキ被覆層
の相乗効果により良好な半田付け性、接続信頼性を有し
て、明らかに量産化を容易にする半導体装置の製造方法
であることも、上述する実施例からよく判る。しかも、
鉛レスで、人体にも悪影響を与える物質を含まないし、
Au被膜10で保護されたNi被膜9は、半田付け時に
外部機器の接続端子との間に強固なSn−Ni合金層を形
成するため、非常に高い接続信頼性が得られる。
【0033】
【発明の効果】本発明によれば、Ni金属下地層−Au
金属積層による相乗効果、すなわち、下地層のNi被膜
の緻密さ、積層Au被膜のNi被膜に対する酸化防止性
及びAu被膜の半田濡れ性、更には半田付け時に外部機
器接続端子間に強固なNi−Sn合金層を形成させるこ
と等から、良好な半田付け性、外部機器との極めて高い
接続信頼性を有する半導体装置が提供される。
金属積層による相乗効果、すなわち、下地層のNi被膜
の緻密さ、積層Au被膜のNi被膜に対する酸化防止性
及びAu被膜の半田濡れ性、更には半田付け時に外部機
器接続端子間に強固なNi−Sn合金層を形成させるこ
と等から、良好な半田付け性、外部機器との極めて高い
接続信頼性を有する半導体装置が提供される。
【0034】また、半田に代わる外装メッキを提供する
ことができ、有害な鉛等による職場環境汚染が防止さ
れ、また、モールド後のカットベント後の外装メッキで
あって、リードが完全に外気遮断され、従来から、起こ
りがちであったメッキ金属とリード間の電池腐食を完全
に防止され、また、高価な貴金属類のメッキも外装メッ
キのみで、貴金属の使用量が大幅に低減されてコスト低
減化及び安定した量産化を可能とする半導体装置の製造
方法が提供される。
ことができ、有害な鉛等による職場環境汚染が防止さ
れ、また、モールド後のカットベント後の外装メッキで
あって、リードが完全に外気遮断され、従来から、起こ
りがちであったメッキ金属とリード間の電池腐食を完全
に防止され、また、高価な貴金属類のメッキも外装メッ
キのみで、貴金属の使用量が大幅に低減されてコスト低
減化及び安定した量産化を可能とする半導体装置の製造
方法が提供される。
【図1】本発明の半導体装置を表し、樹脂モールド後
に、外装メッキでアウターリード全面にNi又はNi合
金の下地膜を被膜させた後、更に、Au被膜を積層被覆
した本発明の半導体装置の概略断面図である。
に、外装メッキでアウターリード全面にNi又はNi合
金の下地膜を被膜させた後、更に、Au被膜を積層被覆
した本発明の半導体装置の概略断面図である。
【図2】本発明のアウターリード面のメッキ層の拡大断
面図を示す。
面図を示す。
【図3】本発明の外装メッキ(アウータリード表面)
で、リードの全面にパルスメッキ法でNi又はNi合金
の下地膜を被膜させる時のメッキ電流パターンを表すグ
ラフである。
で、リードの全面にパルスメッキ法でNi又はNi合金
の下地膜を被膜させる時のメッキ電流パターンを表すグ
ラフである。
【図4】従来の半導体装置を表し、リードフレーム状態
で、リードフレームの全面にNi又はNi合金の下地膜
を被膜させた後、更に、Pd又はPd合金被膜及びAu
被膜を積層被覆させ、次いでモールドした概略断面図で
ある。
で、リードフレームの全面にNi又はNi合金の下地膜
を被膜させた後、更に、Pd又はPd合金被膜及びAu
被膜を積層被覆させ、次いでモールドした概略断面図で
ある。
【図5】従来の半導体装置の他例を表し、樹脂でモール
ド後に、外装メッキ(アウータリード表面)で、Pbレ
スのSn−Ag(又はSn−Bi)メッキで被覆した概
略断面図を示す。
ド後に、外装メッキ(アウータリード表面)で、Pbレ
スのSn−Ag(又はSn−Bi)メッキで被覆した概
略断面図を示す。
1 半導体チップ 2 導電性ペースト 3 ダイパッド 4 ボンディング線 5 封止材 6 金属線接続用メッキ部 7 インナーリード 8 アウターリード 9 外装メッキによるNi又はNi合金の下地被覆膜 10 外装メッキによるAu金属被覆膜 11 リードフレーム状態によるNi又はNi合金の下
地被覆膜 12 リードフレーム状態によるPd又はPd合金被覆
膜 13 リードフレーム状態によるAu金属被覆膜 14 モールド後の外装メッキによるPbレス金属合金
被覆膜
地被覆膜 12 リードフレーム状態によるPd又はPd合金被覆
膜 13 リードフレーム状態によるAu金属被覆膜 14 モールド後の外装メッキによるPbレス金属合金
被覆膜
Claims (8)
- 【請求項1】 樹脂封止又は気密封止型の半導体装置で
あって、外部機器と半導体チップとをボンディング線を
介して導通しているアウターリード部材表面上に、Ni
金属又はNi 合金膜の下地層が被覆され、前記下地層上
には、更にAu金属膜が被覆されていることを特徴とす
る半導体装置。 - 【請求項2】 前記下地層のNi 金属又はNi 合金膜
が、多層に被覆されていることを特徴とする請求項1に
記載の半導体装置。 - 【請求項3】 前記下地層の多層被覆が、3層以上であ
ることを特徴とする請求項2に記載の半導体装置。 - 【請求項4】 前記下地層が、0.5μm以上で、2.
0μm以下の膜厚であることを特徴とする請求項1に記
載の半導体装置。 - 【請求項5】 前記Au金属被覆が、50Å以上で、5
00Å以下の膜厚であることを特徴とする請求項1に記
載の半導体装置。 - 【請求項6】 樹脂封止又は気密封止型の半導体装置を
製造するに際して、モールド後の外装メッキ工程で、モ
ールドパッケージから外出しして、外部機器に接続する
アウターリード部材表面上に、Ni 金属又はNi 合金の
下地層を被覆する工程と、更に前記下地層上にAu金属
膜を積層被覆する工程を有していることを特徴とする半
導体装置の製造方法。 - 【請求項7】 前記下地層が、パルスメッキ法で、多層
に被覆形成させ、且つ1層被覆毎に水洗を行うことを特
徴とする請求項6に記載の半導体装置の製造方法。 - 【請求項8】 前記多層パルスメッキが、析出電流平均
密度が1A/dm2以上で、10A/dm2 以下であ
り、ピ−ク電流密度が10A/dm2 以上で、100A
/dm2 であり、且つパルス周期が10msで行われる
ことを特徴とする請求項7に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097767A JP2000294718A (ja) | 1999-04-05 | 1999-04-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097767A JP2000294718A (ja) | 1999-04-05 | 1999-04-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294718A true JP2000294718A (ja) | 2000-10-20 |
Family
ID=14201026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11097767A Pending JP2000294718A (ja) | 1999-04-05 | 1999-04-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015170822A (ja) * | 2014-03-10 | 2015-09-28 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
| JP2015179737A (ja) * | 2014-03-19 | 2015-10-08 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-04-05 JP JP11097767A patent/JP2000294718A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015170822A (ja) * | 2014-03-10 | 2015-09-28 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
| JP2015179737A (ja) * | 2014-03-19 | 2015-10-08 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
| US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| CN101162712A (zh) | 半导体装置及其制造方法 | |
| KR20140111506A (ko) | 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 | |
| TWI909148B (zh) | 側邊可焊接無引線封裝 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| TW201108363A (en) | Semiconductor device and method of manufacturing the same | |
| CN115881680A (zh) | 使用用于引线框的多层电镀的方法的抗晶须对策 | |
| JP2000294718A (ja) | 半導体装置及びその製造方法 | |
| JPH09148509A (ja) | 半導体装置用リードフレーム及びその表面処理方法 | |
| JP3594724B2 (ja) | リードフレームの部分貴金属めっき方法 | |
| JPS63187654A (ja) | 電子部品用リ−ドフレ−ム | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JPH0590465A (ja) | 半導体装置 | |
| JPH09252070A (ja) | リードフレーム、及びそれを用いた半導体装置 | |
| US20250309065A1 (en) | Die attach structure, semiconductor package, method of forming a die attach structure, method of forming a semiconductor package, metal layer stack and method of forming a metal layer stack | |
| US20250210471A1 (en) | Semiconductor chip packaging defect free dimple process and device | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| JP2003243596A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 |