JP2000295207A - シンプレックス衛星通信におけるクロック再生装置 - Google Patents
シンプレックス衛星通信におけるクロック再生装置Info
- Publication number
- JP2000295207A JP2000295207A JP11099787A JP9978799A JP2000295207A JP 2000295207 A JP2000295207 A JP 2000295207A JP 11099787 A JP11099787 A JP 11099787A JP 9978799 A JP9978799 A JP 9978799A JP 2000295207 A JP2000295207 A JP 2000295207A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- clock
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 送信中に受信クロックと同じ周波数と位相を
もった再生クロックを出力し続けるシンプレックス衛星
通信におけるクロック再生装置を提供する。 【解決手段】 再生クロックに対する受信クロックの進
み位相差か遅れ位相差の分だけアクティブになる信号を
出力する位相差検出回路1と、位相差検出回路1からの
出力信号に応じ独立してアップカウントする2つのカウ
ンタを有しどちらのカウンタ値が先にカウントフルの状
態になったかを示す信号を出力する一方、両カウンタと
もにリセットするランダムウォークフィルタ2と、外部
クロックを分周してパルス信号列を作り、ランダムウォ
ークフィルタ2からの出力信号により前記パルス信号列
にパルスを1個挿入するかパルスを1個削除するかする
パルス挿入削除回路3と、パルス挿入削除回路3からの
出力信号を分周することで再生クロックを出力する分周
器4とを設けてある。
もった再生クロックを出力し続けるシンプレックス衛星
通信におけるクロック再生装置を提供する。 【解決手段】 再生クロックに対する受信クロックの進
み位相差か遅れ位相差の分だけアクティブになる信号を
出力する位相差検出回路1と、位相差検出回路1からの
出力信号に応じ独立してアップカウントする2つのカウ
ンタを有しどちらのカウンタ値が先にカウントフルの状
態になったかを示す信号を出力する一方、両カウンタと
もにリセットするランダムウォークフィルタ2と、外部
クロックを分周してパルス信号列を作り、ランダムウォ
ークフィルタ2からの出力信号により前記パルス信号列
にパルスを1個挿入するかパルスを1個削除するかする
パルス挿入削除回路3と、パルス挿入削除回路3からの
出力信号を分周することで再生クロックを出力する分周
器4とを設けてある。
Description
【0001】
【発明の属する技術分野】本発明は、衛星通信装置、特
にシンプレックスの衛星通信装置において用いられるク
ロック再生装置に関するものである。
にシンプレックスの衛星通信装置において用いられるク
ロック再生装置に関するものである。
【0002】
【従来の技術】衛星通信には大きく分けて2つの方式が
あり、1つはシンプレックス(半二重)で、もう1つは
デュプレックス(全二重)である。シンプレックスは送
信と受信を時間的に切り換えて通信する方式であり、一
方、デュプレックスは送信と受信を同時に行う方式であ
る。電話などの音声通信では、送信と受信が同時に行わ
れないと違和感があるため、従来の衛星通信ではデュプ
レックスがほとんどである。
あり、1つはシンプレックス(半二重)で、もう1つは
デュプレックス(全二重)である。シンプレックスは送
信と受信を時間的に切り換えて通信する方式であり、一
方、デュプレックスは送信と受信を同時に行う方式であ
る。電話などの音声通信では、送信と受信が同時に行わ
れないと違和感があるため、従来の衛星通信ではデュプ
レックスがほとんどである。
【0003】図14は従来のデュプレックスの衛星通信
装置におけるクロック再生装置の概略構成を示すブロッ
ク図である。衛星からの電波を受信してデータを復調す
る復調器24と、受信データを入力し全波整流を行って
受信データに含まれるクロック成分を抽出し出力する全
波整流器25と、全波整流器25からの出力信号を入力
し希望する受信クロック成分のみをフィルタリングして
出力するバンドパスフィルタ26と、バンドパスフィル
タ26からの出力信号を入力しその信号に基準信号を位
相同期させることにより受信クロックを出力するアナロ
グPLL回路27とから構成されている。
装置におけるクロック再生装置の概略構成を示すブロッ
ク図である。衛星からの電波を受信してデータを復調す
る復調器24と、受信データを入力し全波整流を行って
受信データに含まれるクロック成分を抽出し出力する全
波整流器25と、全波整流器25からの出力信号を入力
し希望する受信クロック成分のみをフィルタリングして
出力するバンドパスフィルタ26と、バンドパスフィル
タ26からの出力信号を入力しその信号に基準信号を位
相同期させることにより受信クロックを出力するアナロ
グPLL回路27とから構成されている。
【0004】以上のように構成されたデュプレックスの
衛星通信装置におけるクロック再生装置について、以下
にその動作を説明する。
衛星通信装置におけるクロック再生装置について、以下
にその動作を説明する。
【0005】衛星からの電波はデータによって搬送波が
変調されているので、復調器24はこの電波から搬送波
の成分を取り除いてデータ成分のみを取り出し、受信デ
ータとして出力する。全波整流器25は受信データを全
波整流することにより、受信データの波形が図15に示
すように振幅の中間点から下側の部分を上側に折り返す
ようにし、受信データに含まれるクロック成分を抜き出
して出力する。全波整流器25の出力信号には希望する
周波数のクロック成分以外にもそのクロック成分の(1
/整数)の周波数成分も含まれている。このため、バン
ドパスフィルタ26は全波整流器25の出力信号に対す
るフィルタリングによって希望するクロック成分のみを
選び出して出力する。アナログPLL回路27はバンド
パスフィルタ26からの出力信号にPLL(Phase Lock
ed Loop)の基準信号を位相同期させることにより、希
望する周波数のクロック成分以外の成分を除去し受信ク
ロックのみを選び出して出力する。その結果、復調器2
4からの受信データのパターンによらず、アナログPL
L回路27からは常に一定の周波数の受信クロックが出
力される。ここで、受信データはシリアルデータであ
り、CPU(中央演算処理装置)で受信データを処理す
るためには8ビット毎のデータに区切る必要がある。そ
のため、受信データの中には予めデータの判っている固
定パターン(同期パターン)が周期的に入っている。こ
の同期パターンを目安にして受信データと同期した受信
クロックの数を数えることにより、8ビット毎のデータ
に区切っている。
変調されているので、復調器24はこの電波から搬送波
の成分を取り除いてデータ成分のみを取り出し、受信デ
ータとして出力する。全波整流器25は受信データを全
波整流することにより、受信データの波形が図15に示
すように振幅の中間点から下側の部分を上側に折り返す
ようにし、受信データに含まれるクロック成分を抜き出
して出力する。全波整流器25の出力信号には希望する
周波数のクロック成分以外にもそのクロック成分の(1
/整数)の周波数成分も含まれている。このため、バン
ドパスフィルタ26は全波整流器25の出力信号に対す
るフィルタリングによって希望するクロック成分のみを
選び出して出力する。アナログPLL回路27はバンド
パスフィルタ26からの出力信号にPLL(Phase Lock
ed Loop)の基準信号を位相同期させることにより、希
望する周波数のクロック成分以外の成分を除去し受信ク
ロックのみを選び出して出力する。その結果、復調器2
4からの受信データのパターンによらず、アナログPL
L回路27からは常に一定の周波数の受信クロックが出
力される。ここで、受信データはシリアルデータであ
り、CPU(中央演算処理装置)で受信データを処理す
るためには8ビット毎のデータに区切る必要がある。そ
のため、受信データの中には予めデータの判っている固
定パターン(同期パターン)が周期的に入っている。こ
の同期パターンを目安にして受信データと同期した受信
クロックの数を数えることにより、8ビット毎のデータ
に区切っている。
【0006】
【発明が解決しようとする課題】近年、衛星通信の利用
が多くなってきており、今後の衛星通信を普及させるた
めには端末の価格を抑える必要がある。そのため、最近
ではデータ通信を行うシステムにおいては、端末の価格
を抑えるためにデュプレックスに代わりシンプレックス
で通信を行うシステムも開発されてきている。具体的に
は、チャンネルを切り換えるためのシンセサイザを送信
時と受信時で切り換えて使用することによりシンセサイ
ザを1個で済ませることができるようにしている。
が多くなってきており、今後の衛星通信を普及させるた
めには端末の価格を抑える必要がある。そのため、最近
ではデータ通信を行うシステムにおいては、端末の価格
を抑えるためにデュプレックスに代わりシンプレックス
で通信を行うシステムも開発されてきている。具体的に
は、チャンネルを切り換えるためのシンセサイザを送信
時と受信時で切り換えて使用することによりシンセサイ
ザを1個で済ませることができるようにしている。
【0007】しかしながら、シンプレックスでは、送信
中はシンセサイザを送信チャンネルに設定するため衛星
からの電波が受信できない。そのため、復調器から出力
される受信データはでたらめな値となり、アナログPL
L回路はロックがはずれ、同回路から出力される受信ク
ロックもフリーランの状態となり受信データと同期しな
いため、8ビット毎のデータの区切りが不定になる。よ
って、再び衛星からの電波を受信し始めたときには、ア
ナログPLL回路が受信データにロックしかつ同期パタ
ーンを検出するまでは、8ビット毎のデータの区切りが
確定せず、CPUで受信データを処理できないといった
問題点がある。
中はシンセサイザを送信チャンネルに設定するため衛星
からの電波が受信できない。そのため、復調器から出力
される受信データはでたらめな値となり、アナログPL
L回路はロックがはずれ、同回路から出力される受信ク
ロックもフリーランの状態となり受信データと同期しな
いため、8ビット毎のデータの区切りが不定になる。よ
って、再び衛星からの電波を受信し始めたときには、ア
ナログPLL回路が受信データにロックしかつ同期パタ
ーンを検出するまでは、8ビット毎のデータの区切りが
確定せず、CPUで受信データを処理できないといった
問題点がある。
【0008】
【課題を解決するための手段】本発明に係るシンプレッ
クス衛星通信におけるクロック再生装置は、受信クロッ
クと再生クロックの変化点それぞれを検出してパルス信
号列を発生させ、両パルス信号の進み位相差の分か遅れ
位相差の分だけアクティブにする信号を出力する位相差
検出回路と、この位相差検出回路からの信号がアクティ
ブになっている間だけ位相進みか位相遅れかに応じてそ
れぞれアップカウントし、いずれかがカウントフルの状
態になったときにともにリセットする2つのカウンタを
もったランダムウォークフィルタと、外部クロックを分
周してパルス信号列を作り、位相進みのときにパルス信
号列にパルスを1個挿入し、位相遅れのときにパルスを
1個削除するパルス挿入削除回路と、部分的にパルスが
挿入されたりパルスが削除されたりしているパルス挿入
削除回路からの出力信号を固定の分周比で分周すること
で微妙な周波数変化をもたせた再生クロックを出力する
分周器とを備えたことを特徴としている。これにより、
ランダムウォークフィルタで受信クロックの位相ジッタ
を平均化して受信クロックのジッタを除去することがで
きる。
クス衛星通信におけるクロック再生装置は、受信クロッ
クと再生クロックの変化点それぞれを検出してパルス信
号列を発生させ、両パルス信号の進み位相差の分か遅れ
位相差の分だけアクティブにする信号を出力する位相差
検出回路と、この位相差検出回路からの信号がアクティ
ブになっている間だけ位相進みか位相遅れかに応じてそ
れぞれアップカウントし、いずれかがカウントフルの状
態になったときにともにリセットする2つのカウンタを
もったランダムウォークフィルタと、外部クロックを分
周してパルス信号列を作り、位相進みのときにパルス信
号列にパルスを1個挿入し、位相遅れのときにパルスを
1個削除するパルス挿入削除回路と、部分的にパルスが
挿入されたりパルスが削除されたりしているパルス挿入
削除回路からの出力信号を固定の分周比で分周すること
で微妙な周波数変化をもたせた再生クロックを出力する
分周器とを備えたことを特徴としている。これにより、
ランダムウォークフィルタで受信クロックの位相ジッタ
を平均化して受信クロックのジッタを除去することがで
きる。
【0009】さらに、前記のランダムウォークフィルタ
(第1のランダムウォークフィルタ)と同じ機能をも
ち、第1のランダムウォークフィルタから第1のパルス
挿入用制御信号と第1のパルス削除用制御信号を入力し
てそれぞれ第1の平均化促進信号と第2の平均化促進信
号とを出力する第2のランダムウォークフィルタと、電
源投入時にはカウントアップ値の半分の値を初期値とし
て取り込み、前記第2のランダムウォークフィルタから
の第1の平均化促進信号または第2の平均化促進信号の
入力に応じてカウント値を1つアップまたはダウンさせ
る一方、ホールド信号がアクティブのときカウント値を
保持するアップダウンカウンタと、前記アップダウンカ
ウンタからのカウント値がカウンタの初期値よりも大き
くなればなるほど第2のパルス挿入用制御信号の発生個
数を増やし、逆に小さくなればなるほど第2のパルス削
除用制御信号の発生個数を増やす一方、パルスの発生間
隔ができるだけ等間隔になるようにパルス信号列を発生
する等間隔パルス発生器とを備えていることを特徴とし
ている。これにより、送信モードになって受信クロック
が断になる前にホールド信号でアップダウンカウンタの
カウント値を保持することにより、送信中も受信クロッ
クとほぼ同じ周波数と位相をもった再生クロックを出力
し続けることができる。
(第1のランダムウォークフィルタ)と同じ機能をも
ち、第1のランダムウォークフィルタから第1のパルス
挿入用制御信号と第1のパルス削除用制御信号を入力し
てそれぞれ第1の平均化促進信号と第2の平均化促進信
号とを出力する第2のランダムウォークフィルタと、電
源投入時にはカウントアップ値の半分の値を初期値とし
て取り込み、前記第2のランダムウォークフィルタから
の第1の平均化促進信号または第2の平均化促進信号の
入力に応じてカウント値を1つアップまたはダウンさせ
る一方、ホールド信号がアクティブのときカウント値を
保持するアップダウンカウンタと、前記アップダウンカ
ウンタからのカウント値がカウンタの初期値よりも大き
くなればなるほど第2のパルス挿入用制御信号の発生個
数を増やし、逆に小さくなればなるほど第2のパルス削
除用制御信号の発生個数を増やす一方、パルスの発生間
隔ができるだけ等間隔になるようにパルス信号列を発生
する等間隔パルス発生器とを備えていることを特徴とし
ている。これにより、送信モードになって受信クロック
が断になる前にホールド信号でアップダウンカウンタの
カウント値を保持することにより、送信中も受信クロッ
クとほぼ同じ周波数と位相をもった再生クロックを出力
し続けることができる。
【0010】
【発明の実施の形態】本発明に係る請求項1のシンプレ
ックス衛星通信におけるクロック再生装置は、復調器か
ら出力される受信クロックとこの受信クロックから再生
された再生クロックとを入力し、受信クロックの変化点
で第1のパルス信号を発生し再生クロックの変化点で第
2のパルス信号を発生し、第1のパルス信号の位相が第
2のパルス信号の位相よりも進んでいるときに進み位相
差の分だけアクティブになるアップイネーブル信号を出
力し、逆に第1のパルス信号の位相が第2のパルス信号
の位相よりも遅れているときに遅れ位相差の分だけアク
ティブになるダウンイネーブル信号を出力する位相差検
出回路と、前記位相差検出回路からのアップイネーブル
信号とダウンイネーブル信号を入力し、アップイネーブ
ル信号がアクティブになっている間だけアップイネーブ
ル信号用カウンタをアップカウントし、逆にダウンイネ
ーブル信号がアクティブになっている間だけダウンイネ
ーブル信号用カウンタをアップカウントし、前記両カウ
ンタのうちアップイネーブル信号用カウンタが先にカウ
ントフルの状態になったときにはパルス挿入用制御信号
を出力するとともに前記両カウントともリセットし、前
記両カウントのちうダウンイネーブル信号用カウンタが
先にカウントフルの状態になったときにはパルス削除用
制御信号を出力するとともに前記両カウントともリセッ
トするランダムウォークフィルタと、外部クロックを分
周してパルス信号列を作る一方、前記パルス挿入用制御
信号が入力されたときには前記パルス信号列にパルスを
1個挿入し、逆に前記パルス削除用制御信号が入力され
たときには前記パルス信号列からパルスを1個削除して
出力するパルス挿入削除回路と、部分的にパルスが挿入
されたりパルスが削除されたりしている前記パルス挿入
削除回路からの出力信号を固定の分周比で分周すること
により微妙な周波数変化をもたせた再生クロックを出力
する分周器とを備えていることを特徴としている。
ックス衛星通信におけるクロック再生装置は、復調器か
ら出力される受信クロックとこの受信クロックから再生
された再生クロックとを入力し、受信クロックの変化点
で第1のパルス信号を発生し再生クロックの変化点で第
2のパルス信号を発生し、第1のパルス信号の位相が第
2のパルス信号の位相よりも進んでいるときに進み位相
差の分だけアクティブになるアップイネーブル信号を出
力し、逆に第1のパルス信号の位相が第2のパルス信号
の位相よりも遅れているときに遅れ位相差の分だけアク
ティブになるダウンイネーブル信号を出力する位相差検
出回路と、前記位相差検出回路からのアップイネーブル
信号とダウンイネーブル信号を入力し、アップイネーブ
ル信号がアクティブになっている間だけアップイネーブ
ル信号用カウンタをアップカウントし、逆にダウンイネ
ーブル信号がアクティブになっている間だけダウンイネ
ーブル信号用カウンタをアップカウントし、前記両カウ
ンタのうちアップイネーブル信号用カウンタが先にカウ
ントフルの状態になったときにはパルス挿入用制御信号
を出力するとともに前記両カウントともリセットし、前
記両カウントのちうダウンイネーブル信号用カウンタが
先にカウントフルの状態になったときにはパルス削除用
制御信号を出力するとともに前記両カウントともリセッ
トするランダムウォークフィルタと、外部クロックを分
周してパルス信号列を作る一方、前記パルス挿入用制御
信号が入力されたときには前記パルス信号列にパルスを
1個挿入し、逆に前記パルス削除用制御信号が入力され
たときには前記パルス信号列からパルスを1個削除して
出力するパルス挿入削除回路と、部分的にパルスが挿入
されたりパルスが削除されたりしている前記パルス挿入
削除回路からの出力信号を固定の分周比で分周すること
により微妙な周波数変化をもたせた再生クロックを出力
する分周器とを備えていることを特徴としている。
【0011】請求項1においては、ラングムウォークフ
ィルタによって受信クロックの位相ジッタを平均化した
あと、再生クロックの周波数を変化させる挿入または削
除用の制御信号を出力して分周器に出力するパルス信号
列に対してパルスを挿入したり削除したりし、微妙な周
波数変化をもたせた再生クロックを出力するから、瞬間
的な受信クロックのジッタを除去することができる。そ
して、受信クロックが入力されるまでは再生クロックの
周波数は基本的に受信クロックの周波数にほぼ近いもの
となり、したがって、受信クロックが入力されると、実
質的に位相のみを合わせればよいのでロックするまでの
引き込み時間を短くすることができる。
ィルタによって受信クロックの位相ジッタを平均化した
あと、再生クロックの周波数を変化させる挿入または削
除用の制御信号を出力して分周器に出力するパルス信号
列に対してパルスを挿入したり削除したりし、微妙な周
波数変化をもたせた再生クロックを出力するから、瞬間
的な受信クロックのジッタを除去することができる。そ
して、受信クロックが入力されるまでは再生クロックの
周波数は基本的に受信クロックの周波数にほぼ近いもの
となり、したがって、受信クロックが入力されると、実
質的に位相のみを合わせればよいのでロックするまでの
引き込み時間を短くすることができる。
【0012】本発明に係る請求項2のシンプレックス衛
星通信におけるクロック再生装置は、上記請求項1の構
成に加えて、ランダムウォークフィルタ(第1のランダ
ムウォークフィルタ)と同じ機能をもち、この第1のラ
ンダムウォークフィルタからの第1のパルス挿入用制御
信号と第1のパルス削除用制御信号を入力してそれぞれ
第1の平均化促進信号と第2の平均化促進信号とを出力
する第2のランダムウォークフィルタと、電源投入時に
はカウントアップ値の半分の値を初期値として取り込
み、前記第2のランダムウォークフィルタからの第1の
平均化促進信号が入力されたときにはカウント値を1つ
アップさせ、また第2の平均化促進信号が入力されたと
きにはカウント値を1つダウンさせる一方、ホールド信
号がアクティブのときカウント値を保持するアップダウ
ンカウンタと、前記アップダウンカウンタからのカウン
ト値を入力し、カウント値がカウンタの初期値よりも大
きくなればなるほど第2のパルス挿入用制御信号の発生
個数を増やし、逆に、カウント値がカウンタの初期値よ
りも小さくなればなるほど第2のパルス削除用制御信号
の発生個数を増やす一方、パルスの発生間隔ができるだ
け等間隔になるようにパルス信号列を発生する等間隔パ
ルス発生器とを備えていることを特徴としている。
星通信におけるクロック再生装置は、上記請求項1の構
成に加えて、ランダムウォークフィルタ(第1のランダ
ムウォークフィルタ)と同じ機能をもち、この第1のラ
ンダムウォークフィルタからの第1のパルス挿入用制御
信号と第1のパルス削除用制御信号を入力してそれぞれ
第1の平均化促進信号と第2の平均化促進信号とを出力
する第2のランダムウォークフィルタと、電源投入時に
はカウントアップ値の半分の値を初期値として取り込
み、前記第2のランダムウォークフィルタからの第1の
平均化促進信号が入力されたときにはカウント値を1つ
アップさせ、また第2の平均化促進信号が入力されたと
きにはカウント値を1つダウンさせる一方、ホールド信
号がアクティブのときカウント値を保持するアップダウ
ンカウンタと、前記アップダウンカウンタからのカウン
ト値を入力し、カウント値がカウンタの初期値よりも大
きくなればなるほど第2のパルス挿入用制御信号の発生
個数を増やし、逆に、カウント値がカウンタの初期値よ
りも小さくなればなるほど第2のパルス削除用制御信号
の発生個数を増やす一方、パルスの発生間隔ができるだ
け等間隔になるようにパルス信号列を発生する等間隔パ
ルス発生器とを備えていることを特徴としている。
【0013】請求項2においては、送信モードになって
受信クロックが断になる前にCPU等からのホールド信
号によりアップダウンカウンタのカウント値を保持する
ことにより、送信中も受信クロックとほぼ同じ周波数と
位相をもった再生クロックを出力し続けることができる
ため、再び受信モードに切り換わったときに受信データ
の1バイトの区切りがずれることなく、同期パターンを
検出する前でも受信データを復調することができる。
受信クロックが断になる前にCPU等からのホールド信
号によりアップダウンカウンタのカウント値を保持する
ことにより、送信中も受信クロックとほぼ同じ周波数と
位相をもった再生クロックを出力し続けることができる
ため、再び受信モードに切り換わったときに受信データ
の1バイトの区切りがずれることなく、同期パターンを
検出する前でも受信データを復調することができる。
【0014】以下、本発明に係るシンプレックスの衛星
通信装置におけるクロック再生装置の実施の形態につい
て、図面に基づいて詳細に説明する。
通信装置におけるクロック再生装置の実施の形態につい
て、図面に基づいて詳細に説明する。
【0015】〔実施の形態1〕図1は本発明の実施の形
態1に係るシンプレックスの衛星通信装置におけるクロ
ック再生装置の構成を示すブロック図である。
態1に係るシンプレックスの衛星通信装置におけるクロ
ック再生装置の構成を示すブロック図である。
【0016】図1において、1は、復調器(図示せず)
から出力される受信クロックと再生クロックとを入力
し、受信クロックの変化点で第1のパルス信号(図5の
第1のエッジ検出器出力)を発生させるとともに、再生
クロックの変化点で第2のパルス信号(図5の第2のエ
ッジ検出器出力)を発生させ、第1のパルス信号の位相
が第2のパルス信号の位相よりも進んでいるときに進み
位相差の分だけアクティブになるアップイネーブル信号
UPENBを出力し、逆に第1のパルス信号の位相が第
2のパルス信号の位相よりも遅れているときに遅れ位相
差の分だけアクティブになるダウンイネーブル信号DO
WNENBを出力する位相差検出回路である。
から出力される受信クロックと再生クロックとを入力
し、受信クロックの変化点で第1のパルス信号(図5の
第1のエッジ検出器出力)を発生させるとともに、再生
クロックの変化点で第2のパルス信号(図5の第2のエ
ッジ検出器出力)を発生させ、第1のパルス信号の位相
が第2のパルス信号の位相よりも進んでいるときに進み
位相差の分だけアクティブになるアップイネーブル信号
UPENBを出力し、逆に第1のパルス信号の位相が第
2のパルス信号の位相よりも遅れているときに遅れ位相
差の分だけアクティブになるダウンイネーブル信号DO
WNENBを出力する位相差検出回路である。
【0017】また、図1において、2は、位相差検出回
路1からのアップイネーブル信号UPENBとダウンイ
ネーブル信号DOWNENBを入力し、アップイネーブ
ル信号UPENBがアクティブになっている間だけアッ
プイネーブル信号用カウンタ(図3の第1のカウンタ1
2)がアップカウントし、逆にダウンイネーブル信号D
OWNENBがアクティブになっている間だけダウンイ
ネーブル信号用カウンタ(図3の第2のカウンタ13)
がアップカウントし、両カウンタのうちアップイネーブ
ル信号用カウンタのカウント値が先にカウントフルの状
態(FULL)になったときはパルス挿入用制御信号U
PRCOを後述するパルス挿入削除回路3に出力する一
方、ダウンイネーブル信号用カウンタのカウント値が先
にカウントフルの状態になったときはパルス削除用制御
信号DOWNRCOをパルス挿入削除回路3に出力し、
その出力の直後に両カウンタをともにリセットし再び0
からアップカウントを開始するランダムウォークフィル
タである。
路1からのアップイネーブル信号UPENBとダウンイ
ネーブル信号DOWNENBを入力し、アップイネーブ
ル信号UPENBがアクティブになっている間だけアッ
プイネーブル信号用カウンタ(図3の第1のカウンタ1
2)がアップカウントし、逆にダウンイネーブル信号D
OWNENBがアクティブになっている間だけダウンイ
ネーブル信号用カウンタ(図3の第2のカウンタ13)
がアップカウントし、両カウンタのうちアップイネーブ
ル信号用カウンタのカウント値が先にカウントフルの状
態(FULL)になったときはパルス挿入用制御信号U
PRCOを後述するパルス挿入削除回路3に出力する一
方、ダウンイネーブル信号用カウンタのカウント値が先
にカウントフルの状態になったときはパルス削除用制御
信号DOWNRCOをパルス挿入削除回路3に出力し、
その出力の直後に両カウンタをともにリセットし再び0
からアップカウントを開始するランダムウォークフィル
タである。
【0018】また、図1において、3は、外部クロック
を分周してパルス信号列を作る一方、パルス挿入用制御
信号UPRCOが入力されたときにはパルス列にパルス
を1個挿入し(図7の「パルス挿入」参照)、逆にパル
ス削除用制御信号DOWNRCOが入力されたときには
パルス列からパルスを1個削除する(図7の「パルス削
除」参照)パルス挿入削除回路である。
を分周してパルス信号列を作る一方、パルス挿入用制御
信号UPRCOが入力されたときにはパルス列にパルス
を1個挿入し(図7の「パルス挿入」参照)、逆にパル
ス削除用制御信号DOWNRCOが入力されたときには
パルス列からパルスを1個削除する(図7の「パルス削
除」参照)パルス挿入削除回路である。
【0019】また、図1において、4は、部分的にパル
スが挿入されたりパルスが削除されたりしているパルス
挿入削除回路3から出力されるパルス信号列を固定の分
周比で分周することにより、微妙な周波数変化をもたせ
た再生クロックを出力する分周器である。
スが挿入されたりパルスが削除されたりしているパルス
挿入削除回路3から出力されるパルス信号列を固定の分
周比で分周することにより、微妙な周波数変化をもたせ
た再生クロックを出力する分周器である。
【0020】図2は位相差検出回路1の内部構成を示す
ブロック図である。図2において、8はシステムクロッ
クを入力し、受信クロックの立ち上がりのタイミングで
システムクロック1個分の第1のパルス信号(図5の第
1のエッジ検出器出力)を出力する第1のエッジ検出
器、9はシステムクロックを入力し、再生クロックの立
ち上がりのタイミングでシステムクロック1個分の第2
のパルス信号(図5の第2のエッジ検出器出力)を出力
する第2のエッジ検出器、10はシステムクロックと第
1のエッジ検出器8からの第1のパルス信号(第1のエ
ッジ検出器出力)と第2のエッジ検出器9からの第2の
パルス信号(第2のエッジ検出器出力)とを入力し、第
1のパルス信号(第1のエッジ検出器出力)すなわち受
信クロックの位相が第2のパルス信号(第2のエッジ検
出器出力)すなわち再生クロックの位相よりも進んでい
る場合にその進み位相差の分だけアクティブになるアッ
プイネーブル信号UPENB(図5参照)をランダムウ
ォークフィルタ2に出力する第1のJK−F/F(フリ
ップフロップ)、11はシステムクロックと第1のエッ
ジ検出器8からの第1のパルス信号(第1のエッジ検出
器出力)と第2のエッジ検出器9からの第2のパルス信
号(第2のエッジ検出器出力)とを入力し、第1のパル
ス信号(第1のエッジ検出器出力)すなわち受信クロッ
クの位相が第2のパルス信号(第2のエッジ検出器出
力)すなわち再生クロックの位相よりも遅れている場合
にその遅れ位相差の分だけアクティブになるダウンイネ
ーブル信号DOWNENB(図6参照)をランダムウォ
ークフィルタ2に出力する第2のJK−F/F(フリッ
プフロップ)である。
ブロック図である。図2において、8はシステムクロッ
クを入力し、受信クロックの立ち上がりのタイミングで
システムクロック1個分の第1のパルス信号(図5の第
1のエッジ検出器出力)を出力する第1のエッジ検出
器、9はシステムクロックを入力し、再生クロックの立
ち上がりのタイミングでシステムクロック1個分の第2
のパルス信号(図5の第2のエッジ検出器出力)を出力
する第2のエッジ検出器、10はシステムクロックと第
1のエッジ検出器8からの第1のパルス信号(第1のエ
ッジ検出器出力)と第2のエッジ検出器9からの第2の
パルス信号(第2のエッジ検出器出力)とを入力し、第
1のパルス信号(第1のエッジ検出器出力)すなわち受
信クロックの位相が第2のパルス信号(第2のエッジ検
出器出力)すなわち再生クロックの位相よりも進んでい
る場合にその進み位相差の分だけアクティブになるアッ
プイネーブル信号UPENB(図5参照)をランダムウ
ォークフィルタ2に出力する第1のJK−F/F(フリ
ップフロップ)、11はシステムクロックと第1のエッ
ジ検出器8からの第1のパルス信号(第1のエッジ検出
器出力)と第2のエッジ検出器9からの第2のパルス信
号(第2のエッジ検出器出力)とを入力し、第1のパル
ス信号(第1のエッジ検出器出力)すなわち受信クロッ
クの位相が第2のパルス信号(第2のエッジ検出器出
力)すなわち再生クロックの位相よりも遅れている場合
にその遅れ位相差の分だけアクティブになるダウンイネ
ーブル信号DOWNENB(図6参照)をランダムウォ
ークフィルタ2に出力する第2のJK−F/F(フリッ
プフロップ)である。
【0021】図3はランダムウォークフィルタ2の内部
構成を示すブロック図である。図3において、12はシ
ステムクロックと位相差検出回路1における第1のJK
−F/F10からのアップイネーブル信号UPENBと
を入力し、アップイネーブル信号UPENBがアクティ
ブのときにシステムクロックをアップカウントし、カウ
ント値がカウントフルの状態になったときにパルス挿入
用制御信号UPRCO(図5参照)をパルス挿入削除回
路3に出力する第1のカウンタ(アップイネーブル信号
用カウンタ)、13はシステムクロックと位相差検出回
路1における第2のJK−F/F11からのダウンイネ
ーブル信号DOWNENBとを入力し、ダウンイネーブ
ル信号DOWNENBがアクティブのときにシステムク
ロックをアップカウントし、カウント値がカウントフル
の状態になったときにパルス削除用制御信号DOWNR
CO(図6参照)をパルス挿入削除回路3に出力する第
2のカウンタ(ダウンイネーブル信号用カウンタ)、1
4は第1のカウンタ12からのパルス挿入用制御信号U
PRCOを入力したときに第1のカウンタ12および第
2のカウンタ13に対してリセット信号を出力するとと
もに、第2のカウンタ13からのパルス削除用制御信号
DOWNRCOを入力したときにも第1のカウンタ12
および第2のカウンタ13に対してリセット信号を出力
するORゲートである。
構成を示すブロック図である。図3において、12はシ
ステムクロックと位相差検出回路1における第1のJK
−F/F10からのアップイネーブル信号UPENBと
を入力し、アップイネーブル信号UPENBがアクティ
ブのときにシステムクロックをアップカウントし、カウ
ント値がカウントフルの状態になったときにパルス挿入
用制御信号UPRCO(図5参照)をパルス挿入削除回
路3に出力する第1のカウンタ(アップイネーブル信号
用カウンタ)、13はシステムクロックと位相差検出回
路1における第2のJK−F/F11からのダウンイネ
ーブル信号DOWNENBとを入力し、ダウンイネーブ
ル信号DOWNENBがアクティブのときにシステムク
ロックをアップカウントし、カウント値がカウントフル
の状態になったときにパルス削除用制御信号DOWNR
CO(図6参照)をパルス挿入削除回路3に出力する第
2のカウンタ(ダウンイネーブル信号用カウンタ)、1
4は第1のカウンタ12からのパルス挿入用制御信号U
PRCOを入力したときに第1のカウンタ12および第
2のカウンタ13に対してリセット信号を出力するとと
もに、第2のカウンタ13からのパルス削除用制御信号
DOWNRCOを入力したときにも第1のカウンタ12
および第2のカウンタ13に対してリセット信号を出力
するORゲートである。
【0022】図4はパルス挿入削除回路3の内部構成を
示すブロック図である。図4において、15は予め値の
異なる大、中、小の3つの初期値(例えば、“14”,
“12”,“8”)をもっており、ランダムウォークフ
ィルタ2からのパルス挿入用制御信号UPRCOまたは
パルス削除用制御信号DOWNRCOが入力されないと
きには中間の値の初期値2(“12”)を選択し、パル
ス挿入用制御信号UPRCOが入力されたときには値の
大きい初期値3(“14”)を選択し、逆にパルス削除
用制御信号DOWNRCOが入力されたときには値の小
さい初期値1(“8”)を選択して出力するセレクタ、
16は外部クロックとセレクタ15からの初期値とを入
力し、外部クロックをその初期値からカウントしてカウ
ント値がカウントフルの状態になるたびにリップルキャ
リー出力をパルス信号として出力し、そのパルス信号の
出力によってリセットされ、セレクタ15からの初期値
を入力しなおして再びカウントを開始するカウントであ
る(図7参照)。なお、このカウンタ16のカウントフ
ルの値(カウントアップ値)を例えば“15”とする。
示すブロック図である。図4において、15は予め値の
異なる大、中、小の3つの初期値(例えば、“14”,
“12”,“8”)をもっており、ランダムウォークフ
ィルタ2からのパルス挿入用制御信号UPRCOまたは
パルス削除用制御信号DOWNRCOが入力されないと
きには中間の値の初期値2(“12”)を選択し、パル
ス挿入用制御信号UPRCOが入力されたときには値の
大きい初期値3(“14”)を選択し、逆にパルス削除
用制御信号DOWNRCOが入力されたときには値の小
さい初期値1(“8”)を選択して出力するセレクタ、
16は外部クロックとセレクタ15からの初期値とを入
力し、外部クロックをその初期値からカウントしてカウ
ント値がカウントフルの状態になるたびにリップルキャ
リー出力をパルス信号として出力し、そのパルス信号の
出力によってリセットされ、セレクタ15からの初期値
を入力しなおして再びカウントを開始するカウントであ
る(図7参照)。なお、このカウンタ16のカウントフ
ルの値(カウントアップ値)を例えば“15”とする。
【0023】次に、本発明の実施の形態1に係るシンプ
レックスの衛星通信装置におけるクロック再生装置の動
作について説明する。
レックスの衛星通信装置におけるクロック再生装置の動
作について説明する。
【0024】まず、全体の動作を説明する前に、位相差
検出回路1とランダムウォークフィルタ2の動作を図5
および図6のタイミングチャートに基づいて説明する。
図5は受信クロックの位相が再生クロックの位相よりも
進んでいる場合を示し、図6は逆に受信クロックの位相
が再生クロックの位相よりも遅れている場合を示してい
る。
検出回路1とランダムウォークフィルタ2の動作を図5
および図6のタイミングチャートに基づいて説明する。
図5は受信クロックの位相が再生クロックの位相よりも
進んでいる場合を示し、図6は逆に受信クロックの位相
が再生クロックの位相よりも遅れている場合を示してい
る。
【0025】図5、図6から分かるように、第1のエッ
ジ検出器8は受信クロックの立ち上がりで第1のパルス
信号(第1のエッジ検出器出力)を出力し、第2のエッ
ジ検出器9は再生クロックの立ち上がりで第2のパルス
信号(第2のエッジ検出器出力)を出力する。第1のJ
K−F/F10は、図5に示すように、受信クロックの
位相が再生クロックの位相よりも進んでいる場合にアッ
プイネーブル信号UPENBを進み位相差の分だけアク
ティブにしてランダムウォークフィルタ2の第1のカウ
ンタ12に出力する。逆に、第2のJK−F/F11
は、図6に示すように、受信クロックの位相が再生クロ
ックの位相よりも遅れている場合にダウンイネーブル信
号DOWNENBを遅れ位相差の分だけアクティブにし
てランダムウォークフィルタ2の第2のカウンタ13に
出力する。
ジ検出器8は受信クロックの立ち上がりで第1のパルス
信号(第1のエッジ検出器出力)を出力し、第2のエッ
ジ検出器9は再生クロックの立ち上がりで第2のパルス
信号(第2のエッジ検出器出力)を出力する。第1のJ
K−F/F10は、図5に示すように、受信クロックの
位相が再生クロックの位相よりも進んでいる場合にアッ
プイネーブル信号UPENBを進み位相差の分だけアク
ティブにしてランダムウォークフィルタ2の第1のカウ
ンタ12に出力する。逆に、第2のJK−F/F11
は、図6に示すように、受信クロックの位相が再生クロ
ックの位相よりも遅れている場合にダウンイネーブル信
号DOWNENBを遅れ位相差の分だけアクティブにし
てランダムウォークフィルタ2の第2のカウンタ13に
出力する。
【0026】ランダムウォークフィルタ2においては、
図5に示すように、アップイネーブル信号UPENBが
アクティブのときに第1のカウンタ12はシステムクロ
ックをアップカウントし、カウント値がカウントフルの
状態になったときにパルス挿入用制御信号UPRCOを
パルス挿入削除回路3のセレクタ15に出力する。すな
わち、図5の例では、アップイネーブル信号UPENB
のアクティブの状態が繰り返し出力されると、第1のカ
ウンタ12のカウント値は第2のカウンタ13のカウン
ト値よりも先に進み、カウントフルの状態(カウントア
ップ値は“255”)になったときにパルス挿入用制御
信号UPRCOを出力する。このとき、第2のカウンタ
13のカウント値は例えば“154”と小さく、カウン
トフルの状態に達していない。第1のカウンタ12がパ
ルス挿入用制御信号UPRCOを出力すると、この信号
がORゲート14を通って第1のカウンタ12および第
2のカウンタ13をともにリセットし、カウント値を初
期値の“0”に戻し、ここから再カウントを開始する。
図5に示すように、アップイネーブル信号UPENBが
アクティブのときに第1のカウンタ12はシステムクロ
ックをアップカウントし、カウント値がカウントフルの
状態になったときにパルス挿入用制御信号UPRCOを
パルス挿入削除回路3のセレクタ15に出力する。すな
わち、図5の例では、アップイネーブル信号UPENB
のアクティブの状態が繰り返し出力されると、第1のカ
ウンタ12のカウント値は第2のカウンタ13のカウン
ト値よりも先に進み、カウントフルの状態(カウントア
ップ値は“255”)になったときにパルス挿入用制御
信号UPRCOを出力する。このとき、第2のカウンタ
13のカウント値は例えば“154”と小さく、カウン
トフルの状態に達していない。第1のカウンタ12がパ
ルス挿入用制御信号UPRCOを出力すると、この信号
がORゲート14を通って第1のカウンタ12および第
2のカウンタ13をともにリセットし、カウント値を初
期値の“0”に戻し、ここから再カウントを開始する。
【0027】また、図6に示すように、ダウンイネーブ
ル信号DOWNENBがアクティブのときに第2のカウ
ンタ13はシステムクロックをアップカウントし、カウ
ント値がカウントフルの状態になったときにパルス削除
用制御信号DOWNRCOをパルス挿入削除回路3のセ
レクタ15に出力する。すなわち、図6の例では、ダウ
ンイネーブル信号DOWNENBのアクティブの状態が
繰り返し出力されると、第2のカウンタ13のカウント
値は第1のカウンタ12のカウント値よりも先に進み、
カウントフルの状態(カウントアップ値は“255”)
になったときにパルス削除用制御信号DOWNRCOを
出力する。このとき、第1のカウンタ12のカウント値
は例えば“154”と小さく、カウントフルの状態に達
していない。第2のカウンタ13がパルス削除用制御信
号DOWNRCOを出力すると、この信号がORゲート
14を通って第1のカウンタ12および第2のカウンタ
13をともにリセットし、カウント値を初期値の“0”
に戻し、ここから再カウントを開始する。
ル信号DOWNENBがアクティブのときに第2のカウ
ンタ13はシステムクロックをアップカウントし、カウ
ント値がカウントフルの状態になったときにパルス削除
用制御信号DOWNRCOをパルス挿入削除回路3のセ
レクタ15に出力する。すなわち、図6の例では、ダウ
ンイネーブル信号DOWNENBのアクティブの状態が
繰り返し出力されると、第2のカウンタ13のカウント
値は第1のカウンタ12のカウント値よりも先に進み、
カウントフルの状態(カウントアップ値は“255”)
になったときにパルス削除用制御信号DOWNRCOを
出力する。このとき、第1のカウンタ12のカウント値
は例えば“154”と小さく、カウントフルの状態に達
していない。第2のカウンタ13がパルス削除用制御信
号DOWNRCOを出力すると、この信号がORゲート
14を通って第1のカウンタ12および第2のカウンタ
13をともにリセットし、カウント値を初期値の“0”
に戻し、ここから再カウントを開始する。
【0028】次に、図4に示すパルス挿入削除回路3の
動作を図7のタイミングチャートに基づいて説明する。
一例として、セレクタ15に対する値の小さい初期値1
の値を“8”とし、中間の値の初期値2の値を“12”
とし、値の大きい初期値3の値を“14”とする。ま
た、カウンタ16のカウントアップ値を“15”とす
る。
動作を図7のタイミングチャートに基づいて説明する。
一例として、セレクタ15に対する値の小さい初期値1
の値を“8”とし、中間の値の初期値2の値を“12”
とし、値の大きい初期値3の値を“14”とする。ま
た、カウンタ16のカウントアップ値を“15”とす
る。
【0029】セレクタ15は、ランダムウォークフィル
タ2の第1のカウンタ12からのパルス挿入用制御信号
UPRCOも第2のカウンタ13からのパルス削除用制
御信号DOWNRCOも入力されないときには中間の値
の初期値2(“12”)を選択する。カウンタ16は、
初期値2(“12”)から外部クロックをアップカウン
トし、外部クロックの入力につれて、カウント値“1
2”,“13”,“14”を経てカウントアップ値“1
5”に達すると、パルス信号を分周器4に出力する。す
なわち、外部クロックの4クロック毎にパルス信号を出
力する。
タ2の第1のカウンタ12からのパルス挿入用制御信号
UPRCOも第2のカウンタ13からのパルス削除用制
御信号DOWNRCOも入力されないときには中間の値
の初期値2(“12”)を選択する。カウンタ16は、
初期値2(“12”)から外部クロックをアップカウン
トし、外部クロックの入力につれて、カウント値“1
2”,“13”,“14”を経てカウントアップ値“1
5”に達すると、パルス信号を分周器4に出力する。す
なわち、外部クロックの4クロック毎にパルス信号を出
力する。
【0030】セレクタ15は、第1のカウンタ12から
パルス挿入用制御信号UPRCOを入力したときには、
値の大きい初期値3(“14”)を選択する。カウンタ
16は、初期値3(“14”)から外部クロックをアッ
プカウントし、外部クロックの入力につれて、カウント
値“14”を経てカウントアップ値“15”に達する
と、パルス信号を分周器4に出力する。すなわち、外部
クロックの2クロック毎にパルス信号を出力する。
パルス挿入用制御信号UPRCOを入力したときには、
値の大きい初期値3(“14”)を選択する。カウンタ
16は、初期値3(“14”)から外部クロックをアッ
プカウントし、外部クロックの入力につれて、カウント
値“14”を経てカウントアップ値“15”に達する
と、パルス信号を分周器4に出力する。すなわち、外部
クロックの2クロック毎にパルス信号を出力する。
【0031】セレクタ15は、第2のカウンタ13から
パルス削除用制御信号DOWNRCOを入力したときに
は、値の小さい初期値1(“8”)を選択する。カウン
タ16は、初期値1(“8”)から外部クロックをアッ
プカウントし、外部クロックの入力につれて、カウント
値“8”,“9”,“10”,“11”,“12”,
“13”,“14”を経てカウントアップ値“15”に
達すると、パルス信号を分周器4に出力する。すなわ
ち、外部クロックの8クロック毎にパルス信号を出力す
る。
パルス削除用制御信号DOWNRCOを入力したときに
は、値の小さい初期値1(“8”)を選択する。カウン
タ16は、初期値1(“8”)から外部クロックをアッ
プカウントし、外部クロックの入力につれて、カウント
値“8”,“9”,“10”,“11”,“12”,
“13”,“14”を経てカウントアップ値“15”に
達すると、パルス信号を分周器4に出力する。すなわ
ち、外部クロックの8クロック毎にパルス信号を出力す
る。
【0032】以上の制御により、通常は外部クロックの
4クロック毎にパルス信号が出力されているのが、パル
ス挿入用制御信号UPRCOが入力されたときにはパル
スが1個挿入され、逆にパルス削除用制御信号DOWN
RCOが入力されたときにはパルスが1個削除される。
4クロック毎にパルス信号が出力されているのが、パル
ス挿入用制御信号UPRCOが入力されたときにはパル
スが1個挿入され、逆にパルス削除用制御信号DOWN
RCOが入力されたときにはパルスが1個削除される。
【0033】次に、本発明の実施の形態1に係るシンプ
レックスの衛星通信装置におけるクロック再生装置の全
体的な動作について説明する。
レックスの衛星通信装置におけるクロック再生装置の全
体的な動作について説明する。
【0034】ある周波数でフリーラン動作している再生
クロックに対して、わずかに周波数または位相が異なる
受信クロックが位相差検出回路1に入力されると、受信
クロックと再生クロックとの位相差に応じてアップイネ
ーブル信号UPENBまたはダウンイネーブル信号DO
WNENBが出力され、ランダムウォークフィルタ2で
平均化されてパルス挿入用制御信号UPRCOまたはパ
ルス削除用制御信号DOWNRCOが出力される。パル
ス挿入削除回路3は、通常外部クロックを4分周してパ
ルス信号を出力しているが、受信クロックの位相が再生
クロックの位相に対して進んだ結果、パルス挿入用制御
信号UPRCOが入力されるとパルスが1個挿入され
る。逆に、受信クロックの位相が再生クロックの位相に
対して遅れた結果、パルス削除用制御信号DOWNRC
Oが入力されるとパルスが1個削除される。これを分周
器4において固定分周比で分周すると、パルスが挿入ま
たは削除された箇所の分周器4の出力信号の周波数が、
通常の再生クロックのフリーラン周波数よりもわずかだ
け周波数が高くなったり低くなったりする。この周波数
変化を利用して再生クロックを受信クロックに同期させ
る。すなわち、分周器4から出力される再生クロックに
微妙な周波数変化をもたせ、受信クロックの位相ジッタ
(時間的な揺らぎ)を平均化して、受信クロックのジッ
タを抑制することができる。
クロックに対して、わずかに周波数または位相が異なる
受信クロックが位相差検出回路1に入力されると、受信
クロックと再生クロックとの位相差に応じてアップイネ
ーブル信号UPENBまたはダウンイネーブル信号DO
WNENBが出力され、ランダムウォークフィルタ2で
平均化されてパルス挿入用制御信号UPRCOまたはパ
ルス削除用制御信号DOWNRCOが出力される。パル
ス挿入削除回路3は、通常外部クロックを4分周してパ
ルス信号を出力しているが、受信クロックの位相が再生
クロックの位相に対して進んだ結果、パルス挿入用制御
信号UPRCOが入力されるとパルスが1個挿入され
る。逆に、受信クロックの位相が再生クロックの位相に
対して遅れた結果、パルス削除用制御信号DOWNRC
Oが入力されるとパルスが1個削除される。これを分周
器4において固定分周比で分周すると、パルスが挿入ま
たは削除された箇所の分周器4の出力信号の周波数が、
通常の再生クロックのフリーラン周波数よりもわずかだ
け周波数が高くなったり低くなったりする。この周波数
変化を利用して再生クロックを受信クロックに同期させ
る。すなわち、分周器4から出力される再生クロックに
微妙な周波数変化をもたせ、受信クロックの位相ジッタ
(時間的な揺らぎ)を平均化して、受信クロックのジッ
タを抑制することができる。
【0035】ここで、技術的な問題点を整理してみる。
【0036】図示しない復調器から出力される受信クロ
ックは受信データに含まれているクロック成分を抽出し
たものであるから、受信データが“1”,“0”,
“1”,“0”と交互に変化していれば、抽出したクロ
ック信号もジッタをもたないきれいな正弦波として得ら
れる。しかし、一般的に受信データは“1”,“0”の
値がランダムに変化するので、受信データから抽出した
クロック信号には本来のクロック信号の周波数成分の1
/n倍(nは2以上の整数)の周波数成分も含まれてい
る。また、受信データの波形はデータの内容によって必
ずしも同じ軌跡をたどらないために時間的に見れば波形
にゆらぎがある。したがって、受信データから抽出した
クロック信号はジッタをもった信号となるが、受信デー
タのC/Nが悪くなったときにはクロック信号のジッタ
が増え、クロック信号で受信データをサンプリングする
ときに受信データを誤ってサンプリングする頻度が増え
る。そのため、クロック再生においてはクロック信号の
ジッタを取り除く必要がある。
ックは受信データに含まれているクロック成分を抽出し
たものであるから、受信データが“1”,“0”,
“1”,“0”と交互に変化していれば、抽出したクロ
ック信号もジッタをもたないきれいな正弦波として得ら
れる。しかし、一般的に受信データは“1”,“0”の
値がランダムに変化するので、受信データから抽出した
クロック信号には本来のクロック信号の周波数成分の1
/n倍(nは2以上の整数)の周波数成分も含まれてい
る。また、受信データの波形はデータの内容によって必
ずしも同じ軌跡をたどらないために時間的に見れば波形
にゆらぎがある。したがって、受信データから抽出した
クロック信号はジッタをもった信号となるが、受信デー
タのC/Nが悪くなったときにはクロック信号のジッタ
が増え、クロック信号で受信データをサンプリングする
ときに受信データを誤ってサンプリングする頻度が増え
る。そのため、クロック再生においてはクロック信号の
ジッタを取り除く必要がある。
【0037】従来のクロック再生装置では、ジッタをも
ったクロック信号にアナログPLL回路を位相同期させ
ることにより、希望するクロック成分以外の成分を除去
し受信クロックのみを選び出して出力していた。そのた
め、ジッタを取り除くにはPLLループの応答速度をで
きるだけ遅くしてPLLがジッタに追随せずに、希望す
るクロック信号にのみ追随するようにしなければならな
い。それで、ループの応答速度を決めるループフィルタ
の定数を大きくするが、逆に、PLLループが希望する
クロック信号にロックするまでの引き込み時間がかかり
過ぎるといった問題点も発生するためループフィルタの
定数にも限界があり、また、ループフィルタを構成する
部品自体も大きくなってしまう。
ったクロック信号にアナログPLL回路を位相同期させ
ることにより、希望するクロック成分以外の成分を除去
し受信クロックのみを選び出して出力していた。そのた
め、ジッタを取り除くにはPLLループの応答速度をで
きるだけ遅くしてPLLがジッタに追随せずに、希望す
るクロック信号にのみ追随するようにしなければならな
い。それで、ループの応答速度を決めるループフィルタ
の定数を大きくするが、逆に、PLLループが希望する
クロック信号にロックするまでの引き込み時間がかかり
過ぎるといった問題点も発生するためループフィルタの
定数にも限界があり、また、ループフィルタを構成する
部品自体も大きくなってしまう。
【0038】これに対し、本発明の実施の形態1に係る
クロック再生装置においては、ランダムウォークフィル
タ2によって一定量毎の受信クロックと再生クロックの
位相差を積分することにより平均化したあと、再生クロ
ックの周波数を変化させる制御信号としてパルス挿入用
制御信号UPRCOまたはパルス削除用制御信号DOW
NRCOを出力し、分周器4に出力するパルス信号列に
対してパルスを挿入したり削除したりし、微妙な周波数
変化をもたせた再生クロックを出力する。すなわち、ジ
ッタにより受信クロックの位相が再生クロックの位相に
対して位相進みや位相遅れが発生したとしても、ランダ
ムウォークフィルタ2内で位相進みと位相遅れが一定量
積分されたあと制御信号が出力されるので瞬間的な受信
クロックのジッタは取り除くことができる。
クロック再生装置においては、ランダムウォークフィル
タ2によって一定量毎の受信クロックと再生クロックの
位相差を積分することにより平均化したあと、再生クロ
ックの周波数を変化させる制御信号としてパルス挿入用
制御信号UPRCOまたはパルス削除用制御信号DOW
NRCOを出力し、分周器4に出力するパルス信号列に
対してパルスを挿入したり削除したりし、微妙な周波数
変化をもたせた再生クロックを出力する。すなわち、ジ
ッタにより受信クロックの位相が再生クロックの位相に
対して位相進みや位相遅れが発生したとしても、ランダ
ムウォークフィルタ2内で位相進みと位相遅れが一定量
積分されたあと制御信号が出力されるので瞬間的な受信
クロックのジッタは取り除くことができる。
【0039】また、本実施の形態1に係るクロック再生
装置においては、受信クロックが入力されるまでは再生
クロックの周波数は基本的に受信クロックの周波数にほ
ぼ近いものとなる。したがって、受信クロックが入力さ
れると、実質的に位相のみを合わせればよいのでロック
するまでの引き込み時間がかかりすぎるといった問題点
も発生しない。また、装置全体を論理回路で構成できる
ため、ゲートアレイ等で実現することにより、小型化、
低価格化、無調整化を可能にすることができる。
装置においては、受信クロックが入力されるまでは再生
クロックの周波数は基本的に受信クロックの周波数にほ
ぼ近いものとなる。したがって、受信クロックが入力さ
れると、実質的に位相のみを合わせればよいのでロック
するまでの引き込み時間がかかりすぎるといった問題点
も発生しない。また、装置全体を論理回路で構成できる
ため、ゲートアレイ等で実現することにより、小型化、
低価格化、無調整化を可能にすることができる。
【0040】〔実施の形態2〕図8は本発明の実施の形
態2に係るシンプレックスの衛星通信装置におけるクロ
ック再生装置の構成を示すブロック図である。符号1か
ら4までについては実施の形態1に係る図1の構成と共
通であり、簡単に説明すると、1は受信クロックと再生
クロックを入力してアップイネーブル信号UPENBま
たはダウンイネーブル信号DOWNENBを出力する位
相差検出回路、2はアップイネーブル信号UPENBま
たはダウンイネーブル信号DOWNENBを入力して第
1のパルス挿入用制御信号UPRCOまたは第1のパル
ス削除用制御信号DOWNRCOを出力する第1のラン
ダムウォークフィルタ、3は第1のパルス挿入用制御信
号UPRCOまたは第1のパルス削除用制御信号DOW
NRCOに応じてパルス信号列にパルスを挿入したり削
除したりするパルス挿入削除回路、4は分周器である。
態2に係るシンプレックスの衛星通信装置におけるクロ
ック再生装置の構成を示すブロック図である。符号1か
ら4までについては実施の形態1に係る図1の構成と共
通であり、簡単に説明すると、1は受信クロックと再生
クロックを入力してアップイネーブル信号UPENBま
たはダウンイネーブル信号DOWNENBを出力する位
相差検出回路、2はアップイネーブル信号UPENBま
たはダウンイネーブル信号DOWNENBを入力して第
1のパルス挿入用制御信号UPRCOまたは第1のパル
ス削除用制御信号DOWNRCOを出力する第1のラン
ダムウォークフィルタ、3は第1のパルス挿入用制御信
号UPRCOまたは第1のパルス削除用制御信号DOW
NRCOに応じてパルス信号列にパルスを挿入したり削
除したりするパルス挿入削除回路、4は分周器である。
【0041】図8において、5は、第1のランダムウォ
ークフィルタ2と同じ機能をもち第1のランダムウォー
クフィルタ2からの第1のパルス挿入用制御信号UPR
COと第1のパルス削除用制御信号DOWNRCOを入
力し、第2のパルス挿入用制御信号第1の平均化促進信
号UPRCO2または第2のパルス削除用制御信号第2
の平均化促進信号DOWNRCO2を出力する第2のラ
ンダムウォークフィルタである。
ークフィルタ2と同じ機能をもち第1のランダムウォー
クフィルタ2からの第1のパルス挿入用制御信号UPR
COと第1のパルス削除用制御信号DOWNRCOを入
力し、第2のパルス挿入用制御信号第1の平均化促進信
号UPRCO2または第2のパルス削除用制御信号第2
の平均化促進信号DOWNRCO2を出力する第2のラ
ンダムウォークフィルタである。
【0042】また、図8において、6は、電源投入時に
はカウントアップ値の半分の値を初期値として取り込
み、第2のランダムウォークフィルタ5からの第2のパ
ルス挿入用制御信号第1の平均化促進信号UPRCO2
が入力されたときにはカウント値を1つアップさせ、ま
た第2のパルス削除用制御信号第2の平均化促進信号D
OWNRCO2が入力されたときにはカウント値を1つ
ダウンさせる一方、図示しないCPU(中央演算処理装
置)からのホールド信号HOLDがアクティブのときに
カウント値を保持するアップダウンカウンタである。
はカウントアップ値の半分の値を初期値として取り込
み、第2のランダムウォークフィルタ5からの第2のパ
ルス挿入用制御信号第1の平均化促進信号UPRCO2
が入力されたときにはカウント値を1つアップさせ、ま
た第2のパルス削除用制御信号第2の平均化促進信号D
OWNRCO2が入力されたときにはカウント値を1つ
ダウンさせる一方、図示しないCPU(中央演算処理装
置)からのホールド信号HOLDがアクティブのときに
カウント値を保持するアップダウンカウンタである。
【0043】また、図8において、7は、アップダウン
カウンタ6からのカウント値を入力し、カウント値がカ
ウンタの初期値よりも大きくなればなるほど第2のパル
ス挿入用制御信号UPCの発生個数を増やし、逆に、カ
ウント値がカウンタの初期値よりも小さくなればなるほ
ど第2のパルス削除用制御信号DOWNCの発生個数を
増やす一方、パルスの発生間隔ができるだけ等間隔にな
るようにパルスを発生する等間隔パルス発生器である。
カウンタ6からのカウント値を入力し、カウント値がカ
ウンタの初期値よりも大きくなればなるほど第2のパル
ス挿入用制御信号UPCの発生個数を増やし、逆に、カ
ウント値がカウンタの初期値よりも小さくなればなるほ
ど第2のパルス削除用制御信号DOWNCの発生個数を
増やす一方、パルスの発生間隔ができるだけ等間隔にな
るようにパルスを発生する等間隔パルス発生器である。
【0044】また、28は、第1のランダムウォークフ
ィルタ2からの第1のパルス挿入用制御信号UPRCO
と等間隔パルス発生器7からの第2のパルス挿入用制御
信号UPCを2入力として論理和をとり、その結果をパ
ルス挿入削除回路3に出力するORゲート、29は、第
1のランダムウォークフィルタ2からの第1のパルス削
除用制御信号DOWNRCOと等間隔パルス発生器7か
らの第2のパルス削除用制御信号DOWNCを2入力と
して論理和をとり、その結果をパルス挿入削除回路3に
出力するORゲートである。
ィルタ2からの第1のパルス挿入用制御信号UPRCO
と等間隔パルス発生器7からの第2のパルス挿入用制御
信号UPCを2入力として論理和をとり、その結果をパ
ルス挿入削除回路3に出力するORゲート、29は、第
1のランダムウォークフィルタ2からの第1のパルス削
除用制御信号DOWNRCOと等間隔パルス発生器7か
らの第2のパルス削除用制御信号DOWNCを2入力と
して論理和をとり、その結果をパルス挿入削除回路3に
出力するORゲートである。
【0045】図9は等間隔パルス発生器7の内部構成を
示すブロック図である。図9において、17はアップダ
ウンカウンタ6から出力されるカウント値のMSB(最
上位桁)以外のビットの補数をとって出力する補数回
路、18はアップダウンカウンタ6から出力されるカウ
ント値のMSBが“1”のときにはMSB以外のビット
をそのまま入力してANDゲート21に出力し、MSB
が“0”のときには補数回路17からのMSB以外のビ
ットの補数を入力してANDゲート21に出力するセレ
クタ、19は分周器4からの再生クロックをアップカウ
ントするカウンタ、20はカウンタ19の各出力信号の
立ち上がりエッジを検出し、その各立ち上がりエッジで
出力端子Q0〜Q4からパルスを発生させるエッジ検出
器(図12参照)、21はエッジ検出器20からのパル
ス信号とセレクタ18からの各出力信号とについて各ビ
ットごとに論理積をとって出力するANDゲート、22
はANDゲート21の各論理積出力の論理和をとって出
力するORゲート、23はアップダウンカウンタ6から
出力されるカウント値のMSBが“1”のときにはOR
ゲート22の出力パルスを第2のパルス挿入用制御信号
UPCとしてORゲート28に出力し、MSBが“0”
のときにはORゲート22の出力パルスを第2のパルス
削除用制御信号DOWNCとしてORゲート29に出力
するマルチプレクサである。
示すブロック図である。図9において、17はアップダ
ウンカウンタ6から出力されるカウント値のMSB(最
上位桁)以外のビットの補数をとって出力する補数回
路、18はアップダウンカウンタ6から出力されるカウ
ント値のMSBが“1”のときにはMSB以外のビット
をそのまま入力してANDゲート21に出力し、MSB
が“0”のときには補数回路17からのMSB以外のビ
ットの補数を入力してANDゲート21に出力するセレ
クタ、19は分周器4からの再生クロックをアップカウ
ントするカウンタ、20はカウンタ19の各出力信号の
立ち上がりエッジを検出し、その各立ち上がりエッジで
出力端子Q0〜Q4からパルスを発生させるエッジ検出
器(図12参照)、21はエッジ検出器20からのパル
ス信号とセレクタ18からの各出力信号とについて各ビ
ットごとに論理積をとって出力するANDゲート、22
はANDゲート21の各論理積出力の論理和をとって出
力するORゲート、23はアップダウンカウンタ6から
出力されるカウント値のMSBが“1”のときにはOR
ゲート22の出力パルスを第2のパルス挿入用制御信号
UPCとしてORゲート28に出力し、MSBが“0”
のときにはORゲート22の出力パルスを第2のパルス
削除用制御信号DOWNCとしてORゲート29に出力
するマルチプレクサである。
【0046】次に、本発明の実施の形態2に係るシンプ
レックスの衛星通信装置におけるクロック再生装置の動
作について説明する。
レックスの衛星通信装置におけるクロック再生装置の動
作について説明する。
【0047】全体の動作を説明する前に、まず、等間隔
パルス発生器7の動作について説明する。最初に、補数
回路17とセレクタ18の動作を説明する。図10
(a),(b)は補数回路17の動作説明図である。一
例として、アップダウンカウンタ6の段数が8ビットの
場合を考えると、そのカウントアップ値は“255”
で、電源投入時のアップダウンカウンタ6の初期値はそ
の半分の“128”となる。図10(a)に示すよう
に、アップダウンカウンタ6の各ビットの出力信号Q7
〜Q0が「01111111」であって10進数で“1
27”のとき、補数回路17はMSB以外のビットの極
性反転を行うので、「00000000」となる。これ
のLSB(最下位桁)に“1”を加算した結果は、「0
0000001」となり、10進数で“1”となる。す
なわち、“127”の補数が“1”として得られる。ま
た、図10(b)に示すように、アップダウンカウンタ
6の各ビットの出力信号Q7〜Q0が「0000000
1」であって10進数で“1”のとき、補数回路17は
MSB以外のビットの極性反転を行うので、「0111
1110」となる。これのLSBに“1”を加算した結
果は、「01111111」となり、10進数で“12
7”となる。すなわち、“1”の補数が“127”とし
て得られる。
パルス発生器7の動作について説明する。最初に、補数
回路17とセレクタ18の動作を説明する。図10
(a),(b)は補数回路17の動作説明図である。一
例として、アップダウンカウンタ6の段数が8ビットの
場合を考えると、そのカウントアップ値は“255”
で、電源投入時のアップダウンカウンタ6の初期値はそ
の半分の“128”となる。図10(a)に示すよう
に、アップダウンカウンタ6の各ビットの出力信号Q7
〜Q0が「01111111」であって10進数で“1
27”のとき、補数回路17はMSB以外のビットの極
性反転を行うので、「00000000」となる。これ
のLSB(最下位桁)に“1”を加算した結果は、「0
0000001」となり、10進数で“1”となる。す
なわち、“127”の補数が“1”として得られる。ま
た、図10(b)に示すように、アップダウンカウンタ
6の各ビットの出力信号Q7〜Q0が「0000000
1」であって10進数で“1”のとき、補数回路17は
MSB以外のビットの極性反転を行うので、「0111
1110」となる。これのLSBに“1”を加算した結
果は、「01111111」となり、10進数で“12
7”となる。すなわち、“1”の補数が“127”とし
て得られる。
【0048】図11は補数回路17とセレクタ18の動
作説明図である。アップダウンカウンタ6が出力するカ
ウント値が、その初期値“128”よりも小さい“1”
〜“127”のとき、カウント値のMSBは“0”であ
り、MSB以外のビット“1”〜“127”については
それぞれ補数がとられて“127”〜“1”となり、ア
ップダウンカウンタ6のカウント値に対するセレクタ1
8の出力の関係については、カウント値と初期値“12
8”との差が大きくなるほどセレクタ18の出力値も大
きくなる。また、アップダウンカウンタ6が出力するカ
ウント値が、その初期値“128”よりも大きい“12
9”〜“255”のとき、カウント値のMSBは“1”
であり、MSB以外のビット“1”〜“127”につい
てはそのまま出力されて“1”〜“127”となり、ア
ップダウンカウンタ6のカウント値に対するセレクタ1
8の出力の関係については、上記の場合と同様に、カウ
ント値と初期値“128”との差が大きくなるほどセレ
クタ18の出力値も大きくなる。
作説明図である。アップダウンカウンタ6が出力するカ
ウント値が、その初期値“128”よりも小さい“1”
〜“127”のとき、カウント値のMSBは“0”であ
り、MSB以外のビット“1”〜“127”については
それぞれ補数がとられて“127”〜“1”となり、ア
ップダウンカウンタ6のカウント値に対するセレクタ1
8の出力の関係については、カウント値と初期値“12
8”との差が大きくなるほどセレクタ18の出力値も大
きくなる。また、アップダウンカウンタ6が出力するカ
ウント値が、その初期値“128”よりも大きい“12
9”〜“255”のとき、カウント値のMSBは“1”
であり、MSB以外のビット“1”〜“127”につい
てはそのまま出力されて“1”〜“127”となり、ア
ップダウンカウンタ6のカウント値に対するセレクタ1
8の出力の関係については、上記の場合と同様に、カウ
ント値と初期値“128”との差が大きくなるほどセレ
クタ18の出力値も大きくなる。
【0049】次に、カウンタ19とエッジ検出器20の
動作を説明する。図12はカウンタ19とエッジ検出器
20の動作を説明するためのタイミングチャートであ
る。カウンタ19は再生クロックをアップカウントし、
エッジ検出器20はそのときのカウンタ19の各出力信
号の立ち上がりエッジでパルスを発生するから、図12
に示すようにすべてのビットのパルス信号の発生箇所は
必ず一致しない状態で、かつ、各ビットのパルス信号の
発生箇所は等間隔となる。
動作を説明する。図12はカウンタ19とエッジ検出器
20の動作を説明するためのタイミングチャートであ
る。カウンタ19は再生クロックをアップカウントし、
エッジ検出器20はそのときのカウンタ19の各出力信
号の立ち上がりエッジでパルスを発生するから、図12
に示すようにすべてのビットのパルス信号の発生箇所は
必ず一致しない状態で、かつ、各ビットのパルス信号の
発生箇所は等間隔となる。
【0050】ANDゲート21においてエッジ検出器2
0からのパルス信号の各ビットとセレクタ18からの出
力信号の各ビットの論理積をとり、さらにORゲート2
2においてANDゲート21の出力信号の各ビットごと
の論理和をとると、セレクタ18の出力値に従ってパル
スの発生間隔を等間隔に保ちながらパルスの発生個数が
変化するようになる。そして、マルチプレクサ23はア
ップダウンカウンタ6から出力されるカウント値のうち
MSBが“1”のときにはORゲート22の出力パルス
を第2のパルス挿入用制御信号UPCとしてORゲート
28に出力し、MSBが“0”のときにはORゲート2
2の出力パルスを第2のパルス削除用制御信号DOWN
CとしてORゲート29に出力する。これにより、アッ
プダウンカウンタ6によるカウント値が初期値の“12
8”に比べて大きくなればなるほど第2のパルス挿入用
制御信号UPCが等間隔の状態でより多く出力され、逆
に、アップダウンカウンタ6によるカウント値が初期値
の“128”に比べてて小さくなればなるほど第2のパ
ルス削除用制御信号DOWNCが等間隔の状態でより多
く出力される。
0からのパルス信号の各ビットとセレクタ18からの出
力信号の各ビットの論理積をとり、さらにORゲート2
2においてANDゲート21の出力信号の各ビットごと
の論理和をとると、セレクタ18の出力値に従ってパル
スの発生間隔を等間隔に保ちながらパルスの発生個数が
変化するようになる。そして、マルチプレクサ23はア
ップダウンカウンタ6から出力されるカウント値のうち
MSBが“1”のときにはORゲート22の出力パルス
を第2のパルス挿入用制御信号UPCとしてORゲート
28に出力し、MSBが“0”のときにはORゲート2
2の出力パルスを第2のパルス削除用制御信号DOWN
CとしてORゲート29に出力する。これにより、アッ
プダウンカウンタ6によるカウント値が初期値の“12
8”に比べて大きくなればなるほど第2のパルス挿入用
制御信号UPCが等間隔の状態でより多く出力され、逆
に、アップダウンカウンタ6によるカウント値が初期値
の“128”に比べてて小さくなればなるほど第2のパ
ルス削除用制御信号DOWNCが等間隔の状態でより多
く出力される。
【0051】次に、本発明の実施の形態2に係るシンプ
レックスの衛星通信装置におけるクロック再生装置の全
体的な動作について説明する。図8から分かるように、
本実施の形態2に係るクロック再生装置は、ブロック番
号1−2−3−4−1の1次ループと、ブロック番号1
−2−5−6−7−3−4−1の2次ループの2つのル
ープから構成される。2次ループは第1のランダムウォ
ークフィルタ2からのパルス挿入用制御信号UPRCO
またはパルス削除用制御信号DOWNRCOが第2のラ
ンダムウォークフィルタ5でさらに平均化され、その出
力結果によりアップダウンカウンタ6のカウント値が初
期値“128”よりアップカウントまたはダウンカウン
トする。等間隔パルス発生器7はアップダウンカウンタ
6のカウント値が初期値“128”より大きいときは第
2のパルス挿入用制御信号UPCを出力し、カウント値
が初期値“128”より小さいときは第2のパルス削除
用制御信号DOWNCを出力する。いずれも、カウント
値が初期値“128”との差が大きくなるほどパルス数
は多くなる。そして、これらの第2のパルス挿入用制御
信号UPCも第2のパルス削除用制御信号DOWNCも
それぞれORゲート28,29を介して1次ループのパ
ルス挿入削除回路3に制御信号として入力されるため、
パルス挿入削除回路3において、第2のパルス挿入用制
御信号UPCがアクティブのときにパルスが1個挿入さ
れ、第2のパルス削除用制御信号DOWNCがアクティ
ブのときにパルスが1個削除される。この結果、分周器
4の出力信号の周波数が高くなったり低くなったりす
る。
レックスの衛星通信装置におけるクロック再生装置の全
体的な動作について説明する。図8から分かるように、
本実施の形態2に係るクロック再生装置は、ブロック番
号1−2−3−4−1の1次ループと、ブロック番号1
−2−5−6−7−3−4−1の2次ループの2つのル
ープから構成される。2次ループは第1のランダムウォ
ークフィルタ2からのパルス挿入用制御信号UPRCO
またはパルス削除用制御信号DOWNRCOが第2のラ
ンダムウォークフィルタ5でさらに平均化され、その出
力結果によりアップダウンカウンタ6のカウント値が初
期値“128”よりアップカウントまたはダウンカウン
トする。等間隔パルス発生器7はアップダウンカウンタ
6のカウント値が初期値“128”より大きいときは第
2のパルス挿入用制御信号UPCを出力し、カウント値
が初期値“128”より小さいときは第2のパルス削除
用制御信号DOWNCを出力する。いずれも、カウント
値が初期値“128”との差が大きくなるほどパルス数
は多くなる。そして、これらの第2のパルス挿入用制御
信号UPCも第2のパルス削除用制御信号DOWNCも
それぞれORゲート28,29を介して1次ループのパ
ルス挿入削除回路3に制御信号として入力されるため、
パルス挿入削除回路3において、第2のパルス挿入用制
御信号UPCがアクティブのときにパルスが1個挿入さ
れ、第2のパルス削除用制御信号DOWNCがアクティ
ブのときにパルスが1個削除される。この結果、分周器
4の出力信号の周波数が高くなったり低くなったりす
る。
【0052】したがって、本実施の形態2に係るクロッ
ク再生装置では、受信クロックが入力された直後は、1
次ループからの第1のパルス挿入用制御信号UPRCO
または第1のパルス削除用制御信号DOWNRCOによ
り再生クロックの周波数を変化させることで再生クロッ
クの位相を受信クロックの位相に合わせるように動く
が、次第に、2次ループからの第2のパルス挿入用制御
信号UPCまたは第2のパルス削除用制御信号DOWN
Cが入力され始めると、1次ループからの第1のパルス
挿入用制御信号UPRCOまたは第1のパルス削除用制
御信号DOWNRCOの数を減らすように動き、最終的
には受信クロックと再生クロックの位相差の平均値に応
じて、2次ループからの第2のパルス挿入用制御信号U
PCまたは第2のパルス削除用制御信号DOWNCの数
が決まり、1次ループからの挿入または削除用の制御信
号の数は受信クロックがもつ位相ジッタ成分のみを打ち
消すように動く。そして、受信モードから送信モードに
なって復調器からの受信クロックが断になる前に、CP
Uからのホールド信号HOLDでアップダウンカウンタ
6のカウント値を保持することにより2次ループからの
挿入または削除用の制御信号の数が固定され、分周器4
からの再生クロックの周波数や位相は受信クロックに同
期した状態の周波数と位相で一定となる。
ク再生装置では、受信クロックが入力された直後は、1
次ループからの第1のパルス挿入用制御信号UPRCO
または第1のパルス削除用制御信号DOWNRCOによ
り再生クロックの周波数を変化させることで再生クロッ
クの位相を受信クロックの位相に合わせるように動く
が、次第に、2次ループからの第2のパルス挿入用制御
信号UPCまたは第2のパルス削除用制御信号DOWN
Cが入力され始めると、1次ループからの第1のパルス
挿入用制御信号UPRCOまたは第1のパルス削除用制
御信号DOWNRCOの数を減らすように動き、最終的
には受信クロックと再生クロックの位相差の平均値に応
じて、2次ループからの第2のパルス挿入用制御信号U
PCまたは第2のパルス削除用制御信号DOWNCの数
が決まり、1次ループからの挿入または削除用の制御信
号の数は受信クロックがもつ位相ジッタ成分のみを打ち
消すように動く。そして、受信モードから送信モードに
なって復調器からの受信クロックが断になる前に、CP
Uからのホールド信号HOLDでアップダウンカウンタ
6のカウント値を保持することにより2次ループからの
挿入または削除用の制御信号の数が固定され、分周器4
からの再生クロックの周波数や位相は受信クロックに同
期した状態の周波数と位相で一定となる。
【0053】従来のクロック再生装置は、送信モードか
ら受信モードに切り換わったときに、同期パターンを検
出するまでは8ビット毎のデータの区切りが確定せず
に、CPUで受信データを処理できないといった問題点
がある。
ら受信モードに切り換わったときに、同期パターンを検
出するまでは8ビット毎のデータの区切りが確定せず
に、CPUで受信データを処理できないといった問題点
がある。
【0054】この問題を解決するためには、第1のラン
ダムウォークフィルタ2からの挿入または削除用の制御
信号の数を単に保持するのではなく、常に変動している
位相差を平均化し、その平均化した位相差に対する等間
隔パルス発生器7からの挿入または削除用の制御信号の
数をCPUからのホールド信号HOLDにより保持すれ
ばよい。本実施の形態2に係るクロック再生装置で追加
した構成要素は上記の常に変動している位相差を平均化
するための回路である。以下にその平均化のための回路
の動作を説明する。
ダムウォークフィルタ2からの挿入または削除用の制御
信号の数を単に保持するのではなく、常に変動している
位相差を平均化し、その平均化した位相差に対する等間
隔パルス発生器7からの挿入または削除用の制御信号の
数をCPUからのホールド信号HOLDにより保持すれ
ばよい。本実施の形態2に係るクロック再生装置で追加
した構成要素は上記の常に変動している位相差を平均化
するための回路である。以下にその平均化のための回路
の動作を説明する。
【0055】図13は受信クロックと再生クロックの位
相差の変化を示した図である。図13(a)は電源立ち
上げ時で受信クロックの位相が再生クロックの位相より
も進んでいる状態を示し、縦縞の部分は受信クロックの
位相が再生クロックの位相よりも進んでいる時間帯を表
し、横縞の部分は受信クロックの位相が再生クロックの
位相よりも遅れている時間帯を表す。図13(b)は位
相差が平均化され縦縞の部分の面積と横縞の部分の面積
がほぼ等しくなった状態を示している。
相差の変化を示した図である。図13(a)は電源立ち
上げ時で受信クロックの位相が再生クロックの位相より
も進んでいる状態を示し、縦縞の部分は受信クロックの
位相が再生クロックの位相よりも進んでいる時間帯を表
し、横縞の部分は受信クロックの位相が再生クロックの
位相よりも遅れている時間帯を表す。図13(b)は位
相差が平均化され縦縞の部分の面積と横縞の部分の面積
がほぼ等しくなった状態を示している。
【0056】位相差を平均化するためには縦縞の部分の
面積と横縞の部分の面積を全て積算すればよい。具体的
には、縦縞の部分の面積は位相差検出回路1内の第1の
JK−F/F10の出力であるアップイネーブル信号U
PENBがアクティブになっている時間帯である。アッ
プイネーブル信号UPENB信号は受信クロックの位相
が再生クロックの位相よりも進んでいる場合に進み位相
差の分だけアクティブになる。逆に、横縞の部分の面積
は位相差検出回路1内の第2のJK−F/F11の出力
であるダウンイネーブル信号DOWNENB信号がアク
ティブになっている時間帯である。ダウンイネーブル信
号DOWNENB信号は受信クロックの位相が再生クロ
ックの位相よりも遅れている場合に遅れ位相差の分だけ
アクティブになる。さらに、第1のランダムウォークフ
ィルタ2からの第1のパルス挿入用制御信号UPRCO
または第1のパルス削除用制御信号DOWNRCOと等
間隔パルス発生器7からの第2のパルス挿入用制御信号
UPCまたは第2のパルス削除用制御信号DOWNCと
をORゲート28またはORゲート29において論理和
した結果をパルス挿入削除回路3の挿入または削除用の
制御信号としている。これにより、電源投入時にはルー
プ遅延の少ない第1のランダムウォークフィルタ2から
の挿入または削除用の制御信号がほとんどを占める。し
かし、時間の経過とともに受信クロックと再生クロック
の位相差が平均されるに従って、第1のランダムウォー
クフィルタ2からの挿入または削除用の制御信号の数が
少なくなる一方、等間隔パルス発生器7からの挿入また
は削除用の制御信号の数が増えてくるため、第1のラン
ダムウォークフィルタ2からの挿入または削除用の制御
信号は最小限の変化しかしなくなる。このため、本実施
の形態2に係るクロック再生装置の位相差の変化は図1
3(b)に示すように小さくなる。そして、等間隔パル
ス発生器7からの挿入または削除用の制御信号の数はそ
れ以前の平均した位相差を意味するので、受信モードか
ら送信モードになって復調器からの受信クロックが断に
なる前にCPUからのホールド信号HOLDによりアッ
プダウンカウンタ6のカウント値を保持すれば、等間隔
パルス発生器7からの挿入または削除用の制御信号の数
が固定されるため、送信中も受信クロックとほぼ同じ周
波数と位相をもった再生クロックを出力し続けることが
できる。したがって、再び受信モードに切り換わったと
きに受信データの1バイトの区切りがずれることなく、
同期パターンを検出する前でも受信データを復調するこ
とができる。
面積と横縞の部分の面積を全て積算すればよい。具体的
には、縦縞の部分の面積は位相差検出回路1内の第1の
JK−F/F10の出力であるアップイネーブル信号U
PENBがアクティブになっている時間帯である。アッ
プイネーブル信号UPENB信号は受信クロックの位相
が再生クロックの位相よりも進んでいる場合に進み位相
差の分だけアクティブになる。逆に、横縞の部分の面積
は位相差検出回路1内の第2のJK−F/F11の出力
であるダウンイネーブル信号DOWNENB信号がアク
ティブになっている時間帯である。ダウンイネーブル信
号DOWNENB信号は受信クロックの位相が再生クロ
ックの位相よりも遅れている場合に遅れ位相差の分だけ
アクティブになる。さらに、第1のランダムウォークフ
ィルタ2からの第1のパルス挿入用制御信号UPRCO
または第1のパルス削除用制御信号DOWNRCOと等
間隔パルス発生器7からの第2のパルス挿入用制御信号
UPCまたは第2のパルス削除用制御信号DOWNCと
をORゲート28またはORゲート29において論理和
した結果をパルス挿入削除回路3の挿入または削除用の
制御信号としている。これにより、電源投入時にはルー
プ遅延の少ない第1のランダムウォークフィルタ2から
の挿入または削除用の制御信号がほとんどを占める。し
かし、時間の経過とともに受信クロックと再生クロック
の位相差が平均されるに従って、第1のランダムウォー
クフィルタ2からの挿入または削除用の制御信号の数が
少なくなる一方、等間隔パルス発生器7からの挿入また
は削除用の制御信号の数が増えてくるため、第1のラン
ダムウォークフィルタ2からの挿入または削除用の制御
信号は最小限の変化しかしなくなる。このため、本実施
の形態2に係るクロック再生装置の位相差の変化は図1
3(b)に示すように小さくなる。そして、等間隔パル
ス発生器7からの挿入または削除用の制御信号の数はそ
れ以前の平均した位相差を意味するので、受信モードか
ら送信モードになって復調器からの受信クロックが断に
なる前にCPUからのホールド信号HOLDによりアッ
プダウンカウンタ6のカウント値を保持すれば、等間隔
パルス発生器7からの挿入または削除用の制御信号の数
が固定されるため、送信中も受信クロックとほぼ同じ周
波数と位相をもった再生クロックを出力し続けることが
できる。したがって、再び受信モードに切り換わったと
きに受信データの1バイトの区切りがずれることなく、
同期パターンを検出する前でも受信データを復調するこ
とができる。
【0057】
【発明の効果】本発明に係るシンプレックス衛星通信に
おけるクロック再生装置によれば、受信中はロックアッ
プタイムを犠牲にすることなく従来のアナログPLL以
上にジッタの少ない受信クロックを再生でき、送信中も
受信クロックと同じ周波数と位相をもった再生クロック
を出力し続けることができる。
おけるクロック再生装置によれば、受信中はロックアッ
プタイムを犠牲にすることなく従来のアナログPLL以
上にジッタの少ない受信クロックを再生でき、送信中も
受信クロックと同じ周波数と位相をもった再生クロック
を出力し続けることができる。
【図1】本発明の実施の形態1に係るシンプレックスの
衛星通信装置におけるクロック再生装置の構成を示すブ
ロック図である。
衛星通信装置におけるクロック再生装置の構成を示すブ
ロック図である。
【図2】実施の形態1における位相差検出回路の内部構
成を示すブロック図である。
成を示すブロック図である。
【図3】実施の形態1におけるランダムウォークフィル
タの内部構成を示すブロック図である。
タの内部構成を示すブロック図である。
【図4】実施の形態1におけるパルス挿入削除回路の内
部構成を示すブロック図である。
部構成を示すブロック図である。
【図5】実施の形態1において受信クロックの位相が再
生クロックの位相よりも進んでいる場合のタイミングチ
ャートである。
生クロックの位相よりも進んでいる場合のタイミングチ
ャートである。
【図6】実施の形態1において受信クロックの位相が再
生クロックの位相よりも遅れている場合のタイミングチ
ャートである。
生クロックの位相よりも遅れている場合のタイミングチ
ャートである。
【図7】実施の形態1におけるパルス挿入削除回路の動
作説明に供するタイミングチャートである。
作説明に供するタイミングチャートである。
【図8】本発明の実施の形態2に係るシンプレックスの
衛星通信装置におけるクロック再生装置の構成を示すブ
ロック図である。
衛星通信装置におけるクロック再生装置の構成を示すブ
ロック図である。
【図9】実施の形態2における等間隔パルス発生器の内
部構成を示すブロック図である。
部構成を示すブロック図である。
【図10】実施の形態2における補数回路の動作説明図
である。
である。
【図11】実施の形態2における等間隔パルス発生器の
補数回路とセレクタの動作説明図である。
補数回路とセレクタの動作説明図である。
【図12】実施の形態2における等間隔パルス発生器の
カウンタとエッジ検出器の動作を説明するためのタイミ
ングチャートである。
カウンタとエッジ検出器の動作を説明するためのタイミ
ングチャートである。
【図13】実施の形態2における受信クロックと再生ク
ロックの位相差の変化を示す図である。
ロックの位相差の変化を示す図である。
【図14】従来のデュプレックスの衛星通信装置におけ
るクロック再生装置の概略構成を示すブロック図であ
る。
るクロック再生装置の概略構成を示すブロック図であ
る。
【図15】従来のクロック再生装置における動作説明に
供する波形図である。
供する波形図である。
1……位相差検出回路 2……ランダムウォークフィルタ(第1のランダムウォ
ークフィルタ) 3……パルス挿入削除回路 4……分周器 5……第2のランダムウォークフィルタ 6……アップダウンカウンタ 7……等間隔パルス発生器 8……第1のエッジ検出器 9……第2のエッジ検出器 10……第1のJK−F/F 11……第2のJK−F/F 12……第1のカウンタ(アップイネーブル信号用カウ
ンタ) 13……第2のカウンタ(ダウンイネーブル信号用カウ
ンタ) 14……ORゲート 15……セレクタ 16……カウンタ 17……補数回路 18……セレクタ 19……カウンタ 20……エッジ検出器 21……ANDゲート 22……ORゲート 23……マルチプレクサ 28……ORゲート 29……ORゲート UPENB……アップイネーブル信号 DOWNENB……ダウンイネーブル信号 UPRCO……パルス挿入用制御信号(第1のパルス挿
入用制御信号) DOWNRCO……パルス削除用制御信号(第1のパル
ス削除用制御信号) UPRCO2……第1の平均化促進信号 DOWNRCO2……第2の平均化促進信号 UPC……第2のパルス挿入用制御信号 DOWNC……第2のパルス削除用制御信号
ークフィルタ) 3……パルス挿入削除回路 4……分周器 5……第2のランダムウォークフィルタ 6……アップダウンカウンタ 7……等間隔パルス発生器 8……第1のエッジ検出器 9……第2のエッジ検出器 10……第1のJK−F/F 11……第2のJK−F/F 12……第1のカウンタ(アップイネーブル信号用カウ
ンタ) 13……第2のカウンタ(ダウンイネーブル信号用カウ
ンタ) 14……ORゲート 15……セレクタ 16……カウンタ 17……補数回路 18……セレクタ 19……カウンタ 20……エッジ検出器 21……ANDゲート 22……ORゲート 23……マルチプレクサ 28……ORゲート 29……ORゲート UPENB……アップイネーブル信号 DOWNENB……ダウンイネーブル信号 UPRCO……パルス挿入用制御信号(第1のパルス挿
入用制御信号) DOWNRCO……パルス削除用制御信号(第1のパル
ス削除用制御信号) UPRCO2……第1の平均化促進信号 DOWNRCO2……第2の平均化促進信号 UPC……第2のパルス挿入用制御信号 DOWNC……第2のパルス削除用制御信号
Claims (2)
- 【請求項1】 復調器から出力される受信クロックとこ
の受信クロックから再生された再生クロックとを入力
し、受信クロックの変化点で第1のパルス信号を発生し
再生クロックの変化点で第2のパルス信号を発生し、第
1のパルス信号の位相が第2のパルス信号の位相よりも
進んでいるときに進み位相差の分だけアクティブになる
アップイネーブル信号を出力し、逆に第1のパルス信号
の位相が第2のパルス信号の位相よりも遅れているとき
に遅れ位相差の分だけアクティブになるダウンイネーブ
ル信号を出力する位相差検出回路と、 前記位相差検出回路からのアップイネーブル信号とダウ
ンイネーブル信号を入力し、アップイネーブル信号がア
クティブになっている間だけアップイネーブル信号用カ
ウンタをアップカウントし、逆にダウンイネーブル信号
がアクティブになっている間だけダウンイネーブル信号
用カウンタをアップカウントし、前記両カウンタのうち
アップイネーブル信号用カウンタが先にカウントフルの
状態になったときにはパルス挿入用制御信号を出力する
とともに前記両カウントともリセットし、前記両カウン
トのちうダウンイネーブル信号用カウンタが先にカウン
トフルの状態になったときにはパルス削除用制御信号を
出力するとともに前記両カウントともリセットするラン
ダムウォークフィルタと、 外部クロックを分周してパルス信号列を作る一方、前記
パルス挿入用制御信号が入力されたときには前記パルス
信号列にパルスを1個挿入し、逆に前記パルス削除用制
御信号が入力されたときには前記パルス信号列からパル
スを1個削除して出力するパルス挿入削除回路と、 部分的にパルスが挿入されたりパルスが削除されたりし
ている前記パルス挿入削除回路からの出力信号を固定の
分周比で分周することにより微妙な周波数変化をもたせ
た再生クロックを出力する分周器とを備えていることを
特徴とするシンプレックス衛星通信におけるクロック再
生装置。 - 【請求項2】 ランダムウォークフィルタ(第1のラン
ダムウォークフィルタ)と同じ機能をもち、この第1の
ランダムウォークフィルタからの第1のパルス挿入用制
御信号と第1のパルス削除用制御信号を入力してそれぞ
れ第1の平均化促進信号と第2の平均化促進信号とを出
力する第2のランダムウォークフィルタと、 電源投入時にはカウントアップ値の半分の値を初期値と
して取り込み、前記第2のランダムウォークフィルタか
らの第1の平均化促進信号が入力されたときにはカウン
ト値を1つアップさせ、また第2の平均化促進信号が入
力されたときにはカウント値を1つダウンさせる一方、
ホールド信号がアクティブのときカウント値を保持する
アップダウンカウンタと、 前記アップダウンカウンタからのカウント値を入力し、
カウント値がカウンタの初期値よりも大きくなればなる
ほど第2のパルス挿入用制御信号の発生個数を増やし、
逆に、カウント値がカウンタの初期値よりも小さくなれ
ばなるほど第2のパルス削除用制御信号の発生個数を増
やす一方、パルスの発生間隔ができるだけ等間隔になる
ようにパルス信号列を発生する等間隔パルス発生器とを
備えていることを特徴とする請求項1に記載のシンプレ
ックス衛星通信におけるクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099787A JP2000295207A (ja) | 1999-04-07 | 1999-04-07 | シンプレックス衛星通信におけるクロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099787A JP2000295207A (ja) | 1999-04-07 | 1999-04-07 | シンプレックス衛星通信におけるクロック再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295207A true JP2000295207A (ja) | 2000-10-20 |
Family
ID=14256652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099787A Pending JP2000295207A (ja) | 1999-04-07 | 1999-04-07 | シンプレックス衛星通信におけるクロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000295207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3348840B2 (ja) | 1999-06-16 | 2002-11-20 | 日本電気株式会社 | 装置内クロック選択切替時における低速伝送信号出力方式 |
| CN110971238A (zh) * | 2019-12-16 | 2020-04-07 | 电子科技大学 | 一种σ-δ型ad的连续等间隙采样的外同步装置 |
-
1999
- 1999-04-07 JP JP11099787A patent/JP2000295207A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3348840B2 (ja) | 1999-06-16 | 2002-11-20 | 日本電気株式会社 | 装置内クロック選択切替時における低速伝送信号出力方式 |
| CN110971238A (zh) * | 2019-12-16 | 2020-04-07 | 电子科技大学 | 一种σ-δ型ad的连续等间隙采样的外同步装置 |
| CN110971238B (zh) * | 2019-12-16 | 2023-04-18 | 电子科技大学 | 一种σ-δ型ad的连续等间隙采样的外同步装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5260969A (en) | Spectrum diffusion communication receiving apparatus | |
| US4942590A (en) | Optimum clock generator in data communication | |
| CN107094071B (zh) | 在通信接收器中降低伪前序检测的系统和方法 | |
| JP3697158B2 (ja) | クロック信号周波数を追従調整するための周波数検出方法および該方法を実施するための周波数検出回路 | |
| JPH11220385A (ja) | クロック信号生成回路及びデータ信号生成回路 | |
| JP2000295207A (ja) | シンプレックス衛星通信におけるクロック再生装置 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP3976362B2 (ja) | 移動体通信の受信回路 | |
| US5903593A (en) | Spread spectrum signal receiver | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JPH08191247A (ja) | Pll回路 | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JPH098789A (ja) | クロック再生装置 | |
| JP3340558B2 (ja) | 信号検出装置およびそれを用いたクロック再生装置 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| EP0369375B1 (en) | Spread spectrum communication receiving apparatus | |
| JPH06296184A (ja) | クロック再生回路 | |
| JP2850692B2 (ja) | フレーム同期装置 | |
| JP3088433B2 (ja) | Msk復調装置 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 | |
| JP3789063B2 (ja) | シンボルクロック再生回路 | |
| JP2683121B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JPH10313301A (ja) | 位相同期回路 | |
| JPH0983354A (ja) | Dpll回路 |