JP2000299431A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000299431A
JP2000299431A JP11107106A JP10710699A JP2000299431A JP 2000299431 A JP2000299431 A JP 2000299431A JP 11107106 A JP11107106 A JP 11107106A JP 10710699 A JP10710699 A JP 10710699A JP 2000299431 A JP2000299431 A JP 2000299431A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
adhesive
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11107106A
Other languages
English (en)
Other versions
JP3565319B2 (ja
Inventor
Yoshihisa Totsuta
義久 土津田
Yasuyuki Soza
靖之 左座
Kazuo Tamaoki
和雄 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10710699A priority Critical patent/JP3565319B2/ja
Priority to TW089103578A priority patent/TW447110B/zh
Priority to EP00301638A priority patent/EP1045443A3/en
Priority to US09/517,510 priority patent/US6353263B1/en
Priority to KR1020000011017A priority patent/KR100356771B1/ko
Priority to CNB001068903A priority patent/CN1161834C/zh
Publication of JP2000299431A publication Critical patent/JP2000299431A/ja
Application granted granted Critical
Publication of JP3565319B2 publication Critical patent/JP3565319B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップを積み重ねることにより
高密度化を図った半導体装置において、回路基板上に搭
載された半導体チップから、その上に搭載された半導体
チップの一部が突出する場合、突出部分に設けられた電
極において良好なワイヤボンディングを行うことができ
る半導体装置を提供する。 【解決手段】 第１半導体チップ１を異方性導電接着剤
２０を介して回路基板３に搭載する際に、その一部を第
１半導体チップ１の外部にはみ出させる。はみ出た樹脂
である支持部２１及び第１半導体チップ１の上に、第２
半導体チップ２を搭載する。支持部２１により第２半導
体チップ２の突出部分を下方から支持する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に、複数の半導体チ
ップを積み重ねることにより高密度化を図った半導体装
置の製造方法及び構造に関するものである。
【０００２】
【従来の技術】近年、半導体装置の小型化が進み、略チ
ップサイズにまで小型化された半導体装置が開発されて
いる。この小型化された半導体装置の構造は、ＣＳＰ
（Chip Size Package ）構造と呼ばれている。
【０００３】図１０（ａ）及び図１０（ｂ）に、ＣＳＰ
構造の半導体装置の例を示す。図１０（ａ）に示すＣＳ
Ｐ構造の半導体装置においては、半導体チップ５０にお
いてトランジスタ等の素子（図示せず）が形成されてい
る側の面（以下、「能動面」と呼ぶ）を上側にして、回
路基板５３上に搭載されている（フェイスアップボンデ
ィング）。能動面に設けられた電極（以下、突起電極と
区別するために平面電極６８と称する）は、ワイヤ５８
を用いて回路基板５３に、詳細には、回路基板５３上に
設けられた配線層５４の平面電極（図示せず）と接続さ
れている。このような、ワイヤ５８を用いた電極同士の
接続形式は、一般にワイヤボンディングと呼ばれてい
る。
【０００４】尚、図中、６０は外部接続用端子で、回路
基板５３に形成された貫通孔６１を介して配線層５４と
接続されている。そして、回路基板５３の、半導体チッ
プ５０等が搭載されている側の面は、被覆樹脂５９にて
被覆されている。
【０００５】一方、図１０（ｂ) に示すＣＳＰ構造の半
導体装置においては、半導体チップ５０が、能動面を下
側にして、回路基板５３上に搭載されている（フェイス
ダウンボンディング）。能動面に設けられた平面電極
（図示せず）上には突起電極５６が形成され、突起電極
５６と配線層５４上の平面電極（図示せず）とが直接接
続されている。このような、電極同士を直接接続する接
続形式は、一般にフリップチップボンディングと呼ばれ
ている。
【０００６】また、携帯用情報機器等に実装される構造
においては、付加価値や容量の更なる増大を狙って、一
つのパッケージ内に複数の半導体チップを搭載させて、
実装密度を高めているものがある。この場合、単に複数
の半導体チップを平面的に配置するマルチチップモジュ
ールでは、半導体チップの総面積より小さい半導体パッ
ケージを作ることはできない。
【０００７】そこで、複数の半導体チップを積層して搭
載することによって実装密度を更に高める手法が用いら
れている。図１１（ａ）及び図１１（ｂ）に、半導体チ
ップを積層したＣＳＰ構造の半導体装置を示す。
【０００８】図１１（ａ）に示すＣＳＰ構造の半導体装
置においては、回路基板５３上に、第１半導体チップ５
１及び第２半導体チップ５２が積層して搭載され、か
つ、そのそれぞれがワイヤ５８を用いたワイヤボンディ
ングにより回路基板５３と接続されている（従来技術
）。
【０００９】図１１（ｂ）に示すＣＳＰ構造の半導体装
置においては、回路基板５３上に積層された第１半導体
チップ５１及び第２半導体チップ５２のうち、上方の第
２半導体チップ５２はワイヤボンディングにより、下方
の第１半導体チップ５１はフリップチップボンディング
により回路基板５３と接続されている（特開平５−４７
９９８号公報，特開平７−３２６７１０号公報：従来技
術）。
【００１０】また、図１２に示すように、上記従来技術
と同様にワイヤボンディングとフリップチップボンデ
ィングとを組み合わせた接続方式を採用し、かつ、マザ
ーボード等の回路基板５３’上に、上方の第２半導体チ
ップ５２が下方の第１半導体チップ５１よりも大きい構
成の実装型の半導体装置が、特開昭６３−８４１２８号
公報に開示されている（従来技術）。
【００１１】
【発明が解決しようとする課題】ところが、これらの従
来の構成では、使用できる半導体チップのサイズや組み
合わせが制限されることとなり、用途が限定されるとい
う問題を有している。
【００１２】即ち、前述の図１１（ａ）に示した従来技
術においては、上方の第２半導体チップ５２が、下方
の第１半導体チップ５１と同じ大きさか、或いはそれよ
り大きい場合、第１半導体チップ５１の能動面におい
て、平面電極６８ａを設けるためのスペースを確保する
ことができない。したがって、第１半導体チップ５１よ
りも大きい第２半導体チップ５２を用いることができな
い。
【００１３】一方、図１１（ｂ）に示した従来技術に
おいては、下方の第１半導体チップ５１がフリップチッ
プボンディングにより回路基板５３と接続されているの
で、従来技術の問題はおこらない。
【００１４】しかしながら、この従来技術において
は、通常、第２半導体チップ５２の方が小さいか、同等
である。これは、上方の第２半導体チップ５２を大きく
すると、安定したワイヤボンディングを行うことができ
ないからである。即ち、第２半導体チップ５２のワイヤ
５８が接続される平面電極６８の下方に支えが無いため
に、ワイヤボンディング時の衝撃と荷重により第２半導
体チップ５２を破壊する恐れや、あるいは十分な荷重や
超音波を加えられない恐れがある。
【００１５】尚、前述の図１２に示す従来技術は、上
方の第２半導体チップ５２を大きくする構成であるが、
ワイヤボンディングを安定にするために、第２半導体チ
ップ５２の平面電極６８は、あくまで下方の第１半導体
チップ５１の範囲内に形成されている。
【００１６】このような平面電極６８が第２半導体チッ
プ５２の端部から離れた位置に設けられた構成では、ウ
ェーハから半導体チップに分断するダイシング工程にお
いてチップ周辺の素子がダメージを受けたり、チップの
端部に接触したりする可能性が高くなるという問題があ
る。
【００１７】したがって、一方のチップが正方形に近
く、他方が細長い長方形の組み合わせ等、どちらのチッ
プを下にしても突出するような組み合わせは採用できな
い。
【００１８】尚、突出した第２半導体チップ５２の下部
に、第１半導体チップ５１と同じ厚みの支持部材を挿入
する手法も考えられるが、まったく同じ厚みの支持部材
を精度良く形成するのは困難であり、プロセスが雑多に
なるためコストアップにつながり好ましくない。
【００１９】また、たとえ上方の第２半導体チップ５２
が小さくとも、第１半導体チップ５１に比べてはるかに
小さい場合も組み合わすことができない。つまり、ワイ
ヤ５８が長くなり、ワイヤ流れやワイヤの変形が発生し
やすい。ワイヤ５８を短くするために、配線層５４にお
いてできるだけ第１半導体チップ５１に近い位置にワイ
ヤ５８を接続すると、第１半導体チップ５１のエッジと
接触してショートする恐れがある。これを避ける為に、
配線層５４において、第１半導体チップ５１から遠い位
置にワイヤ５８を接続すると、パッケージサイズが大き
くなる。
【００２０】本発明は、上記の問題点を解決するために
なされたもので、その目的は、複数の半導体チップを積
み重ねることにより高密度化を図った半導体装置におい
て、回路基板上に搭載された半導体チップから、その上
に搭載された半導体チップの一部が突出する場合、突出
部分に設けられた電極において良好なワイヤボンディン
グを行うことができる半導体装置及びその製造方法を提
供することにある。
【００２１】
【課題を解決するための手段】本発明の請求項１に記載
の半導体装置の製造方法は、上記の課題を解決するため
に、回路基板上に第１半導体チップがフリップチップボ
ンディングされると共に、該第１半導体チップの背面に
第２半導体チップが貼着され、かつ、該第２半導体チッ
プが上記回路基板とワイヤボンディングされてなる半導
体装置の製造方法において、上記第２半導体チップの外
縁の少なくとも一辺が上記第１半導体チップの外縁より
突出する場合、第１半導体チップを回路基板にフリップ
チップボンディングする際に、第１半導体チップと回路
基板との間に接着剤を介在させ、この接着剤の一部を第
１半導体チップと回路基板との間からはみ出させ、この
はみ出た接着剤の高さを第１半導体チップの背面と同じ
高さに調整して第２半導体チップにおける突出部分の支
持部を形成することを特徴としている。
【００２２】上記の方法によれば、上方の第２半導体チ
ップの外縁の少なくとも一辺が下方の第１半導体チップ
の外縁より突出する場合、上記第１半導体チップを上記
回路基板にフリップチップボンディングする際に、第１
半導体チップと回路基板との間に介在させる接着剤に
て、第２半導体チップの突出部分の支持部を形成する。
【００２３】したがって、この突出部分に形成されてい
る電極であっても、衝撃と荷重により第２半導体チップ
を破壊することなく、十分な荷重や超音波を加えてワイ
ヤボンディングできる。
【００２４】これにより、下方に比べて上方が大きい半
導体チップの組み合わせはもちろんのこと、正方形と長
方形といったどちらを下にしても上方の一部が突出して
しまう組み合わせや、極端に一方が小さく、小さい方を
上方に持ってきても、ワイヤ流れや、下方の半導体チッ
プとのショートを引き起こし兼ねない組み合わせであっ
ても、下方に極端に小さい半導体チップを持ってくるこ
とで、問題なく搭載できる。
【００２５】しかも、第２半導体チップの突出部分の支
持部として、新たな部材を別途形成する構成ではなく、
回路基板に第１半導体チップをフリップチップボンディ
ングする工程で、接着剤を用いると共にその量を調整す
るといった簡単なことで容易に支持部を形成でき、か
つ、例えば後述する請求項２、請求項４に記載した製造
方法を採用することで、支持部の高さの精度も簡単に出
せる。
【００２６】本発明の請求項２に記載の半導体装置の製
造方法は、上記の課題を解決するために、上記支持部と
なるはみ出た接着剤の高さの調整を、上記第１半導体チ
ップをフリップチップボンディングする際に用いる、第
１半導体チップを吸着支持する吸着支持部材の吸着面を
利用して行うことを特徴としている。
【００２７】上記支持部は、第１半導体チップの背面よ
り低過ぎると第２半導体チップの突出部分を安定して支
持できず、反対に高過ぎても、余分な負荷を与えてしま
うので、第２半導体チップの背面と同じ高さである必要
がある。
【００２８】上記の方法によれば、回路基板に第１半導
体チップをフリップチップボンディングする工程で使用
される治具であって、第１半導体チップを背面側から吸
着する吸着支持部材の吸着面を利用して、はみ出た第２
接着剤の高さを第１半導体チップの背面と同じに調整す
るので、容易、かつ確実に、第１半導体チップの背面と
同じ高さにできる。
【００２９】本発明の請求項３に記載の半導体装置の製
造方法は、上記の課題を解決するために、請求項２に記
載の製造方法において、上記吸着支持部材の吸着面に、
上記接着剤との離隔性を向上させる加工を施しておくこ
とを特徴としている。
【００３０】上記の方法によれば、吸着支持部材の吸着
面に、接着剤との離隔性を向上させる加工を施しておく
ので、第１半導体チップを回路基板へ接着させた後、吸
着支持部材を容易に離隔することができる。例えば、上
記吸着面にフッ素系樹脂からなる皮膜を形成することに
より接着剤との離隔性を向上させることができる。
【００３１】本発明の請求項４に記載の半導体装置の製
造方法は、上記の課題を解決するために、請求項１に記
載の製造方法において、上記第１半導体チップを上記回
路基板上にフリップチップボンディングする前に、該第
１半導体チップと上記第２半導体チップとを貼着してお
き、第２半導体チップの突出部分にて、上記支持部とな
るはみ出た接着剤の高さの調整を行うことを特徴として
いる。
【００３２】上記の方法によれば、先に第１半導体チッ
プと第２半導体チップとを貼着しておくことで、第１半
導体チップを回路基板にフリップチップボンディングす
る際に、第２半導体チップの突出部分にて直接、支持部
となるはみ出た接着剤の高さを調整させるので、容易、
かつ確実に、第１半導体チップの背面と同じ高さにでき
ることはもちろんのこと、従来から用いられている治具
に何らの加工を施すことなく製造できる。
【００３３】本発明の請求項５に記載の半導体装置の製
造方法は、上記の課題を解決するために、請求項４に記
載の製造方法において、上記第１半導体チップと上記第
２半導体チップとの貼着を、液状、あるいは加熱により
流動する接着剤を用いて行い、第１半導体チップの外縁
にフィレットを形成しておくことを特徴としている。
【００３４】上記の方法によれば、液状、あるいは加熱
により流動する接着剤を用いて、第１半導体チップと第
２半導体チップとを貼着して、第１半導体チップの外縁
にフィレットを形成しておくので、後工程で第１半導体
チップを回路基板にフリップチップボンディングする際
に押し出されてはみ出る接着剤の流れをスムースにする
ことができる。したがって、気泡の巻き込みを防止し、
ボイド発生を抑制することができ、歩留まりを上げるこ
とができる。
【００３５】本発明の請求項６に記載の半導体装置の製
造方法は、上記の課題を解決するために、請求項１ない
し５の何れかに記載の製造方法において、上記第１半導
体チップを上記回路基板にフリップチップボンディング
する際に用いる上記接着剤として、熱硬化性の接着剤を
用いることを特徴としている。
【００３６】上記の方法によれば、第１半導体チップを
回路基板にフリップチップボンディングする際に用いる
上記接着剤が熱硬化性を有するので、支持部が熱に強く
なる。したがって、第２半導体チップの該支持部に支持
された部分にワイヤボンディングを行っても、その際の
熱や超音波にて支持部が軟化するようなことがなく、安
定して第２半導体チップを支持でき、より良好なワイヤ
ボンディングを行うことができる。
【００３７】本発明の請求項７に記載の半導体装置は、
上記の課題を解決するために、回路基板上に第１半導体
チップがフリップチップボンディングされると共に、該
第１半導体チップの背面に第２半導体チップが貼着さ
れ、かつ、該第２半導体チップが上記回路基板とワイヤ
ボンディングされてなる半導体装置において、上記第２
半導体チップの外縁の少なくとも一辺が上記第１半導体
チップの外縁より突出しており、第２半導体チップにお
ける突出部分の下方が、上記第１半導体チップと回路基
板とを接着する接着剤にて埋められていることを特徴と
している。
【００３８】上記の構成によれば、上方の第２半導体チ
ップにおける第１半導体チップより突出した部分（突出
部分）の下方が、第１半導体チップを回路基板にフリッ
プチップボンディングする際に用いる接着剤で埋められ
ているので、第２半導体チップのこの突出部分に形成さ
れた電極のワイヤボンディングを安定して行うことがで
きる。
【００３９】つまり、これにより、上方の第２半導体チ
ップの一部が下方の第１半導体チップから突出している
場合であっても、この突出部分に電極を配置することが
可能となる。
【００４０】その結果、２つの半導体チップが積層して
搭載された半導体装置において、長方形と正方形、極端
な大小の違い等、さまざまなサイズの半導体チップの組
み合わせが可能となる。
【００４１】
【発明の実施の形態】〔実施の形態１〕本発明に係る実
施の一形態を、図１ないし図５に基づいて説明すれば、
以下の通りである。
【００４２】本実施の形態に係る半導体装置は、図１に
示すように、ＣＳＰ（Chip Size Package ）構造を有
し、回路基板３上に、第１半導体チップ１と第２半導体
チップ２が積層され、これらの第１半導体チップ１及び
第２半導体チップ２が被覆樹脂９にて被覆されている。
以下、第１半導体チップ１及び第２半導体チップ２にお
いてトランジスタ等の素子（図示せず）が形成されてい
る側の面を、「能動面」と呼び、上記能動面の反対側の
面を「裏面」（請求項では「背面」）と呼ぶ。
【００４３】回路基板３は、第１半導体チップ１が搭載
される側の一方面に配線層４が形成され、その反対側の
面に実装用外部端子１０が設けられている。実装用外部
端子１０と、配線層４とは、回路基板３に設けられた貫
通孔１１を介して電気的に接続されている。
【００４４】第１半導体チップ１は、能動面を回路基板
３側にして搭載されている。能動面に形成されている平
面電極（図示せず）には、突起電極６が形成され、この
突起電極６と回路基板３の配線層４の平面電極（図示せ
ず）とが接続されている。つまり、第１半導体チップ１
は回路基板３とフリップチップボンディングされてい
る。
【００４５】第２半導体チップ２は、第１半導体チップ
１より縦横共に大きく、能動面を回路基板３側とは反対
側に向けて搭載されている。第２半導体チップ２の裏面
は、絶縁性の接着剤７により第１半導体チップ１の裏面
に貼り合わされている。能動面の平面電極１８は、第１
半導体チップ１及び第２半導体チップ２とを積層した状
態で、突出した部分に設けられ、回路基板３の配線層４
の平面電極（図示せず）とが、ワイヤ８により接続され
ている。つまり、第２半導体チップ２は回路基板３とワ
イヤボンディングされている。
【００４６】そして、図１２に示した従来の半導体装置
とは異なり、平面電極１８は、下方が支持部２１にて支
持された第２半導体チップ２の突出部（突出部分）に設
けられている。突出部に形成された平面電極１８であっ
ても、突出部が支持部２１にて支持されているので、衝
撃と荷重により第２半導体チップ２を破壊することな
く、十分な荷重や超音波を加えて、安定したワイヤボン
ディングが実施されている。
【００４７】この支持部２１は、後述するように、第１
半導体チップ１を回路基板３にフリップチップボンディ
ングする際に使用するフィルム状の異方性導電接着剤２
０の一部が、硬化したものである。
【００４８】次に、上記の構造を有する半導体装置の製
造工程について、図２ないし図４を用いて説明する。図
２（ａ）ないし図２（ｆ）は、上記半導体装置を複数個
製造する工程を示す断面図であり、例として、４組のＣ
ＳＰ構造の半導体装置を一括製造する場合を示してい
る。
【００４９】まず、図２（ａ）に示すように、フィルム
状の異方性導電接着剤２０を回路基板３Ａに貼りつけ仮
圧着する。回路基板３Ａには、特に図示するものではな
いが、前述の配線層４が４組形成されており、それぞれ
の配線層４を覆うように異方性導電接着剤２０を仮圧着
する。仮圧着は、例えば、加熱条件１００℃１０ｓｅ
ｃ、圧力１０ｋｇｆ／ｃｍ2 で行うことができる。
【００５０】異方性導電接着剤２０は、後述する理由に
より、熱硬化性の樹脂からなることが好ましく、例え
ば、エポキシをベースとした熱硬化性のバインダーに、
ＡｕやＮｉの金属粒子や樹脂に金属メッキした粒子等の
導電粒子を分散混入させたフィルム状の接着樹脂であ
る。
【００５１】尚、異方性導電接着剤２０以外に、突起電
極６と回路基板３Ａの平面電極との接合の信頼性が充分
えられる接着剤であれば、絶縁性の接着剤を用いること
もできる。絶縁性の接着剤としては、例えば、樹脂の接
着力や収縮力のみにより突起電極６と回路基板３Ａの平
面電極との導通が得られるタイプの接着剤を用いること
ができる。尚、後述する実施の形態３において用いる接
着シート２３（図８参照）は、このタイプの絶縁性の接
着剤の一例である。
【００５２】次に、図２（ｂ）に示すように、第１半導
体チップ１を異方性導電接着剤２０上に搭載する。第１
半導体チップ１は、能動面を回路基板３Ａ側に向けて搭
載し、突起電極６を介して回路基板３Ａと接続する。こ
のとき、異方導電性接着剤２０を第１半導体チップ１か
ら押し出してはみ出させ、はみ出た樹脂である支持部２
１と、第１半導体チップ１の裏面とを同じ高さにする。
【００５３】次に、図２（ｃ）に示すように、第１半導
体チップ１及び支持部２１上に、能動面を上にして第２
半導体チップ２を搭載する。
【００５４】その後、図２（ｄ）に示すように、第２半
導体チップ２と回路基板３Ａとをワイヤ８により接続
し、第１半導体チップ１、第２半導体チップ２、ワイヤ
８、及び回路基板３Ａを被覆樹脂９により被覆する。こ
れにより、回路基板３Ａ上への第１半導体チップ１及び
第２半導体チップ２の搭載が完了する。
【００５５】その後、図２（ｅ）に示すように、回路基
板３Ａの貫通孔１１（図１参照）部分に、実装用外部端
子１０として半田ボールを形成し、回路基板３Ａの不要
部分で切断することによって、図２（ｆ）に示す単品の
ＣＳＰ構造の半導体装置が完成する。
【００５６】以上の工程のうち、第１半導体チップ１及
び第２半導体チップ２を回路基板３Ａに接続する工程
を、図３及び図４を用いてさらに詳細に説明する。
【００５７】まず、図３（ａ）に示すように、ボンディ
ングツール（吸着支持部材）１４を用いて第１半導体チ
ップ１を回路基板３Ａに対向させる。ボンディングツー
ル１４は、吸引ノズル１２と吸着面１３とを有してお
り、第１半導体チップ１の裏面側から吸着面１３に吸着
させ、回路基板３Ａに対向させる。このとき、第１半導
体チップ１の突起電極６と配線層４上に設けられた平面
電極（図示せず）との位置合わせを行う。
【００５８】次に、図３（ｂ）に示すように、ボンディ
ングツール１４を用いて加圧、加熱して、突起電極６と
回路基板３Ａの平面電極（図示せず）とを接触させる。
加熱により異方性導電接着剤２０は軟化し、その一部が
第１半導体チップ１の外部に押し出されてはみ出す。は
み出た樹脂である支持部２１は、盛り上がり、やがてボ
ンディングツール１４の吸着面１３に接触する。このよ
うに、ボンディングツール１４の吸着面１３を利用し
て、支持部２１の高さを第１半導体チップ１の裏面と同
じ高さにしておく。
【００５９】さらに、第１半導体チップ１と回路基板３
Ａとの間隙を狭めていくと、異方性導電接着剤２０及び
支持部２１の硬化が進んで行く。異方性導電接着剤２０
中の導電粒子は突起電極６と回路基板３Ａの平面電極と
の間に挟まれ、突起電極６と平面電極との導通が得られ
る。
【００６０】異方性導電接着剤２０としては、例えば、
ソニーケミカル製の異方性導電接着剤のＭＪ９３２を用
いることが可能であり、この場合、１３０℃程度で流動
性良く軟化する。
【００６１】また、一例として、第１半導体チップ１の
大きさが８．４×６．３ｍｍ2 で厚さ０．２ｍｍ、第２
半導体チップ２の大きさが１０．４×８．３ｍｍ2 、接
続後のバンプ高さ（第１半導体チップ１の能動面と配線
層４との距離）が０．０２５ｍｍ、回路基板３Ａ側の凹
凸は無視して平坦とみなして計算したところ、異方性導
電接着剤２０としては、大きさが９×７ｍｍ2 で厚さが
０．１５ｍｍ程度のフィルム状のものを使用する必要が
あることがわかった。
【００６２】所定の加圧と加熱を行うことで支持部２１
が十分に硬化が進めば、ボンディングツール１４を冷却
し、ボンディングツール１４を第１半導体チップ１から
離隔する（図３（ｃ）参照）。
【００６３】第１半導体チップ１に形成された突起電極
６の数が４０個で、第１半導体チップ１の大きさが８．
４×６．３ｍｍ2 の時、圧力は１０ｋｇｆ／チップで加
熱条件は２００℃３０ｓｅｃ程度が適することがわかっ
ている。
【００６４】この場合、ボンディングツール１４の吸着
面１３に、例えば、フッ素樹脂系の皮膜を予め形成して
おけば、容易にボンディングツール１４と支持部２１の
離隔が行える。フッ素樹脂系の皮膜としては、例えば日
本プロトン（株）のプロトニクスシステムがある。
【００６５】次に、図４（ａ）に示すように、第２半導
体チップ２を第１半導体チップ１の裏面に貼着する。第
２半導体チップ２の裏面には、予め接着剤７が塗布され
ており、この接着剤７により、第２半導体チップ２を第
１半導体チップ１上に固定する。
【００６６】接着剤７としては、第１半導体チップ１の
支持基板と第２半導体チップ２の支持基板との電位が同
じであれば導電性のものを使用し、電位が異なる場合は
絶縁性のものを使用する。また、接着剤７として、フィ
ルム状、ペースト状、及び液状のものなど、特に制限な
く使用できる。
【００６７】その後、図４（ｂ）に示すように、第２半
導体チップ２の平面電極１８と回路基板３Ａとを、ワイ
ヤ８により接続する。このとき、支持部２１により平面
電極１８が支持されているので、ワイヤボンディングを
行う際に、衝撃と荷重により第２半導体チップ２を破壊
することなく、十分な荷重や超音波を加えることができ
る。また、このとき異方性導電接着剤２０として熱硬化
性を有する接着樹脂を用いると、熱や超音波を加えても
軟化することなく、安定して第２半導体チップ２を支持
することができる。
【００６８】尚、本実施の形態では、ＣＳＰ構造の半導
体装置を例として説明したが、上記の構造は、図５に示
すように、第１半導体チップ１及び第２半導体チップ２
を、マザーボード等の回路基板３’上に実装した実装型
の半導体装置にも適用することができる。
【００６９】即ち、図１に示す構造と同様に、回路基板
３’上に、第１半導体チップ１及び第２半導体チップ２
が積層され、被覆樹脂９により被覆されている。第１半
導体チップ１及び第２半導体チップ２は、それぞれフリ
ップチップボンディング、ワイヤボンディングにより回
路基板３’に接続されている。異方性導電接着剤２０が
はみ出た樹脂である支持部２１により、第２半導体チッ
プ２の、平面電極１８が設けられた突出部が、下方から
支持されている。したがって、平面電極１８におけるワ
イヤボンディング時において、衝撃と荷重により第２半
導体チップ２を破壊することなく、十分な荷重や超音波
を加えることができる。
【００７０】以上のように、本実施の形態では、第１半
導体チップ１を回路基板３にフリップチップボンディン
グする際に、異方性導電接着剤２０を用いると共に、そ
の一部を第１半導体チップ１と回路基板３との間からは
み出させ、はみ出た接着剤の高さを第１半導体チップ１
の背面と同じ高さに調整して、第２半導体チップ２にお
ける該突出部に形成された平面電極１８をワイヤボンデ
ィングする際の支持部２１を形成する。
【００７１】つまり、回路基板３上に、突起電極６が形
成された第１半導体チップ１を、異方性導電接着剤２０
を介してフリップチップ接続すると同時に、異方性導電
接着剤２０の一部を第１半導体チップ１と回路基板３と
の間より排出し、かつ、形成された支持部２１の高さが
第１半導体チップ１の背面と同一高さとし、その後、異
方性導電接着剤２０を硬化する工程と、第１半導体チッ
プ１の背面及び形成された支持部２１の上に第２半導体
チップ２を貼り付ける工程と、第２半導体チップ２の平
面電極１８と回路基板３の平面電極がワイヤーボンディ
ングにより接続する工程とを有する。
【００７２】これにより、下方に位置する第１半導体チ
ップ１より上方の第２半導体チップ２が突出する場合で
あっても、その突出部に形成された平面電極１８に対し
て安定してワイヤボンディングを実施できる。
【００７３】これにより、下方に比べて上方が大きい半
導体チップの組み合わせはもちろんのこと、正方形と長
方形といったどちらを下にしても上方の一部が突出して
しまう組み合わせや、極端に一方が小さい組み合わせな
ど、積み重ねる半導体チップの形状やサイズの組み合わ
せにとらわれることなく、実装密度の高い半導体装置を
得ることができる。
【００７４】〔実施の形態２〕本発明に係る他の実施の
形態を、図６及び図７に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、実施の形態１にて示した
部材と同一の機能を有する部材には、同一の符号を付記
し、その説明を省略する。
【００７５】本実施の形態で説明する半導体装置の構成
も、前述の図１に示した実施の形態１で説明したＣＳＰ
構造の半導体装置と同じである。
【００７６】以下、製造方法について説明する。
【００７７】実施の形態１においては、第１半導体チッ
プ１を回路基板３に搭載して接着した後に、第２半導体
チップ２を第１半導体チップ１上に搭載して接着した
が、ここでは、第２半導体チップ２と第１半導体チップ
１とを予め接着しておき、接着された第１半導体チップ
１及び第２半導体チップ２を、回路基板３に搭載して接
着する。
【００７８】即ち、まず、図６に示すように、第１半導
体チップ１と第２半導体チップ２とを接着剤７により貼
着する。
【００７９】図６（ａ）は、接着剤７がフィルム状の場
合であり、図６（ｂ）は、ペースト状、液状、あるいは
加熱により流動するものの場合である。
【００８０】図６（ａ）に示すように、接着剤７がフィ
ルム状の場合は、第１半導体チップ１がウェーハ状態の
ときに、ウェーハの裏面にフィルム状の接着剤７を熱圧
着により貼り付ける。その後、第１半導体チップ１とし
て切り出すことにより、接着剤７を第１半導体チップ１
の裏面に位置ずれなく貼り付けることができる。更に、
接着剤７に第２半導体チップ２の裏面（図６（ａ）にお
いては上側の面）を押し当て、所定の加重及び加熱によ
り接着することができる。
【００８１】また、図６（ｂ）に示すように、接着剤７
がペースト状、液状、あるいは加熱により流動するもの
の場合は、第２半導体チップ２の裏面（図６（ｂ）にお
いては上側の面）にディスペンサ等により接着剤７を適
量塗布した後、第１半導体チップ１の裏面を押し当て
る。その後、所定の加熱条件により接着剤７を加熱硬化
させる。このとき、接着剤７が液状、あるいは加熱によ
り流動するものの場合は、第１半導体チップ１の外縁に
フィレット２２を形成しておく。
【００８２】このようにして貼り合わせた第１半導体チ
ップ１及び第２半導体チップ２を、図７（ａ）に示すよ
うに、対向基板３Ａに対向させる。尚、ここでは第１半
導体チップ１の外縁に予めフィレット２２を形成した場
合を示している。
【００８３】次に、図７（ｂ）に示すように、ボンディ
ングツール１４を下降させ、第１半導体チップ１に形成
された突起電極６と回路基板３Ａの平面電極とを当接さ
せる。更に荷重を加え、第１半導体チップ１と回路基板
３Ａとの間の距離を次第に狭めていくと、異方性導電接
着剤２０は第１半導体チップ１の能動面全体に濡れ広が
り、やがて過剰な異方性導電接着剤２０が第１半導体チ
ップ１の外部にはみ出す。はみ出た樹脂である支持部２
１は、第１半導体チップ１の外縁に沿うように盛り上が
り、第２半導体チップ２の裏面に接触する。
【００８４】以降の工程は、実施の形態１に係る半導体
装置の製造工程と同様であり、第２半導体チップ２のワ
イヤボンディング時には、はみ出た樹脂の硬化物を支持
部２１として利用することによって、第２半導体チップ
２を破壊することなく十分な荷重や超音波を加えること
ができる。
【００８５】このように、本実施の形態では、第１半導
体チップ１を回路基板３上にフリップチップボンディン
グする前に、該第１半導体チップ１と第２半導体チップ
２とを貼着しておき、第２半導体チップ２の突出部に
て、上記支持部２１となるはみ出た接着剤の高さを、第
１半導体チップ１の背面と同じ高さに調整する。
【００８６】つまり、突起電極６の形成された第１半導
体チップ１の背面と第１半導体チップ１よりも少なくと
も一対の辺が大きい第２半導体チップ２の背面を貼りあ
わせる工程と、第１半導体チップ１の能動面と回路基板
３とを対向させ異方性導電接着剤２０を介してフリップ
チップ接続すると同時に異方性導電接着剤２０の一部を
第１半導体チップ１と回路基板３との間より排出するこ
とにより第１半導体チップ１の外縁よりも突出した第２
半導体チップ２の支持部２１とする工程と、第２半導体
チップ２の平面電極１８と回路基板３の平面電極とをワ
イヤーボンディングにより接続する工程とを有する。
【００８７】したがって、支持部２１は第２半導体チッ
プ２により堰きとめられるため、ボンディングツール１
４の吸着面１３には接触しない。それゆえ、実施の形態
１で説明した製造方法では必要であった、吸着面１３に
フッ素系樹脂からなる皮膜を形成する等の、支持部２１
との離隔性を向上させるための加工が不要であり、製造
コストの増大を防ぐことができる。
【００８８】また、特に、図７（ｂ）に示すように、第
１半導体チップ１の外縁に予めフィレット２２を形成し
ておく場合は、第１半導体チップ１を回路基板３Ａに接
着するときに、異方性導電接着剤２０の流れをスムース
にすることができる。これにより、気泡の巻き込みを防
止し、ボイド発生を抑制することができ、歩留まりを上
げることができるといった効果が期待できる。
【００８９】〔実施の形態３〕本発明に係るさらに他の
実施の形態を、図８及び図９に基づいて説明すれば、以
下の通りである。尚、説明の便宜上、実施の形態１，２
にて示した部材と同一の機能を有する部材には、同一の
符号を付記し、その説明を省略する。
【００９０】本実施の形態で説明する半導体装置の構成
は、前述の図５に示した実施の形態１で説明した実装型
の半導体装置とほぼ同じであるが、第１半導体チップ１
と回路基板３’との場合は、フリップチップボンディン
グ時の電気的接続、及び第１半導体チップ１と回路基板
３’との機械的接続の両方を、接着剤である異方性導電
接着剤２０のみにて行っていたが、ここでは、電気的接
続はあくまで半田１６を用いて行い、機械的接続を半田
１６と接着シート２３とを用いて行っている点が異な
る。
【００９１】製造方法については、実施の形態２とほぼ
同じであるが、回路基板３’の平面電極上に半田１６を
供給し、さらにその上に接着シート２３を供給する点で
異なっている。
【００９２】以下、製造方法について説明する。即ち、
第１半導体チップ１を回路基板３’に接着する前に、図
８（ａ）に示すように、予め回路基板３’に半田１６及
び接着シート２３を供給しておく。具体的には、マザー
ボード等の回路基板３’の配線層４上に平面電極（図示
せず）を設け、上記平面電極上に、Ａｇ、Ｓｎを主成分
とする半田１６を供給する。さらに、回路基板３’上
に、熱硬化性樹脂からなる接着シート２３を供給し、上
記平面電極を覆う。
【００９３】接着シート２３は、例えばエポキシを主成
分とする熱硬化性の接着樹脂であって、１００℃から１
５０℃付近では軟化して流動性を有するが、２００℃程
度以上の加熱により硬化が進展するようなものが望まし
い。例として日東電工（株）製のＰＦＭ２１００等が使
用できる。
【００９４】次に、図８（ｂ）に示すように、ボンディ
ングツール１４を用いて加圧し、突起電極６と回路基板
３’の平面電極とを当接させる。続いて加熱を行うこと
で、接着シート２３を流動させるとともに半田１６を溶
融し、Ａｕからなる突起電極６と半田１６とを接合す
る。所定の時間、加圧、加熱を行うことで接着シート２
３を硬化させた後、ボンディングツール１４を冷却し、
突起電極６と半田１６との半田接合を完了させる。
【００９５】このとき、流動してはみ出た樹脂である支
持部２４は、第１半導体チップ１の外縁に沿うように盛
り上がり、第２半導体チップ２の裏面に接触する。
【００９６】次に、図９（ａ）に示すように、第２半導
体チップ２の平面電極１８と回路基板３’の平面電極と
をワイヤ８により接続する。
【００９７】最後に、図９（ｂ）に示すように、第１半
導体チップ１、第２半導体チップ２、ワイヤ８、及び回
路基板３’を被覆樹脂９により被覆することで、本実施
の形態の実装型の半導体装置が完成する。
【００９８】尚、第１半導体チップ１の、Ａｕからなる
突起電極６の代わりに、Ｓｎ、Ｐｂを主成分とする半田
からなる半田突起電極を形成してもよい。半田突起電極
を形成する方法としては、半田ワイヤを用いて、ワイヤ
ボンディングを応用したワイヤバンプ法や、電解メッキ
により供給する方法が知られている。この場合、回路基
板３’の平面電極の最表面にはＡｕメッキを施す。通
常、回路基板３’の配線材料はＣｕであり、その上に、
ＡｕメッキあるいはＮｉメッキを施した後、Ａｕメッキ
を形成する。
【００９９】
【発明の効果】本発明の請求項１に記載の半導体装置の
製造方法は、以上のように、上記第２半導体チップの外
縁の少なくとも一辺が上記第１半導体チップの外縁より
突出する場合、第１半導体チップを回路基板にフリップ
チップボンディングする際に、第１半導体チップと回路
基板との間に接着剤を介在させ、この接着剤の一部を第
１半導体チップと回路基板との間からはみ出させ、この
はみ出た接着剤の高さを第１半導体チップの背面と同じ
高さに調整して第２半導体チップにおける突出部分の支
持部を形成するものである。
【０１００】これにより、下方に比べて上方が大きい半
導体チップの組み合わせはもちろんのこと、正方形と長
方形といったどちらを下にしても上方の一部が突出して
しまう組み合わせや、極端に一方が小さい組み合わせで
あっても、問題なく積層して搭載できる。
【０１０１】それゆえ、複数の半導体チップを積み重ね
ることにより高密度化を図った構成の半導体装置におけ
る設計の自由度を上げ得るという効果を奏する。
【０１０２】本発明の請求項２に記載の半導体装置の製
造方法は、以上のように、請求項１に記載の製造方法に
おいて、上記支持部となるはみ出た接着剤の高さの調整
を、上記第１半導体チップをフリップチップボンディン
グする際に用いる、第１半導体チップを吸着支持する吸
着支持部材の吸着面を利用して行うものである。
【０１０３】それゆえ、支持部となる接着剤の高さ調整
が、容易、かつ確実にできるので、請求項１に記載の製
造方法を容易に実現できるという効果を奏する。
【０１０４】本発明の請求項３に記載の半導体装置の製
造方法は、以上のように、請求項２に記載の製造方法に
おいて、上記吸着支持部材の吸着面に、上記接着剤との
離隔性を向上させる加工を施しておくものである。
【０１０５】それゆえ、請求項２に記載の製造方法によ
る効果に加えて、第１半導体チップを回路基板へ接着さ
せた後、吸着支持部材を容易に離隔することができると
いう効果を併せて奏する。
【０１０６】本発明の請求項４に記載の半導体装置の製
造方法は、以上のように、請求項１に記載の製造方法に
おいて、上記第１半導体チップを上記回路基板上にフリ
ップチップボンディングする前に、該第１半導体チップ
と上記第２半導体チップとを貼着しておき、第２半導体
チップの突出部分にて、上記支持部となるはみ出た接着
剤の高さの調整を行うものである。
【０１０７】それゆえ、支持部となる接着剤の高さ調整
が、容易、かつ確実に、しかも従来から用いられている
治具に何らの加工を施すことなく製造できるので、請求
項１に記載の製造方法を容易に、かつ従来の治具をその
まま利用して実現できるという効果を奏する。
【０１０８】本発明の請求項５に記載の半導体装置の製
造方法は、以上のように、請求項４に記載の製造方法に
おいて、上記第１半導体チップと上記第２半導体チップ
との貼着を、液状、あるいは加熱により流動する接着剤
を用いて行い、第１半導体チップの外縁にフィレットを
形成しておくものである。
【０１０９】それゆえ、請求項４に記載の製造方法によ
る効果に加えて、第１半導体チップを回路基板にフリッ
プチップボンディングする際に押し出されてはみ出る接
着剤の流れをスムースにするので、気泡の巻き込みを防
止し、ボイド発生を抑制することができ、歩留まりを上
げることができるという効果を併せて奏する。
【０１１０】本発明の請求項６に記載の半導体装置の製
造方法は、以上のように、請求項１ないし５の何れかに
記載の製造方法において、上記第１半導体チップを上記
回路基板にフリップチップボンディングする際に用いる
上記接着剤として、熱硬化性の接着剤を用いるものであ
る。
【０１１１】それゆえ、請求項１ないし５の何れかに記
載の製造方法による効果に加えて、接着剤が、熱や超音
波を加えても軟化することなく、安定して第２半導体チ
ップを支持するため、熱硬化性でない接着剤を用いる場
合よりも良好なワイヤボンディングを行うことができる
という効果を併せて奏する。
【０１１２】本発明の請求項７に記載の半導体装置は、
以上のように、回路基板上に第１半導体チップがフリッ
プチップボンディングされると共に、該第１半導体チッ
プの背面に第２半導体チップが貼着され、かつ、該第２
半導体チップが上記回路基板とワイヤボンディングされ
てなる半導体装置において、上記第２半導体チップの外
縁の少なくとも一辺が上記第１半導体チップの外縁より
突出しており、第２半導体チップにおける突出部分の下
方が、上記第１半導体チップと回路基板とを接着する接
着剤にて埋められている構成である。
【０１１３】これにより、上方の第２半導体チップの一
部が下方の第１半導体チップから突出している場合であ
っても、この突出部分に電極を配置することができるた
め、２つの半導体チップが積層して搭載された半導体装
置において、長方形と正方形、極端な大小の違い等、さ
まざまなサイズの半導体チップの組み合わせが可能とな
る。
【０１１４】それゆえ、複数の半導体チップを積み重ね
ることにより高密度化を図った構成の半導体装置におけ
る設計の自由度を上げ得るという効果を奏する。
【図面の簡単な説明】
【図１】図１は、本発明の実施の一形態を示すもので、
ＣＳＰ構造の半導体装置の断面図である。
【図２】図２（ａ）ないし図２（ｆ）はともに、図１に
示す半導体装置の製造工程を示す断面図である。
【図３】図３（ａ）ないし図３（ｃ）はともに、第１半
導体チップを回路基板に接着する工程を示す断面図であ
る。
【図４】図４（ａ）は、第２半導体チップを搭載した状
態、図４（ｂ）は、第２半導体チップを回路基板にワイ
ヤボンディングした状態を示す断面図である。
【図５】図５は、本発明の実施の他の形態を示すもの
で、実装型の半導体装置の断面図である。
【図６】図６（ａ）及び図６（ｂ）はともに、本発明の
実施の他の形態を示すもので、第１半導体チップと第２
半導体チップとの貼着例を示す斜視図である。
【図７】図７（ａ）及び図７（ｂ）はともに、貼着され
た第１半導体チップ及び第２半導体チップを回路基板に
搭載する工程を示す断面図である。
【図８】図８（ａ）及び図８（ｂ）はともに、本発明の
実施の他の形態を示すもので、実装型の半導体装置の製
造方法を示す断面図である。
【図９】図９（ａ）及び図９（ｂ）はともに、図８
（ｂ）の工程の後の工程を示す断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）はともに、従
来の半導体装置の断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）はともに、従
来の半導体装置の断面図である。
【図１２】図１２は、従来の半導体装置の断面図であ
る。
【符号の説明】
１ 第１半導体チップ ２ 第２半導体チップ ３ 回路基板 ３’ 回路基板 ７ 接着剤 ８ ワイヤ １３ 吸着面 １４ ボンディングツール（吸着支持部材） １８ 平面電極 ２０ 異方性導電接着剤（接着剤） ２１ 支持部 ２２ フィレット ２３ 接着シート（接着剤） ２４ 支持部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】回路基板上に第１半導体チップがフリップ
    チップボンディングされると共に、該第１半導体チップ
    の背面に第２半導体チップが貼着され、かつ、該第２半
    導体チップが上記回路基板とワイヤボンディングされて
    なる半導体装置の製造方法において、 上記第２半導体チップの外縁の少なくとも一辺が上記第
    １半導体チップの外縁より突出する場合、 第１半導体チップを回路基板にフリップチップボンディ
    ングする際に、第１半導体チップと回路基板との間に接
    着剤を介在させ、この接着剤の一部を第１半導体チップ
    と回路基板との間からはみ出させ、このはみ出た接着剤
    の高さを第１半導体チップの背面と同じ高さに調整して
    第２半導体チップにおける突出部分の支持部を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】上記支持部となるはみ出た接着剤の高さの
    調整を、上記第１半導体チップをフリップチップボンデ
    ィングする際に用いる、第１半導体チップを吸着支持す
    る吸着支持部材の吸着面を利用して行うことを特徴とす
    る請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】上記吸着支持部材の吸着面に、上記接着剤
    との離隔性を向上させる加工を施しておくことを特徴と
    する請求項２に記載の半導体装置の製造方法。
  4. 【請求項４】上記第１半導体チップを上記回路基板上に
    フリップチップボンディングする前に、該第１半導体チ
    ップと上記第２半導体チップとを貼着しておき、第２半
    導体チップの突出部分にて、上記支持部となるはみ出た
    接着剤の高さの調整を行うことを特徴とする請求項１に
    記載の半導体装置の製造方法。
  5. 【請求項５】上記第１半導体チップと上記第２半導体チ
    ップとの貼着を、液状、あるいは加熱により流動する接
    着剤を用いて行い、第１半導体チップの外縁にフィレッ
    トを形成しておくことを特徴とする請求項４に記載の半
    導体装置の製造方法。
  6. 【請求項６】上記第１半導体チップを上記回路基板にフ
    リップチップボンディングする際に用いる上記接着剤と
    して、熱硬化性の接着剤を用いることを特徴とする請求
    項１ないし５の何れかに記載の半導体装置の製造方法。
  7. 【請求項７】回路基板上に第１半導体チップがフリップ
    チップボンディングされると共に、該第１半導体チップ
    の背面に第２半導体チップが貼着され、かつ、該第２半
    導体チップが上記回路基板とワイヤボンディングされて
    なる半導体装置において、 上記第２半導体チップの外縁の少なくとも一辺が上記第
    １半導体チップの外縁より突出しており、第２半導体チ
    ップにおける突出部分の下方が、上記第１半導体チップ
    と回路基板とを接着する接着剤にて埋められていること
    を特徴とする半導体装置。
JP10710699A 1999-04-14 1999-04-14 半導体装置及びその製造方法 Expired - Lifetime JP3565319B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10710699A JP3565319B2 (ja) 1999-04-14 1999-04-14 半導体装置及びその製造方法
TW089103578A TW447110B (en) 1999-04-14 2000-03-01 Semiconductor device and manufacturing method thereof
EP00301638A EP1045443A3 (en) 1999-04-14 2000-03-01 Semiconductor device and manufacturing method thereof
US09/517,510 US6353263B1 (en) 1999-04-14 2000-03-02 Semiconductor device and manufacturing method thereof
KR1020000011017A KR100356771B1 (ko) 1999-04-14 2000-03-06 반도체장치 및 그의 제조방법
CNB001068903A CN1161834C (zh) 1999-04-14 2000-03-07 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10710699A JP3565319B2 (ja) 1999-04-14 1999-04-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000299431A true JP2000299431A (ja) 2000-10-24
JP3565319B2 JP3565319B2 (ja) 2004-09-15

Family

ID=14450628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10710699A Expired - Lifetime JP3565319B2 (ja) 1999-04-14 1999-04-14 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US6353263B1 (ja)
EP (1) EP1045443A3 (ja)
JP (1) JP3565319B2 (ja)
KR (1) KR100356771B1 (ja)
CN (1) CN1161834C (ja)
TW (1) TW447110B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
JP3419398B2 (ja) 2001-02-23 2003-06-23 松下電器産業株式会社 半導体装置の製造方法
US6951774B2 (en) 2001-04-06 2005-10-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7042073B2 (en) 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7087455B2 (en) 2003-01-29 2006-08-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method for the same
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100876876B1 (ko) * 2002-12-03 2008-12-31 주식회사 하이닉스반도체 칩 스택 패키지
WO2009028263A1 (ja) * 2007-08-30 2009-03-05 Nippon Seiki Co., Ltd. 表示装置及び表示装置用表示板の組み付け方法
US7928551B2 (en) 2007-10-16 2011-04-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2012015142A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2013062302A (ja) * 2011-09-12 2013-04-04 Sekisui Chem Co Ltd 接続構造体の製造方法
WO2014041684A1 (ja) 2012-09-14 2014-03-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015046643A (ja) * 2014-12-10 2015-03-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ及びその製造方法
US9087781B2 (en) 2012-05-17 2015-07-21 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US9748204B2 (en) 2014-08-28 2017-08-29 Micron Technology, Inc. Semiconductor device including semiconductor chips stacked over substrate
CN109314062A (zh) * 2016-05-31 2019-02-05 株式会社新川 管芯的安装方法

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
EP1139411A1 (de) * 2000-03-29 2001-10-04 Infineon Technologies AG Flip-chip Halbleiter-Anordnung mit Rückseiten-Kontaktierung
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
KR100720408B1 (ko) * 2001-05-04 2007-05-22 앰코 테크놀로지 코리아 주식회사 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
KR100624063B1 (ko) * 2002-05-31 2006-09-19 매텔 인코포레이티드 플렉서블한 인형 및 포즈 가능형 작동 인물상
DE10244664A1 (de) * 2002-09-24 2004-04-01 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
US6825064B2 (en) * 2002-09-30 2004-11-30 Ultratera Corporation Multi-chip semiconductor package and fabrication method thereof
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
AU2003299866A1 (en) * 2003-02-25 2004-09-28 Tessera, Inc. High frequency chip packages with connecting elements
WO2004077559A1 (en) * 2003-02-27 2004-09-10 Infineon Technologies Ag Integrated circuit package and method for producing it
TWI220781B (en) * 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN1317761C (zh) * 2003-06-18 2007-05-23 财团法人工业技术研究院 覆晶封装接合结构及其制造方法
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US7224056B2 (en) * 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050191936A1 (en) * 2004-01-07 2005-09-01 Marine Jon C. Doll
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7183651B1 (en) 2004-06-15 2007-02-27 Storage Technology Corporation Power plane decoupling
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
CN100401515C (zh) * 2004-11-19 2008-07-09 矽品精密工业股份有限公司 包覆有倒装芯片封装件的半导体装置及其制法
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
TWI286805B (en) * 2005-08-18 2007-09-11 Advanced Semiconductor Eng Chip package and package process thereof
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP2009516369A (ja) * 2005-11-11 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チップアセンブリ及びそのチップアセンブリの製造方法
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
CN101552214B (zh) * 2008-04-02 2011-03-23 力成科技股份有限公司 节约打线工序的多芯片堆叠方法与构造
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
JPWO2011030516A1 (ja) * 2009-09-08 2013-02-04 住友ベークライト株式会社 半導体装置
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US20130015589A1 (en) * 2011-07-14 2013-01-17 Chih-Chin Liao Chip-on-package structure for multiple die stacks
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
KR101906269B1 (ko) 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102041502B1 (ko) 2013-04-01 2019-11-07 삼성전자 주식회사 관통 전극 및 접착 층을 갖는 반도체 패키지
TWI468088B (zh) * 2013-05-28 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
WO2018148444A1 (en) * 2017-02-10 2018-08-16 Behrooz Mehr Grounding techniques for backside-biased semiconductor dice and related devices, systems and methods
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
CN109712948A (zh) * 2019-01-24 2019-05-03 广东气派科技有限公司 一种集成被动元件的芯片封装结构
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
JP2021044278A (ja) * 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置
CN120914175A (zh) * 2025-07-09 2025-11-07 尚睿微电子（上海）有限公司 封装结构及其制备方法、电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH0499056A (ja) * 1990-08-06 1992-03-31 Seiko Epson Corp 複合集積回路チップ
JPH0547998A (ja) * 1991-08-21 1993-02-26 Sony Corp 高密度実装化半導体装置
JPH05343609A (ja) * 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JP3186236B2 (ja) * 1992-08-25 2001-07-11 松下電器産業株式会社 半導体装置の製造方法
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3419398B2 (ja) 2001-02-23 2003-06-23 松下電器産業株式会社 半導体装置の製造方法
US6951774B2 (en) 2001-04-06 2005-10-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7859095B2 (en) 2001-06-07 2010-12-28 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9613922B2 (en) 2001-06-07 2017-04-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8653655B2 (en) 2001-06-07 2014-02-18 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US7042073B2 (en) 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7531441B2 (en) 2001-06-07 2009-05-12 Renesas Technology Corp. Method of manufacturing semiconductor device
US8952527B2 (en) 2001-06-07 2015-02-10 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8524534B2 (en) 2001-06-07 2013-09-03 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8278147B2 (en) 2001-06-07 2012-10-02 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
KR100876876B1 (ko) * 2002-12-03 2008-12-31 주식회사 하이닉스반도체 칩 스택 패키지
US7087455B2 (en) 2003-01-29 2006-08-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method for the same
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2009058244A (ja) * 2007-08-30 2009-03-19 Nippon Seiki Co Ltd 表示装置及び表示装置用表示板の組み付け方法
WO2009028263A1 (ja) * 2007-08-30 2009-03-05 Nippon Seiki Co., Ltd. 表示装置及び表示装置用表示板の組み付け方法
US7928551B2 (en) 2007-10-16 2011-04-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2012015142A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
KR101730916B1 (ko) * 2010-06-29 2017-04-27 신꼬오덴기 고교 가부시키가이샤 반도체 패키지 및 그 제조 방법
JP2013062302A (ja) * 2011-09-12 2013-04-04 Sekisui Chem Co Ltd 接続構造体の製造方法
US9087781B2 (en) 2012-05-17 2015-07-21 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
WO2014041684A1 (ja) 2012-09-14 2014-03-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20150056501A (ko) 2012-09-14 2015-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ及びその製造方法
US9748204B2 (en) 2014-08-28 2017-08-29 Micron Technology, Inc. Semiconductor device including semiconductor chips stacked over substrate
JP2015046643A (ja) * 2014-12-10 2015-03-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN109314062A (zh) * 2016-05-31 2019-02-05 株式会社新川 管芯的安装方法
CN109314062B (zh) * 2016-05-31 2022-04-29 株式会社新川 管芯的安装方法

Also Published As

Publication number Publication date
CN1161834C (zh) 2004-08-11
KR20000076778A (ko) 2000-12-26
JP3565319B2 (ja) 2004-09-15
EP1045443A2 (en) 2000-10-18
US6353263B1 (en) 2002-03-05
KR100356771B1 (ko) 2002-10-18
EP1045443A3 (en) 2004-01-21
CN1270417A (zh) 2000-10-18
TW447110B (en) 2001-07-21

Similar Documents

Publication Publication Date Title
JP3565319B2 (ja) 半導体装置及びその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3819851B2 (ja) 半導体装置およびその製造方法
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
JP3765952B2 (ja) 半導体装置
US6316838B1 (en) Semiconductor device
JP5215244B2 (ja) 半導体装置
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
CN101604669A (zh) 半导体器件及其制造方法
WO2007023852A1 (ja) 半導体装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JPH10335366A (ja) 半導体装置
JP2004079923A (ja) 半導体装置及びその製造方法
JP4090906B2 (ja) 半導体装置及びその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP3669986B2 (ja) 半導体装置及びその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2000277553A (ja) 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2007005688A (ja) 半導体装置の実装方法
JPH11238845A (ja) 半導体装置
JP2006073652A (ja) 半導体装置
JP2002299362A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term