JP2000332145A - 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法 - Google Patents
樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法Info
- Publication number
- JP2000332145A JP2000332145A JP11136703A JP13670399A JP2000332145A JP 2000332145 A JP2000332145 A JP 2000332145A JP 11136703 A JP11136703 A JP 11136703A JP 13670399 A JP13670399 A JP 13670399A JP 2000332145 A JP2000332145 A JP 2000332145A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resin
- circuit member
- outer frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の占有率が高く小型化が可能で、
回路基板への実装密度を向上させることができ、さら
に、多ピン化、薄型化への対応が可能な樹脂封止型半導
体装置と、これに用いられる回路部材およびその製造方
法を提供する。 【解決手段】 回路部材を、外枠部材と、外枠部材の内
側に独立して配設されたダイパッドと、外枠部材より内
側の略一平面上に相互に独立して配設された複数の端子
部と、外枠部材とダイパッドと各端子部との間に介在す
る電気絶縁性の樹脂部材とを備え、上記端子部は表面側
に内部端子を裏面側に外部端子を表裏一体的に有するも
のとし、この回路部材のダイパッドの表面側に半導体素
子を電気的に絶縁して搭載し、半導体素子の端子と回路
部材の端子部の内部端子とをワイヤにて電気的に接続
し、少なくとも各端子部の外部端子の一部を外部に露出
させるように全体を樹脂封止した状態で回路部材の外枠
部材を除去して樹脂封止型半導体装置とする。
回路基板への実装密度を向上させることができ、さら
に、多ピン化、薄型化への対応が可能な樹脂封止型半導
体装置と、これに用いられる回路部材およびその製造方
法を提供する。 【解決手段】 回路部材を、外枠部材と、外枠部材の内
側に独立して配設されたダイパッドと、外枠部材より内
側の略一平面上に相互に独立して配設された複数の端子
部と、外枠部材とダイパッドと各端子部との間に介在す
る電気絶縁性の樹脂部材とを備え、上記端子部は表面側
に内部端子を裏面側に外部端子を表裏一体的に有するも
のとし、この回路部材のダイパッドの表面側に半導体素
子を電気的に絶縁して搭載し、半導体素子の端子と回路
部材の端子部の内部端子とをワイヤにて電気的に接続
し、少なくとも各端子部の外部端子の一部を外部に露出
させるように全体を樹脂封止した状態で回路部材の外枠
部材を除去して樹脂封止型半導体装置とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載し
た樹脂封止型の半導体装置とそれに用いられる回路部材
および樹脂封止型半導体装置の製造方法に関する。
た樹脂封止型の半導体装置とそれに用いられる回路部材
および樹脂封止型半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化や小型化
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化が進んできている。このよ
うに高集積化、高機能化された半導体装置においては、
信号の高速処理を行うために、チップの発熱、および、
パッケージ内のインダクタンスが無視できない状況にな
ってきている。このため、サーマルビアを配設してチッ
プの熱をパッケージ外に逃がしたり、電源、グランドの
接続端子数を多くして実質的なインダクタンスを下げ、
パッケージ内のインダクタンスを低減することで対応が
なされている。このように、半導体装置の高集積化、高
機能化は、外部端子（ピン）の総和の増加を来すととも
に、更なる多端子（ピン）化が要請されている。
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化が進んできている。このよ
うに高集積化、高機能化された半導体装置においては、
信号の高速処理を行うために、チップの発熱、および、
パッケージ内のインダクタンスが無視できない状況にな
ってきている。このため、サーマルビアを配設してチッ
プの熱をパッケージ外に逃がしたり、電源、グランドの
接続端子数を多くして実質的なインダクタンスを下げ、
パッケージ内のインダクタンスを低減することで対応が
なされている。このように、半導体装置の高集積化、高
機能化は、外部端子（ピン）の総和の増加を来すととも
に、更なる多端子（ピン）化が要請されている。
【０００３】上記のような多端子（ピン）化の要請に応
えるものとして、多端子（ピン）ＩＣ、特にゲートアレ
イやスタンダードセルに体表されるＡＳＩＣ、あるい
は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置の製造においてリードフレ
ームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケ
ージがあり、ＱＦＰでは、３００ピンクラスのものまで
実用化されている。
えるものとして、多端子（ピン）ＩＣ、特にゲートアレ
イやスタンダードセルに体表されるＡＳＩＣ、あるい
は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置の製造においてリードフレ
ームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケ
ージがあり、ＱＦＰでは、３００ピンクラスのものまで
実用化されている。
【０００４】しかし、近年の半導体素子の信号処理の高
速化および高性能（機能）化は、更に多くの端子を必要
としている。ＱＦＰでは、外部端子ピッチを狭めること
により更なる多端子化に対応できるが、外部端子を狭ピ
ッチ化した場合、外部端子自体の幅も狭める必要があ
り、外部端子強度の低下を来すことになる。その結果、
端子形成（ガルウイング化）の位置精度あるいは平坦精
度において問題を生じることになる。また、ＱＦＰで
は、外部端子のピッチが０．３〜０．４ｍｍへと更に狭
くなるにつれて、実装工程が難しくなり、高度なボード
実装技術を実現する必要がある等の障害（問題）を生じ
ている。
速化および高性能（機能）化は、更に多くの端子を必要
としている。ＱＦＰでは、外部端子ピッチを狭めること
により更なる多端子化に対応できるが、外部端子を狭ピ
ッチ化した場合、外部端子自体の幅も狭める必要があ
り、外部端子強度の低下を来すことになる。その結果、
端子形成（ガルウイング化）の位置精度あるいは平坦精
度において問題を生じることになる。また、ＱＦＰで
は、外部端子のピッチが０．３〜０．４ｍｍへと更に狭
くなるにつれて、実装工程が難しくなり、高度なボード
実装技術を実現する必要がある等の障害（問題）を生じ
ている。
【０００５】また、リードフレームを用いた封止型の半
導体装置に対する小型化・薄型化の要請から、その開発
のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌ
ｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のような
表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発
による薄型化を主軸としたパッケージの小型化へ、さら
にはパッケージ内部の３次元化によるチップ収納効率向
上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の
構造へと進展してきた。
導体装置に対する小型化・薄型化の要請から、その開発
のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌ
ｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のような
表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発
による薄型化を主軸としたパッケージの小型化へ、さら
にはパッケージ内部の３次元化によるチップ収納効率向
上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の
構造へと進展してきた。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のパ
ッケージにおいても半導体素子外周部分のリードの引き
回しがあるため、パッケージの小型化に限界が見えてき
た。また、ＴＳＯＰ等の小型パッケージにおいては、リ
ードの引き回し、ピンピッチの点で、多ピン化に対して
も限界が見えてきた。
ッケージにおいても半導体素子外周部分のリードの引き
回しがあるため、パッケージの小型化に限界が見えてき
た。また、ＴＳＯＰ等の小型パッケージにおいては、リ
ードの引き回し、ピンピッチの点で、多ピン化に対して
も限界が見えてきた。
【０００７】本発明は、上記のような事情に鑑みてなさ
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化、薄型化への対応が可能な樹脂封止型
半導体装置と、これに用いられる回路部材およびその製
造方法を提供することを目的とする。
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化、薄型化への対応が可能な樹脂封止型
半導体装置と、これに用いられる回路部材およびその製
造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明の樹脂封止型半導体装置用の回路部材
は、外枠部材と、該外枠部材の内側に独立して配設され
たダイパッドと、表面側に内部端子を裏面側に外部端子
を表裏一体的に有し前記外枠部材より内側の略一平面上
に相互に独立して配設された複数の端子部と、前記外枠
部材と前記ダイパッドと各端子部との間に介在する電気
絶縁性の樹脂部材とを備えるような構成とした。
るために、本発明の樹脂封止型半導体装置用の回路部材
は、外枠部材と、該外枠部材の内側に独立して配設され
たダイパッドと、表面側に内部端子を裏面側に外部端子
を表裏一体的に有し前記外枠部材より内側の略一平面上
に相互に独立して配設された複数の端子部と、前記外枠
部材と前記ダイパッドと各端子部との間に介在する電気
絶縁性の樹脂部材とを備えるような構成とした。
【０００９】また、本発明の回路部材は、前記端子部の
内部端子面が前記樹脂部材間に凹部を形成するように露
出しているような構成、あるいは、前記端子部の外部端
子面が前記樹脂部材間に凹部を形成するように露出して
いるような構成とした。
内部端子面が前記樹脂部材間に凹部を形成するように露
出しているような構成、あるいは、前記端子部の外部端
子面が前記樹脂部材間に凹部を形成するように露出して
いるような構成とした。
【００１０】また、本発明の回路部材は、前記ダイパッ
ドが前記外枠部材に比べて薄肉であるような構成とし
た。
ドが前記外枠部材に比べて薄肉であるような構成とし
た。
【００１１】さらに、本発明の回路部材は、前記端子部
の外部端子面が半田からなる外部電極部材を備えるよう
な構成、あるいは、前記端子部の外部端子面が貴金属め
っき層を備えるような構成とした。
の外部端子面が半田からなる外部電極部材を備えるよう
な構成、あるいは、前記端子部の外部端子面が貴金属め
っき層を備えるような構成とした。
【００１２】本発明の樹脂封止型半導体装置は、上述の
ような回路部材のダイパッドの表面側に半導体素子を電
気的に絶縁して搭載し、該半導体素子の端子と回路部材
の端子部の内部端子とをワイヤにて電気的に接続し、少
なくとも各端子部の外部端子の一部を外部に露出させる
ように全体を樹脂封止した状態で回路部材の外枠部材を
除去したような構成とした。
ような回路部材のダイパッドの表面側に半導体素子を電
気的に絶縁して搭載し、該半導体素子の端子と回路部材
の端子部の内部端子とをワイヤにて電気的に接続し、少
なくとも各端子部の外部端子の一部を外部に露出させる
ように全体を樹脂封止した状態で回路部材の外枠部材を
除去したような構成とした。
【００１３】本発明の樹脂封止型半導体装置用の回路部
材の製造方法は、（Ａ）導電性基板の表面をエッチング
して、表面側に内部端子を裏面側に外部端子を表裏一体
的に有する複数の端子部と、ダイパッドと、前記端子部
と前記ダイパッドの外側に位置する外枠部材とを、裏面
側で連結された状態で備える外形加工部材を作成する第
１の工程と、（Ｂ）前記外形加工部材のエッチングがな
された表面側に電気絶縁性の樹脂層を設ける第２の工程
と、（Ｃ）各端子部の内部端子面を露出させるように前
記樹脂層を除去するとともに、前記外形加工部材の裏面
をエッチングして外枠部材と各端子部とダイパッドとを
電気的に独立させる第３の工程と、を備えるような構成
とした。
材の製造方法は、（Ａ）導電性基板の表面をエッチング
して、表面側に内部端子を裏面側に外部端子を表裏一体
的に有する複数の端子部と、ダイパッドと、前記端子部
と前記ダイパッドの外側に位置する外枠部材とを、裏面
側で連結された状態で備える外形加工部材を作成する第
１の工程と、（Ｂ）前記外形加工部材のエッチングがな
された表面側に電気絶縁性の樹脂層を設ける第２の工程
と、（Ｃ）各端子部の内部端子面を露出させるように前
記樹脂層を除去するとともに、前記外形加工部材の裏面
をエッチングして外枠部材と各端子部とダイパッドとを
電気的に独立させる第３の工程と、を備えるような構成
とした。
【００１４】また、本発明の樹脂封止型半導体装置用の
回路部材の製造方法は、（Ａ）導電性基板の裏面をエッ
チングして、表面側に内部端子を裏面側に外部端子を表
裏一体的に有する複数の端子部と、ダイパッドと、前記
端子部と前記ダイパッドの外側に位置する外枠部材と
を、表面側で連結された状態で備える外形加工部材を作
成する第１の工程と、（Ｂ）前記外形加工部材のエッチ
ングがなされた裏面側に電気絶縁性の樹脂層を設ける第
２の工程と、（Ｃ）各端子部の外部端子面を露出させる
ように前記樹脂層を除去するとともに、前記外形加工部
材の表面をエッチングして外枠部材と各端子部とダイパ
ッドとを電気的に独立させる第３の工程と、を備えるよ
うな構成とした。
回路部材の製造方法は、（Ａ）導電性基板の裏面をエッ
チングして、表面側に内部端子を裏面側に外部端子を表
裏一体的に有する複数の端子部と、ダイパッドと、前記
端子部と前記ダイパッドの外側に位置する外枠部材と
を、表面側で連結された状態で備える外形加工部材を作
成する第１の工程と、（Ｂ）前記外形加工部材のエッチ
ングがなされた裏面側に電気絶縁性の樹脂層を設ける第
２の工程と、（Ｃ）各端子部の外部端子面を露出させる
ように前記樹脂層を除去するとともに、前記外形加工部
材の表面をエッチングして外枠部材と各端子部とダイパ
ッドとを電気的に独立させる第３の工程と、を備えるよ
うな構成とした。
【００１５】さらに、本発明の樹脂封止型半導体装置用
の回路部材の製造方法は、内部端子面に貴金属めっき層
を形成する工程を有するような構成、外部端子面に半田
からなる外部電極部材を形成する工程を有するような構
成とした。
の回路部材の製造方法は、内部端子面に貴金属めっき層
を形成する工程を有するような構成、外部端子面に半田
からなる外部電極部材を形成する工程を有するような構
成とした。
【００１６】このような本発明では、回路部材にリード
の引き回しがなく、樹脂封止型半導体装置の小型化が可
能であり、回路部材に設けられている樹脂部材は微細な
端子部をダイパッドや外枠部材から電気的に独立して保
持する作用とともに、回路部材に強度を付与する作用も
なし、さらに、外部端子に外部電極を形成することによ
り、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ
の半導体装置が可能となり取扱性、ショート防止性が向
上する。
の引き回しがなく、樹脂封止型半導体装置の小型化が可
能であり、回路部材に設けられている樹脂部材は微細な
端子部をダイパッドや外枠部材から電気的に独立して保
持する作用とともに、回路部材に強度を付与する作用も
なし、さらに、外部端子に外部電極を形成することによ
り、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ
の半導体装置が可能となり取扱性、ショート防止性が向
上する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】回路部材 図１は本発明の回路部材の一実施形態を示す平面図であ
り、図２は図１に示される回路部材のＡ−Ａ線における
縦断面図である。尚、図１および図２では、説明を容易
にするために端子数を少なくして簡略化している。
り、図２は図１に示される回路部材のＡ−Ａ線における
縦断面図である。尚、図１および図２では、説明を容易
にするために端子数を少なくして簡略化している。
【００１９】図１および図２において、本発明の回路部
材１は、外枠部材２と、この外枠部材の内側に独立して
配設されたダイパッド３と、外枠部材２の内側の略一平
面上に相互に独立して配設された複数の端子部４と、外
枠部材２とダイパッド３と各端子部４との間に介在する
電気絶縁性の樹脂部材５とを備えるものである。
材１は、外枠部材２と、この外枠部材の内側に独立して
配設されたダイパッド３と、外枠部材２の内側の略一平
面上に相互に独立して配設された複数の端子部４と、外
枠部材２とダイパッド３と各端子部４との間に介在する
電気絶縁性の樹脂部材５とを備えるものである。
【００２０】外枠部材２は、図示例では外形形状および
内側開口形状が矩形であるが、外形形状が帯状の連続体
であり、矩形の内側開口が所定の間隔で設けられたもの
であってもよい。
内側開口形状が矩形であるが、外形形状が帯状の連続体
であり、矩形の内側開口が所定の間隔で設けられたもの
であってもよい。
【００２１】ダイパッド３は、外枠部材２の内側開口の
略中央に位置し、表面３Ａ側の半分を樹脂部材５により
覆われ、裏面３Ｂ側の半分が回路部材１の裏面側に露出
している。
略中央に位置し、表面３Ａ側の半分を樹脂部材５により
覆われ、裏面３Ｂ側の半分が回路部材１の裏面側に露出
している。
【００２２】端子部４は、表面側に内部端子４Ａを裏面
側に外部端子４Ｂを表裏一体的に有し、図示例では、ダ
イパッド３を囲むように各端子部４が配列されている。
また、各内部端子４Ａ面は、樹脂部材５の間に凹部を形
成するように露出しており、このような各内部端子４Ａ
面と各外部端子４Ｂ面は、それぞれ同一平面上に位置し
ている。
側に外部端子４Ｂを表裏一体的に有し、図示例では、ダ
イパッド３を囲むように各端子部４が配列されている。
また、各内部端子４Ａ面は、樹脂部材５の間に凹部を形
成するように露出しており、このような各内部端子４Ａ
面と各外部端子４Ｂ面は、それぞれ同一平面上に位置し
ている。
【００２３】このような回路部材１の材質は、４２合金
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることが
できる。
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることが
できる。
【００２４】また、樹脂部材５は、ポリイミド樹脂、エ
ポキシ系のソルダーレジスト等のような電気絶縁性樹脂
を用いることができる。樹脂部材５の厚みは２０〜１０
０μｍ程度が好ましい。
ポキシ系のソルダーレジスト等のような電気絶縁性樹脂
を用いることができる。樹脂部材５の厚みは２０〜１０
０μｍ程度が好ましい。
【００２５】本発明の回路部材１は、ダイパッド３の表
面３Ａを覆う樹脂部材５上に電気絶縁性の両面接着テー
プを設けたものであってもよい。使用する両面接着テー
プとしては、電気絶縁性のベースフィルムの両面に接着
剤層を備えたもの、例えば、ユーピレックス（宇部興産
（株）製の電気絶縁性のベースフィルム）の両面にＲＸ
Ｆ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ
（（株）巴川製紙所製）のような両面接着テープを挙げ
ることができる。
面３Ａを覆う樹脂部材５上に電気絶縁性の両面接着テー
プを設けたものであってもよい。使用する両面接着テー
プとしては、電気絶縁性のベースフィルムの両面に接着
剤層を備えたもの、例えば、ユーピレックス（宇部興産
（株）製の電気絶縁性のベースフィルム）の両面にＲＸ
Ｆ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ
（（株）巴川製紙所製）のような両面接着テープを挙げ
ることができる。
【００２６】また、本発明の回路部材１は、図３に示さ
れるように、端子部４の外部端子４Ｂ面に半田からなる
外部電極部材７を備えるものであってもよい。
れるように、端子部４の外部端子４Ｂ面に半田からなる
外部電極部材７を備えるものであってもよい。
【００２７】さらに、本発明の回路部材１は、図４に示
されるように、ダイパッド３の厚みが外枠部材２の厚み
よりも薄い薄肉形状であってもよく、図示例ではダイパ
ッド３の裏面３Ｂ側のみが回路部材１の裏面側に露出し
たものとなっている。また、本発明の回路部材１は、図
４に示されるように、端子部４の外部端子４Ｂ面に貴金
属めっき層８を備えるものであってもよい。
されるように、ダイパッド３の厚みが外枠部材２の厚み
よりも薄い薄肉形状であってもよく、図示例ではダイパ
ッド３の裏面３Ｂ側のみが回路部材１の裏面側に露出し
たものとなっている。また、本発明の回路部材１は、図
４に示されるように、端子部４の外部端子４Ｂ面に貴金
属めっき層８を備えるものであってもよい。
【００２８】尚、上述の回路部材１における端子数、端
子配列等は例示であり、本発明がこれに限定されないこ
とは勿論である。
子配列等は例示であり、本発明がこれに限定されないこ
とは勿論である。
【００２９】回路部材 図５は本発明の回路部材の他の実施形態を示す平面図で
あり、図６は図５に示される回路部材のＢ−Ｂ線におけ
る縦断面図である。尚、図５および図６では、説明を容
易にするために端子数を少なくして簡略化している。
あり、図６は図５に示される回路部材のＢ−Ｂ線におけ
る縦断面図である。尚、図５および図６では、説明を容
易にするために端子数を少なくして簡略化している。
【００３０】図５および図６において、本発明の回路部
材１１は、外枠部材１２と、この外枠部材の内側に独立
して配設されたダイパッド１３と、外枠部材１２の内側
の略一平面上に相互に独立して配設された複数の端子部
１４と、外枠部材１２とダイパッド１３と各端子部１４
との間に介在する電気絶縁性の樹脂部材１５とを備える
ものである。
材１１は、外枠部材１２と、この外枠部材の内側に独立
して配設されたダイパッド１３と、外枠部材１２の内側
の略一平面上に相互に独立して配設された複数の端子部
１４と、外枠部材１２とダイパッド１３と各端子部１４
との間に介在する電気絶縁性の樹脂部材１５とを備える
ものである。
【００３１】外枠部材１２は、図示例では外形形状およ
び内側開口形状が矩形であるが、外形形状が帯状の連続
体であり、矩形の内側開口が所定の間隔で設けられたも
のであってもよい。
び内側開口形状が矩形であるが、外形形状が帯状の連続
体であり、矩形の内側開口が所定の間隔で設けられたも
のであってもよい。
【００３２】ダイパッド１３は、外枠部材１２の内側開
口の略中央に位置し、裏面１３Ｂ側の半分を樹脂部材１
５により覆われ、表面１３Ｂ側の半分が回路部材１１の
表面側に露出している。
口の略中央に位置し、裏面１３Ｂ側の半分を樹脂部材１
５により覆われ、表面１３Ｂ側の半分が回路部材１１の
表面側に露出している。
【００３３】端子部１４は、表面側に内部端子１４Ａを
裏面側に外部端子１４Ｂを表裏一体的に有し、図示例で
は、ダイパッド１３を囲むように各端子部１４が配列さ
れている。そして、各外部端子１４Ｂ面は、樹脂部材１
５の間に凹部を形成するように露出しており、また、各
内部端子１４Ａ面と各外部端子１４Ｂ面は、それぞれ同
一平面上に位置している。
裏面側に外部端子１４Ｂを表裏一体的に有し、図示例で
は、ダイパッド１３を囲むように各端子部１４が配列さ
れている。そして、各外部端子１４Ｂ面は、樹脂部材１
５の間に凹部を形成するように露出しており、また、各
内部端子１４Ａ面と各外部端子１４Ｂ面は、それぞれ同
一平面上に位置している。
【００３４】このような回路部材１１の材質、樹脂部材
１５の材質は、上述の回路部材１、樹脂部材５と同様の
ものとすることができる。また、樹脂部材１５の厚みは
２０〜１００μｍ程度が好ましい
１５の材質は、上述の回路部材１、樹脂部材５と同様の
ものとすることができる。また、樹脂部材１５の厚みは
２０〜１００μｍ程度が好ましい
【００３５】また、本発明の回路部材１１は、ダイパッ
ド１３の表面１３Ａ上に電気絶縁性の両面接着テープを
設けたものであってもよい。使用する両面接着テープと
しては、上述の回路部材１の場合と同様である。
ド１３の表面１３Ａ上に電気絶縁性の両面接着テープを
設けたものであってもよい。使用する両面接着テープと
しては、上述の回路部材１の場合と同様である。
【００３６】また、本発明の回路部材１１は、図７に示
されるように、端子部１４の外部端子１４Ｂ面に半田か
らなる外部電極部材１７を備えるものであってもよい。
されるように、端子部１４の外部端子１４Ｂ面に半田か
らなる外部電極部材１７を備えるものであってもよい。
【００３７】さらに、本発明の回路部材１１は、図８に
示されるように、ダイパッド１３の厚みが外枠部材１２
の厚みよりも薄い薄肉形状であってもよく、図示例では
表面１３Ａ側のみが回路部材１１の表面側に露出したも
のとなっている。また、本発明の回路部材１１は、図８
に示されるように、端子部１４の外部端子１４Ｂ面に貴
金属めっき層１８を備えるものであってもよい。尚、上
述の回路部材１における端子数、端子配列等は例示であ
り、本発明がこれに限定されないことは勿論である。
示されるように、ダイパッド１３の厚みが外枠部材１２
の厚みよりも薄い薄肉形状であってもよく、図示例では
表面１３Ａ側のみが回路部材１１の表面側に露出したも
のとなっている。また、本発明の回路部材１１は、図８
に示されるように、端子部１４の外部端子１４Ｂ面に貴
金属めっき層１８を備えるものであってもよい。尚、上
述の回路部材１における端子数、端子配列等は例示であ
り、本発明がこれに限定されないことは勿論である。
【００３８】樹脂封止型半導体装置用の回路部材の製造
方法 次に、本発明の回路部材の製造方法について説明する。
方法 次に、本発明の回路部材の製造方法について説明する。
【００３９】図９および図１０は、図１および図２に示
される回路部材１を例とした本発明の回路部材の製造方
法の一実施形態を示す工程図である。各工程は、上記の
図２に対応する樹脂封止型半導体装置の縦断面図で示し
てある。
される回路部材１を例とした本発明の回路部材の製造方
法の一実施形態を示す工程図である。各工程は、上記の
図２に対応する樹脂封止型半導体装置の縦断面図で示し
てある。
【００４０】まず、第１の工程として、導電性基板２１
の表裏に感光性レジストを塗布、乾燥して感光性レジス
ト層３１を形成し（図９（Ａ））、これを所望のフォト
マスクを介して露光した後、現像してレジストパターン
３１Ａ，３１Ｂを形成する（図９（Ｂ））。導電性基板
２１としては、上述のように４２合金（Ｎｉ４１％のＦ
ｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５
０μｍ）を使用することができ、この導電性基板２１
は、両面を脱脂等を行い洗浄処理を施したものを使用す
ることが好ましい。また、感光性レジストとしては、従
来公知のもの、例えば、東京応化工業（株）製ＯＦＰＲ
１３０５等を使用することができる。
の表裏に感光性レジストを塗布、乾燥して感光性レジス
ト層３１を形成し（図９（Ａ））、これを所望のフォト
マスクを介して露光した後、現像してレジストパターン
３１Ａ，３１Ｂを形成する（図９（Ｂ））。導電性基板
２１としては、上述のように４２合金（Ｎｉ４１％のＦ
ｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５
０μｍ）を使用することができ、この導電性基板２１
は、両面を脱脂等を行い洗浄処理を施したものを使用す
ることが好ましい。また、感光性レジストとしては、従
来公知のもの、例えば、東京応化工業（株）製ＯＦＰＲ
１３０５等を使用することができる。
【００４１】次に、レジストパターン３１Ｂが形成され
た導電性基板２１の裏面を、耐エッチング性を有するフ
ィルム３２で覆い、レジストパターン３１Ａを耐腐蝕膜
として導電性基板２１の表面側から腐蝕液でエッチング
を行う（図９（Ｃ））。腐蝕液は、通常、塩化第二鉄水
溶液を使用し、導電性基板２１の表面へのスプレーエッ
チングにて行う。このエッチング工程におけるエッチン
グ量は、導電性基板２１の厚み方向に貫通しない程度に
調整する。これにより、ダイパッド２３と、内部端子２
４Ａを表面にもつ複数の端子部２４と、これらの外側に
位置する外枠部材２２とを、裏面側で連結した状態で備
える外形加工部材２１′が得られる。
た導電性基板２１の裏面を、耐エッチング性を有するフ
ィルム３２で覆い、レジストパターン３１Ａを耐腐蝕膜
として導電性基板２１の表面側から腐蝕液でエッチング
を行う（図９（Ｃ））。腐蝕液は、通常、塩化第二鉄水
溶液を使用し、導電性基板２１の表面へのスプレーエッ
チングにて行う。このエッチング工程におけるエッチン
グ量は、導電性基板２１の厚み方向に貫通しない程度に
調整する。これにより、ダイパッド２３と、内部端子２
４Ａを表面にもつ複数の端子部２４と、これらの外側に
位置する外枠部材２２とを、裏面側で連結した状態で備
える外形加工部材２１′が得られる。
【００４２】次いで、第２の工程として、レジストパタ
ーン３１Ａを剥離して除去した後、外形加工部材２１′
の表面（エッチング加工がなされた面）側の外枠部材２
２を除いた領域に電気絶縁性の樹脂層２５を形成する
（図９（Ｄ））。電気絶縁性の樹脂は、従来公知の樹脂
を使用することができ、例えば、熱硬化型ポリイミドペ
ースト３３０（宇部興産（株）製ユピタイトＵＰＡシリ
ーズ）等を挙げることができる。樹脂層２５は、例え
ば、スクリーン印刷法により塗布し、必要に応じて硬化
処理を施して形成することができ、厚みは１０〜１００
μｍ程度とすることが好ましい。
ーン３１Ａを剥離して除去した後、外形加工部材２１′
の表面（エッチング加工がなされた面）側の外枠部材２
２を除いた領域に電気絶縁性の樹脂層２５を形成する
（図９（Ｄ））。電気絶縁性の樹脂は、従来公知の樹脂
を使用することができ、例えば、熱硬化型ポリイミドペ
ースト３３０（宇部興産（株）製ユピタイトＵＰＡシリ
ーズ）等を挙げることができる。樹脂層２５は、例え
ば、スクリーン印刷法により塗布し、必要に応じて硬化
処理を施して形成することができ、厚みは１０〜１００
μｍ程度とすることが好ましい。
【００４３】次いで、第３の工程として、各端子部２４
の内部端子２４Ａを露出させるように上記の樹脂層２５
を除去して開口部２５ａを形成する（図１０（Ａ））。
この樹脂層２５の除去は、例えば、レーザー照射により
行うことができる。形成する開口部２５ａの大きさは、
既に形成した端子部２４に応じて適宜設定することがで
きる。次に、樹脂層２５を覆うように外形加工部材２
１′の表面を耐エッチング性を有するフィルム３３で覆
い、また、裏面のフィルム３２を取り去る（図１０
（Ｂ））。次いで、レジストパターン３１Ｂを耐腐蝕膜
として導電性基板２１の裏面側から腐蝕液でエッチング
を行う。腐蝕液は、上記のエッチングと同様であり、外
形加工部材２１′の裏面へのスプレーエッチングにて行
う。このエッチング工程におけるエッチング量は、導電
性基板２１の厚み方向で上記の樹脂層２５（外枠部材２
２とダイパッド２３と各端子部２４の間に介在する樹脂
層）が露出する程度に調整する。その後、レジストパタ
ーン３１Ｂを剥離して除去し、上記のフィルム３３も除
去することにより、本発明の回路部材１が得られる（図
１０（Ｃ））。尚、得られた回路部材１の端子部４の内
部端子４Ａと外部端子４Ｂに金めっき層６を形成するこ
とも可能である（図１０（Ｄ））。また、外部端子４Ｂ
に半田からなる外部電極部材７を形成することにより、
図３に示される回路部材１が得られる。
の内部端子２４Ａを露出させるように上記の樹脂層２５
を除去して開口部２５ａを形成する（図１０（Ａ））。
この樹脂層２５の除去は、例えば、レーザー照射により
行うことができる。形成する開口部２５ａの大きさは、
既に形成した端子部２４に応じて適宜設定することがで
きる。次に、樹脂層２５を覆うように外形加工部材２
１′の表面を耐エッチング性を有するフィルム３３で覆
い、また、裏面のフィルム３２を取り去る（図１０
（Ｂ））。次いで、レジストパターン３１Ｂを耐腐蝕膜
として導電性基板２１の裏面側から腐蝕液でエッチング
を行う。腐蝕液は、上記のエッチングと同様であり、外
形加工部材２１′の裏面へのスプレーエッチングにて行
う。このエッチング工程におけるエッチング量は、導電
性基板２１の厚み方向で上記の樹脂層２５（外枠部材２
２とダイパッド２３と各端子部２４の間に介在する樹脂
層）が露出する程度に調整する。その後、レジストパタ
ーン３１Ｂを剥離して除去し、上記のフィルム３３も除
去することにより、本発明の回路部材１が得られる（図
１０（Ｃ））。尚、得られた回路部材１の端子部４の内
部端子４Ａと外部端子４Ｂに金めっき層６を形成するこ
とも可能である（図１０（Ｄ））。また、外部端子４Ｂ
に半田からなる外部電極部材７を形成することにより、
図３に示される回路部材１が得られる。
【００４４】上述の図４に示されるようなダイパッド３
の厚みが外枠部材２の厚みよりも薄い薄肉形状である回
路部材も、裏面に形成するレジストパターン３１Ｂのパ
ターン形状を変える（ダイパッドの形成位置にあたる部
位にレジストパターンを設けない）ことにより、上述と
同様に作製することができる。
の厚みが外枠部材２の厚みよりも薄い薄肉形状である回
路部材も、裏面に形成するレジストパターン３１Ｂのパ
ターン形状を変える（ダイパッドの形成位置にあたる部
位にレジストパターンを設けない）ことにより、上述と
同様に作製することができる。
【００４５】樹脂封止型半導体装置用の回路部材の製造
方法 図１１および図１２は、図５および図６に示される回路
部材１１を例とした本発明の回路部材の製造方法の他の
実施形態を示す工程図である。各工程は、上記の図６に
対応する樹脂封止型半導体装置の縦断面図で示してあ
る。
方法 図１１および図１２は、図５および図６に示される回路
部材１１を例とした本発明の回路部材の製造方法の他の
実施形態を示す工程図である。各工程は、上記の図６に
対応する樹脂封止型半導体装置の縦断面図で示してあ
る。
【００４６】まず、第１の工程として、導電性基板４１
の表裏に感光性レジストを塗布、乾燥して感光性レジス
ト層５１を形成し（図１１（Ａ））、これを所望のフォ
トマスクを介して露光した後、現像してレジストパター
ン５１Ａ，５１Ｂを形成する（図１１（Ｂ））。使用す
る導電性基板４１、感光性レジストは、上述の製造方法
と同様とすることができる。
の表裏に感光性レジストを塗布、乾燥して感光性レジス
ト層５１を形成し（図１１（Ａ））、これを所望のフォ
トマスクを介して露光した後、現像してレジストパター
ン５１Ａ，５１Ｂを形成する（図１１（Ｂ））。使用す
る導電性基板４１、感光性レジストは、上述の製造方法
と同様とすることができる。
【００４７】次に、レジストパターン５１Ａが形成され
た導電性基板４１の表面を、耐エッチング性を有するフ
ィルム５２で覆い、レジストパターン５１Ｂを耐腐蝕膜
として導電性基板４１の裏面側から腐蝕液でエッチング
を行う（図１１（Ｃ））。使用する腐蝕液、エッチング
方法は上述の製造方法と同様とすることができる。この
エッチング工程におけるエッチング量は、導電性基板４
１の厚み方向に貫通しない程度に調整する。これによ
り、ダイパッド４３と、外部端子４４Ｂを裏面にもつ複
数の端子部４４と、これらの外側に位置する外枠部材４
２とを、表面側で連結した状態で備える外形加工部材４
１′が得られる。
た導電性基板４１の表面を、耐エッチング性を有するフ
ィルム５２で覆い、レジストパターン５１Ｂを耐腐蝕膜
として導電性基板４１の裏面側から腐蝕液でエッチング
を行う（図１１（Ｃ））。使用する腐蝕液、エッチング
方法は上述の製造方法と同様とすることができる。この
エッチング工程におけるエッチング量は、導電性基板４
１の厚み方向に貫通しない程度に調整する。これによ
り、ダイパッド４３と、外部端子４４Ｂを裏面にもつ複
数の端子部４４と、これらの外側に位置する外枠部材４
２とを、表面側で連結した状態で備える外形加工部材４
１′が得られる。
【００４８】次いで、第２の工程として、レジストパタ
ーン５１Ｂを剥離して除去した後、外形加工部材４１′
の裏面（エッチング加工がなされた面）側の外枠部材４
２を除いた領域に電気絶縁性の樹脂層４５を形成する
（図１１（Ｄ））。使用する電気絶縁性の樹脂、樹脂層
２５の形成方法、厚み等は、上述の製造方法と同様とす
ることができる。
ーン５１Ｂを剥離して除去した後、外形加工部材４１′
の裏面（エッチング加工がなされた面）側の外枠部材４
２を除いた領域に電気絶縁性の樹脂層４５を形成する
（図１１（Ｄ））。使用する電気絶縁性の樹脂、樹脂層
２５の形成方法、厚み等は、上述の製造方法と同様とす
ることができる。
【００４９】次いで、第３の工程として、各端子部４４
の外部端子４４Ｂを露出させるように上記の樹脂層４５
を除去して開口部４５ａを形成する（図１２（Ａ））。
この樹脂層４５の除去は、例えば、レーザー照射により
行うことができ、形成する開口部４５ａの大きさは、既
に形成した端子部４４に応じて適宜設定することができ
る。次に、樹脂層４５を覆うように外形加工部材４１′
の裏面を耐エッチング性を有するフィルム５３で覆い、
また、表面に存在するフィルム５２を取り去る（図１２
（Ｂ））。次いで、レジストパターン５１Ａを耐腐蝕膜
として導電性基板４１の表面側から腐蝕液でエッチング
を行う。腐蝕液は、上記のエッチングと同様であり、外
形加工部材４１′の裏面へのスプレーエッチングにて行
う。このエッチング工程におけるエッチング量は、導電
性基板４１の厚み方向で上記の樹脂層４５（外枠部材４
２とダイパッド４３と各端子部４４の間に介在する樹脂
層）が露出する程度に調整する。その後、レジストパタ
ーン５１Ａを剥離して除去し、上記のフィルム５３も除
去することにより、本発明の回路部材１１が得られる
（図１２（Ｃ））。尚、得られた回路部材１１の端子部
１４の内部端子１４Ａと外部端子１４Ｂに金めっき層１
６を形成することも可能である（図１２（Ｄ））。ま
た、外部端子１４Ｂに半田からなる外部電極部材１７を
形成することにより、図７に示される回路部材１１が得
られる。
の外部端子４４Ｂを露出させるように上記の樹脂層４５
を除去して開口部４５ａを形成する（図１２（Ａ））。
この樹脂層４５の除去は、例えば、レーザー照射により
行うことができ、形成する開口部４５ａの大きさは、既
に形成した端子部４４に応じて適宜設定することができ
る。次に、樹脂層４５を覆うように外形加工部材４１′
の裏面を耐エッチング性を有するフィルム５３で覆い、
また、表面に存在するフィルム５２を取り去る（図１２
（Ｂ））。次いで、レジストパターン５１Ａを耐腐蝕膜
として導電性基板４１の表面側から腐蝕液でエッチング
を行う。腐蝕液は、上記のエッチングと同様であり、外
形加工部材４１′の裏面へのスプレーエッチングにて行
う。このエッチング工程におけるエッチング量は、導電
性基板４１の厚み方向で上記の樹脂層４５（外枠部材４
２とダイパッド４３と各端子部４４の間に介在する樹脂
層）が露出する程度に調整する。その後、レジストパタ
ーン５１Ａを剥離して除去し、上記のフィルム５３も除
去することにより、本発明の回路部材１１が得られる
（図１２（Ｃ））。尚、得られた回路部材１１の端子部
１４の内部端子１４Ａと外部端子１４Ｂに金めっき層１
６を形成することも可能である（図１２（Ｄ））。ま
た、外部端子１４Ｂに半田からなる外部電極部材１７を
形成することにより、図７に示される回路部材１１が得
られる。
【００５０】さらに、上述の図８に示されるようなダイ
パッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉
形状である回路部材も、表面に形成するレジストパター
ン５１Ａのパターン形状を変える（ダイパッドの形成位
置にあたる部位にレジストパターンを設けない）ことに
より、上述と同様に作製することができる。
パッド１３の厚みが外枠部材１２の厚みよりも薄い薄肉
形状である回路部材も、表面に形成するレジストパター
ン５１Ａのパターン形状を変える（ダイパッドの形成位
置にあたる部位にレジストパターンを設けない）ことに
より、上述と同様に作製することができる。
【００５１】樹脂封止型半導体装置 次に、本発明の樹脂封止型半導体装置を、その製造方法
を示しながら説明する。
を示しながら説明する。
【００５２】図１および図２に示される本発明の回路部
材１を用いた樹脂封止型半導体装置について図１３を参
照しながら説明する。
材１を用いた樹脂封止型半導体装置について図１３を参
照しながら説明する。
【００５３】まず、本発明の回路部材１のダイパッド３
の表面側に半導体素子６５を接着剤６６を用いて搭載す
る（図１３（Ａ））。この場合、半導体素子６５は樹脂
部材５を介してダイパッド３上に搭載されている。
の表面側に半導体素子６５を接着剤６６を用いて搭載す
る（図１３（Ａ））。この場合、半導体素子６５は樹脂
部材５を介してダイパッド３上に搭載されている。
【００５４】次いで、搭載した半導体素子６５の端子６
５ａと、回路部材１の端子部４の内部端子４Ａとを、ワ
イヤ６７で電気的に接続する（図１３（Ｂ））。
５ａと、回路部材１の端子部４の内部端子４Ａとを、ワ
イヤ６７で電気的に接続する（図１３（Ｂ））。
【００５５】次に、外部端子４Ｂおよびダイパッドの裏
面３Ｂを外部に露出させるようにして、ダイパッド３、
端子部４、樹脂部材５、半導体素子６５およびワイヤ６
７を封止部材６８で封止する（図１３（Ｃ））。
面３Ｂを外部に露出させるようにして、ダイパッド３、
端子部４、樹脂部材５、半導体素子６５およびワイヤ６
７を封止部材６８で封止する（図１３（Ｃ））。
【００５６】次いで、回路部材１の外枠部材２を除去し
て、本発明の半導体装置６１とする（図１３（Ｄ））。
また、外部に露出している外部端子４Ｂに半田からなる
外部電極６９を形成することができる（図１３
（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）タイプの半導体装置となっている。
て、本発明の半導体装置６１とする（図１３（Ｄ））。
また、外部に露出している外部端子４Ｂに半田からなる
外部電極６９を形成することができる（図１３
（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）タイプの半導体装置となっている。
【００５７】図３および図４に示される回路部材を用い
ても、上記と同様に本発明の樹脂封止型半導体装置を作
製することができる。尚、上述の樹脂封止型半導体装置
１における端子数、端子配列等は例示であり、本発明が
これに限定されないことは勿論である。
ても、上記と同様に本発明の樹脂封止型半導体装置を作
製することができる。尚、上述の樹脂封止型半導体装置
１における端子数、端子配列等は例示であり、本発明が
これに限定されないことは勿論である。
【００５８】樹脂封止型半導体装置 次に、図５および図６に示される本発明の回路部材１１
を用いた樹脂封止型半導体装置について図１４を参照し
ながら説明する。
を用いた樹脂封止型半導体装置について図１４を参照し
ながら説明する。
【００５９】まず、本発明の回路部材１１のダイパッド
１３上に半導体素子７５を電気絶縁性の両面接着テープ
７６を用いて搭載する（図１４（Ａ））。
１３上に半導体素子７５を電気絶縁性の両面接着テープ
７６を用いて搭載する（図１４（Ａ））。
【００６０】次いで、搭載した半導体素子７５の端子７
５ａと、回路部材１１の端子部１４の内部端子１４Ａと
を、ワイヤ７７で電気的に接続する（図１４（Ｂ））。
５ａと、回路部材１１の端子部１４の内部端子１４Ａと
を、ワイヤ７７で電気的に接続する（図１４（Ｂ））。
【００６１】次に、外部端子１４Ｂと樹脂部材１５の裏
面１５Ｂを外部に露出させるようにして、ダイパッド１
３、端子部１４、樹脂部材１５、半導体素子７５および
ワイヤ７７を封止部材７８で封止する（図１４
（Ｃ））。
面１５Ｂを外部に露出させるようにして、ダイパッド１
３、端子部１４、樹脂部材１５、半導体素子７５および
ワイヤ７７を封止部材７８で封止する（図１４
（Ｃ））。
【００６２】次いで、回路部材１１の外枠部材１２を除
去して、本発明の半導体装置７１とする（図１４
（Ｄ））。また、外部に露出している外部端子１４Ｂに
半田からなる外部電極７９を形成することができる（図
１４（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）タイプの半導体装置となっている。
去して、本発明の半導体装置７１とする（図１４
（Ｄ））。また、外部に露出している外部端子１４Ｂに
半田からなる外部電極７９を形成することができる（図
１４（Ｅ））。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）タイプの半導体装置となっている。
【００６３】図７および図８に示される回路部材を用い
ても、上記と同様に本発明の樹脂封止型半導体装置を作
製することができる。尚、上述の樹脂封止型半導体装置
１における端子数、端子配列等は例示であり、本発明が
これに限定されないことは勿論である。
ても、上記と同様に本発明の樹脂封止型半導体装置を作
製することができる。尚、上述の樹脂封止型半導体装置
１における端子数、端子配列等は例示であり、本発明が
これに限定されないことは勿論である。
【００６４】
【実施例】次に、具体的な実施例を挙げて本発明を更に
詳細に説明する。
詳細に説明する。
【００６５】回路部材の作製 導電性基板として厚み０．１２５ｍｍの銅合金板（古河
電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備
し、脱脂処理、洗浄処理を行った後、この銅合金板の両
面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦ
ＰＲ１３０５）を掛け流し法により塗布して乾燥した。
次いで、表面側および裏面側のレジスト層をそれぞれ所
定のフォトマスクを介して露光した後、現像してレジス
トパターンを形成した。次に、裏面を耐エッチング性を
もつフィルム（日立化成（株）製ヒタレックス）で被覆
し、その後、銅合金板の両面から塩化第二鉄水溶液を使
用してスプレーエッチングを行った。このエッチング
は、銅合金板の厚み方向で貫通しない程度とした。次い
で、洗浄後、有機アルカリ溶液を用いて表面側のレジス
トパターンを剥離除去した。これにより、ダイパッド
と、内部端子を表面にもつ複数の端子部と、これらの外
側に位置する外枠部材とを、裏面側で連結した状態で備
える外形加工部材が得られた。
電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備
し、脱脂処理、洗浄処理を行った後、この銅合金板の両
面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦ
ＰＲ１３０５）を掛け流し法により塗布して乾燥した。
次いで、表面側および裏面側のレジスト層をそれぞれ所
定のフォトマスクを介して露光した後、現像してレジス
トパターンを形成した。次に、裏面を耐エッチング性を
もつフィルム（日立化成（株）製ヒタレックス）で被覆
し、その後、銅合金板の両面から塩化第二鉄水溶液を使
用してスプレーエッチングを行った。このエッチング
は、銅合金板の厚み方向で貫通しない程度とした。次い
で、洗浄後、有機アルカリ溶液を用いて表面側のレジス
トパターンを剥離除去した。これにより、ダイパッド
と、内部端子を表面にもつ複数の端子部と、これらの外
側に位置する外枠部材とを、裏面側で連結した状態で備
える外形加工部材が得られた。
【００６６】次に、上記の外形加工部材の表面側の外枠
部材を除いた領域に、熱硬化型ポリイミドペースト３３
０（宇部興産（株）製）をスクリーン印刷法に塗布（厚
み５０μｍ）し、熱硬化して樹脂層を形成した。
部材を除いた領域に、熱硬化型ポリイミドペースト３３
０（宇部興産（株）製）をスクリーン印刷法に塗布（厚
み５０μｍ）し、熱硬化して樹脂層を形成した。
【００６７】次いで、上記の樹脂層のうち、各端子部の
内部端子に相当する位置にレーザーを照射して、直径
０．２５ｍｍの開口を形成することにより、内部端子を
露出させた。
内部端子に相当する位置にレーザーを照射して、直径
０．２５ｍｍの開口を形成することにより、内部端子を
露出させた。
【００６８】次に、樹脂層を覆うように上記と同じ耐エ
ッチング性フィルムを外形加工部材の表面に重ね、ま
た、裏面側を覆っている耐エッチング性フィルムを剥離
した。その後、裏面側のレジストパターンを耐腐蝕膜と
して銅合金板の裏面側からエッチングを行った。次い
で、洗浄後、有機アルカリ溶液を用いて裏面側のレジス
トパターンを剥離除去するとともに、表面側の耐エッチ
ング性フィルムを剥離除去して、本発明の回路部材を得
た。さらに、この回路部材の内部端子面と外部端子面に
金めっき層（厚み約５μｍ）を形成した。
ッチング性フィルムを外形加工部材の表面に重ね、ま
た、裏面側を覆っている耐エッチング性フィルムを剥離
した。その後、裏面側のレジストパターンを耐腐蝕膜と
して銅合金板の裏面側からエッチングを行った。次い
で、洗浄後、有機アルカリ溶液を用いて裏面側のレジス
トパターンを剥離除去するとともに、表面側の耐エッチ
ング性フィルムを剥離除去して、本発明の回路部材を得
た。さらに、この回路部材の内部端子面と外部端子面に
金めっき層（厚み約５μｍ）を形成した。
【００６９】樹脂封止型半導体装置の作製 上述のように作製した本発明の回路部材のダイパッドを
覆う樹脂部材（ポリイミド樹脂）上に、ダイアタッチ剤
（エイブルスティック（株）製 エイブルボンド８３９
０）を用いて半導体素子（厚み約０．２５ｍｍ）の回路
形成面の反対側を圧着して搭載した。
覆う樹脂部材（ポリイミド樹脂）上に、ダイアタッチ剤
（エイブルスティック（株）製 エイブルボンド８３９
０）を用いて半導体素子（厚み約０．２５ｍｍ）の回路
形成面の反対側を圧着して搭載した。
【００７０】次いで、回路部材の内部端子上の金めっき
層と、搭載した半導体素子の端子とを金ワイヤー（田中
電子工業（株）製 ＦＡ−３０）により結線した。その
後、外部端子面を外部に露出させるようにして、端子
部、ダイパッド、半導体素子および金ワイヤーを樹脂材
料（日東電工（株）製ＭＰ−７４００）で封止した。
層と、搭載した半導体素子の端子とを金ワイヤー（田中
電子工業（株）製 ＦＡ−３０）により結線した。その
後、外部端子面を外部に露出させるようにして、端子
部、ダイパッド、半導体素子および金ワイヤーを樹脂材
料（日東電工（株）製ＭＰ−７４００）で封止した。
【００７１】次に、回路部材の外枠部材をプレスにより
除去し、外部に露出している外部端子に半田からなるボ
ール（直径０．３ｍｍ）を固着して外部電極を形成し
た。
除去し、外部に露出している外部端子に半田からなるボ
ール（直径０．３ｍｍ）を固着して外部電極を形成し
た。
【００７２】このようにして作製した樹脂封止型半導体
装置は外部電極数が６０ピンであり、その外形寸法は５
ｍｍ四方と小型であり、非常に小型の樹脂封止型半導体
装置が実現できた。
装置は外部電極数が６０ピンであり、その外形寸法は５
ｍｍ四方と小型であり、非常に小型の樹脂封止型半導体
装置が実現できた。
【００７３】
【発明の効果】以上詳述したように、本発明によれば回
路部材にリードの引き回しがないので半導体素子の占有
率が高くなり小型化が可能となって回路基板への実装密
度を向上させることができ、また、回路部材に設けられ
ている樹脂部材により回路部材が補強されているので、
微細化による回路部材の変形が防止され、さらに、外部
端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能
となり、本発明の樹脂封止型半導体装置は実装作業性、
ショート防止性が向上するとともにさらに、多ピン化へ
の対応が可能となり、本発明の回路部材は、本発明の製
造方法により簡便に製造することができる。
路部材にリードの引き回しがないので半導体素子の占有
率が高くなり小型化が可能となって回路基板への実装密
度を向上させることができ、また、回路部材に設けられ
ている樹脂部材により回路部材が補強されているので、
微細化による回路部材の変形が防止され、さらに、外部
端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置が可能
となり、本発明の樹脂封止型半導体装置は実装作業性、
ショート防止性が向上するとともにさらに、多ピン化へ
の対応が可能となり、本発明の回路部材は、本発明の製
造方法により簡便に製造することができる。
【図１】本発明の回路部材の一実施形態を示す平面図で
ある。
ある。
【図２】図１に示される回路部材のＡ−Ａ線における縦
断面図である。
断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図５】本発明の回路部材の他の実施形態を示す平面図
である。
である。
【図６】図５に示される回路部材のＢ−Ｂ線における縦
断面図である。
断面図である。
【図７】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図８】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図９】本発明の回路部材の製造方法の一実施形態を示
す工程図である。
す工程図である。
【図１０】本発明の回路部材の製造方法の一実施形態を
示す工程図である。
示す工程図である。
【図１１】本発明の回路部材の製造方法の他の実施形態
を示す工程図である。
を示す工程図である。
【図１２】本発明の回路部材の製造方法の他の実施形態
を示す工程図である。
を示す工程図である。
【図１３】本発明の樹脂封止型半導体装置の一実施形態
を説明するための製造工程図である。
を説明するための製造工程図である。
【図１４】本発明の樹脂封止型半導体装置の他の実施形
態を説明するための製造工程図である。
態を説明するための製造工程図である。
１，１１…回路部材 ２，１２…外枠部材 ３，１３…ダイパッド ４，１４…端子部 ４Ａ，１４Ａ…内部端子 ４Ｂ，１４Ｂ…外部端子 ５，１５…樹脂部材 ２４Ａ…内部端子 ４４Ｂ…外部端子 ２１，４１…導電性基板 ２１′，４１′…外形加工部材 ２５，４５…樹脂層 ６１，７１…樹脂封止型半導体装置 ６５，７５…半導体素子 ６５ａ，７５ａ…端子 ６７，７７…ワイヤ ６８，７８…封止部材 ６９，７９…外部電極
Claims (11)
- 【請求項１】 樹脂封止型半導体装置用の回路部材にお
いて、 外枠部材と、該外枠部材の内側に独立して配設されたダ
イパッドと、表面側に内部端子を裏面側に外部端子を表
裏一体的に有し前記外枠部材より内側の略一平面上に相
互に独立して配設された複数の端子部と、前記外枠部材
と前記ダイパッドと各端子部との間に介在する電気絶縁
性の樹脂部材とを備えることを特徴とする回路部材。 - 【請求項２】 前記端子部の内部端子面は、前記樹脂部
材間に凹部を形成するように露出していることを特徴と
する請求項１に記載の回路部材。 - 【請求項３】 前記端子部の外部端子面は、前記樹脂部
材間に凹部を形成するように露出していることを特徴と
する請求項１に記載の回路部材。 - 【請求項４】 前記ダイパッドは、前記外枠部材に比べ
て薄肉であることを特徴とする請求項１乃至請求項３の
いずれかに記載の回路部材。 - 【請求項５】 前記端子部の外部端子面は、半田からな
る外部電極部材を備えることを特徴とする請求項１乃至
請求項４のいずれかに記載の回路部材。 - 【請求項６】 前記端子部の外部端子面は、貴金属めっ
き層を備えることを特徴とする請求項１乃至請求項４の
いずれかに記載の回路部材。 - 【請求項７】 請求項１乃至請求項６のいずれかに記載
の回路部材のダイパッドの表面側に半導体素子を電気的
に絶縁して搭載し、該半導体素子の端子と回路部材の端
子部の内部端子とをワイヤにて電気的に接続し、少なく
とも各端子部の外部端子の一部を外部に露出させるよう
に全体を樹脂封止した状態で回路部材の外枠部材を除去
したことを特徴とする樹脂封止型半導体装置。 - 【請求項８】 樹脂封止型半導体装置用の回路部材の製
造方法において、 （Ａ）導電性基板の表面をエッチングして、表面側に内
部端子を裏面側に外部端子を表裏一体的に有する複数の
端子部と、ダイパッドと、前記端子部と前記ダイパッド
の外側に位置する外枠部材とを、裏面側で連結された状
態で備える外形加工部材を作成する第１の工程と、 （Ｂ）前記外形加工部材のエッチングがなされた表面側
に電気絶縁性の樹脂層を設ける第２の工程と、 （Ｃ）各端子部の内部端子面を露出させるように前記樹
脂層を除去するとともに、前記外形加工部材の裏面をエ
ッチングして外枠部材と各端子部とダイパッドとを電気
的に独立させる第３の工程と、を備えることを特徴とす
る回路部材の製造方法。 - 【請求項９】 樹脂封止型半導体装置用の回路部材の製
造方法において、 （Ａ）導電性基板の裏面をエッチングして、表面側に内
部端子を裏面側に外部端子を表裏一体的に有する複数の
端子部と、ダイパッドと、前記端子部と前記ダイパッド
の外側に位置する外枠部材とを、表面側で連結された状
態で備える外形加工部材を作成する第１の工程と、 （Ｂ）前記外形加工部材のエッチングがなされた裏面側
に電気絶縁性の樹脂層を設ける第２の工程と、 （Ｃ）各端子部の外部端子面を露出させるように前記樹
脂層を除去するとともに、前記外形加工部材の表面をエ
ッチングして外枠部材と各端子部とダイパッドとを電気
的に独立させる第３の工程と、を備えることを特徴とす
る回路部材の製造方法。 - 【請求項１０】 内部端子面に貴金属めっき層を形成す
る工程を有することを特徴とする請求項８または請求項
９に記載の回路部材の製造方法。 - 【請求項１１】 外部端子面に半田からなる外部電極部
材を形成する工程を有することを特徴とする請求項８乃
至請求項１０のいずれかに記載の回路部材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670399A JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670399A JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332145A true JP2000332145A (ja) | 2000-11-30 |
| JP3983930B2 JP3983930B2 (ja) | 2007-09-26 |
Family
ID=15181516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13670399A Expired - Fee Related JP3983930B2 (ja) | 1999-05-18 | 1999-05-18 | 回路部材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983930B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037214A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003037344A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003037212A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003046054A (ja) * | 2001-07-31 | 2003-02-14 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| JP2003046055A (ja) * | 2001-07-31 | 2003-02-14 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| WO2003021668A1 (en) * | 2001-08-31 | 2003-03-13 | Hitachi Chemical Co.,Ltd. | Wiring board, semiconductor device and method for producing them |
| JP2006196667A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体パッケージの製造方法 |
| KR100963578B1 (ko) * | 2008-03-25 | 2010-06-15 | 엘지이노텍 주식회사 | 다열 리드 프레임 및 그 제조방법 |
| JP2015130413A (ja) * | 2014-01-08 | 2015-07-16 | 新日本無線株式会社 | 電子部品およびその製造方法 |
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| JP2018195793A (ja) * | 2017-05-18 | 2018-12-06 | 復盛精密工業股▲ふん▼有限公司 | 配線付きリードフレームの製造方法及びその構造 |
| JP2019075496A (ja) * | 2017-10-18 | 2019-05-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
-
1999
- 1999-05-18 JP JP13670399A patent/JP3983930B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037214A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003037344A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003037212A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2003046054A (ja) * | 2001-07-31 | 2003-02-14 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| JP2003046055A (ja) * | 2001-07-31 | 2003-02-14 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| WO2003021668A1 (en) * | 2001-08-31 | 2003-03-13 | Hitachi Chemical Co.,Ltd. | Wiring board, semiconductor device and method for producing them |
| JPWO2003021668A1 (ja) * | 2001-08-31 | 2004-12-24 | 日立化成工業株式会社 | 配線基板、半導体装置及びそれらの製造方法 |
| JP2006196667A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体パッケージの製造方法 |
| KR100963578B1 (ko) * | 2008-03-25 | 2010-06-15 | 엘지이노텍 주식회사 | 다열 리드 프레임 및 그 제조방법 |
| JP2015130413A (ja) * | 2014-01-08 | 2015-07-16 | 新日本無線株式会社 | 電子部品およびその製造方法 |
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| CN107833871A (zh) * | 2016-09-16 | 2018-03-23 | 新光电气工业株式会社 | 引线框架和电子部件装置 |
| CN107833871B (zh) * | 2016-09-16 | 2021-12-28 | 新光电气工业株式会社 | 引线框架和电子部件装置 |
| TWI752082B (zh) * | 2016-09-16 | 2022-01-11 | 日商新光電氣工業股份有限公司 | 導線架及電子組件裝置 |
| JP2018195793A (ja) * | 2017-05-18 | 2018-12-06 | 復盛精密工業股▲ふん▼有限公司 | 配線付きリードフレームの製造方法及びその構造 |
| JP2019075496A (ja) * | 2017-10-18 | 2019-05-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
| JP7039245B2 (ja) | 2017-10-18 | 2022-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3983930B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US6201292B1 (en) | Resin-sealed semiconductor device, circuit member used therefor | |
| JP4549491B2 (ja) | 樹脂封止型半導体装置 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
| JP5201088B2 (ja) | 回路部材 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |