JPH098206A - リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 - Google Patents
リードフレームおよびｂｇａタイプの樹脂封止型半導体装置Info
- Publication number
- JPH098206A JPH098206A JP7173955A JP17395595A JPH098206A JP H098206 A JPH098206 A JP H098206A JP 7173955 A JP7173955 A JP 7173955A JP 17395595 A JP17395595 A JP 17395595A JP H098206 A JPH098206 A JP H098206A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- inner lead
- lead
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多端子化に対応でき、且つ、一層の薄型化に
対応できるリードフレームを用いたＢＧＡタイプの樹脂
封止型半導体装置を提供する。 【構成】 インナーリード形成面に沿い二次元的に配列
された外部回路と電気的接続を行うための外部端子部１
２０とを備えており、該インナーリードの先端部１１０
Ａは、断面形状が略方形で第１面、第２面、第３面、第
４面の４面を有しており、かつ第１面は薄肉部でないリ
ードフレームの厚さと同じ厚さの他の部分の一方の面と
同一平面上にあって第２面に対向しており、第３面、第
４面はインナーリードの内側に向かい凹んだ形状に形成
されており、外部端子部は、断面形状が略方形で４面を
有しており、１組の向かい合った２面はリードフレーム
素材面上にあり、他の１組の２面はそれぞれ外部端子部
の内側から外側に向かい凸状である。
対応できるリードフレームを用いたＢＧＡタイプの樹脂
封止型半導体装置を提供する。 【構成】 インナーリード形成面に沿い二次元的に配列
された外部回路と電気的接続を行うための外部端子部１
２０とを備えており、該インナーリードの先端部１１０
Ａは、断面形状が略方形で第１面、第２面、第３面、第
４面の４面を有しており、かつ第１面は薄肉部でないリ
ードフレームの厚さと同じ厚さの他の部分の一方の面と
同一平面上にあって第２面に対向しており、第３面、第
４面はインナーリードの内側に向かい凹んだ形状に形成
されており、外部端子部は、断面形状が略方形で４面を
有しており、１組の向かい合った２面はリードフレーム
素材面上にあり、他の１組の２面はそれぞれ外部端子部
の内側から外側に向かい凸状である。
Description
【０００１】
【産業上の利用分野】本発明は，リードフレームをコア
材として回路を形成した面実装型の樹脂封止型半導体装
置用のリードフレーム部材に関し、特に、ＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の
リードフレーム部材の製造方法に関する。
材として回路を形成した面実装型の樹脂封止型半導体装
置用のリードフレーム部材に関し、特に、ＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の
リードフレーム部材の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子（ピン）の総数の増加とな
り、ますます多端子（ピン）化が求められるようになっ
てきた。多端子（ピン）ＩＣ、特にゲートアレイやスタ
ンダードセルに代表されるＡＳＩＣあるいは、マイコ
ン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置化には、リードフレームを
用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）等の表面実装型パッケージが用いられて
おり、ＱＦＰでは３００ピンクラスのものまでが実用化
に至ってきている。ＱＦＰは、図１４（ｂ）に示す単層
リードフレーム１４１０を用いたもので、図１４（ａ）
にその断面図を示すように、ダイパッド１４１１上に半
導体素子１４２０を搭載し、金めっき等の処理がされた
インナーリード先端部１４１２Ａと半導体素子１４２０
の端子（電極パッド）１４２１とをワイヤ１４３０にて
結線した後に、樹脂１４４０で封止し、ダムバー部をカ
ットし、アウターリード１４１３部をガルウイング状に
折り曲げて作製されている。このようなＱＦＰは、パッ
ケージの４方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子（ピン）化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム１４１０は、通常、コバール、４
２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図１４（ｂ）に示すような形状に加工して作製され
ていた。尚、図１４（ｂ）（ロ）は単層リードフレーム
の平面図である図１４（ｂ）（イ）のＦ１−Ｆ２におけ
る断面図である。
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子（ピン）の総数の増加とな
り、ますます多端子（ピン）化が求められるようになっ
てきた。多端子（ピン）ＩＣ、特にゲートアレイやスタ
ンダードセルに代表されるＡＳＩＣあるいは、マイコ
ン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置化には、リードフレームを
用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）等の表面実装型パッケージが用いられて
おり、ＱＦＰでは３００ピンクラスのものまでが実用化
に至ってきている。ＱＦＰは、図１４（ｂ）に示す単層
リードフレーム１４１０を用いたもので、図１４（ａ）
にその断面図を示すように、ダイパッド１４１１上に半
導体素子１４２０を搭載し、金めっき等の処理がされた
インナーリード先端部１４１２Ａと半導体素子１４２０
の端子（電極パッド）１４２１とをワイヤ１４３０にて
結線した後に、樹脂１４４０で封止し、ダムバー部をカ
ットし、アウターリード１４１３部をガルウイング状に
折り曲げて作製されている。このようなＱＦＰは、パッ
ケージの４方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子（ピン）化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム１４１０は、通常、コバール、４
２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図１４（ｂ）に示すような形状に加工して作製され
ていた。尚、図１４（ｂ）（ロ）は単層リードフレーム
の平面図である図１４（ｂ）（イ）のＦ１−Ｆ２におけ
る断面図である。
【０００３】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能（機能）化は、更に多くの端子を
必要としている。これに対し、ＱＦＰでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形（ガルウイング化）の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、ＱＦＰでは、アウターリードのピッチが、０．４ｍ
ｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害（問題）をかか
えている。
理の高速化及び高性能（機能）化は、更に多くの端子を
必要としている。これに対し、ＱＦＰでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形（ガルウイング化）の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、ＱＦＰでは、アウターリードのピッチが、０．４ｍ
ｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害（問題）をかか
えている。
【０００４】これら従来のＱＦＰパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。ＢＧＡは、外部端子を裏面にマトリクス状（ア
レイ状）に配置した半田ボールとした表面実装型半導体
装置（プラスチックパッケージ）の総称である。通常、
このＢＧＡは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。Ｂ
ＧＡは、一般に図１１に示すような構造である。図１１
（ｂ）は図１１（ａ）の裏面（基板）側からみた図で図
１１（ｃ）はスルーホール１１５０部を示したものであ
る。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）
を代表とする耐熱性を有する平板（樹脂板）の基材１１
０２の片面に半導体素子１１０１を搭載するダイパッド
１１０５と半導体素子１１０１からボンディングワイヤ
１１０８により電気的に接続されるボンディングパッド
１１１０をもち、もう一方の面に、外部回路と半導体装
置との電気的、物理的接続を行う格子状あるいは千鳥状
に配置された半田ボールにより形成した外部接続端子１
１０６をもち、外部接続端子１１０６とボンディングパ
ッド１１１０の間を配線１１０４とスルーホール１１５
０、配線１１０４Ａにより電気的に接続している構造で
ある。しかしながら、このＢＧＡは搭載する半導体素子
とワイヤの結線を行う回路と、半導体装置化した後にプ
リント基板に実装するための外部端子用電極とを、基材
１１０２の両面に設け、これらをスルーホール１１５０
を介して電気的に接続した複雑な構成であり、樹脂の熱
膨張の影響によりスルーホール１１５０に断線を生じる
こともあり、作製上、信頼性の点で問題が多かった。
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。ＢＧＡは、外部端子を裏面にマトリクス状（ア
レイ状）に配置した半田ボールとした表面実装型半導体
装置（プラスチックパッケージ）の総称である。通常、
このＢＧＡは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。Ｂ
ＧＡは、一般に図１１に示すような構造である。図１１
（ｂ）は図１１（ａ）の裏面（基板）側からみた図で図
１１（ｃ）はスルーホール１１５０部を示したものであ
る。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）
を代表とする耐熱性を有する平板（樹脂板）の基材１１
０２の片面に半導体素子１１０１を搭載するダイパッド
１１０５と半導体素子１１０１からボンディングワイヤ
１１０８により電気的に接続されるボンディングパッド
１１１０をもち、もう一方の面に、外部回路と半導体装
置との電気的、物理的接続を行う格子状あるいは千鳥状
に配置された半田ボールにより形成した外部接続端子１
１０６をもち、外部接続端子１１０６とボンディングパ
ッド１１１０の間を配線１１０４とスルーホール１１５
０、配線１１０４Ａにより電気的に接続している構造で
ある。しかしながら、このＢＧＡは搭載する半導体素子
とワイヤの結線を行う回路と、半導体装置化した後にプ
リント基板に実装するための外部端子用電極とを、基材
１１０２の両面に設け、これらをスルーホール１１５０
を介して電気的に接続した複雑な構成であり、樹脂の熱
膨張の影響によりスルーホール１１５０に断線を生じる
こともあり、作製上、信頼性の点で問題が多かった。
【０００５】この為、作製プロセスの簡略化、信頼性の
低下を回避するため、上記図１１に示す構造のものの他
に、リードフレームをコア材として回路を形成したもの
も、近年、種々提案されてきた。これらのリードフレー
ムを使用するＢＧＡパッケージは、一般には、リードフ
レーム１２１０の外部端子部１２１４に対応する箇所に
所定の孔をあけた、絶縁フィルム１２６０上にリードフ
レーム１２１０を固定して、樹脂封止した図１２（ａ）
に示すような構造、ないし図１２（ｂ）に示すような構
造をとっていた。上記リードフレームを用いるＢＧＡパ
ッケージに使われるリードフレームは、従来、図１３に
示すようなエッチング加工方法により作製されており、
外部端子部１２１４とインナーリード１２１２ともリー
ドフレーム素材の厚さに作製されていた。ここで、図１
３に示すエッチング加工方法を簡単に説明しておく。先
ず、銅合金もしくは４２％ニッケル−鉄合金からなる厚
さ０．２５ｍｍ程度の薄板（リードフレーム素材１３１
０）を十分洗浄（図１３（ａ））した後、重クロム酸カ
リウムを感光剤とした水溶性カゼインレジスト等のフオ
トレジスト１３２０を該薄板の両表面に均一に塗布す
る。（（図１３（ｂ）） 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して（図１３（ｃ））、レジスト
パターン１３３０を形成し、硬膜処理、洗浄処理等を必
要に応じて行い、塩化第二鉄水溶液を主たる成分とする
エッチング液にて、スプレイにて該薄板（リードフレー
ム素材１３１０）に吹き付け所定の寸法形状にエッチン
グし、貫通させる。（図１３（ｄ）） 次いで、レジスト膜を剥膜処理し（図１３（ｅ））、洗
浄後、所望のリードフレームを得て、エッチング加工工
程を終了する。このように、エッチング加工等によって
作製されたリードフレームは、更に、所定のエリアに銀
メッキ等が施される。次いで、洗浄、乾燥等の処理を経
て、インナーリード部を固定用の接着剤付きポリイミド
テープにてテーピング処理したり、必要に応じて所定の
量タブ吊りバーを曲げ加工し、ダイパッド部をダウンセ
ットする処理を行う。しかし、エッチング液による腐蝕
は被加工板の板厚方向の他に板幅（面）方向にも進むた
め、図１３に示すようなエッチング加工方法において
は、微細化加工に関しては、加工される素材の板厚から
くる限界があった。
低下を回避するため、上記図１１に示す構造のものの他
に、リードフレームをコア材として回路を形成したもの
も、近年、種々提案されてきた。これらのリードフレー
ムを使用するＢＧＡパッケージは、一般には、リードフ
レーム１２１０の外部端子部１２１４に対応する箇所に
所定の孔をあけた、絶縁フィルム１２６０上にリードフ
レーム１２１０を固定して、樹脂封止した図１２（ａ）
に示すような構造、ないし図１２（ｂ）に示すような構
造をとっていた。上記リードフレームを用いるＢＧＡパ
ッケージに使われるリードフレームは、従来、図１３に
示すようなエッチング加工方法により作製されており、
外部端子部１２１４とインナーリード１２１２ともリー
ドフレーム素材の厚さに作製されていた。ここで、図１
３に示すエッチング加工方法を簡単に説明しておく。先
ず、銅合金もしくは４２％ニッケル−鉄合金からなる厚
さ０．２５ｍｍ程度の薄板（リードフレーム素材１３１
０）を十分洗浄（図１３（ａ））した後、重クロム酸カ
リウムを感光剤とした水溶性カゼインレジスト等のフオ
トレジスト１３２０を該薄板の両表面に均一に塗布す
る。（（図１３（ｂ）） 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して（図１３（ｃ））、レジスト
パターン１３３０を形成し、硬膜処理、洗浄処理等を必
要に応じて行い、塩化第二鉄水溶液を主たる成分とする
エッチング液にて、スプレイにて該薄板（リードフレー
ム素材１３１０）に吹き付け所定の寸法形状にエッチン
グし、貫通させる。（図１３（ｄ）） 次いで、レジスト膜を剥膜処理し（図１３（ｅ））、洗
浄後、所望のリードフレームを得て、エッチング加工工
程を終了する。このように、エッチング加工等によって
作製されたリードフレームは、更に、所定のエリアに銀
メッキ等が施される。次いで、洗浄、乾燥等の処理を経
て、インナーリード部を固定用の接着剤付きポリイミド
テープにてテーピング処理したり、必要に応じて所定の
量タブ吊りバーを曲げ加工し、ダイパッド部をダウンセ
ットする処理を行う。しかし、エッチング液による腐蝕
は被加工板の板厚方向の他に板幅（面）方向にも進むた
め、図１３に示すようなエッチング加工方法において
は、微細化加工に関しては、加工される素材の板厚から
くる限界があった。
【０００６】
【発明が解決しようとする課題】上記のように、リード
フレームをコア材として用いたＢＧＡタイプの樹脂封止
型半導体装置においては、図１４（ｂ）に示す単層リー
ドフレームを用いた半導体装置に比べ、同じ端子数で外
部回路と接続するための外部端子ピッチを広くでき、半
導体装置の実装工程を難しくしないで、入出力端子の増
加に対応できたが、一層の多端子化に対しては、インナ
ーリードの狭ピッチ化が必須でその対応が求められてい
た。本発明は、これに対応するためのもので、一層の多
端子化に対応できる、リードフレームをコア材として回
路を形成したＢＧＡタイプの半導体装置を提供しようと
するものである。同時に、このような半導体装置を作製
するためのリードフレームを提供しようとするものであ
る。
フレームをコア材として用いたＢＧＡタイプの樹脂封止
型半導体装置においては、図１４（ｂ）に示す単層リー
ドフレームを用いた半導体装置に比べ、同じ端子数で外
部回路と接続するための外部端子ピッチを広くでき、半
導体装置の実装工程を難しくしないで、入出力端子の増
加に対応できたが、一層の多端子化に対しては、インナ
ーリードの狭ピッチ化が必須でその対応が求められてい
た。本発明は、これに対応するためのもので、一層の多
端子化に対応できる、リードフレームをコア材として回
路を形成したＢＧＡタイプの半導体装置を提供しようと
するものである。同時に、このような半導体装置を作製
するためのリードフレームを提供しようとするものであ
る。
【０００７】
【課題を解決するための手段】本発明のリードフレーム
は、２段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工された、ＢＧＡタイプの半導体装置用のリードフレー
ムであって、少なくとも、インナーリードと、該インナ
ーリードと一体的に連結し、且つインナーリード形成面
に沿い二次元的に配列された外部回路と電気的接続を行
うための外部端子部とを備えており、該インナーリード
の先端部は、断面形状が略方形で第１面、第２面、第３
面、第４面の４面を有しており、かつ第１面はリードフ
レーム素材と同じ厚さの他の部分の一方の面と同一平面
上にあって第２面に向かい合っており、第３面、第４面
はインナーリードの内側に向かい凹んだ形状に形成され
ており、外部端子部は、断面形状が略方形で４面を有し
ており、１組の向かい合った２面はリードフレーム素材
面上にあり、他の１組の２面はそれぞれ外部端子部の内
側から外側に向かい凸状であることを特徴とするもので
ある。そして、上記において、インナーリード部全体が
リードフレーム素材の厚さよりも薄肉に外形加工されて
いることを特徴とするものである。また、本発明のＢＧ
Ａタイプの半導体装置は、上記本発明のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、電極部（パッド）側の面において、インナー
リード間に電極部が収まるようにして、インナーリード
の第１面側に絶縁性接着材を介して固定されており、電
極部（パッド）はワイヤにてインナーリードの第２面側
と電気的に接続されていることを特徴とするものであ
る。また、本発明のＢＧＡタイプの半導体装置は、上記
本発明のリードフレームを用いたＢＧＡタイプの樹脂封
止型半導体装置であって、リードフレームの外部端子部
の表面に半田等からなる外部回路と接続するための端子
部を設けており、半導体素子は、半導体素子のバンプを
介してインナーリードの該第２面と電気的に接続してい
ることを特徴とするものであり、該リードフレームのイ
ンナーリード先端の第２面がインナーリード側に凹んだ
形状であることを特徴とするものである。また、本発明
のＢＧＡタイプの半導体装置は、上記本発明のリードフ
レームを用いたＢＧＡタイプの樹脂封止型半導体装置で
あって、リードフレームの外部端子部の表面に半田等か
らなる外部回路と接続するための端子部を設けており、
前記リードフレームは、ダイパッド部を有するもので、
且つ、該ダイパッド部は、半導体素子の電極部（パッ
ド）側の電極部間に収まる大きさで、インナーリード先
端部と同じ厚さを持つもので、半導体素子は、半導体素
子の電極部側の面とインナーリードの第２面とが同じ方
向を向くようにして、ダイパッド上に、電極部（パッ
ド）側の面を接着材により固定され、電極部（パッド）
はワイヤにてインナーリード先端の第２面側と電気的に
接続されていることを特徴とするものである。また、本
発明のＢＧＡタイプの半導体装置は、上記本発明のリー
ドフレームを用いたＢＧＡタイプの樹脂封止型半導体装
置であって、リードフレームの外部端子部の表面に半田
等からなる外部回路と接続するための端子部を設けてお
り、前記リードフレームは、ダイパッド部を有するもの
で、且つ、半導体素子は、半導体素子の電極部（パッ
ド）とインナーリード先端の第２面とが同じ方向を向く
ようにして、ダイパッド上に、電極部（パッド）側とは
反対側の面を接着材より固定され、電極部（パッド）は
ワイヤにてインナーリード先端の第２面側と電気的に接
続されていることを特徴とするものである。
は、２段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工された、ＢＧＡタイプの半導体装置用のリードフレー
ムであって、少なくとも、インナーリードと、該インナ
ーリードと一体的に連結し、且つインナーリード形成面
に沿い二次元的に配列された外部回路と電気的接続を行
うための外部端子部とを備えており、該インナーリード
の先端部は、断面形状が略方形で第１面、第２面、第３
面、第４面の４面を有しており、かつ第１面はリードフ
レーム素材と同じ厚さの他の部分の一方の面と同一平面
上にあって第２面に向かい合っており、第３面、第４面
はインナーリードの内側に向かい凹んだ形状に形成され
ており、外部端子部は、断面形状が略方形で４面を有し
ており、１組の向かい合った２面はリードフレーム素材
面上にあり、他の１組の２面はそれぞれ外部端子部の内
側から外側に向かい凸状であることを特徴とするもので
ある。そして、上記において、インナーリード部全体が
リードフレーム素材の厚さよりも薄肉に外形加工されて
いることを特徴とするものである。また、本発明のＢＧ
Ａタイプの半導体装置は、上記本発明のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、電極部（パッド）側の面において、インナー
リード間に電極部が収まるようにして、インナーリード
の第１面側に絶縁性接着材を介して固定されており、電
極部（パッド）はワイヤにてインナーリードの第２面側
と電気的に接続されていることを特徴とするものであ
る。また、本発明のＢＧＡタイプの半導体装置は、上記
本発明のリードフレームを用いたＢＧＡタイプの樹脂封
止型半導体装置であって、リードフレームの外部端子部
の表面に半田等からなる外部回路と接続するための端子
部を設けており、半導体素子は、半導体素子のバンプを
介してインナーリードの該第２面と電気的に接続してい
ることを特徴とするものであり、該リードフレームのイ
ンナーリード先端の第２面がインナーリード側に凹んだ
形状であることを特徴とするものである。また、本発明
のＢＧＡタイプの半導体装置は、上記本発明のリードフ
レームを用いたＢＧＡタイプの樹脂封止型半導体装置で
あって、リードフレームの外部端子部の表面に半田等か
らなる外部回路と接続するための端子部を設けており、
前記リードフレームは、ダイパッド部を有するもので、
且つ、該ダイパッド部は、半導体素子の電極部（パッ
ド）側の電極部間に収まる大きさで、インナーリード先
端部と同じ厚さを持つもので、半導体素子は、半導体素
子の電極部側の面とインナーリードの第２面とが同じ方
向を向くようにして、ダイパッド上に、電極部（パッ
ド）側の面を接着材により固定され、電極部（パッド）
はワイヤにてインナーリード先端の第２面側と電気的に
接続されていることを特徴とするものである。また、本
発明のＢＧＡタイプの半導体装置は、上記本発明のリー
ドフレームを用いたＢＧＡタイプの樹脂封止型半導体装
置であって、リードフレームの外部端子部の表面に半田
等からなる外部回路と接続するための端子部を設けてお
り、前記リードフレームは、ダイパッド部を有するもの
で、且つ、半導体素子は、半導体素子の電極部（パッ
ド）とインナーリード先端の第２面とが同じ方向を向く
ようにして、ダイパッド上に、電極部（パッド）側とは
反対側の面を接着材より固定され、電極部（パッド）は
ワイヤにてインナーリード先端の第２面側と電気的に接
続されていることを特徴とするものである。
【０００８】
【作用】本発明のリードフレームは、上記のような構成
にすることにより、本発明の、一層の多端子化に対応で
きるＢＧＡタイプの樹脂封止型半導体装置の作製を可能
とするものである。詳しくは、本発明のリードフレーム
は、２段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工されたものであることより、即ち、図８、図９に示す
ようなエッチング加工方法により、インナーリードの先
端部の厚さが素材の厚さよりも薄肉に外形加工すること
ができ、インナーリードの狭ピッチ化に対応できるもの
としている。そして、リードフレームが、インナーリー
ドと一体的に結合した外部回路と接続するための外部端
子部を、リードフレーム面に沿い二次元的に配列して設
けていることより、ＢＧＡタイプの半導体装置に対応で
きるものとしている。そして、インナーリード全体をリ
ードフレーム素材よりも薄肉にしていることにより、イ
ンナーリード先端部の狭いピッチ化のみならず、インナ
ーリード部間の狭間隔化に対応できるものとしている。
さらに、リードフレームの、インナーリード先端部は、
断面形状が略方形で第１面、第２面、第３面、第４面の
４面を有しており、かつ第１面は薄肉部でない素材の厚
さと同じ厚さの他の部分の一方の面と同一平面上にあっ
て第２面に向かい合っており、第３面、第４面はインナ
ーリードの内側に向かい凹んだ形状に形成されているこ
とより、インナーリード先端部のワイヤボンデイング幅
に対し、強度的にも強いものとしている。またリードフ
レームの外部端子部は、断面形状が略方形で４面を有し
ており、１組の向かい合った２面はリードフレーム素材
面上にあり、他の１組の２面はそれぞれ外部端子部の内
側から外側に向かい凸状であることより、強度的にも充
分確保できるものとしている。又、本発明のＢＧＡタイ
プの樹脂封止型半導体装置は、上記本発明のリードフレ
ームを用いたもので、上記のような構成により、一層の
多端子化に対応できるものとしている。
にすることにより、本発明の、一層の多端子化に対応で
きるＢＧＡタイプの樹脂封止型半導体装置の作製を可能
とするものである。詳しくは、本発明のリードフレーム
は、２段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工されたものであることより、即ち、図８、図９に示す
ようなエッチング加工方法により、インナーリードの先
端部の厚さが素材の厚さよりも薄肉に外形加工すること
ができ、インナーリードの狭ピッチ化に対応できるもの
としている。そして、リードフレームが、インナーリー
ドと一体的に結合した外部回路と接続するための外部端
子部を、リードフレーム面に沿い二次元的に配列して設
けていることより、ＢＧＡタイプの半導体装置に対応で
きるものとしている。そして、インナーリード全体をリ
ードフレーム素材よりも薄肉にしていることにより、イ
ンナーリード先端部の狭いピッチ化のみならず、インナ
ーリード部間の狭間隔化に対応できるものとしている。
さらに、リードフレームの、インナーリード先端部は、
断面形状が略方形で第１面、第２面、第３面、第４面の
４面を有しており、かつ第１面は薄肉部でない素材の厚
さと同じ厚さの他の部分の一方の面と同一平面上にあっ
て第２面に向かい合っており、第３面、第４面はインナ
ーリードの内側に向かい凹んだ形状に形成されているこ
とより、インナーリード先端部のワイヤボンデイング幅
に対し、強度的にも強いものとしている。またリードフ
レームの外部端子部は、断面形状が略方形で４面を有し
ており、１組の向かい合った２面はリードフレーム素材
面上にあり、他の１組の２面はそれぞれ外部端子部の内
側から外側に向かい凸状であることより、強度的にも充
分確保できるものとしている。又、本発明のＢＧＡタイ
プの樹脂封止型半導体装置は、上記本発明のリードフレ
ームを用いたもので、上記のような構成により、一層の
多端子化に対応できるものとしている。
【０００９】
【実施例】本発明のリードフレームの実施例を挙げ図に
基づいて説明する。先ず、本発明のリードフレームの実
施例１を説明する。図１（ａ）は本実施例１のリードフ
レームを示した概略平面図であり、図１（ｂ）は、図１
（ａ）の約１／４部分の拡大図で、図１（ｃ）はインナ
ーリード先端の断面図で、図１（ｄ）は図１（ａ）のＡ
１−Ａ２における断面の一部を示した断面図である。
尚、図１（ａ）は概略図で、全体を分かり易くするため
に図１（ｂ）に比べ、インナーリードの数、外部端子部
の数は少なくしてある。図中、１００はリードフレー
ム、１１０はインナーリード、１１０Ａはインナーリー
ド先端部、１２０は外部端子部、１４０はダムバー、１
５０は吊りバー、１６０はフレーム（枠部）、１７０は
治具孔である。本実施例１のリードフレームは、４２％
ニッケル−鉄合金を素材とし、図８に示すエッチング加
工方法により作製されたＢＧＡタイプの半導体装置用の
リードフレームであり、図１（ａ）に示すように、イン
ナーリード１１０に一体的に連結した外部端子部１２０
をインナーリード形成面（リードフレーム面）に沿い二
次元的に配列しており、且つ、インナーリード先端部１
１０Ａ部だけでなくインナーリード全体がリードフレー
ム素材の厚さよりも薄肉に形成されている。外部端子部
１２０はリードフレーム素材の厚さに形成されている。
インナーリード１１０の厚さｔは４０μｍ、インナーリ
ード部１１０以外の厚さｔ0 は０．１５ｍｍでリードフ
レーム素材の板厚のままである。また、インナーリード
先端部１１０Ａのピッチは０．１２ｍｍと狭いピッチ
で、半導体装置の多端子化に対応できるものとしてい
る。インナーリードの先端部１１０Ａは、図１（ｃ）に
示すように、断面形状が略方形で４面を有しており、第
１面１１０Ａａはリードフレーム素材面で、薄肉部でな
い外部端子部１２０の一方の面と同一平面上にある。第
２面１１０Ａｂはエッチング面（腐蝕された面）である
が、略平坦状でワイヤボンデイィングし易い形状となっ
ており、第３面１１０Ａｃ、第４面１１０Ａｄはインナ
ーリードの内側へ向かい凹んだ形状をしており、第２面
１１０Ａｂ（ワイヤボンディング面）を狭くしても強度
的に強いものとしている。外部端子部１２０は、図１
（ｄ）に示すように、断面形状が略方形で４面を有して
おり、１組みの向かい合った２面１２０ａ、１２０ｂは
外部端子の内側から外側に向かい凸状である。また、図
１（ｄ）に示すように、インナーリード部１１０の断面
形状は、図１（ｃ）に示すインナーリード先端部１１０
Ａの断面形状と同じ形状である。尚、本実施例リードフ
レーム１００においては、外部端子部１２０はダムバー
１４０と一体的に連結している。
基づいて説明する。先ず、本発明のリードフレームの実
施例１を説明する。図１（ａ）は本実施例１のリードフ
レームを示した概略平面図であり、図１（ｂ）は、図１
（ａ）の約１／４部分の拡大図で、図１（ｃ）はインナ
ーリード先端の断面図で、図１（ｄ）は図１（ａ）のＡ
１−Ａ２における断面の一部を示した断面図である。
尚、図１（ａ）は概略図で、全体を分かり易くするため
に図１（ｂ）に比べ、インナーリードの数、外部端子部
の数は少なくしてある。図中、１００はリードフレー
ム、１１０はインナーリード、１１０Ａはインナーリー
ド先端部、１２０は外部端子部、１４０はダムバー、１
５０は吊りバー、１６０はフレーム（枠部）、１７０は
治具孔である。本実施例１のリードフレームは、４２％
ニッケル−鉄合金を素材とし、図８に示すエッチング加
工方法により作製されたＢＧＡタイプの半導体装置用の
リードフレームであり、図１（ａ）に示すように、イン
ナーリード１１０に一体的に連結した外部端子部１２０
をインナーリード形成面（リードフレーム面）に沿い二
次元的に配列しており、且つ、インナーリード先端部１
１０Ａ部だけでなくインナーリード全体がリードフレー
ム素材の厚さよりも薄肉に形成されている。外部端子部
１２０はリードフレーム素材の厚さに形成されている。
インナーリード１１０の厚さｔは４０μｍ、インナーリ
ード部１１０以外の厚さｔ0 は０．１５ｍｍでリードフ
レーム素材の板厚のままである。また、インナーリード
先端部１１０Ａのピッチは０．１２ｍｍと狭いピッチ
で、半導体装置の多端子化に対応できるものとしてい
る。インナーリードの先端部１１０Ａは、図１（ｃ）に
示すように、断面形状が略方形で４面を有しており、第
１面１１０Ａａはリードフレーム素材面で、薄肉部でな
い外部端子部１２０の一方の面と同一平面上にある。第
２面１１０Ａｂはエッチング面（腐蝕された面）である
が、略平坦状でワイヤボンデイィングし易い形状となっ
ており、第３面１１０Ａｃ、第４面１１０Ａｄはインナ
ーリードの内側へ向かい凹んだ形状をしており、第２面
１１０Ａｂ（ワイヤボンディング面）を狭くしても強度
的に強いものとしている。外部端子部１２０は、図１
（ｄ）に示すように、断面形状が略方形で４面を有して
おり、１組みの向かい合った２面１２０ａ、１２０ｂは
外部端子の内側から外側に向かい凸状である。また、図
１（ｄ）に示すように、インナーリード部１１０の断面
形状は、図１（ｃ）に示すインナーリード先端部１１０
Ａの断面形状と同じ形状である。尚、本実施例リードフ
レーム１００においては、外部端子部１２０はダムバー
１４０と一体的に連結している。
【００１０】次いで、本発明のリードフレームの実施例
２を説明する。図２（ａ）は本実施例２のリードフレー
ム１００Ａ示した概略平面図であり、図２（ｂ）は、図
２（ａ）のの約１／４部分の拡大図で、図２（ｃ）
（イ）はインナーリード先端の断面図で、図２（ｃ）
（ロ）は図１（ａ）のＣ１−Ｃ２におけるインナーリー
ド１１０の断面を示した断面図である。図２（ｃ）
（ハ）は図１（ａ）のＣ１−Ｃ２における外部端子部１
２０の断面を示した断面図である。尚、図２（ａ）は概
略図で、全体を分かり易くするために図２（ｂ）に比
べ、インナーリードの数、外部端子部の数は少なくして
ある。本実施例２のリードフレームも、４２％ニッケル
−鉄合金を素材とし、図８に示すエッチング加工方法に
より作製されたＢＧＡタイプの半導体装置用のリードフ
レームであり、図２（ａ）に示すように、インナーリー
ド１１０に一体的に連結した外部端子部１２０をリード
フレーム面に沿い二次元的配列してきるが、実施例１の
リードフレームとは異なり、インナーリード先端部１１
０Ａ部だけをリードフレーム素材の厚さよりも薄肉に形
成されている。図２（ｃ）（イ）に示すように、インナ
ーリード先端部１１０Ａの断面は、実施例１の場合とほ
ぼ同じである。図２（ｃ）（ロ）に示すように、実施例
１のリードフレームとは異なり、半導体素子と電極部
（パッド）とワイヤボンデイングにて接続するためボン
デイングエリアを含むインナーリード先端部１１０Ａ以
外は外部端子部１２０と同じくリードフレーム素材の厚
さに形成されている。この為、インナーリード先端部１
１１０Ａに比べ狭ピッチを得ることができない。図２
（ｃ）（ハ）に示すように、外部端子部１２０の断面
は、実施例１のリードフレームと同様に、リードフレー
ム素材の厚さに形成されている。尚、本実施例リードフ
レーム１００Ａにおいても、外部端子部１２０はダムバ
ー１４０と一体的に連結している。
２を説明する。図２（ａ）は本実施例２のリードフレー
ム１００Ａ示した概略平面図であり、図２（ｂ）は、図
２（ａ）のの約１／４部分の拡大図で、図２（ｃ）
（イ）はインナーリード先端の断面図で、図２（ｃ）
（ロ）は図１（ａ）のＣ１−Ｃ２におけるインナーリー
ド１１０の断面を示した断面図である。図２（ｃ）
（ハ）は図１（ａ）のＣ１−Ｃ２における外部端子部１
２０の断面を示した断面図である。尚、図２（ａ）は概
略図で、全体を分かり易くするために図２（ｂ）に比
べ、インナーリードの数、外部端子部の数は少なくして
ある。本実施例２のリードフレームも、４２％ニッケル
−鉄合金を素材とし、図８に示すエッチング加工方法に
より作製されたＢＧＡタイプの半導体装置用のリードフ
レームであり、図２（ａ）に示すように、インナーリー
ド１１０に一体的に連結した外部端子部１２０をリード
フレーム面に沿い二次元的配列してきるが、実施例１の
リードフレームとは異なり、インナーリード先端部１１
０Ａ部だけをリードフレーム素材の厚さよりも薄肉に形
成されている。図２（ｃ）（イ）に示すように、インナ
ーリード先端部１１０Ａの断面は、実施例１の場合とほ
ぼ同じである。図２（ｃ）（ロ）に示すように、実施例
１のリードフレームとは異なり、半導体素子と電極部
（パッド）とワイヤボンデイングにて接続するためボン
デイングエリアを含むインナーリード先端部１１０Ａ以
外は外部端子部１２０と同じくリードフレーム素材の厚
さに形成されている。この為、インナーリード先端部１
１１０Ａに比べ狭ピッチを得ることができない。図２
（ｃ）（ハ）に示すように、外部端子部１２０の断面
は、実施例１のリードフレームと同様に、リードフレー
ム素材の厚さに形成されている。尚、本実施例リードフ
レーム１００Ａにおいても、外部端子部１２０はダムバ
ー１４０と一体的に連結している。
【００１１】尚、実施例１及び実施例２のリードフレー
ムは、直接図１（ａ）や図２（ａ）に示す形状にエッチ
ング加工すると、作製時にインナーリード１１０にヨレ
が生じ易いため、図３（ａ）に示すように、インナーリ
ード先端部を連結部１１０Ｂにて固定した状態にエッチ
ング加工した後、インナーリード１１０部を補強テープ
１９０で固定した（図３（ｂ））後に、プレス等にて、
半導体装置作製の際には不要の連結部１１０Ｂを除去し
て（図２（ａ））、形成した。尚、実施例２のリードフ
レームの場合には、インナーリード先端部をダイパッド
に直接連結した状態にエッチング加工した後、不要部を
カットしても良い。
ムは、直接図１（ａ）や図２（ａ）に示す形状にエッチ
ング加工すると、作製時にインナーリード１１０にヨレ
が生じ易いため、図３（ａ）に示すように、インナーリ
ード先端部を連結部１１０Ｂにて固定した状態にエッチ
ング加工した後、インナーリード１１０部を補強テープ
１９０で固定した（図３（ｂ））後に、プレス等にて、
半導体装置作製の際には不要の連結部１１０Ｂを除去し
て（図２（ａ））、形成した。尚、実施例２のリードフ
レームの場合には、インナーリード先端部をダイパッド
に直接連結した状態にエッチング加工した後、不要部を
カットしても良い。
【００１２】実施例１のリードフレームのエッチング加
工方法を図８に基づいて説明する。図８は、図１に示す
実施例１のリードフレームのエッチング加工方法を説明
するための各工程断面図であり、図１（ｂ）のＡ１−Ａ
２部の断面部における製造工程図である。図８中、８１
０はリードフレーム素材、８２０Ａ、８２０Ｂはレジス
トパターン、８３０は第一の開口部、８４０は第二の開
口部、８５０は第一の凹部、８６０は第二の凹部、８７
０は平坦状面、８８０はエッチング抵抗層を示す。ま
た、、１１０はインナーリード、１２０は外部端子部で
ある。先ず、４２％ニッケル−鉄合金からなり、厚みが
０．１５ｍｍのリードフレーム素材８１０の両面に、重
クロム酸カリウムを感光剤とした水溶性カゼインレジス
トを塗布した後、所定のパターン版を用いて、所定形状
の第一の開口部８３０、第二の開口部８４０をもつレジ
ストパターン８２０Ａ、８２０Ｂを形成した。（図８
（ａ）） 第一の開口部８３０は、後のエッチング加工において外
部端子部の形状を形成するとともに、インナーリード形
成領域におけるリードフレーム素材８１０をこの開口部
からベタ状にリードフレーム素材よりも薄肉に腐蝕する
ためのもので、レジストの第二の開口部８４０は、イン
ナーリード部および外部端子部の形状を形成するための
ものである。次いで、液温５７°Ｃ、濃度４８Ｂｅ' の
塩化第二鉄溶液を用いて、スプレー圧２．５ｋｇ／ｃｍ
2 にて、レジストパターンが形成されたリードフレーム
素材８１０の両面をエッチングし、ベタ状（平坦状）に
腐蝕された第一の凹部８５０の深さｈがリードフレーム
部材の１／３に達した時点でエッチングを止めた。（図
８（ｂ）） 上記第１回目のエッチングにおいては、リードフレーム
素材８１０の両面から同時にエッチングを行ったが、必
ずしも両面から同時にエッチングする必要はない。少な
くとも、インナーリード部形状を形成するための、所定
形状の開口部をもつレジストパターン８２０Ｂが形成さ
れた面側から腐蝕液によるエッチング加工を行い、腐蝕
されたインナーリード部形成領域において、所定量エッ
チング加工し止めることができれば良い。本実施例のよ
うに、第１回目のエッチングにおいてリードフレーム素
材８１０の両面から同時にエッチングする理由は、両面
からエッチングすることにより、後述する第２回目のエ
ッチング時間を短縮するためで、レジストパターン８２
０Ｂ側からのみの片面エッチングの場合と比べ、第１回
目エッチングと第２回目エッチングのトータル時間が短
縮される。次いで、第一の開口部８３０側の腐蝕された
第一の凹部８５０にエッチング抵抗層８８０としての耐
エッチング性のあるホットメルト型ワックス（ザ・イン
クテック社製の酸ワックス、型番ＭＲ−ＷＢ６）を、ダ
イコータを用いて、塗布し、ベタ状（平坦状）に腐蝕さ
れた第一の凹部８５０に埋め込んだ。レジストパターン
８２０Ａ上も該エッチング抵抗層８８０に塗布された状
態とした。（図８（ｃ）） エッチング抵抗層８８０を、レジストパターン８２０Ａ
上全面に塗布する必要はないが、第一の凹部８５０を含
む一部にのみ塗布することは難しい為に、図８（ｃ）に
示すように、第一の凹部８５０とともに、第一の開口部
８３０側全面にエッチング抵抗層８８０を塗布した。本
実施例で使用したエッチング抵抗層８８０は、アルカリ
溶解型のワックスであるが、基本的にエッチング液に耐
性があり、エッチング時にある程度の柔軟性のあるもの
が、好ましく、特に、上記ワックスに限定されず、ＵＶ
硬化型のものでも良い。このようにエッチング抵抗層８
８０をインナーリード先端部の形状を形成するためのパ
ターンが形成された面側の腐蝕された第一の凹部８５０
に埋め込むことにより、後工程でのエッチング時に第一
の凹部８５０が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く（２．５ｋｇ
／ｃｍ2 以上）とすることができ、これによりエッチン
グが深さ方向に進行し易くなる。この後、第２回目のエ
ッチングを行い、凹状に腐蝕された第二の凹部８６０形
成面側からリードフレーム素材８１０をエッチングし、
貫通させ、インナーリード１１０および外部端子部１２
０を形成した。（図８（ｄ）） 第１回目のエッチング加工にて作製された、エッチング
形成面８７０は平坦であるが、この面を挟む２面はイン
ナーリード側にへこんだ凹状である。次いで、洗浄、エ
ッチング抵抗層８８０の除去、レジスト膜（レジストパ
ターン８２０Ａ、８２０Ｂ）の除去を行い、インナーリ
ード１１０および外部端子部１２０が加工された図１
（ａ）に示すリードフレームを得た。エッチング抵抗層
８８０とレジスト膜（レジストパターン８２０Ａ、８２
０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去
した。
工方法を図８に基づいて説明する。図８は、図１に示す
実施例１のリードフレームのエッチング加工方法を説明
するための各工程断面図であり、図１（ｂ）のＡ１−Ａ
２部の断面部における製造工程図である。図８中、８１
０はリードフレーム素材、８２０Ａ、８２０Ｂはレジス
トパターン、８３０は第一の開口部、８４０は第二の開
口部、８５０は第一の凹部、８６０は第二の凹部、８７
０は平坦状面、８８０はエッチング抵抗層を示す。ま
た、、１１０はインナーリード、１２０は外部端子部で
ある。先ず、４２％ニッケル−鉄合金からなり、厚みが
０．１５ｍｍのリードフレーム素材８１０の両面に、重
クロム酸カリウムを感光剤とした水溶性カゼインレジス
トを塗布した後、所定のパターン版を用いて、所定形状
の第一の開口部８３０、第二の開口部８４０をもつレジ
ストパターン８２０Ａ、８２０Ｂを形成した。（図８
（ａ）） 第一の開口部８３０は、後のエッチング加工において外
部端子部の形状を形成するとともに、インナーリード形
成領域におけるリードフレーム素材８１０をこの開口部
からベタ状にリードフレーム素材よりも薄肉に腐蝕する
ためのもので、レジストの第二の開口部８４０は、イン
ナーリード部および外部端子部の形状を形成するための
ものである。次いで、液温５７°Ｃ、濃度４８Ｂｅ' の
塩化第二鉄溶液を用いて、スプレー圧２．５ｋｇ／ｃｍ
2 にて、レジストパターンが形成されたリードフレーム
素材８１０の両面をエッチングし、ベタ状（平坦状）に
腐蝕された第一の凹部８５０の深さｈがリードフレーム
部材の１／３に達した時点でエッチングを止めた。（図
８（ｂ）） 上記第１回目のエッチングにおいては、リードフレーム
素材８１０の両面から同時にエッチングを行ったが、必
ずしも両面から同時にエッチングする必要はない。少な
くとも、インナーリード部形状を形成するための、所定
形状の開口部をもつレジストパターン８２０Ｂが形成さ
れた面側から腐蝕液によるエッチング加工を行い、腐蝕
されたインナーリード部形成領域において、所定量エッ
チング加工し止めることができれば良い。本実施例のよ
うに、第１回目のエッチングにおいてリードフレーム素
材８１０の両面から同時にエッチングする理由は、両面
からエッチングすることにより、後述する第２回目のエ
ッチング時間を短縮するためで、レジストパターン８２
０Ｂ側からのみの片面エッチングの場合と比べ、第１回
目エッチングと第２回目エッチングのトータル時間が短
縮される。次いで、第一の開口部８３０側の腐蝕された
第一の凹部８５０にエッチング抵抗層８８０としての耐
エッチング性のあるホットメルト型ワックス（ザ・イン
クテック社製の酸ワックス、型番ＭＲ−ＷＢ６）を、ダ
イコータを用いて、塗布し、ベタ状（平坦状）に腐蝕さ
れた第一の凹部８５０に埋め込んだ。レジストパターン
８２０Ａ上も該エッチング抵抗層８８０に塗布された状
態とした。（図８（ｃ）） エッチング抵抗層８８０を、レジストパターン８２０Ａ
上全面に塗布する必要はないが、第一の凹部８５０を含
む一部にのみ塗布することは難しい為に、図８（ｃ）に
示すように、第一の凹部８５０とともに、第一の開口部
８３０側全面にエッチング抵抗層８８０を塗布した。本
実施例で使用したエッチング抵抗層８８０は、アルカリ
溶解型のワックスであるが、基本的にエッチング液に耐
性があり、エッチング時にある程度の柔軟性のあるもの
が、好ましく、特に、上記ワックスに限定されず、ＵＶ
硬化型のものでも良い。このようにエッチング抵抗層８
８０をインナーリード先端部の形状を形成するためのパ
ターンが形成された面側の腐蝕された第一の凹部８５０
に埋め込むことにより、後工程でのエッチング時に第一
の凹部８５０が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く（２．５ｋｇ
／ｃｍ2 以上）とすることができ、これによりエッチン
グが深さ方向に進行し易くなる。この後、第２回目のエ
ッチングを行い、凹状に腐蝕された第二の凹部８６０形
成面側からリードフレーム素材８１０をエッチングし、
貫通させ、インナーリード１１０および外部端子部１２
０を形成した。（図８（ｄ）） 第１回目のエッチング加工にて作製された、エッチング
形成面８７０は平坦であるが、この面を挟む２面はイン
ナーリード側にへこんだ凹状である。次いで、洗浄、エ
ッチング抵抗層８８０の除去、レジスト膜（レジストパ
ターン８２０Ａ、８２０Ｂ）の除去を行い、インナーリ
ード１１０および外部端子部１２０が加工された図１
（ａ）に示すリードフレームを得た。エッチング抵抗層
８８０とレジスト膜（レジストパターン８２０Ａ、８２
０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去
した。
【００１３】上記図８に示すリードフレームのエッチン
グ加工方法は図１（ｂ）のＡ１−Ａ２部の断面部におけ
る製造工程図を示したものであるが、図１（ａ）に示す
インナーリード先端部１１０Ａの形成も、図８に示した
インナーリード１１０部の形成と同じようにして形成さ
れる。図８に示すエッチング加工方法によりインナーリ
ード全体をリードフレーム素材よりも薄肉に外形加工す
ることにより、インナーリード先端においては狭ピッチ
化を可能とし、インナーリード先端以外の箇所において
もインナーリード間の狭間隔化を可能としている。特
に、図１（ｃ）に示すように、インナーリード先端の第
１面１１０Ａａを薄肉部以外のリードフレーム素材の厚
さと同じ厚さの他の部分と同一面に、第２面１１０Ａｂ
と対向させて形成し、且つ、第３面１１０Ａｃ、第４面
１１０Ａｄをインナーリード側に凹状にすることができ
る。
グ加工方法は図１（ｂ）のＡ１−Ａ２部の断面部におけ
る製造工程図を示したものであるが、図１（ａ）に示す
インナーリード先端部１１０Ａの形成も、図８に示した
インナーリード１１０部の形成と同じようにして形成さ
れる。図８に示すエッチング加工方法によりインナーリ
ード全体をリードフレーム素材よりも薄肉に外形加工す
ることにより、インナーリード先端においては狭ピッチ
化を可能とし、インナーリード先端以外の箇所において
もインナーリード間の狭間隔化を可能としている。特
に、図１（ｃ）に示すように、インナーリード先端の第
１面１１０Ａａを薄肉部以外のリードフレーム素材の厚
さと同じ厚さの他の部分と同一面に、第２面１１０Ａｂ
と対向させて形成し、且つ、第３面１１０Ａｃ、第４面
１１０Ａｄをインナーリード側に凹状にすることができ
る。
【００１４】図２に示す、実施例２のリードフレーム
は、図８に示すエッチング加工方法において、一部を変
えることによって作製することができる。即ち、インナ
ーリード先端部１１０Ａは図８に示すインナーリード部
１１０作成と同じく、リードフレーム素材８１０の厚さ
より薄肉化して形成し、インナーリード１１０の先端部
以外は、図８に示す外部端子部１２０の作成と同じく、
リードフレーム素材８１０と同じ厚さに形成することに
より、インナーリード先端部のみをリードフレーム素材
より薄肉に形成した実施例２のリードフレームをエッチ
ング加工にて作製できる。
は、図８に示すエッチング加工方法において、一部を変
えることによって作製することができる。即ち、インナ
ーリード先端部１１０Ａは図８に示すインナーリード部
１１０作成と同じく、リードフレーム素材８１０の厚さ
より薄肉化して形成し、インナーリード１１０の先端部
以外は、図８に示す外部端子部１２０の作成と同じく、
リードフレーム素材８１０と同じ厚さに形成することに
より、インナーリード先端部のみをリードフレーム素材
より薄肉に形成した実施例２のリードフレームをエッチ
ング加工にて作製できる。
【００１５】後述する実施例２の半導体装置のようにバ
ンプを用いて半導体素子をインナーリードの第２面１１
０ｂに搭載し、インナーリードと電気的に接続する場合
には、第２面１１０ｂをインナーリード側に凹んだ形状
に形成した方がバンプ接続の際の許容度が大きくなる
為、図９に示すエッチング加工方法が採られる。図９に
示すエッチング加工方法は、第１回目のエッチング工程
までは、図８に示す方法と同じであるが、エッチング抵
抗層８８０を第二の凹部８６０側に埋め込んだ後、第一
の凹部８５０側から第２回目のエッチングを行い、貫通
させる点で異なっている。図９に示すエッチング加工方
法によって得られたリードフレームのインナーリード先
端を含めインナーリードの断面形状は、図５（ｂ）に示
すように、第２面１１０ｂがインナーリード側にへこん
だ凹状になる。
ンプを用いて半導体素子をインナーリードの第２面１１
０ｂに搭載し、インナーリードと電気的に接続する場合
には、第２面１１０ｂをインナーリード側に凹んだ形状
に形成した方がバンプ接続の際の許容度が大きくなる
為、図９に示すエッチング加工方法が採られる。図９に
示すエッチング加工方法は、第１回目のエッチング工程
までは、図８に示す方法と同じであるが、エッチング抵
抗層８８０を第二の凹部８６０側に埋め込んだ後、第一
の凹部８５０側から第２回目のエッチングを行い、貫通
させる点で異なっている。図９に示すエッチング加工方
法によって得られたリードフレームのインナーリード先
端を含めインナーリードの断面形状は、図５（ｂ）に示
すように、第２面１１０ｂがインナーリード側にへこん
だ凹状になる。
【００１６】尚、上記図８、図９に示すエッチング加工
方法のように、エッチングを２段階にわけて行うエッチ
ング加工方法を、一般には２段エッチング加工方法と言
っており、微細加工に有利な加工方法である。図１に示
す実施例１のリードフレーム１１０や図２に示す実施例
２のリードフレームのエッチング加工方法においては、
２段エッチング加工方法と、パターン形状を工夫するこ
とにより部分的にリードフレーム素材を薄くしながら外
形加工をする方法とが伴行して採られており、リードフ
レーム素材を薄くした部分においては、特に、微細な加
工ができるようにしている。図８、図９に示す、上記の
方法においては、インナーリード先端部１１０の微細化
加工は、最終的に得られるインナーリード先端部の厚さ
ｔに左右されるもので、例えば、板厚ｔを５０μｍまで
薄くすると、図８（ｅ）に示す、平坦幅Ｗ１を１００μ
ｍとして、インナーリード先端部ピッチｐが０．１５ｍ
ｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで
薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナー
リード先端部ピッチｐが０．１２ｍｍ程度まで微細加工
ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではイン
ナーリード先端部ピッチｐは更に狭いピッチまで作製が
可能となる。
方法のように、エッチングを２段階にわけて行うエッチ
ング加工方法を、一般には２段エッチング加工方法と言
っており、微細加工に有利な加工方法である。図１に示
す実施例１のリードフレーム１１０や図２に示す実施例
２のリードフレームのエッチング加工方法においては、
２段エッチング加工方法と、パターン形状を工夫するこ
とにより部分的にリードフレーム素材を薄くしながら外
形加工をする方法とが伴行して採られており、リードフ
レーム素材を薄くした部分においては、特に、微細な加
工ができるようにしている。図８、図９に示す、上記の
方法においては、インナーリード先端部１１０の微細化
加工は、最終的に得られるインナーリード先端部の厚さ
ｔに左右されるもので、例えば、板厚ｔを５０μｍまで
薄くすると、図８（ｅ）に示す、平坦幅Ｗ１を１００μ
ｍとして、インナーリード先端部ピッチｐが０．１５ｍ
ｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで
薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナー
リード先端部ピッチｐが０．１２ｍｍ程度まで微細加工
ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではイン
ナーリード先端部ピッチｐは更に狭いピッチまで作製が
可能となる。
【００１７】次いで、本発明のＢＧＡタイプの樹脂封止
型半導体装置の実施例を挙げ、図を用いて説明する。先
ず、本発明のＢＧＡタイプの樹脂封止型半導体装置の実
施例１を挙げる。図４（ａ）は、実施例１の樹脂封止型
半導体装置の断面図で、図４（ｂ）、図４（ｃ）は、そ
れぞれ、インナーリード先端部および外部端子部の半導
体装置の厚み方向の断面図である。図４中、２００は半
導体装置、２１０は半導体素子、２１１は電極部（パッ
ド）、２２０はワイヤ、２４０は封止用樹脂、２５０は
補強用テープ、２６０は絶縁性接着材、２７０は端子部
である。本実施例１の半導体装置は、上記実施例１のリ
ードフレームを用いたＢＧＡタイプの樹脂封止型半導体
装置であって、リードフレームの外部端子部１２０の表
面に半田からなる外部回路と接続するための端子部２７
０を半導体装置の一面に二次元的に配列して設けてい
る。本実施例１においては、半導体素子２１０は、電極
部（パッド）２１１側の面にて、インナーリード１１０
間に電極部２１１が収まるようにして、インナーリード
１１０の第１面１１０ａ側に絶縁性接着材２６０を介し
て固定されており、電極部（パッド）２１１はワイヤ２
２０にてインナーリード１１０の第２面側１１０ｂと結
線されて電気的に接続されている。本実施例１の半導体
装置は、半導体素子のサイズとほぼ同じ大きさに封止用
樹脂２４０にて樹脂封止されており、ＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）とも言える。また、ワイ
ヤ２２０にて結線するインナーリード１１０の先端部が
リードフレーム素材より薄肉に形成されていることよ
り、半導体装置の薄型化にも対応できるものである。
型半導体装置の実施例を挙げ、図を用いて説明する。先
ず、本発明のＢＧＡタイプの樹脂封止型半導体装置の実
施例１を挙げる。図４（ａ）は、実施例１の樹脂封止型
半導体装置の断面図で、図４（ｂ）、図４（ｃ）は、そ
れぞれ、インナーリード先端部および外部端子部の半導
体装置の厚み方向の断面図である。図４中、２００は半
導体装置、２１０は半導体素子、２１１は電極部（パッ
ド）、２２０はワイヤ、２４０は封止用樹脂、２５０は
補強用テープ、２６０は絶縁性接着材、２７０は端子部
である。本実施例１の半導体装置は、上記実施例１のリ
ードフレームを用いたＢＧＡタイプの樹脂封止型半導体
装置であって、リードフレームの外部端子部１２０の表
面に半田からなる外部回路と接続するための端子部２７
０を半導体装置の一面に二次元的に配列して設けてい
る。本実施例１においては、半導体素子２１０は、電極
部（パッド）２１１側の面にて、インナーリード１１０
間に電極部２１１が収まるようにして、インナーリード
１１０の第１面１１０ａ側に絶縁性接着材２６０を介し
て固定されており、電極部（パッド）２１１はワイヤ２
２０にてインナーリード１１０の第２面側１１０ｂと結
線されて電気的に接続されている。本実施例１の半導体
装置は、半導体素子のサイズとほぼ同じ大きさに封止用
樹脂２４０にて樹脂封止されており、ＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）とも言える。また、ワイ
ヤ２２０にて結線するインナーリード１１０の先端部が
リードフレーム素材より薄肉に形成されていることよ
り、半導体装置の薄型化にも対応できるものである。
【００１８】本実施例１の半導体装置に用いられたリー
ドフレームのインナーリード部１１０の断面形状は、図
１０（イ）（ａ）に示すようになっており、エッチング
平坦面（第２面）１１０Ａｂ側の幅Ｗ１はほぼ平坦で反
対側の面１１０Ａａ（第１面）の幅Ｗ２より若干大きく
くなっており、Ｗ１、Ｗ２（約１００μｍ）ともこの部
分の板厚さ方向中部の幅Ｗよりも大きくなっている。こ
のようにインナーリード先端部の両面は広くなった断面
形状であり、且つ、第３面１１０Ａｃ、第４面１１０Ａ
ｄがインナーリード側に凹んだ形状であるため、第１面
１１０Ａａ、第２面１１０Ａｂのどちらの面を用いても
半導体素子（図示せず）とインナーリード先端部１１０
Ａとワイヤによる結線（ボンデイング）が安定し、ボン
デイングし易すいものとなっているが、本実施例１の半
導体装置の場合はエッチング面側（図１０（ロ）
（ａ））をボンデイング面としている。図中、１１０Ａ
ｂはエッチング加工による平坦面（第２面）、１１０Ａ
ａはリードフレーム素材面（第１面）、１０２０Ａはワ
イヤ、１０２１Ａはめっき部である。尚、エッチング平
坦状面１１０Ａｂ（第２面）がアラビの無い面であるた
め、図１０（ロ）の（ａ）の場合は、特に結線（ボンデ
イング）適性が優れる。図１０（ハ）は図１３に示す加
工方法にて作製されたリードフレームのインナーリード
先端部１０１０Ｂと半導体素子（図示せず）との結線
（ボンデイング）を示すものであるが、この場合もイン
ナーリード先端部１０１０Ｂの両面は平坦ではあるが、
この部分の板厚方向の幅に比べ大きくとれない。また両
面ともリードフレーム素材面である為、結線（ボンデイ
ング）適性は本実施例のエッチング平坦面より劣る。図
１０（ニ）はプレス（コイニング）によりインナーリー
ド先端部を薄肉化した後にエッチング加工によりインナ
ーリード先端部１０１０Ｃ、１０１０Ｄを加工したもの
の、半導体素子（図示せず）との結線（ボンデイング）
を示したものであるが、この場合はプレス面側が図に示
すように平坦になっていないため、どちらの面を用いて
結線（ボンデイング）しても、図１０（ニ）の（ａ）、
（ｂ）に示すように結線（ボンデイング）の際に安定性
が悪く品質的にも問題となる場合が多い。尚、１０１０
Ａｂはコイニング面、１０１０Ａａはリードフレーム素
材面である
ドフレームのインナーリード部１１０の断面形状は、図
１０（イ）（ａ）に示すようになっており、エッチング
平坦面（第２面）１１０Ａｂ側の幅Ｗ１はほぼ平坦で反
対側の面１１０Ａａ（第１面）の幅Ｗ２より若干大きく
くなっており、Ｗ１、Ｗ２（約１００μｍ）ともこの部
分の板厚さ方向中部の幅Ｗよりも大きくなっている。こ
のようにインナーリード先端部の両面は広くなった断面
形状であり、且つ、第３面１１０Ａｃ、第４面１１０Ａ
ｄがインナーリード側に凹んだ形状であるため、第１面
１１０Ａａ、第２面１１０Ａｂのどちらの面を用いても
半導体素子（図示せず）とインナーリード先端部１１０
Ａとワイヤによる結線（ボンデイング）が安定し、ボン
デイングし易すいものとなっているが、本実施例１の半
導体装置の場合はエッチング面側（図１０（ロ）
（ａ））をボンデイング面としている。図中、１１０Ａ
ｂはエッチング加工による平坦面（第２面）、１１０Ａ
ａはリードフレーム素材面（第１面）、１０２０Ａはワ
イヤ、１０２１Ａはめっき部である。尚、エッチング平
坦状面１１０Ａｂ（第２面）がアラビの無い面であるた
め、図１０（ロ）の（ａ）の場合は、特に結線（ボンデ
イング）適性が優れる。図１０（ハ）は図１３に示す加
工方法にて作製されたリードフレームのインナーリード
先端部１０１０Ｂと半導体素子（図示せず）との結線
（ボンデイング）を示すものであるが、この場合もイン
ナーリード先端部１０１０Ｂの両面は平坦ではあるが、
この部分の板厚方向の幅に比べ大きくとれない。また両
面ともリードフレーム素材面である為、結線（ボンデイ
ング）適性は本実施例のエッチング平坦面より劣る。図
１０（ニ）はプレス（コイニング）によりインナーリー
ド先端部を薄肉化した後にエッチング加工によりインナ
ーリード先端部１０１０Ｃ、１０１０Ｄを加工したもの
の、半導体素子（図示せず）との結線（ボンデイング）
を示したものであるが、この場合はプレス面側が図に示
すように平坦になっていないため、どちらの面を用いて
結線（ボンデイング）しても、図１０（ニ）の（ａ）、
（ｂ）に示すように結線（ボンデイング）の際に安定性
が悪く品質的にも問題となる場合が多い。尚、１０１０
Ａｂはコイニング面、１０１０Ａａはリードフレーム素
材面である
【００１９】次に、本発明のＢＧＡタイプの樹脂封止型
半導体装置の実施例２を挙げる。図５（ａ）は、実施例
２の樹脂封止型半導体装置の断面図で、図５（ｂ）、図
５（ｃ）は、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図５
中、２００は半導体装置、２１０は半導体素子、２１２
はバンプ、２４０は封止用樹脂、２５０は補強用テー
プ、２７０は端子部である。本実施例２の半導体装置
は、４２合金（４２％ニッケル−鉄合金）からなる０．
１５ｍｍ厚のリードフレーム素材を図９に示すエッチン
グ加工方法により、図１（ａ）、図１（ｂ）に示す上記
実施例１と同じ外観で、インナーリード全体をリードフ
レームの素材より薄肉に形成したリードフレームを用い
たＢＧＡタイプの樹脂封止型半導体装置であって、リー
ドフレームの外部端子部１２０の表面に半田からなる外
部回路と接続するための端子部２７０を半導体装置の一
面に二次元的に配列して設けている。本実施例２におい
ては、半導体素子２１０は、バンプ２１２を介してイン
ナーリード１１０の先端で第２面１１０ｂと電気的に接
続している。尚、補強用テープ２５０はインナーリード
１１０の先端に近い一に設けられているが、リードフレ
ームが薄く十分に強度が確保されない場合には、リード
フレームの全面にわたり貼っても良い。
半導体装置の実施例２を挙げる。図５（ａ）は、実施例
２の樹脂封止型半導体装置の断面図で、図５（ｂ）、図
５（ｃ）は、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図５
中、２００は半導体装置、２１０は半導体素子、２１２
はバンプ、２４０は封止用樹脂、２５０は補強用テー
プ、２７０は端子部である。本実施例２の半導体装置
は、４２合金（４２％ニッケル−鉄合金）からなる０．
１５ｍｍ厚のリードフレーム素材を図９に示すエッチン
グ加工方法により、図１（ａ）、図１（ｂ）に示す上記
実施例１と同じ外観で、インナーリード全体をリードフ
レームの素材より薄肉に形成したリードフレームを用い
たＢＧＡタイプの樹脂封止型半導体装置であって、リー
ドフレームの外部端子部１２０の表面に半田からなる外
部回路と接続するための端子部２７０を半導体装置の一
面に二次元的に配列して設けている。本実施例２におい
ては、半導体素子２１０は、バンプ２１２を介してイン
ナーリード１１０の先端で第２面１１０ｂと電気的に接
続している。尚、補強用テープ２５０はインナーリード
１１０の先端に近い一に設けられているが、リードフレ
ームが薄く十分に強度が確保されない場合には、リード
フレームの全面にわたり貼っても良い。
【００２０】本実施例２の半導体装置に用いられたリー
ドフレームのインナーリード部１１０の断面形状は、図
１０（イ）（ｂ）に示すようになっており、エッチング
平坦面１１０Ａｂ側の幅Ｗ１Ａはほぼ平坦で反対側の面
の幅Ｗ２Ａより若干大きくなっており、Ｗ１Ａ、Ｗ２Ａ
（約１００μｍ）ともこの部分の板厚さ方向中部の幅Ｗ
Ａよりも大きくなっている。図１０（イ）（ｂ）に示す
ようにインリーリード先端部の両面は広くなった断面形
状であり、第１面１１０Ａａが平坦状で、第２面１１０
Ａｂがインナーリード側に凹んだ形状をしており、且つ
第３面１１０Ａｃ、１１０Ａｄもインナーリード側に凹
んだ形状をしている為、第２面１１０Ａｂにて安定して
バンプによる接続をし易いものとしている。
ドフレームのインナーリード部１１０の断面形状は、図
１０（イ）（ｂ）に示すようになっており、エッチング
平坦面１１０Ａｂ側の幅Ｗ１Ａはほぼ平坦で反対側の面
の幅Ｗ２Ａより若干大きくなっており、Ｗ１Ａ、Ｗ２Ａ
（約１００μｍ）ともこの部分の板厚さ方向中部の幅Ｗ
Ａよりも大きくなっている。図１０（イ）（ｂ）に示す
ようにインリーリード先端部の両面は広くなった断面形
状であり、第１面１１０Ａａが平坦状で、第２面１１０
Ａｂがインナーリード側に凹んだ形状をしており、且つ
第３面１１０Ａｃ、１１０Ａｄもインナーリード側に凹
んだ形状をしている為、第２面１１０Ａｂにて安定して
バンプによる接続をし易いものとしている。
【００２１】尚、本実施例２の半導体装置においては、
図９に示すエッチング加工方法により作製されたリード
フレームで、インナーリード全体がリードフレーム素材
よりも薄肉に形成されたものを用いており、図５（ｂ）
に示すように、インナーリード先端部を含めインナーリ
ード１１０の第２面１１０ｂがインナーリード先端側に
凹んだ形状で、バンプ接続の許容を大きくしている。
図９に示すエッチング加工方法により作製されたリード
フレームで、インナーリード全体がリードフレーム素材
よりも薄肉に形成されたものを用いており、図５（ｂ）
に示すように、インナーリード先端部を含めインナーリ
ード１１０の第２面１１０ｂがインナーリード先端側に
凹んだ形状で、バンプ接続の許容を大きくしている。
【００２２】次に、本発明のＢＧＡタイプの樹脂封止型
半導体装置の実施例３を挙げる。図６（ａ）は、実施例
３の樹脂封止型半導体装置の断面図で、図６（ｂ）、図
６（ｃ）ｈ、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図６
中、２００は半導体装置、２１０は半導体素子、２１１
はワイヤ、２２０はワイヤ、２４０は封止用樹脂、２５
０は補強用テープ、２６０は導電性接着材、２７０は端
子部、２８０は保護枠部、２９０は接着材である。本実
施例３の半導体装置は、上記実施例１のリードフレーム
にダイパッドを有するリードフレームを使用したＢＧＡ
タイプの樹脂封止型半導体装置であって、リードフレー
ムの外部端子部１２０の表面に半田からなる外部回路と
接続するための端子部２７０を半導体装置の一面に二次
元的に配列して設けている。使用したリードフレーム
は、実施例１の図８に示すエッチング加工方法により、
インナーリード全体およびダイパッド１３０をリードフ
レーム素材よりも薄肉に形成したもので、ダイパッド１
３０とこれに関連する部分を除き、材質、外観等は実施
例１のリードフレームと同じである。本実施例３の半導
体装置においては、ダイパッド部１３０は、半導体素子
の電極部（パッド）２１１間に収まる大きさで、半導体
素子２１０は、半導体素子の電極部２１１側の面とイン
ナーリード１１０の第２面１１０ｂとが同じ方向を向く
ようにして、ダイパッド１３０上に、電極部（バンプ）
２１１側の面を導電性接着材２６０により固定され、電
極部（バンプ）２１１はワイヤにてインナーリード１１
０の第２面１１０ｂ側と電気的に接続されている。この
ように構成することで実施例１あるいは後述する実施例
４より、半導体装置を薄型にすることができる。また、
ここで、導電性接着材を用いているのは、半導体素子が
発する熱をダイパッドを通じて放散させるためである。
さらに、このダイパッドの下等に端子部を設けてグラン
ドライン等を接続すれば、熱を効果的に放散できる。保
護枠２８０は半導体装置の外周を覆うように接着材２９
０を介して設けられているが、半導体装置が特に薄型と
なって強度が不十分である場合に役に立つもので、必ず
しも必要ではない。このように、ダイパッドと半導体素
子とを導電接着材を介して接続することで、ダイパッド
をグランドラインと接続した場合に放熱効果だけでなく
ノイズ対策にもなる。
半導体装置の実施例３を挙げる。図６（ａ）は、実施例
３の樹脂封止型半導体装置の断面図で、図６（ｂ）、図
６（ｃ）ｈ、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図６
中、２００は半導体装置、２１０は半導体素子、２１１
はワイヤ、２２０はワイヤ、２４０は封止用樹脂、２５
０は補強用テープ、２６０は導電性接着材、２７０は端
子部、２８０は保護枠部、２９０は接着材である。本実
施例３の半導体装置は、上記実施例１のリードフレーム
にダイパッドを有するリードフレームを使用したＢＧＡ
タイプの樹脂封止型半導体装置であって、リードフレー
ムの外部端子部１２０の表面に半田からなる外部回路と
接続するための端子部２７０を半導体装置の一面に二次
元的に配列して設けている。使用したリードフレーム
は、実施例１の図８に示すエッチング加工方法により、
インナーリード全体およびダイパッド１３０をリードフ
レーム素材よりも薄肉に形成したもので、ダイパッド１
３０とこれに関連する部分を除き、材質、外観等は実施
例１のリードフレームと同じである。本実施例３の半導
体装置においては、ダイパッド部１３０は、半導体素子
の電極部（パッド）２１１間に収まる大きさで、半導体
素子２１０は、半導体素子の電極部２１１側の面とイン
ナーリード１１０の第２面１１０ｂとが同じ方向を向く
ようにして、ダイパッド１３０上に、電極部（バンプ）
２１１側の面を導電性接着材２６０により固定され、電
極部（バンプ）２１１はワイヤにてインナーリード１１
０の第２面１１０ｂ側と電気的に接続されている。この
ように構成することで実施例１あるいは後述する実施例
４より、半導体装置を薄型にすることができる。また、
ここで、導電性接着材を用いているのは、半導体素子が
発する熱をダイパッドを通じて放散させるためである。
さらに、このダイパッドの下等に端子部を設けてグラン
ドライン等を接続すれば、熱を効果的に放散できる。保
護枠２８０は半導体装置の外周を覆うように接着材２９
０を介して設けられているが、半導体装置が特に薄型と
なって強度が不十分である場合に役に立つもので、必ず
しも必要ではない。このように、ダイパッドと半導体素
子とを導電接着材を介して接続することで、ダイパッド
をグランドラインと接続した場合に放熱効果だけでなく
ノイズ対策にもなる。
【００２３】次に、本発明のＢＧＡタイプの樹脂封止型
半導体装置の実施例４を挙げる。図７（ａ）は、実施例
４の樹脂封止型半導体装置の断面図で、図７（ｂ）、図
７（ｃ）は、それぞれインナーリード先端部および外部
端子部の、半導体装置のと厚み方向の断面図である。図
７中、２００は半導体装置、２１０は半導体装置、２１
１はワイヤ、２２０はワイヤ、２４０は封止用樹脂、２
５０は補強用テープ、２６０は導電性接着材、２７０は
端子部である。本実施例４の半導体装置は、実施例３の
半導体装置と同じく、４２％合金（４２％ニッケル−鉄
合金）にて、図８に示すエッチング加工方法により、イ
ンナーリード１１０全体およびダイパッド１３０をード
フレーム素材の厚さより薄肉状に作製したリードフレー
ムを用いたＢＧＡタイプの樹脂封止型半導体装置であ
り、リードフレームの外部端子部１２０の表面に半田等
からなる外部回路と接続するための端子部２７０を設け
ている。尚、ダイパッド１３０は実施例３に比べ大きく
半導体素子２１０と略同じ大きさである。半導体素子２
１０は、半導体素子の電極部（パッド）２１１とインナ
ーリード１１０の第２面１１０ｂとが同じ方向を向くよ
うにして、ダイパッド１３０上に、電極部（パッド）２
１１側とは反対側の面を導電接着材２６０により固定さ
れ、電極部（パッド）２１１はワイヤ２２０にてインナ
ーリード１１０のの第２面１１０ｂ側と電気的に接続さ
れている。
半導体装置の実施例４を挙げる。図７（ａ）は、実施例
４の樹脂封止型半導体装置の断面図で、図７（ｂ）、図
７（ｃ）は、それぞれインナーリード先端部および外部
端子部の、半導体装置のと厚み方向の断面図である。図
７中、２００は半導体装置、２１０は半導体装置、２１
１はワイヤ、２２０はワイヤ、２４０は封止用樹脂、２
５０は補強用テープ、２６０は導電性接着材、２７０は
端子部である。本実施例４の半導体装置は、実施例３の
半導体装置と同じく、４２％合金（４２％ニッケル−鉄
合金）にて、図８に示すエッチング加工方法により、イ
ンナーリード１１０全体およびダイパッド１３０をード
フレーム素材の厚さより薄肉状に作製したリードフレー
ムを用いたＢＧＡタイプの樹脂封止型半導体装置であ
り、リードフレームの外部端子部１２０の表面に半田等
からなる外部回路と接続するための端子部２７０を設け
ている。尚、ダイパッド１３０は実施例３に比べ大きく
半導体素子２１０と略同じ大きさである。半導体素子２
１０は、半導体素子の電極部（パッド）２１１とインナ
ーリード１１０の第２面１１０ｂとが同じ方向を向くよ
うにして、ダイパッド１３０上に、電極部（パッド）２
１１側とは反対側の面を導電接着材２６０により固定さ
れ、電極部（パッド）２１１はワイヤ２２０にてインナ
ーリード１１０のの第２面１１０ｂ側と電気的に接続さ
れている。
【００２４】上記、実施例１〜実施例４の半導体装置
は、いずれも、図８、図９に示されるような、２段エッ
チング加工方法を用い、少なくともインナーリード先端
部をリードフレーム素材よりも薄肉に形成しており、従
来の図１２に示す、リードフレームをコア材として用い
たＢＧＡタイプの樹脂封止型半導体装置よりも、一層の
多端子化に対応できるもので、同時に、インナーリード
先端部をリードフレーム素材よりも薄肉に形成している
ことにより、半導体装置の薄型化にも対応できるもので
ある。
は、いずれも、図８、図９に示されるような、２段エッ
チング加工方法を用い、少なくともインナーリード先端
部をリードフレーム素材よりも薄肉に形成しており、従
来の図１２に示す、リードフレームをコア材として用い
たＢＧＡタイプの樹脂封止型半導体装置よりも、一層の
多端子化に対応できるもので、同時に、インナーリード
先端部をリードフレーム素材よりも薄肉に形成している
ことにより、半導体装置の薄型化にも対応できるもので
ある。
【００２５】
【発明の効果】本発明のリードフレームは、上記のよう
に、少なくともインナーリード先端部をリードフレーム
素材の板厚より薄肉に２段エッチング加工により作製さ
れたもので、外部端子部をリードフレーム面に沿い二次
元的に配列していることにより、従来の図１２に示すよ
うな、インナーリードの先端部をリードフレーム素材の
厚さのままに外形加工したリードフレームを用いたＢＧ
Ａイプの半導体装置に比べ、一層の多端子化が可能なＢ
ＧＡタイプの樹脂封止型半導体装置の提供を可能とする
ものである。また、本発明のＢＧＡタイプの樹脂封止型
半導体装置は、上記のように、本発明のリードフレーム
を用いたもので、一層の多端子化と薄型化ができる、リ
ードフレームを用いたＢＧＡイプの半導体装置の提供を
可能とするものである。
に、少なくともインナーリード先端部をリードフレーム
素材の板厚より薄肉に２段エッチング加工により作製さ
れたもので、外部端子部をリードフレーム面に沿い二次
元的に配列していることにより、従来の図１２に示すよ
うな、インナーリードの先端部をリードフレーム素材の
厚さのままに外形加工したリードフレームを用いたＢＧ
Ａイプの半導体装置に比べ、一層の多端子化が可能なＢ
ＧＡタイプの樹脂封止型半導体装置の提供を可能とする
ものである。また、本発明のＢＧＡタイプの樹脂封止型
半導体装置は、上記のように、本発明のリードフレーム
を用いたもので、一層の多端子化と薄型化ができる、リ
ードフレームを用いたＢＧＡイプの半導体装置の提供を
可能とするものである。
【図１】本発明リードフレームの実施例１の概略図
【図２】本発明リードフレームの実施例２の概略図
【図３】本発明リードフレームを説明するための図
【図４】本発明のＢＧＡタイプ半導体装置の実施例１の
断面図
断面図
【図５】本発明のＢＧＡタイプ半導体装置の実施例２の
断面図
断面図
【図６】本発明のＢＧＡタイプ半導体装置の実施例３の
断面図
断面図
【図７】本発明のＢＧＡタイプ半導体装置の実施例４の
断面図
断面図
【図８】本発明のリードフレームの製造方法を説明する
ための工程図
ための工程図
【図９】本発明のリードフレームの製造方法を説明する
ための工程図
ための工程図
【図１０】本発明のリードフレームの半導体素子との接
続性を説明するための図
続性を説明するための図
【図１１】従来のＢＧＡ半導体装置を説明するための図
【図１２】従来のリードフレームを用いたＢＧＡタイプ
半導体装置の概略図
半導体装置の概略図
【図１３】従来のリードフレームの製造方法を説明する
ための工程図
ための工程図
【図１４】単層リードフレームとそれを用いた半導体装
置の図
置の図
１００、１００Ａ リードフレーム １１０ インナーリード １１０Ａ インナーリード先端部 １２０ 外部端子部 １４０ ダムバー １５０ 吊りバー １６０ フレーム（枠部） １７０ 治具孔 ２００ 半導体装置 ２１０ 半導体素子 ２１１ 電極部（パッド） ２２０ ワイヤ ２４０ 封止用樹脂 ２５０ 補強用テープ ２６０ 絶縁性接着材 ２７０ 端子部 ８１０ リードフレーム素材 ８２０Ａ、８２０Ｂ レジストパターン ８３０ 第一の開口部 ８４０ 第二の開口部 ８５０ 第一の凹部 ８６０ 第二の凹部 ８７０ 平坦状面 ８８０ エッチング抵抗層 １０１０Ｂ、１０１０Ｃ、１０１０Ｄ インナーリー
ド先端部 １０２０Ａ、１０２０Ｂ、１０２０Ｃ ワイヤ １０２１Ａ、１０２１Ｂ、１０２１Ｃ めっき部 １０１０Ａａ リードフレーム素材面 １０１０Ａｂ コイニング面 １１０１ 半導体素子 １１０２ 基材 １１０３ モールドレジン １１０４、１１０４Ａ 配線 １１０５ ダイパッド １１０８ ボンデイングワイヤ １１０６Ａ 外部接続端子 １１１８ めっき部 １１５０ スルーホール １１５１ 熱電対ビア １２００、１２００Ａ 半導体装置 １２１０ リードフレーム １２１１ ダイパッド １２１２ インナーリード １２１４ 外部端子部 １２２０ 半導体素子 １２２１ 電極部（パッド） １２３０ ワイヤ １２４０ 封止樹脂 １２６０ 絶縁フィルム １３１０ リードフレーム素材 １３２０ フオトレジスト １３３０ レジストパターン １３４０ インナーリード １４００ 半導体装置 １４１０ （単層）ードフレーム １４１１ ダイパッド １４１２ インナーリード １４１２Ａ インナーリード先端部 １４１３ アウターリード １４１４ ダムバー １４１５ フレーム（枠）部 １４２０ 半導体素子 １４２１ 電極部（パッド） １４３０ ワイヤ １４４０ 封止樹脂
ド先端部 １０２０Ａ、１０２０Ｂ、１０２０Ｃ ワイヤ １０２１Ａ、１０２１Ｂ、１０２１Ｃ めっき部 １０１０Ａａ リードフレーム素材面 １０１０Ａｂ コイニング面 １１０１ 半導体素子 １１０２ 基材 １１０３ モールドレジン １１０４、１１０４Ａ 配線 １１０５ ダイパッド １１０８ ボンデイングワイヤ １１０６Ａ 外部接続端子 １１１８ めっき部 １１５０ スルーホール １１５１ 熱電対ビア １２００、１２００Ａ 半導体装置 １２１０ リードフレーム １２１１ ダイパッド １２１２ インナーリード １２１４ 外部端子部 １２２０ 半導体素子 １２２１ 電極部（パッド） １２３０ ワイヤ １２４０ 封止樹脂 １２６０ 絶縁フィルム １３１０ リードフレーム素材 １３２０ フオトレジスト １３３０ レジストパターン １３４０ インナーリード １４００ 半導体装置 １４１０ （単層）ードフレーム １４１１ ダイパッド １４１２ インナーリード １４１２Ａ インナーリード先端部 １４１３ アウターリード １４１４ ダムバー １４１５ フレーム（枠）部 １４２０ 半導体素子 １４２１ 電極部（パッド） １４３０ ワイヤ １４４０ 封止樹脂
Claims (7)
- 【請求項１】 ２段エッチング加工によりインナーリー
ドの先端部の厚さがリードフレーム素材の厚さよりも薄
肉に外形加工された、ＢＧＡタイプの半導体装置用のリ
ードフレームであって、少なくとも、インナーリード
と、該インナーリードと一体的に連結し、且つインナー
リード形成面に沿い二次元的に配列された外部回路と電
気的接続を行うための外部端子部とを備えており、該イ
ンナーリードの先端部は、断面形状が略方形で第１面、
第２面、第３面、第４面の４面を有しており、かつ第１
面はリードフレーム素材と同じ厚さの他の部分の一方の
面と同一平面上にあって第２面に向かい合っており、第
３面、第４面はインナーリードの内側に向かい凹んだ形
状に形成されており、外部端子部は、断面形状が略方形
で４面を有しており、１組の向かい合った２面はリード
フレーム素材面上にあり、他の１組の２面はそれぞれ外
部端子部の内側から外側に向かい凸状であることを特徴
とするリードフレーム。 - 【請求項２】 請求項１において、インナーリード部全
体がリードフレーム素材の厚さよりも薄肉に外形加工さ
れていることを特徴とするリードフレーム。 - 【請求項３】 請求項１ないし２記載のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、電極部側の面において、インナーリード間に
電極部が収まるようにして、インナーリードの第１面側
に絶縁性接着材を介して固定されており、電極部はワイ
ヤにてインナーリードの第２面側と電気的に接続されて
いることを特徴とするＢＧＡタイプの樹脂封止型半導体
装置。 - 【請求項４】 請求項１ないし２記載のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、半導
体素子は、半導体素子のバンプを介してインナーリード
の該第２面と電気的に接続していることを特徴とするＢ
ＧＡタイプの樹脂封止型半導体装置。 - 【請求項５】 請求項４記載におけるリードフレームの
インナーリード先端の第２面がインナーリード側に凹ん
だ形状であることを特徴とする樹脂封止型半導体装置。 - 【請求項６】 請求項１ないし２記載のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、前記
リードフレームは、ダイパッド部を有するもので、且
つ、該ダイパッド部は、半導体素子の電極部側の電極部
間に収まる大きさで、インナーリード先端部と同じ厚さ
を持つもので、半導体素子は、半導体素子の電極部側の
面とインナーリード先端の第２面とが同じ方向を向くよ
うにして、ダイパッド上に、電極部側の面を接着材によ
り固定され、電極部はワイヤにてインナーリードの第２
面側と電気的に接続されていることを特徴とするＢＧＡ
タイプの樹脂封止型半導体装置。 - 【請求項７】 請求項１ないし２記載のリードフレーム
を用いたＢＧＡタイプの樹脂封止型半導体装置であっ
て、リードフレームの外部端子部の表面に半田等からな
る外部回路と接続するための端子部を設けており、前記
リードフレームは、ダイパッド部を有するもので、且
つ、半導体素子は、半導体素子の電極部とインナーリー
ド先端の第２面とが同じ方向を向くようにして、ダイパ
ッド上に、電極部側とは反対側の面を接着材より固定さ
れ、電極部はワイヤにてインナーリード先端の第２面側
と電気的に接続されていることを特徴とするＢＧＡタイ
プの樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173955A JPH098206A (ja) | 1995-06-19 | 1995-06-19 | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173955A JPH098206A (ja) | 1995-06-19 | 1995-06-19 | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098206A true JPH098206A (ja) | 1997-01-10 |
Family
ID=15970158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173955A Pending JPH098206A (ja) | 1995-06-19 | 1995-06-19 | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098206A (ja) |
Cited By (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177012A (ja) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | 半導体装置 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
| US6143981A (en) * | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
| US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| US6320251B1 (en) | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
| US6404046B1 (en) | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
| US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
| US6469369B1 (en) | 1999-06-30 | 2002-10-22 | Amkor Technology, Inc. | Leadframe having a mold inflow groove and method for making |
| US6475827B1 (en) * | 1999-10-15 | 2002-11-05 | Amkor Technology, Inc. | Method for making a semiconductor package having improved defect testing and increased production yield |
| US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
| US6501161B1 (en) | 1999-10-15 | 2002-12-31 | Amkor Technology, Inc. | Semiconductor package having increased solder joint strength |
| US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
| US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
| US6555899B1 (en) | 1999-10-15 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package leadframe assembly and method of manufacture |
| US6586677B2 (en) | 1999-08-25 | 2003-07-01 | Amkor Technology, Inc. | Plastic integrated circuit device package having exposed lead surface |
| US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
| US6605866B1 (en) | 1999-12-16 | 2003-08-12 | Amkor Technology, Inc. | Stackable semiconductor package and method for manufacturing same |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
| US6616436B1 (en) | 1999-10-15 | 2003-09-09 | Amkor Technology, Inc. | Apparatus for manufacturing semiconductor packages |
| US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
| US6627976B1 (en) | 1999-10-15 | 2003-09-30 | Amkor Technology, Inc. | Leadframe for semiconductor package and mold for molding the same |
| JP2003297996A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
| US6646339B1 (en) | 1999-10-15 | 2003-11-11 | Amkor Technology, Inc. | Thin and heat radiant semiconductor package and method for manufacturing |
| US6667544B1 (en) | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
| US6677662B1 (en) | 1999-10-15 | 2004-01-13 | Amkor Technology, Inc. | Clamp and heat block assembly for wire bonding a semiconductor package assembly |
| US6677663B1 (en) | 1999-12-30 | 2004-01-13 | Amkor Technology, Inc. | End grid array semiconductor package |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| US6696747B1 (en) | 1999-10-15 | 2004-02-24 | Amkor Technology, Inc. | Semiconductor package having reduced thickness |
| US6700187B2 (en) | 2001-03-27 | 2004-03-02 | Amkor Technology, Inc. | Semiconductor package and method for manufacturing the same |
| US6713322B2 (en) | 2001-03-27 | 2004-03-30 | Amkor Technology, Inc. | Lead frame for semiconductor package |
| US6720207B2 (en) | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| US6730544B1 (en) | 1999-12-20 | 2004-05-04 | Amkor Technology, Inc. | Stackable semiconductor package and method for manufacturing same |
| US6753597B1 (en) | 1999-12-16 | 2004-06-22 | Amkor Technology, Inc. | Encapsulated semiconductor package including chip paddle and leads |
| US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
| US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
| US6803645B2 (en) | 2000-12-29 | 2004-10-12 | Amkor Technology, Inc. | Semiconductor package including flip chip |
| US6833609B1 (en) | 1999-11-05 | 2004-12-21 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
| US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| US6853059B1 (en) | 1999-10-15 | 2005-02-08 | Amkor Technology, Inc. | Semiconductor package having improved adhesiveness and ground bonding |
| US6858919B2 (en) | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
| US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
| US6927478B2 (en) | 2001-01-15 | 2005-08-09 | Amkor Technology, Inc. | Reduced size semiconductor package with stacked dies |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US7102208B1 (en) | 1999-10-15 | 2006-09-05 | Amkor Technology, Inc. | Leadframe and semiconductor package with improved solder joint strength |
| US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| US7192807B1 (en) | 2002-11-08 | 2007-03-20 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| JP2007129057A (ja) * | 2005-11-04 | 2007-05-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100726774B1 (ko) * | 2005-07-22 | 2007-06-11 | 삼성테크윈 주식회사 | 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지 |
| US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| JP2018014397A (ja) * | 2016-07-20 | 2018-01-25 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
-
1995
- 1995-06-19 JP JP7173955A patent/JPH098206A/ja active Pending
Cited By (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JPH11177012A (ja) * | 1997-12-16 | 1999-07-02 | Mitsui High Tec Inc | 半導体装置 |
| US6684496B2 (en) | 1998-06-24 | 2004-02-03 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US6143981A (en) * | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6630728B2 (en) * | 1998-06-24 | 2003-10-07 | Amkor Technology, Inc. | Plastic integrated circuit package and leadframe for making the package |
| US6433277B1 (en) | 1998-06-24 | 2002-08-13 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| US6521987B1 (en) | 1998-10-21 | 2003-02-18 | Amkor Technology, Inc. | Plastic integrated circuit device package and method for making the package |
| US6455356B1 (en) | 1998-10-21 | 2002-09-24 | Amkor Technology | Methods for moding a leadframe in plastic integrated circuit devices |
| US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
| JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
| US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
| US6420204B2 (en) | 1999-06-03 | 2002-07-16 | Amkor Technology, Inc. | Method of making a plastic package for an optical integrated circuit device |
| US6469369B1 (en) | 1999-06-30 | 2002-10-22 | Amkor Technology, Inc. | Leadframe having a mold inflow groove and method for making |
| US6586677B2 (en) | 1999-08-25 | 2003-07-01 | Amkor Technology, Inc. | Plastic integrated circuit device package having exposed lead surface |
| US6475827B1 (en) * | 1999-10-15 | 2002-11-05 | Amkor Technology, Inc. | Method for making a semiconductor package having improved defect testing and increased production yield |
| US6616436B1 (en) | 1999-10-15 | 2003-09-09 | Amkor Technology, Inc. | Apparatus for manufacturing semiconductor packages |
| US6646339B1 (en) | 1999-10-15 | 2003-11-11 | Amkor Technology, Inc. | Thin and heat radiant semiconductor package and method for manufacturing |
| US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
| US6555899B1 (en) | 1999-10-15 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package leadframe assembly and method of manufacture |
| US6501161B1 (en) | 1999-10-15 | 2002-12-31 | Amkor Technology, Inc. | Semiconductor package having increased solder joint strength |
| US6677662B1 (en) | 1999-10-15 | 2004-01-13 | Amkor Technology, Inc. | Clamp and heat block assembly for wire bonding a semiconductor package assembly |
| US6627976B1 (en) | 1999-10-15 | 2003-09-30 | Amkor Technology, Inc. | Leadframe for semiconductor package and mold for molding the same |
| US6696747B1 (en) | 1999-10-15 | 2004-02-24 | Amkor Technology, Inc. | Semiconductor package having reduced thickness |
| US6853059B1 (en) | 1999-10-15 | 2005-02-08 | Amkor Technology, Inc. | Semiconductor package having improved adhesiveness and ground bonding |
| US7102208B1 (en) | 1999-10-15 | 2006-09-05 | Amkor Technology, Inc. | Leadframe and semiconductor package with improved solder joint strength |
| US6833609B1 (en) | 1999-11-05 | 2004-12-21 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
| US6605866B1 (en) | 1999-12-16 | 2003-08-12 | Amkor Technology, Inc. | Stackable semiconductor package and method for manufacturing same |
| US6753597B1 (en) | 1999-12-16 | 2004-06-22 | Amkor Technology, Inc. | Encapsulated semiconductor package including chip paddle and leads |
| US6730544B1 (en) | 1999-12-20 | 2004-05-04 | Amkor Technology, Inc. | Stackable semiconductor package and method for manufacturing same |
| US6677663B1 (en) | 1999-12-30 | 2004-01-13 | Amkor Technology, Inc. | End grid array semiconductor package |
| US6320251B1 (en) | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
| US6404046B1 (en) | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
| US6858919B2 (en) | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
| US6667544B1 (en) | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
| US6803645B2 (en) | 2000-12-29 | 2004-10-12 | Amkor Technology, Inc. | Semiconductor package including flip chip |
| US6927478B2 (en) | 2001-01-15 | 2005-08-09 | Amkor Technology, Inc. | Reduced size semiconductor package with stacked dies |
| US6720207B2 (en) | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| US6984880B2 (en) | 2001-02-14 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
| US6713322B2 (en) | 2001-03-27 | 2004-03-30 | Amkor Technology, Inc. | Lead frame for semiconductor package |
| US6700187B2 (en) | 2001-03-27 | 2004-03-02 | Amkor Technology, Inc. | Semiconductor package and method for manufacturing the same |
| US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
| US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
| US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
| JP2003297996A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
| US9054117B1 (en) | 2002-11-08 | 2015-06-09 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7192807B1 (en) | 2002-11-08 | 2007-03-20 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US9871015B1 (en) | 2002-11-08 | 2018-01-16 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US10665567B1 (en) | 2002-11-08 | 2020-05-26 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7247523B1 (en) | 2002-11-08 | 2007-07-24 | Amkor Technology, Inc. | Two-sided wafer escape package |
| US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
| US7420272B1 (en) | 2002-11-08 | 2008-09-02 | Amkor Technology, Inc. | Two-sided wafer escape package |
| US8952522B1 (en) | 2002-11-08 | 2015-02-10 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US8691632B1 (en) | 2002-11-08 | 2014-04-08 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US9406645B1 (en) | 2002-11-08 | 2016-08-02 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
| KR100726774B1 (ko) * | 2005-07-22 | 2007-06-11 | 삼성테크윈 주식회사 | 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지 |
| JP2007129057A (ja) * | 2005-11-04 | 2007-05-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US11869829B2 (en) | 2009-01-05 | 2024-01-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with through-mold via |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US10546833B2 (en) | 2009-12-07 | 2020-01-28 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
| US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9978695B1 (en) | 2011-01-27 | 2018-05-22 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9947623B1 (en) | 2011-11-29 | 2018-04-17 | Amkor Technology, Inc. | Semiconductor device comprising a conductive pad on a protruding-through electrode |
| US10410967B1 (en) | 2011-11-29 | 2019-09-10 | Amkor Technology, Inc. | Electronic device comprising a conductive pad on a protruding-through electrode |
| US9431323B1 (en) | 2011-11-29 | 2016-08-30 | Amkor Technology, Inc. | Conductive pad on protruding through electrode |
| US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US11043458B2 (en) | 2011-11-29 | 2021-06-22 | Amkor Technology Singapore Holding Pte. Ltd. | Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US10090228B1 (en) | 2012-03-06 | 2018-10-02 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US10014240B1 (en) | 2012-03-29 | 2018-07-03 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| JP2018014397A (ja) * | 2016-07-20 | 2018-01-25 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US7307347B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| KR19980081036A (ko) | 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법 | |
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JP3465098B2 (ja) | リードフレームおよびｐｇａタイプの樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JPH10200010A (ja) | 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置 | |
| JP4351327B2 (ja) | リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |