JP2000332394A - 電子部品実装用基板及びその製造方法 - Google Patents
電子部品実装用基板及びその製造方法Info
- Publication number
- JP2000332394A JP2000332394A JP11143063A JP14306399A JP2000332394A JP 2000332394 A JP2000332394 A JP 2000332394A JP 11143063 A JP11143063 A JP 11143063A JP 14306399 A JP14306399 A JP 14306399A JP 2000332394 A JP2000332394 A JP 2000332394A
- Authority
- JP
- Japan
- Prior art keywords
- land
- electronic component
- projection
- paste
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 69
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
- 238000001125 extrusion Methods 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- 230000004907 flux Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101000935043 Homo sapiens Integrin beta-1 Proteins 0.000 description 1
- 102100025304 Integrin beta-1 Human genes 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 回路基板のランドに電気部品をペースト状半
田で実装する時に、実装密度を高めると、ペースト状半
田のはみ出しによる不良が発生する。 【解決手段】 基板１１のランド１４に半球状突起１５
を形成する。突起１５の高さをペースト状半田１８の塗
布の目標厚みよりも低くする。突起１５を電子部品１２
の実装時のストッパとする。
田で実装する時に、実装密度を高めると、ペースト状半
田のはみ出しによる不良が発生する。 【解決手段】 基板１１のランド１４に半球状突起１５
を形成する。突起１５の高さをペースト状半田１８の塗
布の目標厚みよりも低くする。突起１５を電子部品１２
の実装時のストッパとする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサ、抵抗
等の電子部品をペースト状半田即ちクリーム半田を使用
して実装するための基板及びその製造方法に関する。
等の電子部品をペースト状半田即ちクリーム半田を使用
して実装するための基板及びその製造方法に関する。
【０００２】
【従来の技術】図１に示すように回路基板１のランド２
に電子部品３の電極３ａを接続する時には、基板１のラ
ンド２上にペースト状半田４を塗布し、このペースト状
半田４の上に電子部品３を配置し、しかる後、加熱処理
する。
に電子部品３の電極３ａを接続する時には、基板１のラ
ンド２上にペースト状半田４を塗布し、このペースト状
半田４の上に電子部品３を配置し、しかる後、加熱処理
する。
【０００３】
【発明が解決しようとする課題】ところで、多数の電子
部品３が高密度に基板１に実装される場合において、ペ
ースト状半田４のランド２からのはみ出し４ａが大きく
なると、はみ出し４ａによって隣りの電子部品との間が
短絡状態になる。また、短絡状態にならない場合であっ
ても、はみ出した半田が隣りの電子部品の特性に悪影響
を及ぼすおそれがある。
部品３が高密度に基板１に実装される場合において、ペ
ースト状半田４のランド２からのはみ出し４ａが大きく
なると、はみ出し４ａによって隣りの電子部品との間が
短絡状態になる。また、短絡状態にならない場合であっ
ても、はみ出した半田が隣りの電子部品の特性に悪影響
を及ぼすおそれがある。
【０００４】そこで、本発明の目的はペースト状半田４
のはみ出しを抑制することができる電子部品実装用基板
及びその製造方法を提供することにある。
のはみ出しを抑制することができる電子部品実装用基板
及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、電極を有する電子部品
をペースト状半田を使用して実装するための基板であっ
て、前記基板のランドの一部に突起が設けられ、この突
起の前記ランドの主面からの高さが、前記ランドの主面
に塗布されるペースト状半田の目標の厚み以下に設定さ
れている電子部品実装用基板に係わるものである。
目的を達成するための本発明は、電極を有する電子部品
をペースト状半田を使用して実装するための基板であっ
て、前記基板のランドの一部に突起が設けられ、この突
起の前記ランドの主面からの高さが、前記ランドの主面
に塗布されるペースト状半田の目標の厚み以下に設定さ
れている電子部品実装用基板に係わるものである。
【０００６】なお、請求項２に示すように突起を半球状
に形成することができる。また、請求項３に示すように
突起を帯状に形成することができる。また、請求項４に
示すように電子部品に対向する面に絶縁性突出部を設け
ることができる。また、請求項５に示すように導体ペー
ストの印刷に基づいて突起を形成することができる。ま
た、請求項６に示すようにボールボンディング法で突起
を形成することができる。また、請求項７に示すように
半田ボールで突起を形成することができる。
に形成することができる。また、請求項３に示すように
突起を帯状に形成することができる。また、請求項４に
示すように電子部品に対向する面に絶縁性突出部を設け
ることができる。また、請求項５に示すように導体ペー
ストの印刷に基づいて突起を形成することができる。ま
た、請求項６に示すようにボールボンディング法で突起
を形成することができる。また、請求項７に示すように
半田ボールで突起を形成することができる。
【０００７】
【発明の効果】各請求項の発明によれば、突起又は絶縁
性突出部が電子部品のストッパとして機能し、ペースト
状半田の必要以上の押しつぶしが阻止され、ペースト状
半田のはみ出しを抑制することができる。これにより、
電子部品の実装密度の向上又は電子部品の実装の信頼性
の向上が達成される。また、請求項２の発明によれば、
半球状突起を例えばフェースダウンボンディングのため
のバンプ電極と同様な形成方法によって容易に得ること
ができる。また、半田の電子部品に対する接触面を十分
に確保することができる。また、請求項３の発明によれ
ば、ランド形成工程と同時又はこの工程の延長として突
起を容易に形成することができる。また、突起の高さ管
理を容易に行うことができる。また、請求項４の発明に
よれば、絶縁性突出部が電子部品のストッパとして機能
し、半田のはみ出しを良好に防止することができる。ま
た、請求項５〜７の発明によれば突起を容易に形成する
ことができる。
性突出部が電子部品のストッパとして機能し、ペースト
状半田の必要以上の押しつぶしが阻止され、ペースト状
半田のはみ出しを抑制することができる。これにより、
電子部品の実装密度の向上又は電子部品の実装の信頼性
の向上が達成される。また、請求項２の発明によれば、
半球状突起を例えばフェースダウンボンディングのため
のバンプ電極と同様な形成方法によって容易に得ること
ができる。また、半田の電子部品に対する接触面を十分
に確保することができる。また、請求項３の発明によれ
ば、ランド形成工程と同時又はこの工程の延長として突
起を容易に形成することができる。また、突起の高さ管
理を容易に行うことができる。また、請求項４の発明に
よれば、絶縁性突出部が電子部品のストッパとして機能
し、半田のはみ出しを良好に防止することができる。ま
た、請求項５〜７の発明によれば突起を容易に形成する
ことができる。
【０００８】
【実施形態及び実施例】次に、図２〜図７を参照して本
発明の実施形態及び実施例を説明する。
発明の実施形態及び実施例を説明する。
【０００９】
【第１の実施例】図２及び図３に示す第１の実施例の回
路基板装置は、絶縁性回路基板１１と電子部品１２とか
ら成る。回路基板１１は一方の平坦な主面１３上に電子
部品取付用導体パターンとしての対のランド１４を有
し、更に、各ランド１４の上に２個の半球状導体突起１
５を有する。直方体形状の電子部品１２は、磁器コンデ
ンサであって、本体部１６と対の電極１７を有する。対
の電極１７は対のランド１４に対してクリーム半田即ち
ペースト状半田１８を使用して固着される。
路基板装置は、絶縁性回路基板１１と電子部品１２とか
ら成る。回路基板１１は一方の平坦な主面１３上に電子
部品取付用導体パターンとしての対のランド１４を有
し、更に、各ランド１４の上に２個の半球状導体突起１
５を有する。直方体形状の電子部品１２は、磁器コンデ
ンサであって、本体部１６と対の電極１７を有する。対
の電極１７は対のランド１４に対してクリーム半田即ち
ペースト状半田１８を使用して固着される。
【００１０】突起１５は半球状導体から成り、フェース
ダウンボンディングのためのＩＣのバンプ電極の形成方
法と同一の方法で形成されている。即ち、本実施例で
は、導体ペーストをランド１４上に選択的に印刷し、し
かる後、導体ペーストを型によって半球状に整形し、こ
れを熱処理することによって突起１５が形成されてい
る。
ダウンボンディングのためのＩＣのバンプ電極の形成方
法と同一の方法で形成されている。即ち、本実施例で
は、導体ペーストをランド１４上に選択的に印刷し、し
かる後、導体ペーストを型によって半球状に整形し、こ
れを熱処理することによって突起１５が形成されてい
る。
【００１１】突起１５は、電子部品１２の安定性を高め
るために図３から明らかなように１つのランド１４に２
個配置されている。各突起１５のランド１４の主面から
の高さＨ1 は、ペースト状半田１８のランド１４の主面
からの塗布目標高さ以下に設定されている。突起１５の
高さＨ1 がペースト状半田１８の目標高さ即ち厚み以下
であれば、本発明に従う効果を得ることができるが、突
起１５の高さＨ1 のバラツキ、ペースト状半田１８の層
の厚みのバラツキ、電子部品１２のランド１４に対する
接合強度、半田のはみ出し等を考慮し、突起１５の高さ
Ｈ1 をペースト状半田１８の塗布目標厚みの５０〜９０
％程度にすることが望ましい。また、ランド１４と電子
部品１２の電極１７との電気的及び機械的結合を確実に
達成するために平面的に見て突起１５の面積をランド１
４の電極１７に対向する領域の面積の５０％以下、好ま
しくは５〜２０％程度に設定することが望ましい。ま
た、１個の電子部品１２に対する４個の突起１５を、電
子部品１２の安定的支持のために仮想長方形の角に配置
することが望ましい。
るために図３から明らかなように１つのランド１４に２
個配置されている。各突起１５のランド１４の主面から
の高さＨ1 は、ペースト状半田１８のランド１４の主面
からの塗布目標高さ以下に設定されている。突起１５の
高さＨ1 がペースト状半田１８の目標高さ即ち厚み以下
であれば、本発明に従う効果を得ることができるが、突
起１５の高さＨ1 のバラツキ、ペースト状半田１８の層
の厚みのバラツキ、電子部品１２のランド１４に対する
接合強度、半田のはみ出し等を考慮し、突起１５の高さ
Ｈ1 をペースト状半田１８の塗布目標厚みの５０〜９０
％程度にすることが望ましい。また、ランド１４と電子
部品１２の電極１７との電気的及び機械的結合を確実に
達成するために平面的に見て突起１５の面積をランド１
４の電極１７に対向する領域の面積の５０％以下、好ま
しくは５〜２０％程度に設定することが望ましい。ま
た、１個の電子部品１２に対する４個の突起１５を、電
子部品１２の安定的支持のために仮想長方形の角に配置
することが望ましい。
【００１２】電子部品１２を実装する時には、基板１１
のランド１４の上にペースト状半田１８を印刷法で所定
の厚みに層状に塗布する。突起１５はペースト状半田１
８の所定の厚み即ち目標の厚み以下であるので、ペース
ト状半田１８の印刷を妨害しない。 次に、電子部品１
２の電極１７をランド１４に対向させ、電子部品１２を
ランド１４の方向に押圧し、ペースト状半田１８で電子
部品１２を回路基板１１に仮固着する。この時、ペース
ト状半田１８が押しつぶされてはみ出し部分が生じる
が、ペースト状半田１８の押しつぶしの量が突起１５で
制限される。このため、ペースト状半田１８のはみ出し
量も制限され、隣りの電子部品のランド又は電極との間
に短絡が生じない。しかる後、ペースト状半田を熱処理
し、周知のリフローによって電極１７をランド１４に電
気的及び機械的に結合する。
のランド１４の上にペースト状半田１８を印刷法で所定
の厚みに層状に塗布する。突起１５はペースト状半田１
８の所定の厚み即ち目標の厚み以下であるので、ペース
ト状半田１８の印刷を妨害しない。 次に、電子部品１
２の電極１７をランド１４に対向させ、電子部品１２を
ランド１４の方向に押圧し、ペースト状半田１８で電子
部品１２を回路基板１１に仮固着する。この時、ペース
ト状半田１８が押しつぶされてはみ出し部分が生じる
が、ペースト状半田１８の押しつぶしの量が突起１５で
制限される。このため、ペースト状半田１８のはみ出し
量も制限され、隣りの電子部品のランド又は電極との間
に短絡が生じない。しかる後、ペースト状半田を熱処理
し、周知のリフローによって電極１７をランド１４に電
気的及び機械的に結合する。
【００１３】上述から明らかなように本実施例は次の効
果を有する。 （１） 突起１５がストッパとして機能し、ペースト状
半田１８の押しつぶしを制限するのでペースト状半田１
８のはみ出しによる不良を防ぐことができる。また、信
頼性又は不良発生率が従来と同一で良い場合には、電子
部品１２の実装密度を高めることができる。また、電極
１７とランド１４との間に必要量の半田を介在させるこ
とができ、両者を良好に結合することができる。 （２） 突起１５は半球状であるので電極１７に対する
半田１８の接触面積を大きくすることができ、ランド１
４に電極１７を良好に結合することができる。 （３） 突起１５の高さＨ1 及び面積がペースト状半田
１８による結合を妨害しないように設定されているの
で、ランド１４と電極１７との結合を良好に達成するこ
とができる。 （４） 突起１５をバンプ電極の形成方法と同様な方法
で形成しているので、突起１５を容易に形成することが
できる。 （５） 突起１５は導体であるので、電極１７とランド
１４との電気的接続を妨害しない。
果を有する。 （１） 突起１５がストッパとして機能し、ペースト状
半田１８の押しつぶしを制限するのでペースト状半田１
８のはみ出しによる不良を防ぐことができる。また、信
頼性又は不良発生率が従来と同一で良い場合には、電子
部品１２の実装密度を高めることができる。また、電極
１７とランド１４との間に必要量の半田を介在させるこ
とができ、両者を良好に結合することができる。 （２） 突起１５は半球状であるので電極１７に対する
半田１８の接触面積を大きくすることができ、ランド１
４に電極１７を良好に結合することができる。 （３） 突起１５の高さＨ1 及び面積がペースト状半田
１８による結合を妨害しないように設定されているの
で、ランド１４と電極１７との結合を良好に達成するこ
とができる。 （４） 突起１５をバンプ電極の形成方法と同様な方法
で形成しているので、突起１５を容易に形成することが
できる。 （５） 突起１５は導体であるので、電極１７とランド
１４との電気的接続を妨害しない。
【００１４】
【第２の実施例】次に、図４を参照して本発明の第２の
実施例の回路基板装置及びその製造方法を説明する。但
し、図４及び後述する第３〜５の実施例を示す図５〜図
９において、図２及び図３と共通する部分には同一の符
号を付してその説明を省略する。
実施例の回路基板装置及びその製造方法を説明する。但
し、図４及び後述する第３〜５の実施例を示す図５〜図
９において、図２及び図３と共通する部分には同一の符
号を付してその説明を省略する。
【００１５】図４に示す第２の実施例の回路基板装置
は、突起１５の形成方法を変えた他は、第１の実施例と
実質的に同一のものである。この第２の実施例では、図
４（Ａ）に示すようにワイヤボンデング装置の周知のキ
ャピラリ２０から導出したＡｕ(金)ワイヤ２１にボール
２２を形成し、このボール２２をランド１４の上にキャ
ピラリ２０で押し当て、しかる後ワイヤ２１を切断する
ことによって図４（Ｂ）に示す突起１５を形成する。次
に、図４（Ｃ）に示すように突起１５よりも厚くペース
ト状半田１８を塗布する。次に、図４（Ｄ）に示すよう
に電子部品１２の電極１７をペースト状半田１８に第１
の実施例と同様に押し当て、しかる後、熱処理を施して
ランド１４に電極１７を電気的及び機械的に結合させ
る。
は、突起１５の形成方法を変えた他は、第１の実施例と
実質的に同一のものである。この第２の実施例では、図
４（Ａ）に示すようにワイヤボンデング装置の周知のキ
ャピラリ２０から導出したＡｕ(金)ワイヤ２１にボール
２２を形成し、このボール２２をランド１４の上にキャ
ピラリ２０で押し当て、しかる後ワイヤ２１を切断する
ことによって図４（Ｂ）に示す突起１５を形成する。次
に、図４（Ｃ）に示すように突起１５よりも厚くペース
ト状半田１８を塗布する。次に、図４（Ｄ）に示すよう
に電子部品１２の電極１７をペースト状半田１８に第１
の実施例と同様に押し当て、しかる後、熱処理を施して
ランド１４に電極１７を電気的及び機械的に結合させ
る。
【００１６】この第２の実施例は、第１の実施例と同様
な効果を有する他に、突起１５をワイヤボンディング装
置を使用して容易に形成することができるという効果も
有する。
な効果を有する他に、突起１５をワイヤボンディング装
置を使用して容易に形成することができるという効果も
有する。
【００１７】
【第３の実施例】図５に示す第３の実施例は、第１の実
施例の突起１５の形成方法を変えた他は第１の実施例と
実質的に同一である。第３の実施例では、まず図５
（Ａ）に示すようにランド１４の上に印刷によってフラ
ックス３０を塗布する。次に、図５（Ｂ）に示すように
フラックス３０の接着性を利用して半田ボール３１をラ
ンド１４上に仮固着し、この半田ボール３１を第１の実
施例の突起１５と同様な突起として使用する。次に、図
５（Ｃ）に示すようにフラックス３０及び半田ボール３
１の上にペースト状半田１８を半田ボール３１の径より
も厚く印刷する。次に、図５（Ｄ）に示すように電子部
品１２の電極１７をペースト状半田１８の層に押し当て
る。この時は、半田ボール３１をストッパとして使用す
る。しかる後、熱処理を施して電極１７をランド１４に
半田結合する。
施例の突起１５の形成方法を変えた他は第１の実施例と
実質的に同一である。第３の実施例では、まず図５
（Ａ）に示すようにランド１４の上に印刷によってフラ
ックス３０を塗布する。次に、図５（Ｂ）に示すように
フラックス３０の接着性を利用して半田ボール３１をラ
ンド１４上に仮固着し、この半田ボール３１を第１の実
施例の突起１５と同様な突起として使用する。次に、図
５（Ｃ）に示すようにフラックス３０及び半田ボール３
１の上にペースト状半田１８を半田ボール３１の径より
も厚く印刷する。次に、図５（Ｄ）に示すように電子部
品１２の電極１７をペースト状半田１８の層に押し当て
る。この時は、半田ボール３１をストッパとして使用す
る。しかる後、熱処理を施して電極１７をランド１４に
半田結合する。
【００１８】この第３の実施例は、第１の実施例と同一
の効果を有する他に、フラックス３０と半田ボール３１
とで突起を容易に形成できるという効果も有する。
の効果を有する他に、フラックス３０と半田ボール３１
とで突起を容易に形成できるという効果も有する。
【００１９】
【第４の実施例】図６及び図７の回路基板１１のランド
１４には、帯状突起１５ａが設けられている。この帯状
突起１５ａはランド１４の形成工程の延長工程において
メッキによって形成された導体層から成る。従って、帯
状突起１５ａをランド１４の一部と見なすこともでき
る。帯状突起１５ａは電子部品１２の電極１７の一部に
対向するように配置されている。この帯状突起１５ａの
ランド１４の主面からの高さ及びランド１４の電極１７
に対向する領域に突起１５ａの面積の割合は第１の実施
例と同一の原理で決定される。
１４には、帯状突起１５ａが設けられている。この帯状
突起１５ａはランド１４の形成工程の延長工程において
メッキによって形成された導体層から成る。従って、帯
状突起１５ａをランド１４の一部と見なすこともでき
る。帯状突起１５ａは電子部品１２の電極１７の一部に
対向するように配置されている。この帯状突起１５ａの
ランド１４の主面からの高さ及びランド１４の電極１７
に対向する領域に突起１５ａの面積の割合は第１の実施
例と同一の原理で決定される。
【００２０】電子部品１２を基板１１に実装する時に
は、ランド１４にペースト状半田１８を塗布する。図６
では帯状突起１５ａの上面にペースト状半田１８が塗布
されていないが、突起１５ａの上面にもペースト状半田
１８を塗布することができる。この場合、ペースト状半
田１８の上面の高さは平坦になるので、突起１５ａの上
のペースト状半田１８の厚さは他の部分に比べて薄くな
る。次に、電子部品１２の電極１７をペースト状半田１
８に押し当て、しかる後、熱処理を施して、電極１７を
ランド１４に半田結合させる。
は、ランド１４にペースト状半田１８を塗布する。図６
では帯状突起１５ａの上面にペースト状半田１８が塗布
されていないが、突起１５ａの上面にもペースト状半田
１８を塗布することができる。この場合、ペースト状半
田１８の上面の高さは平坦になるので、突起１５ａの上
のペースト状半田１８の厚さは他の部分に比べて薄くな
る。次に、電子部品１２の電極１７をペースト状半田１
８に押し当て、しかる後、熱処理を施して、電極１７を
ランド１４に半田結合させる。
【００２１】第４の実施例は第１の実施例の上記（１）
（３）（５）と同一の効果を有する他に、メッキによっ
て突起１５ａを作るので、この高さが正確になるという
効果も有する。
（３）（５）と同一の効果を有する他に、メッキによっ
て突起１５ａを作るので、この高さが正確になるという
効果も有する。
【００２２】
【第５の実施例】図８及び図９に示す第５の実施例の基
板１１は、基板１１の主面１３の電子部品１２の対向領
域にレジストの印刷に基づいて形成された絶縁性突出分
１５ｂを有する。この絶縁性突出部１５ｂは対のランド
１４の相互間に配置され、ランド１４よりも厚く形成さ
れている。絶縁性突出部１５ｂのランド１４の主面から
の突出高さは、第１及び第４の実施例の突起１５、１５
ａの高さと同様な値に設定されている。図８及び図９の
基板１１に電子部品１２を実装する時には、ランド１４
にペースト状半田１８を突出部１５ｂのランド１４から
の突出の高さ以上の厚さに印刷で塗布し、ここに電子部
品１２の電極１７を押し当て、しかる後、加熱処理す
る。この第５の実施例は、第１の実施例の上記（１）と
同一の効果を有する他に、対のランド１４間の電気的分
離を確実に達成できるという効果も有する。
板１１は、基板１１の主面１３の電子部品１２の対向領
域にレジストの印刷に基づいて形成された絶縁性突出分
１５ｂを有する。この絶縁性突出部１５ｂは対のランド
１４の相互間に配置され、ランド１４よりも厚く形成さ
れている。絶縁性突出部１５ｂのランド１４の主面から
の突出高さは、第１及び第４の実施例の突起１５、１５
ａの高さと同様な値に設定されている。図８及び図９の
基板１１に電子部品１２を実装する時には、ランド１４
にペースト状半田１８を突出部１５ｂのランド１４から
の突出の高さ以上の厚さに印刷で塗布し、ここに電子部
品１２の電極１７を押し当て、しかる後、加熱処理す
る。この第５の実施例は、第１の実施例の上記（１）と
同一の効果を有する他に、対のランド１４間の電気的分
離を確実に達成できるという効果も有する。
【００２３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ランド１４の電極１７に対向する部分以外を絶
縁膜によって覆うことができる。 （２） 図８及び図９の絶縁性突出部１５ｂを対のラン
ド１４の間の全部に形成せずに、部分的に形成すること
ができる。 （３） 第１及び第４の実施例の突起１５、１５ａを絶
縁物で形成することができる。 （４） 突起１５を蒸着法、メッキ法等でも形成するこ
とができる。
く、例えば次の変形が可能なものである。 （１） ランド１４の電極１７に対向する部分以外を絶
縁膜によって覆うことができる。 （２） 図８及び図９の絶縁性突出部１５ｂを対のラン
ド１４の間の全部に形成せずに、部分的に形成すること
ができる。 （３） 第１及び第４の実施例の突起１５、１５ａを絶
縁物で形成することができる。 （４） 突起１５を蒸着法、メッキ法等でも形成するこ
とができる。
【図１】従来の回路基板と電子部品とを一部切断して示
す正面図である。
す正面図である。
【図２】本発明の第１の実施例の回路基板と電子部品と
を一部切断して示す正面図である。
を一部切断して示す正面図である。
【図３】図２のランド及び突起を伴った回路基板の平面
図である。
図である。
【図４】第２の実施例の突起の形成及び電子部品の実装
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図５】第３の実施例の突起の形成及び電子部品の実装
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図６】第４の実施例の回路基板と電子部品とを一部切
断して示す正面図である。
断して示す正面図である。
【図７】図６のランド及び突起を伴った回路基板の平面
図である。
図である。
【図８】第５の実施例の回路基板と電子部品とを一部切
断して示す正面図である。
断して示す正面図である。
【図９】図８のランドと突起を伴った回路基板の平面図
である。
である。
１１ 回路基板 １２ 電子部品 １４ ランド １５ 突起 １７ 電極 １８ ペースト状半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島村 雅哉 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC15 BB04 BB05 CC33 CD29 5E336 AA04 BB01 BC28 CC31 CC51 EE03
Claims (7)
- 【請求項１】 電極を有する電子部品をペースト状半田
を使用して実装するための基板であって、 前記基板のランドの一部に突起が設けられ、この突起の
前記ランドの主面からの高さが、前記ランドの主面に塗
布されるペースト状半田の目標の厚み以下に設定されて
いることを特徴とする電子部品実装用基板。 - 【請求項２】 前記突起は半球状突起であることを特徴
とする請求項１記載の電子部品実装用基板。 - 【請求項３】 前記突起は帯状突起であることを特徴と
する請求項１記載の電子部品実装用基板。 - 【請求項４】 電極を有する電子部品をペースト状半田
を使用して実装するための基板であって、 前記基板の主面の前記電子部品に対向する領域に絶縁性
突出部が設けられ、絶縁性突出部がランドに隣接するよ
うに配置され、前記絶縁性突出部の前記ランドの主面か
らの突出の高さが、前記ランドの主面に塗布されるペー
スト状半田の目標の厚み以下に設定されていることを特
徴とする電子部品実装用基板。 - 【請求項５】 電極を有する電子部品をペースト状半田
を使用して接続するためのランドを有し、前記ランドの
一部に突起が設けられ、この突起の前記ランドの主面か
らの高さが、前記ランドの主面に塗布されるペースト状
半田の目標の厚み以下に設定されている電子部品実装用
基板の製造方法であって、 前記ランドの上に導体ペーストを印刷し、この導体ペー
ストを半球状に整形し、しかる後、熱処理することによ
って前記突起を形成することを特徴とする電子部品実装
用基板の製造方法。 - 【請求項６】 電極を有する電子部品をペースト状半田
を使用して接続するためのランドを有し、前記ランドの
一部に突起が設けられ、この突起の前記ランドの主面か
らの高さが、前記ランドの主面に塗布されるペースト状
半田の目標の厚み以下に設定されている電子部品実装用
基板の製造方法であって、 ワイヤボンデング装置を使用してワイヤの先端にボール
を形成し、このボールを前記ランドに押し当て、しかる
後、ワイヤを切断することによって前記突起を形成する
ことを特徴とする電子部品実装用基板の製造方法。 - 【請求項７】 電極を有する電子部品をペースト状半田
を使用して接続するためのランドを有し、前記ランドの
一部に突起が設けられ、この突起の前記ランドの主面か
らの高さが、前記ランドの主面に塗布されるペースト状
半田の目標の厚み以下に設定されている電子部品実装用
基板の製造方法であって、 前記ランドの上に半田ボールを接着して前記突起を形成
することを特徴とする電子部品実装用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11143063A JP2000332394A (ja) | 1999-05-24 | 1999-05-24 | 電子部品実装用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11143063A JP2000332394A (ja) | 1999-05-24 | 1999-05-24 | 電子部品実装用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332394A true JP2000332394A (ja) | 2000-11-30 |
Family
ID=15330060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11143063A Pending JP2000332394A (ja) | 1999-05-24 | 1999-05-24 | 電子部品実装用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332394A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011258794A (ja) * | 2010-06-10 | 2011-12-22 | Denso Corp | 電子装置およびその製造方法 |
| JP2012028513A (ja) * | 2010-07-22 | 2012-02-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012165156A (ja) * | 2011-02-07 | 2012-08-30 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| JP2012169803A (ja) * | 2011-02-14 | 2012-09-06 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| WO2017203859A1 (ja) * | 2016-05-25 | 2017-11-30 | 日立オートモティブシステムズ株式会社 | 電子回路装置及び方法 |
-
1999
- 1999-05-24 JP JP11143063A patent/JP2000332394A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011258794A (ja) * | 2010-06-10 | 2011-12-22 | Denso Corp | 電子装置およびその製造方法 |
| JP2012028513A (ja) * | 2010-07-22 | 2012-02-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8873247B2 (en) | 2010-07-22 | 2014-10-28 | Ps4 Luxco S.A.R.L. | Device and manufacturing method of the same |
| JP2012165156A (ja) * | 2011-02-07 | 2012-08-30 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| JP2012169803A (ja) * | 2011-02-14 | 2012-09-06 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| WO2017203859A1 (ja) * | 2016-05-25 | 2017-11-30 | 日立オートモティブシステムズ株式会社 | 電子回路装置及び方法 |
| JPWO2017203859A1 (ja) * | 2016-05-25 | 2019-02-14 | 日立オートモティブシステムズ株式会社 | 電子回路装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP2000332394A (ja) | 電子部品実装用基板及びその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JP2002223062A (ja) | プリント配線基板のパッド形状 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH01232753A (ja) | 半導体装置 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH03257854A (ja) | 半導体装置 | |
| JPH066021A (ja) | 半田付けランドのパターン形状 | |
| JP3122932B2 (ja) | 半田ボール付きコネクタ | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH11307678A (ja) | インターポーザ | |
| JPH04119689A (ja) | プリント配線板 | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH11307309A (ja) | チップ型サーミスタ | |
| JPH03262186A (ja) | 印刷配線基板 | |
| KR100818095B1 (ko) | 플립 칩 패키지 및 그의 형성방법 | |
| JPH1041416A (ja) | 電子部品 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH0528077U (ja) | 多層プリント配線板の内層パターンへの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081224 |