JP2000347712A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 複数のＣＰＵモジュールが１つの出力モジュ
ールを共有しているプログラマブルコントローラにおい
て、各ＣＰＵモジュールはその出力モジュールの出力状
態を知る為には、新たに入力モジュールを必要とした。 【解決手段】 ＣＰＵモジュール２は、共有マスクデー
タを出力データ共にＤＯモジュール３へフレーム送信す
る。この時送信フレーム内にデータ転送モード制御ビッ
トを設け、共有及び競合制御を行わない場合には共有マ
スクデータを含まないフレーム構成とすることも出来
る。ＤＯモジュール３は、各ＣＰＵモジュール２からの
共有マスクデータ及び出力データと、自己の現在の出力
状態との論理結果から新出力を求める。新出力を通知す
る参照出力を各ＣＰＵモジュール２へ送信し、ＣＰＵモ
ジュール２はこの参照出力と共有マスクデータからＤＯ
モジュール３の出力状態を示す参照データを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに関し、更に詳しくはプログラマブルコント
ローラにおけるデータ出力の共有及び競合制御に関す
る。

【０００２】

【従来の技術】図１６で示すようなシリアルリンクバス
等のバス１０１に複数のＣＰＵモジュール１０２やＤＯ
（出力）モジュール１０３及びＤＩ（入力）モジュール
１０４を接続したマルチＣＰＵ構成のプログラマブルコ
ントローラが知られている。

【０００３】この様なプログラマブルコントローラにお
いて、複数のＣＰＵモジュール１０２−１〜１０２−ｍ
が一つのＤＯモジュール１０３の出力点を共有して出力
を行う場合、この出力点を共有している各ＣＰＵモジュ
ール１０２は、ＤＯモジュール１０３の出力状態が現在
ＯＮ（＝“１”）状態なのかＯＦＦ（＝“０”）状態な
のかを知ることができない。例えば図１６において、Ｃ
ＰＵ１０２−１がＤＯモジュール１０３−１の一つの出
力点の出力状態をＯＦＦにしても他のＣＰＵモジュール
１０２−２〜１０２−ｍはこのことを知ることが出来な
い。このことは、例えば共有するＤＯモジュール１０３
−１を緊急停止信号として使用する場合、何れかのＣＰ
Ｕモジュール１０２−１がこのＤＯモジュール１０３−
１に緊急停止信号をセットし、これを他のＣＰＵモジュ
ール１０２−２〜１０２−ｍが認識して、しかるべき処
理を行った後に緊急停止信号をリセットするようなアプ
リケーション等において、緊急停止信号をセットしたＣ
ＰＵモジュール１０２−１が、その後この緊急停止信号
に対して他のＣＰＵモジュール１０２−２〜１０２−ｍ
が何等かの対処処理を行って緊急停止状態が回避された
かどうかを知ることが出来ず、問題となる。

【０００４】この為ＤＯモジュール１０３の出力のモニ
タ用に図１７のごとくＤＩモジュール１０６を別に追加
して、このＤＩモジュール１０６にＤＯモジュール１０
３の出力を折り返し入力する構成としていた。そしてＤ
Ｏモジュール１０３−１に“０”を出力したＣＰＵモジ
ュール１０２−１が他のＣＰＵモジュール１０２−２〜
１０２−ｍによって出力が“１”にされたかどうか等、
各ＣＰＵモジュール１０２−１〜１０２−ｍは、現在の
ＤＯモジュール１０３−１の出力状態を知るためには、
このＤＩモジュール１０６の出力を参照していた。

【０００５】図１７はＤＩモジュール１０６によるＤＯ
モジュール１０３の出力の折り返し入力の例である。図
１７において、バス１０１上の局アドレスとして局番０
が設定されているＤＯモジュール１０３−１の各出力点
１０５からの出力は局番１が設定されているＤＩモジュ
ール１０６の入力点１０７へ折り返し入力されている。
ＤＯモジュール１０３−１を共有している各ＣＰＵモジ
ュール１０２上のタスクは、ＤＯモジュール１０３−１
へデータを出力する時は局番０のＤＯモジュールをアド
レス指定して出力し、またＤＯモジュール１０３−１の
出力状態を得たい時は局番１のＤＩモジュールをアドレ
ス指定してＤＩモジュール１０６からのデータを得る。

【０００６】図１８に図１７の構成での各モジュール及
びバス上での出力データの様子を示す。プログラマブル
コントローラでのデータの転送は、シリアルリンクバス
１での転送速度と同一速度の一定間隔の周期で行われ
る。またＣＰＵモジュール１０２内の演算実行部へは、
このデータ転送と同一周期で割込みが入力される。この
周期をタクト周期といい図１８中縦の点線で示してあ
る。各モジュールはこのタクト周期に同期して処理を行
う。

【０００７】ＣＰＵモジュール１０２の演算実行部２０
１で行われる演算処理によって生じたＤＯモジュール１
０３への出力データは、ＣＰＵモジュール１０２内のＩ
／Ｏ領域の対応するアドレス領域へ格納される。すると
このデータは出力バッファを介してバス１０１上にフレ
ームデータとして送信出力される。

【０００８】このフレームを受信した局番０のＤＯモジ
ュール１０３はこの受信データに基づいて各出力点の出
力状態を変更する。またこのＤＯモジュール１０３の出
力は局番１のＤＩモジュール１０６に折り返し入力され
ているので、このＤＩモジュール１０６によってＤＯモ
ジュール１０３の出力状態はバス１０１上にフレームデ
ータとして送信出力され、これは各ＣＰＵモジュール１
０２のＩ／Ｏ領域の局番１に対応するアドレス領域に格
納される。

【０００９】図１９にＣＰＵモジュールの入出力処理の
為の機能ブロック図を示す。ＣＰＵモジュール１０２内
には、データの入出力制御を行うための構成要素として
演算実行部２０１、Ｉ／Ｏ領域２０２、出力バッファ２
０３、入力バッファ２０４、シリアルリンク制御部２０
５、出力データ転送テーブル２０６及び入力データ転送
テーブル２０７を備える。

【００１０】シリアルリンク制御部２０５は、バス１０
１から送信されてきたフレームのうち自局に必要なデー
タを入力バッファ２０４に取込むと共に下流局のモジュ
ールに流す。入力バッファ２０４に取込まれたデータ
は、タスク起動時にそのタスクに対応する入力データ転
送テーブル２０７を参照してそのタスクが必要とするデ
ータをＩ／Ｏ領域２０２に転送する。

【００１１】Ｉ／Ｏ領域２０２は自局で実行されている
複数のアプリケーションプログラムの各タスクが直接ア
クセスすることが出来るメモリ領域で、プログラム処理
を行う演算実行部２０１は、このＩ／Ｏ領域２０２内か
ら自己が必要とするデータを読み出す。

【００１２】また演算実行部２０１はＤＯモジュールへ
データ出力する時は、Ｉ／Ｏ領域２０２の対応するアド
レス領域へ出力データを書込む。そしてタスク処理がす
ると、出力処理時に、出力データ転送テーブル２０６に
基づいてＩ／Ｏ領域２０２から出力バッファ２０３へそ
のタスクに割り当てられたデータのみが転送される。そ
してシリアルリンク制御部２０５は、これをフレームデ
ータとしてバス１０１に出力する。

【００１３】

【発明が解決しようとする課題】図１７の様にＤＯモジ
ュール１０３−１の出力をＤＩモジュール１０６で折り
返す構成にした場合、この為用に別にＤＩモジュールを
追加しなければならない。

【００１４】また各ＣＰＵモジュール１０２で実行され
ているアプリケーションプログラムは、ＤＯモジュール
１０３−１の出力状態を知るのに、そのＤＯモジュール
１０３−１の局アドレスとは別なアドレスを用いなけれ
ばならない。よってアプリケーションプログラミングに
処理の煩雑さを強いることになる。

【００１５】また、各ＣＰＵモジュール１０２では、Ｉ
／Ｏ領域２０２上に、ＤＯモジュール１０３−１の出力
モニタ用のＤＩモジュール１０６の局アドレスを設定し
なければならない。プログラマブルコントローラでは、
Ｉ／Ｏ領域２０２のサイズ、即ち接続できるモジュール
の総数は限定されているので、ＤＯモジュール１０３−
１の出力状態のモニタのためにＤＩモジュール１０６を
用いると、１つのＤＯモジュールの為に２つのアドレス
を用いてしまうこととなり、資源利用効率が悪い。

【００１６】またＣＰＵモジュール１０２では、バス１
０１からのデータの入力処理において、入力データ転送
テーブル２０７に従って入力バッファ２０４からＩ／Ｏ
領域２０２へ入力データのコピーを行い、また出力処理
では出力データ転送テーブル２０６に従ってＩ／Ｏ領域
２０２から出力バッファ２０３への出力データのコピー
を行っている。よって出力データ転送テーブル２０６中
の局番０のＤＯモジュール１０３−１に設定されている
出力データの転送元アドレスと入力データ転送テーブル
２０７中の局番１のＤＩモジュール１０６に設定されて
いる入力データ転送先アドレスを同じにすることによ
り、Ｉ／Ｏ領域２０２のＤＯモジュール１０３−１への
出力先と同じアドレス領域にＤＩモジュール１０６を経
由したＤＯモジュール１０３−１の出力状態を入力させ
ることができる。しかしＤＯモジュール１０３−１への
入力データと出力データに対してＩ／Ｏ領域２０２の同
じアドレス領域を割り当てた場合、図２０に示す不具合
がある。

【００１７】図２０は、出力データ転送テーブル中２０
６のＤＯモジュールへの出力データの転送元アドレスと
入力データ転送テーブル中２０７のＤＩモジュールから
の入力データの転送先アドレスを同じにした場合の各モ
ジュール及びバス上での入出力の状態を示すタイミング
図である。

【００１８】図２０のタクト周期Ａにおいて、演算実行
部２０１がＩ／Ｏ領域２０２にＤＯモジュール１０３へ
の出力データとしてＯＵＴ２を出力したとする。しかし
次のタクト周期Ｂでは、このＯＵＴ２の出力による折り
返し出力がＩ／Ｏ領域２０２に転送される前に、１つ前
の出力状態であるＯＵＴ１が入ってくる。もしＯＵＴ２
がＣＰＵモジュールが緊急停止信号として出力した
“１”で、またＯＵＴ１が“０”であったとき、次のタ
クト周期ＢでＤＯモジュールの出力状態を得ようとして
Ｉ／Ｏ領域２０２を参照すると、ＯＵＴ１（“０”）と
なってるので、アプリケーションプログラムは、ＤＯモ
ジュールの出力が他のＣＰＵによって“０”にリセット
されたものと誤認識する。

【００１９】また一般にマルチＣＰＵ構成のプログラマ
ブルコントローラにおいては、各ＣＰＵで担当するリソ
ースを完全に分け機能分散した構成の場合では、入出力
の共有・競合は起こらないが、本来１つのＣＰＵでシス
テム制御するところを、プログラム容量の増大への対
処、並列処理による処理性能の向上などの理由でマルチ
ＣＰＵを採用する場合１つの入出力モジュールを複数の
ＣＰＵで共有することとなる。そしてこの場合、１台の
入出力モジュールに対して、複数のＣＰＵが書込み処理
を行う競合書込みを行う場合がある。その場合のプログ
ラムの開発では、ユーザは、競合制御を意識してプログ
ラムソースを作成、変更するようなわずらわしさが有
る。また、競合書込みが行われると複数のＣＰＵモジュ
ールのプログラムで、同じ出力モジュールの同一アドレ
スに対する書込みが行われることとなるが、このアドレ
ス重複が競合書込みによるものなのか、プログラム作業
の誤り等によるものかチェックが容易に出来ることが要
求される。

【００２０】本発明は、上記問題点を鑑み、複数のＣＰ
ＵモジュールがＤＯモジュールを共有している場合、そ
のＤＯモジュールの出力をモニタするＤＩモジュールを
設けることなしに、各ＣＰＵモジュールが共有したＤＯ
モジュールの出力状態を知ることが可能なプログラマブ
ルコントローラ及びアプリケーションプログラム開発装
置を提供することを課題とする。

【００２１】

【課題を解決するための手段】本発明によるプログラマ
ブルコントローラは、複数のＣＰＵモジュールと少なく
とも１つの出力モジュールを備えることを前提とする。

【００２２】上記各ＣＰＵモジュールは、共有マスク生
成手段及び出力データ送信手段を備える。共有マスク生
成手段は、出力モジュールに対して出力状態を変更する
かどうかを指示する共有マスクを生成する。

【００２３】出力データ送信手段と、上記出力モジュー
ルに対する出力データを上記共有マスクと共に送信す
る。また上記出力モジュールは、出力データ受信手段と
共有及び競合制御手段を備える。

【００２４】出力データ受信手段は、上記ＣＰＵモジュ
ールからの上記出力データを上記共有マスクと共に受信
する。共有及び競合制御手段は、ＣＰＵモジュールから
の、例えば自己を共有する複数のＣＰＵモジュールから
の上記出力データと共有マスクから出力状態を決定す
る。

【００２５】また上記出力モジュールは、上記出力状態
を示す参照出力を上記自己を共有する複数のＣＰＵモジ
ュールへ送信する参照出力送信手段を備え、上記ＣＰＵ
モジュールは、上記共有マスク生成手段が生成した共有
マスクを記憶する共有マスク記憶手段と、該共有マスク
記憶手段に記憶されている共有マスクと出力モジュール
からの上記参照出力から該出力モジュールの出力状態を
示す参照データを生成する出力状態参照データ生成手段
とを更に備える構成としても良い。

【００２６】更に上記出力データ送信手段が、上記出力
データを送信する出力モジュールで該出力データに対し
他のＣＰＵモジュールからの出力データとの共有及び競
合制御を行う必要が無い時、該出力データの送信時、上
記共有マスクを該出力データを送信しない構成としても
よい。この場合例えばＣＰＵモジュールに、上記共有マ
スクを上記出力データと共に送信したか否かを通知する
データ転送モード制御ビットを生成するデータ転送モー
ド制御ビット生成手段を更に備え、上記出力データ送信
手段が、該データ転送モード制御ビットを上記出力デー
タと共に送信し、受信側の出力モジュールの上記共有及
び競合制御手段は、該データ転送モード制御ビットが上
記共有マスクが上記出力データと共に送信されていない
ことを示す時、該出力データのみから出力状態を決定す
る構成となる。

【００２７】また、本発明によるプログラマブルコント
ローラのアプリケーションプログラム開発装置は、プロ
グラム参照手段及び競合書込み命令生成手段を備える。
プログラム参照手段は、マルチＣＰＵ構成のプログラマ
ブルコントローラを構成する全てのＣＰＵモジュールの
プログラムを参照する。

【００２８】競合書込み命令生成手段は、上記参照結
果、上記プログラムに複数のＣＰＵモジュールが同じ出
力モジュールの同じ出力点への出力を示す命令を含む場
合、該命令を競合書込み用の命令に変換する。またこの
アプリケーションプログラム開発装置は、上記競合書込
み用の命令に変換する部分をユーザに通知するワーニン
グ通知手段を備える。

【００２９】本発明によれば、各ＣＰＵモジュールは、
出力モジュールに対して出力データと共に共有マスクを
送信し、出力モジュールではこの共有マスクの内容に基
づいて出力の共有及び競合制御を行う。

【００３０】また各ＣＰＵモジュールは、出力状態参照
データ生成手段によって、出力モジュールの参照出力送
信手段が送信した参照出力と共有マスク記憶手段が記憶
する共有マスクから参照データを生成するので、この参
照データから出力モジュールの出力状態を知ることが出
来る。

【００３１】更に参照データは出力モジュールからの参
照出力と共有マスク記憶手段が記憶する共有マスクから
生成されるので、ＣＰＵモジュールでは、出力モジュー
ルへの出力情報と上記参照データを同一アドレス領域に
格納することが出来る。

【００３２】また、共有及び競合制御を必要としない時
には、ＣＰＵモジュールが上記共有マスクを出力データ
と共に出力モジュールに送信しない構成とすれば、トラ
フィク量を少なくすることが出来る。

【００３３】また本発明によるアプリケーションプログ
ラム開発装置によれば、ユーザが意識しなくても競合書
込みとなる書込み命令は、競合書込み命令に変換され
る。また競合書込み命令に変換される部分は、ユーザに
通知される。

【００３４】

【発明の実施の形態】図１は本実施形態におけるプログ
ラマブルコントローラの概略を示す図である。本実施形
態でのプログラマブルコントローラは、ＣＰＵモジュー
ル２−１〜２−３の３つのＣＰＵモジュールが１つのＤ
Ｏモジュール３を共有しているものとする。

【００３５】ＤＯモジュール３は、シリアルリンクバス
１を介して各ＣＰＵモジュール２から送信されてきた出
力データを受信すると、共有及び競合制御回路１０によ
り、その受信データに基づいて出力点からの出力状態を
変化させると共に、参照出力として各ＣＰＵモジュール
２に現在の出力状態を示すデータを送信する。

【００３６】尚本実施形態では、ＣＰＵモジュール２と
ＤＯモジュール３との間でのデータ転送は、本発明の出
願人による特願平１０−１４８６４８号に開示されてい
るトータルフレーム方式及びマルチキャスト方式によっ
て行われるものとする。

【００３７】図２はトータルフレーム方式によるデータ
通信の説明図である。本実施形態では、シリアルリンク
バス１の局の内の１つをリングマスター局とし、このリ
ングマスター局によってトータルフレーム方式及び後述
するマルチキャスト方式によるデータ転送を管理する。
図２ではシリアルリンクバス１に、リングマスター局、
Ａ局、Ｂ局、Ｃ局、Ｄ局の順に接続されていたとする。

【００３８】トータルフレーム方式では、ネットワーク
上に唯一存在するリングマスター局により、まずトータ
ルフレーム送信の要求を表すＲＥＱフレームが送信され
る。図２ではこの時のＲＥＱフレームはｒｅｑ０と表さ
れている。

【００３９】このＲＥＱフレームには、フレームのデミ
リタ部（スタートデミリタ（ＳＤ）部）にこのフレーム
がＲＥＱフレームであることを示すデータが設定されて
おり、このフレームの受信局はＳＤ部を調べることによ
りこのフレームがＲＥＱフレームであることを認識す
る。

【００４０】ＲＥＱフレームを受信した局は、そのフレ
ーム最後に自局のデータを付加して隣の下流局へ送信す
る。図２の場合、Ａ局はＲＥＱフレームを受信すると、
その末尾に自己の出力データＤａを付加して下流局のＢ
局へ送信する。Ｂ局ではこのフレームを受信すると、そ
の末尾に自己の出力データＤｂを付加して出力する。以
下、順に各局はフレームを受取ると自己のデータをフレ
ームの末尾に付加して下流局へ送信する。尚、本実施形
態は複数のＣＰＵモジュール２を使用するマルチＣＰＵ
の構成であり、ＣＰＵモジュール２が他のＣＰＵモジュ
ール２がＤＯモジュールに出力したデータを参照できる
ようにするため、ＤＯモジュールも自己のデータの出力
を行っている。しかし、ＣＰＵモジュールを１つしか持
たないプログラマブルコントローラの構成の場合には、
この様な必要はない。

【００４１】ＲＥＱフレームがシリアルリンクバス１を
１巡して、これをリングマスター局が受信すると、リン
グマスター局はこのフレームのスタートデミリタ（Ｓ
Ｄ）部に設定されているデータを２巡目のＲＥＱフレー
ムであることを示すデータを設定変更し、またフレーム
の最後に自己のデータを付加して隣の下流局であるＡ局
へ送信する。

【００４２】このフレームを受信したＡ局は、受信フレ
ームのＳＤ部を調べ、これが２巡目のＲＥＱフレームで
あることを認識すると、フレームのＳＤ部の次にある１
巡目の時に自己が付加した自局データを削除して下流局
へ中継する。図２の場合、Ａ局は２巡目のＲＥＱフレー
ムを受信すると、１巡目で自己が付加した自局のデータ
Ｄａを削除して下流局のＢ局へ送信し、Ｂ局は受信フレ
ームのＳＤ部の次にある自己の出力データＤｂを削除し
て次の下流局であるＣ局へ送信する。以下、順に各局は
フレームを受取ると１巡目で付加した自己のデータをフ
レームから削除して下流局へ送信する。

【００４３】この２巡回目のＲＥＱフレームがシリアル
リンクバス１を巡回して、リングマスター局に戻ってく
ると、リングマスター局は、このフレームをシリアルリ
ンクバス１から除去する。これによってトータルフレー
ム通信は完了する。

【００４４】次にマルチキャスト方式によるデータ転送
について説明する。マルチキャスト方式は、ＣＰＵモジ
ュール２からＤＯモジュール３に対してデータの出力を
行う時用いられるデータ転送方式である。

【００４５】マルチキャスト方式は、シリアルリンクバ
ス１上にマルチキャスト通信用のフリートークンを巡回
させ、データ伝送を要求する局（ＤＯモジュールに出力
するための送信データが用意されており、また当該送信
帯域の送信許可設定がされている局）はそのフリートー
クンを確保して代わりにマルチキャストフレームの送信
を行う。マルチキャストフレームはシリアルリンクバス
１上を巡回し、このマルチキャストフレームを受信した
ネットワーク上の局は、それを下流へ中継して巡回させ
ると共にフレーム内の出力データの設定内容に基づいて
データの取込みを行う。

【００４６】図３は、マルチキャスト方式による通信の
説明図である。マルチキャスト方式による通信では、ま
ず、シリアルリンクバス１上に１つだけ存在するネット
ワーク管理を行うリングマスター局が、データ転送の権
限を制御するフリートークンを生成し、シリアルリンク
バス１上にリリースする。このフリートークンのリリー
スによって、マルチキャスト通信は開始される。

【００４７】リリースされたフリートークンは、各局が
順次下流局へ中継してゆき、シリアルリンクバス１上を
巡回する。そしてデータの出力を行いたいＣＰＵモジュ
ール２は、このフリートークンを受信すると、これをシ
リアルリンクバス１から確保し、マスター局となる。

【００４８】マスター局は、用意してある送信データ
を、ＳＤ部にこのフレームがマルチキャスト通信のフレ
ームであることを示すデータを設定したマルチキャスト
フレームとしてシリアルリンクバス１上に流す。図３で
は、マスター局は、保持したフリートークンの代わりに
Ａ局に対する出力データ（Ｍ→Ｄａ）とＢ局に対する出
力データ（Ｍ→Ｄｂ）の２つの局に対する出力データが
マルチキャストフレームとして、下流局Ｂへ送信され
る。

【００４９】このマルチキャストフレームを受取った局
は、そのフレーム内の出力データに設定されている出力
データの格納先の局番を参照し、この出力データが自局
に対するものであれば、それを取込むと共にそのフレー
ムをそのまま下流局へ送信する。図３では、マルチキャ
ストフレームを受信したＡ局及びＢ局はそれぞれ自局に
あててマスタ局が出力した出力データ（Ｍ→Ｄａ、Ｍ→
Ｄｂ）を取込むと共に、その受信フレームをそのまま隣
の下流局であるリングマスター局及びマスター局へ送信
する。

【００５０】フレームが１巡すると、そのフレームを最
初に送信したマスタ局は、これをシリアルリンクバス１
から除去し、代わりにフリートークンを生成してシリア
ルリンクバス１上にリリースする。

【００５１】そしてフリートークンがシリアルリンクバ
ス１を１巡して戻ってくると、リングマスター局はデー
タ伝送要求の有無をチェックし、要求があれば当該送信
データ［Ａ局に対する出力データ（ＲＭ→Ｄａ），Ｂ局
に対する出力データ（ＲＭ→Ｄｂ）］の送信を行う。そ
の後、自局が送信したデータフレームがシリアルリンク
を１巡して自局に戻ってきたことでリングマスター局は
フリートークンをシリアルリンク上から除去し、これに
よってマルチキャスト通信は終了する。

【００５２】以下ＤＯモジュール３からＣＰＵモジュー
ル２へデータを送信するときのデータ転送は、トータル
フレーム方式により行う。またＣＰＵモジュール２から
ＤＯモジュール３へデータを出力するときのデータ転送
は、マルチキャスト方式により行う。尚本発明では、各
モジュール間でのデータ転送はこのトータルフレーム方
式とマルチキャスト方式のみに限定されるものではな
い。また上記トータルフレーム方式及びマルチキャスト
方式によるデータ転送は、各モジュールがリング型の伝
送トポロジーのバスで接続されていることを前提とする
が、本発明が適用されるプログラマブルコントローラに
おいて各モジュールを接続するバスはリング型のトポロ
ジーをもつシリアルバスに限定されるものではなく、モ
ジュール間を他のトポロジーやパラレルバスで接続する
構成でも良い。

【００５３】図４にＤＯモジュール３の共有及び競合制
御回路１０を詳細に示す。同図中最下段はシリアルリン
クバス１上を伝送されるフレームを示し、１タクト周期
中にＤＯモジュール３から各ＣＰＵモジュール２−１〜
２−３に対するトータルフレーム方式によるフレームに
続いてＣＰＵモジュール２−１、２−２及び２−３から
のマルチキャスト方式によるフレームが続く。尚同図中
「メッセージ」はＣＰＵモジュール２間やＣＰＵモジュ
ール２と通信モジュールなどとの間で行われるメッセー
ジ転送用の時間帯域を示している。

【００５４】各ＣＰＵモジュール２−１〜２−３は、Ｄ
Ｏモジュール３に対する出力データと共に共有マスクを
送信フレーム内に格納して、マルチキャスト方式でＤＯ
モジュール３に送信する。この共有マスクは各ＣＰＵモ
ジュール２がＤＯモジュール３に対して出力状態の変更
を行うかどうかを出力点毎に指定するもので、各ＣＰＵ
モジュール２はＤＯモジュール３の複数の出力点のう
ち、出力状態を変更したい出力点に対応する共有マスク
のビットに“１”を、変更を行わない出力点に対応する
ビットに“０”を設定し、出力データと共にＤＯモジュ
ールに送信する。

【００５５】ＤＯモジュール３では、マルチキャスト方
式のフレームを自己を共有している各ＣＰＵモジュール
２−１〜２−３全てから受信すると、フレーム中の共有
マスクデータ１１及び出力データ１２と、参照出力ラッ
チ１６内の自己の現在の出力状態との論理結果から新出
力を求める。

【００５６】ＤＯモジュール３では、ＣＰＵモジュール
２からのフレームから共有マスク１１と出力データ１２
を取り出すと、これらを各ＣＰＵモジュール２毎にＡＮ
Ｄ回路１３によってＡＮＤ値を取る。また各共有マスク
１１−１〜１１−３の反転値と参照出力ラッチ１６の出
力のＡＮＤ値をＡＮＤ回路１４によって求める。

【００５７】そして各ＡＮＤ回路１３−１〜１３−３の
出力とＡＮＤ回路１４の出力のＯＲ値をＯＲ回路１５に
よって求め、これをその出力点の新出力とする。またＯ
Ｒ回路１５の出力は参照出力ラッチ１６に格納されて次
出力の決定に用いられると共に、トータルフレーム方式
でシリアルリンクバス上に出力されて、各ＣＰＵモジュ
ール２−１〜２−３に出力状態を通知する。これにより
例えば全てのＣＰＵモジュール２からの共有マスクデー
タ１１−１〜１１−３が“０”だったビットに対応する
出力点は、前回の出力状態の保持となる。また複数のＣ
ＰＵモジュール２からの共有マスクデータ１１が“１”
であり、その出力データ１２として“１”と“０”の両
方ある場合には“１”が優先され、対応する出力点から
は“１”が出力される。

【００５８】図５はＣＰＵモジュール２の入出力処理の
為の構成要素を示す機能ブロック図である。ＣＰＵモジ
ュール２内には、データの入出力制御を行うための構成
要素として演算実行部２１、Ｉ／Ｏ領域２２、出力バッ
ファ２３、入力バッファ２４、シリアルリンク制御部２
５、出力データ転送テーブル２６、入力データ転送テー
ブル２７及び共有マスクデータ領域２８を備える。

【００５９】プログラム処理を行う演算実行部２１は、
演算結果からＤＯモジュールへデータ出力する必要が生
じた時は、Ｉ／Ｏ領域２２のそのＤＯモジュールに対応
するアドレス領域へ出力データを書込む。この出力デー
タは、タスク処理すると出力処理時に、出力データ転送
テーブル２６に基づいて、Ｉ／Ｏ領域２２から出力バッ
ファ２３へそのタスクに割り当てられたデータのみ転送
され、シリアルリンク制御部２５は、これをフレームデ
ータとしてシリアルリンクバス１に出力する。

【００６０】Ｉ／Ｏ領域２２は、自局で実行されている
複数のアプリケーションプログラムの各タスクが直接ア
クセスすることが出来るメモリ領域で、ＣＰＵモジュー
ルの内部メモリ上に構成される。演算実行部２１は、自
己が必要とする他モジュールからのデータを、このＩ／
Ｏ領域２２内の対応するアドレス領域から読み出し、ま
た他モジュールへ出力する時は、対応するアドレス領域
に出力データを書込む。各ＣＰＵモジュール２では、自
己が対応している入力モジュールや出力モジュールを、
出力データ転送テーブル２６及び入力データ転送テーブ
ル２７でこのＩ／Ｏ領域２２中の各アドレス領域に１：
１で対応付けてある。よって、例えばＩ／Ｏ領域２２が
０ＨからＦＦＨまでのアドレスをもつ場合、このＣＰＵ
モジュール２は２５６の入出力モジュールとデータのや
り取りを行うことが出来る。また各アドレス領域の各ビ
ットの位置は、各入出力モジュールの入出力点に１：１
対応しており、例えば１ワードが８ビットの場合、１つ
のアドレス領域で８つの入出力点に対応したデータのや
り取りを行える。

【００６１】出力バッファ２３は、出力データを出力先
の局番、データのサイズ及び共有マスクと共に、出力す
る局毎に蓄積するバッファである。タスク処理が終了す
ると、出力処理時に、そのタスク処理で生じた出力デー
タは出力データ転送テーブル２６に基づいてＩ／Ｏ領域
２２から出力バッファ２３へ転送される。そして出力バ
ッファ２３内のデータは、シリアルリンク制御部２５に
より、演算実行部２１による処理とは無関係にタクト周
期でシリアルリンクバス１上に出力される。この様な一
連の動作により、シリアルリンクバス１に接続された各
モジュールは、一定周期（タクト周期）中は共通のデー
タを用いて動作することが可能となる。

【００６２】入力バッファ２４は、上流局から流れてき
たデータのうち、自局で必要なものを取込むバッファで
ある。シリアルリンクバス１から受信したデータは、シ
リアルリンクバス１の転送周期と同一周期のタクト周期
で、シリアルリンク制御部２５から入力バッファ２４に
格納される。そして、タスク起動時にそのタスクに対応
する入力データ転送テーブル２７が参照されてそのタス
クが必要とするデータが入力バッファ２４からＩ／Ｏ領
域２２に転送される。

【００６３】シリアルリンク制御部２５は、シリアルリ
ンクバス１から送信されてきたフレームを自己の受信バ
ッファに取込み、それが自局に対するものでなければそ
のまま下流局に送り、また自局に対するものあればそれ
を入力バッファ２４に取込むと共に下流局のモジュール
に流す。これによってシリアルリンクバス１上をフレー
ムデータが一定方向に巡回する。またマルチキャスト用
のトークンを受信するとシリアルリンク制御部２５は、
出力バッファ２３内のデータをマルチキャストフレーム
として、シリアルリンクバス１上にＤＭＡ転送する。

【００６４】出力データ転送テーブル２６は、出力先と
なるモジュールのバス１上での局アドレスとＩ／Ｏ領域
２２のアドレスとを対応付けるものである。出力データ
転送テーブル２６は、タスク毎に存在し、そのタスク処
理によって演算実行部２１が、ＤＯモジュールに出力す
る出力データをＩ／Ｏ領域２２から出力バッファ２３へ
転送する際に参照される。１つのタスク処理が終了する
と演算実行部２１は、出力処理時に、出力データ転送テ
ーブル２６を参照し、Ｉ／Ｏ領域２２から出力バッファ
２３へそのタスクに割り当てられたデータのみ転送す
る。

【００６５】入力データ転送テーブル２７は、入力相手
先となるモジュールのバス上での局アドレスとＩ／Ｏ領
域２２のアドレスとを対応付けるもので、入力バッファ
２４からＩ／Ｏ領域２２へのデータの転送を行う際に参
照されるものである。入力データ転送テーブル２７は、
各タスク毎に複数存在し、そのタスクが使用するデータ
の入力バッファ２４でのアドレス、Ｉ／Ｏ領域２２のア
ドレス及びデータサイズが格納されている。タスクが起
動される際に、入力バッファ２４からＩ／Ｏ領域２２へ
のデータの転送を行うときには、そのタスクに対応した
入力データ転送テーブル２７を使用してそのタスクが起
動される前に入力バッファ２４からＩ／Ｏ領域２２にそ
のタスクが使用するデータのみが転送される。

【００６６】共有マスクデータ領域２８は、Ｉ／Ｏ領域
２２と同じ構成をもつ記憶領域で、ＣＰＵモジュールの
内部メモリ上に構成される。演算実行部２１はこの共有
マスクデータ領域２８中に共有マスクを生成する。そし
てこの共有マスクは、Ｉ／Ｏ領域２２中の同じアドレス
の出力データと共に出力バッファ２３へ転送され、対応
するＤＯモジュール３へ送信される。

【００６７】この共有マスクは、ＤＯモジュールへ送信
後も共有マスクデータ領域２８内に保持される。そし
て、ＤＯモジュール３からの自己の出力状態を通知する
参照出力を受信した時、そのＤＯモジュールに対応する
アドレス領域内の共有マスクに基づいて入力バッファ２
４からＩ／Ｏ領域２２への転送を行う。またこのＩ／Ｏ
領域２２への転送入力処理が完了すると、対応する共有
マスクは“０”にリセットされる。この点については後
述する。

【００６８】図６はＣＰＵモジュールで作られる共有マ
スクの例を示す図である。演算実行部２１はタスク処理
の結果からＤＯモジュールの出力状態を変更する必要が
生じた時、出力データと共に共有マスクデータ領域２８
に共有マスクデータを生成する。この共有マスクデータ
は、各ビットがＤＯモジュールの出力点と１：１対応し
た複数ビットのマスクデータで、ＤＯモジュールの各出
力点のうち出力状態を変更する出力点に対応するビット
に“１”、変更しない出力点に対応するビットに“０”
が設定してある。

【００６９】図６の共有マスクは８ビット構成の例で、
この共有マスクのデータによって８つの出力点について
の共有及び競合制御を行う。図６ではタスク処理による
演算結果から、ＤＯモジュールに出力する出力データは
ビット０が“１”から“０”に、またビット４が“０”
から“１”に変化しているため、共有マスクデータは出
力状態に変更があるビット０とビット４に“１”、他の
変更がないビットに“０”がセットされたものが生成さ
れ、共有マスクデータ領域２８に格納される。

【００７０】またＣＰＵモジュール２では、ＤＯモジュ
ール３からトータルフレームによる参照出力を受信する
と、これを入力バッファ２４に格納した後、入力データ
参照テーブル２７に基づいてＩ／Ｏ領域２２の対応する
アドレス領域へ転送するが、この時全てのデータがＩ／
Ｏ領域２２に転送されるわけではなく、Ｉ／Ｏ領域２２
と同じアドレス領域の共有マスク領域２８内の共有マス
クを参照して、ビット毎に転送を行うかどうかを決定し
て、排他的にデータ転送を行う。

【００７１】共有マスクに“１”がセットされているビ
ットの参照出力は、図６のビット０やビット４の様に自
己がＤＯモジュールに出力の変更を指示した出力点の出
力状態を示すものだが、今回の受信データはまだこの変
更は反映されていないものである。よってこれをそのま
ま現在のＤＯモジュールの出力状態として入力バッファ
２４からＩ／Ｏ領域２２へ転送すると図２０で示したよ
うな問題を生じる。よって共有マスクに“１”がセット
されているビットの参照出力の転送は行わずに出力デー
タの値をそのままＤＯモジュールの出力状態を示す値と
して残し、“０”がセットされているビットの参照出力
のみ入力バッファ２４からＩ／Ｏ領域２２へ転送する。

【００７２】そしてＩ／Ｏ領域２２への出力状態を示す
データの転送処理完了後、共有マスク領域２８内の対応
アドレス領域の共有マスクを“０”にリセットし、次の
出力データの生成に備える。

【００７３】尚共有マスク領域２８内の共有マスクのリ
セットは、Ｉ／Ｏ領域２２への参照データの書き換え時
に随時行っても良いし、またタスク処理による演算を行
う前にＩ／Ｏ領域２２内のデータをコピーしておいたも
のと、演算後のＩ／Ｏ領域２２内のデータとを全アドレ
ス領域に対して比較を行い、まとめて全ての共有マスク
を生成する構成としても良い。

【００７４】図７はＣＰＵモジュール２からＤＯモジュ
ール３に、出力データを送信するためにシリアルリンク
バス１上に送出されるマルチキャストフレームの構成例
である。

【００７５】各ＣＰＵモジュール２は出力データを送信
するＤＯモジュール３宛てのマルチキャストフレームを
送出する。マルチキャスト方式は、１タクト周期で複数
のモジュールに対してデータを送信することが出来、１
フレーム中に複数のＤＯモジュールへのデータを含める
ことが出来る。

【００７６】図７では、マルチキャストフレームには、
複数のＤＯモジュールに対する出力データが含まれてお
り、この出力データは出力相手局を示す局番、データの
サイズ及びマスク情報と共に各ＤＯモジュール毎に格納
されている。

【００７７】ＤＯモジュール３は、マルチキャストフレ
ームを受信すると、受信フレーム内の各出力データに対
し付されている局番と自己の局番情報を比較してゆき、
一致するものがあれば対応する出力データを入力バッフ
ァに取込む。

【００７８】図８はＣＰＵ０とＣＰＵ１の２つのＣＰＵ
モジュールがＤＯモジュールを共有している場合の各モ
ジュール及びバス上での入出力状態の例を示すタイミン
グ図である。同図は、ＣＰＵ０がＤＯモジュールの１つ
の出力点を“１”にセットし、これを認識したＣＰＵ１
がこれを“０”にリセットする例である。尚同図及び以
下の説明は説明簡略化の為、ＤＯモジュールの１つの出
力点について、つまり１ビットのデータの入出力につい
て記載されている。

【００７９】図８において、まずタクト周期Ａでタスク
処理による演算結果から、ＣＰＵ０が共有しているＤＯ
モジュールの１つの出力点に対し、出力状態を“０”か
ら“１”へ変更する必要が生じたとする。演算実行部２
１は、Ｉ／Ｏ領域２２のそのＤＯモジュール及び出力点
に対応するアドレス領域に出力データとして“１”をセ
ットし、また共有マスク領域２８のＩ／Ｏ領域２２のア
ドレスと同じアドレス領域に対応ビットを“１”にセッ
トした共有マスクを生成し、格納する。

【００８０】この出力データと共有マスクはマルチキャ
ストフレーム３２−１としてＤＯモジュールに送信され
る。ＤＯモジュールではＣＰＵ０及びＣＰＵ０からの出
力データ及び共有マスクに基づいて、タクト周期Ｂで、
ＤＯモジュールは出力状態を変更する。この場合ＣＰＵ
０の共有マスクは“１”、ＣＰＵ１の共有マスクは
“０”なので出力状態はＣＰＵ０からの出力データが反
映され、出力点の出力状態は“０”から“１”になる。

【００８１】またこの間にＤＯモジュールからは、自己
の出力状態を通知する参照出力がトータルフレーム３１
−１によってＣＰＵ０及びＣＰＵ１に通知される。この
トータルフレーム３１−１による参照出力は、マルチキ
ャストフレーム３２−１によるＣＰＵ０からの出力デー
タが反映されていないものなので、これをＤＯモジュー
ルの出力状態としてＣＰＵ０のＩ／Ｏ領域２２に転送す
ると、ＣＰＵ０は自己がセットした出力“１”がＣＰＵ
１によって“０”にリセットされたと誤判断してしま
う。しかし、ＣＰＵ０では共有マスク領域２８に記憶さ
れている共有マスクが“１”となっているので、このト
ータルフレーム３１−１による参照出力はＩ／Ｏ領域に
転送されず出力状態を示す参照データはタクト周期Ａで
セットされた“１”のままとなる。これによりＣＰＵ０
でタクト周期Ｂの演算処理で演算実行部２１がＩ／Ｏ領
域２２からＤＯモジュールの出力状態を示す参照データ
を読み出しても、タクト周期Ａでセットした出力が他の
ＣＰＵモジュールによってリセットされていると誤認識
することはない。

【００８２】トータルフレームによるデータのＩ／Ｏ領
域２２への入力処理が完了すると、共有マスク領域２８
内の同じアドレス領域内の共有マスクは“０”にクリア
される。これにより、演算処理によって新たにＤＯモジ
ュールの出力状態を変更する必要が生じて、共有マスク
が生成されるまでの間はトータルフレームによるＤＯモ
ジュールからの参照出力は参照データとしてそのままＩ
／Ｏ領域２２に入力される。図８では、ＣＰＵ０は、ト
ータルフレーム３１−２、３１−３、３１−４の参照出
力はそのままＩ／Ｏ領域２２にＤＯモジュールの出力状
態を示す参照データとして入力される。

【００８３】またＣＰＵ１では、ＤＯモジュールからの
トータルフレーム３１−１及び３１−２による参照出力
は、そのままＩ／Ｏ領域２２へ参照データとして入力さ
れる。ＣＰＵ１はタクト周期Ｃで、ＤＯモジュールの出
力状態が“０”から“１”変化があったのを知ると、出
力状態を“１”から“０”へリセットするようにＤＯモ
ジュールへ指示する出力データを生成してＩ／Ｏ領域へ
格納し、また対応ビットが“１”となる共有マスクを生
成して共有マスク領域へ格納する。これらは、マルチキ
ャストフレーム３２−３としてＤＯモジュールに通知さ
れる。ＤＯモジュールでは、マルチキャストフレーム３
２−３内の共有マスクがＣＰＵ０からのものは“０”、
ＣＰＵ１からのものは“１”なので、ＣＰＵ１からの出
力データ“０”を反映させて出力状態を“１”から
“０”に変更する。またこの変更された出力状態は参照
出力として、トータルフレーム３１−４によってＣＰＵ
０及びＣＰＵ１に通知される。

【００８４】この様に本実施形態によるプログラマブル
コントローラでは、ＤＯモジュールでは、出力データと
共に送信されるＣＰＵモジュールからの共有マスクによ
って、各ＣＰＵモジュールからの出力の競合制御を行う
ことが出来る。

【００８５】またＣＰＵモジュールでは、ＤＯモジュー
ルから参照出力を受信すると、共有マスク領域内の対応
する共有マスクを参照してＩ／Ｏ領域への転送を行うの
で、ＤＯモジュールへの出力データと参照データを同一
アドレスに設定しても問題を生じない。次に本発明の第
２の実施形態について説明する。

【００８６】これまでのプログラマブルコントローラで
は、他のＣＰＵモジュールと共有しており競合制御の必
要のあるＤＯモジュールだけでなく、共有していないＤ
Ｏモジュールに対しても、ＣＰＵモジュールは常に共有
マスクデータを含む大きさのフレームをシリアルリンク
バス１上に流すので、シリアルリンクバス１上の伝送効
率は低下してしまう。

【００８７】第２の実施形態のプログラマブルコントロ
ーラはこの点を考慮したもので、送信先が競合制御を必
要とするか否かによって、送信フレームを変更する構成
を備えている。

【００８８】図９は、本発明の第２の実施形態でのマル
チキャストフレームの構成例を示す図で、図７の第１の
実施形態のフレーム構成図に対応するものである。第２
の実施形態によるフレーム構成では、フレーム内にデー
タ転送モード制御ビットを設けてある。同図の場合フレ
ームの先頭部分である送信先を示す入出力モジュールの
局番部分の上位のリザーブビットをデータ転送モード制
御ビットに用いている。尚このデータ転送モード制御ビ
ットは、同図の位置に限らず、特定の位置であればフレ
ーム内の他の位置に設けたり、独立して設けることも可
能である。

【００８９】このデータ転送モード制御ビットは、共有
マスクによるデータ転送制御を行うか否かを示すビット
で、データ転送時に共有及び競合制御を行う場合にはこ
のビットに“１”を、共有及び競合制御を行う必要が無
い場合にはこのビットに“０”を設定したフレームを送
信する。

【００９０】図９中（１）は、送信先のＤＯモジュール
で共有及び競合制御を行わない場合のフレーム構成を示
すもので、フレーム先頭部のデータ転送モード制御ビッ
トに“０”がセットされ、またこのフレーム内には共有
マスクデータは含まれておらず、局番、サイズ、出力デ
ータで構成される。また同図（２）は、共有及び競合制
御を行う場合のフレーム構成を示すもので、データ転送
モード制御ビットに“１”がセットされ、また図７の第
１の実施形態でのフレーム構成と同様、出力データと共
に共有マスクデータを持つ構成となっている。

【００９１】データ送信を行うＣＰＵモジュールは、送
信先が共有されているか否か、競合制御を必要としてい
るかどうかによってこれら２つのフレームを使い分け、
他のＣＰＵと共有している出力モジュールに出力データ
を送信する場合は、図９（２）に示したような構成のフ
レームを用い、他のＣＰＵと共有していない出力モジュ
ールに出力データを送信する際は、同図（１）に示した
ような構成のフレームを用いる。この様にフレームを使
い分けることにより、他のＣＰＵとデータ出力の共有及
び競合制御を行う必要が無い場合は、余分な共有マスク
データをフレーム内に含まなくなるので、その分トラヒ
ック量は減り、シリアルリンクバス１上のデータ転送効
率は良くなる。

【００９２】図１０は、第２実施形態におけるＤＯモジ
ュール側の出力データを決定する共有及び競合制御回路
４０の詳細を示す図である。図１０は、第１の実施形態
の図４の構成に対応するもので、同一の構成要素には同
じ番号が符されている。

【００９３】図１０の共有及び競合制御回路４０は、図
４の構成を基本に共有マスク有効モード記憶レジスタ４
１、新規受信有り記憶レジスタ４２、ＮＯＴ回路４３及
びＯＲ回路４４が各ＣＰＵモジュール毎に加えられ、ま
たＡＮＤ回路は３入力のＡＮＤ回路に変更されている。
このうち共有マスク有効モード記憶レジスタ４１は、受
信したマルチキャストフレーム中のデータ転送モード制
御ビットの値がセットされるもので、この値により共有
及び競合制御回路４０は、共有及び競合制御を行う共有
マスク有りモードと共有及び競合制御を行わない共有マ
スク無しモードを切替える。また新規受信有り記憶レジ
スタ４２は、新規のマルチキャストフレームを受信した
ことを示すレジスタで、新規にマルチキャストフレーム
をＣＰＵモジュールから受信するとそのＣＰＵモジュー
ルに対応する新規受信有り記憶レジスタ４２に“１”に
セットされる。そしてＯＲ回路１５の出力がＤＯ出力点
から出力され、また参照出力ラッチ１６にラッチされる
と“０”にリセットされる。

【００９４】共有マスク有効モード記憶レジスタ４１の
値は、ＮＯＴ回路４３により反転された後ＯＲ回路４４
により共有マスクデータ１１とのＯＲ値が取られる。よ
ってＯＲ回路４４からは、共有マスク有効モード記憶レ
ジスタ４１に“０”がセットされている時は“１”が、
“１”がセットされている時は共有マスクデータ１１の
値が出力されて、ＡＮＤ回路４５により出力データ１２
及び新規受信有り記憶レジスタ４２内の値とＡＮＤ値が
取られる。例えば図９（１）の様な競合制御を行わない
場合のフレームを受信すると、対応する共有マスク有効
モード記憶レジスタ４１には“０”がセットされる。ま
た新規に受信したマルチキャストフレームが無い間は、
各新規受信有り記憶レジスタ４２−１〜４２−３の値は
“０”にリセットされたままなので、各ＡＮＤ回路４５
−１〜４５−３の出力は“０”となり、ＤＯ出力点から
の出力は、参照出力ラッチ１６にラッチされている値が
ＡＮＤ回路１４及びＯＲ回路１５を介して出力され続け
る。

【００９５】次に各ＣＰＵモジュールが、共有マスクデ
ータを持たないフレーム（図９（１）のフレーム）と持
つフレーム（図９（２）のフレーム）のどちらを用いる
かを決定する共有マスクモジュールモード決定の仕方に
ついて説明する。

【００９６】図１１は、共有マスクモード決定論理を示
す図で、同図（ａ）は、複数のＣＰＵモジュールにより
出力点の共有及び競合がある場合すなわち共有マスク有
りモードを示し、同図（ｂ）は共有及び競合が無い場合
すなわち共有マスクデータ無モードの例を示す。同図
（ａ）はＣＰＵ０〜２の３つのＣＰＵモジュールが出力
モジュールＤＯ０及びＤＯ１にデータを送信する際、デ
ータ共有を行う場合に共有マスク有りのモードの決定を
例としたもので、１６点の出力点を持つ１つのＤＯモジ
ュールに対する１６ビットの共有マスクデータをＣＰＵ
の使用ビットとして示している。

【００９７】図１１（ａ）の出力モジュールＤＯ０の場
合、ビット０がＣＰＵ１とＣＰＵ２、ビット１０がＣＰ
Ｕ０とＣＰＵ２、ビット１３がＣＰＵ１とＣＰＵ２、及
びビット１５がＣＰＵ０とＣＰＵ１で共有マスクに
“１”が設定され、これらに対応するＤＯ０の出力点が
競合されていることが分る。よってＣＰＵモジュールＣ
ＰＵ０、ＣＰＵ１及びＣＰＵ２は出力モジュールＤＯ０
にデータを送信し出力点の出力状態の変更を行う時は、
共有有りモードとして図９（２）に示した様な共有マス
クデータを含むフレームをマルチキャストフレームとし
て送信する。

【００９８】また同図（ａ）において出力モジュールＤ
Ｏ１の場合は、同一ワードにおいて、ＣＰＵ０がビット
１３，１４，１５を使用し、ＣＰＵ１がビット１０，１
１，１２を使用し、ＣＰＵ２がビット０，１，２を使用
しており、３台のＣＰＵで共有されている。そして各Ｃ
ＰＵモジュールは出力モジュールＤＯ１にデータを送信
する時は、共有マスク有りモードとして、ＣＰＵ使用ビ
ットに対応する共有マスクデータを出力データと共に送
出する。

【００９９】また同図（ｂ）のＤＯ２の場合、ＣＰＵ０
のみがＤＯ２の全ビットを使用しており、ＣＰＵ１とＣ
ＰＵ２はＤＯ２を一切使用していない。すなわちＤＯ２
はＣＰＵ０のみの制御下の出力モジュールであり、ＣＰ
Ｕ０は共有無しモードとして図９（１）に示したような
共有マスクデータを含まないフレームをマルチキャスト
フレームとして出力モジュールＤＯ２に送信する。

【０１００】図１２は、第２の実施形態でのＣＰＵモジ
ュールによる共有マスクデータの制御例を示す図であ
る。同図は図１１の出力条件で、ＣＰＵ０がＤＯ０の出
力制御を行う場合の共有マスクの制御動作を例として示
したものである。

【０１０１】ＣＰＵモジュールＣＰＵ０では、出力モジ
ュールＤＯ０に対して、図１２に示すように固定共有マ
スクレジスタ５１及び出力条件共有マスクレジスタ５２
をＯＲ回路５３の入力に、その出力をシリアルリンク出
力共有マスクレジスタ５４に接続して備えている。固定
共有マスクレジスタ５１は、ＣＰＵモジュールで動作す
るＯＳによって操作されるもので、他のＣＰＵモジュー
ルと競合せずにＣＰＵ０のみが用いる出力点に対応する
ビットに“１”がセットされる。この固定共有マスクレ
ジスタ５１の値は、そのＤＯモジュールの出力点の共有
状態の変更が無ければ、固定的にセットされたままであ
る。出力条件共有マスクレジスタ５２は、ＣＰＵモジュ
ールがＤＯモジュールに出力変更を行う出力点を設定す
るレジスタで、出力条件が整った出力点に対応するビッ
トに“１”が出力条件判定部５５によってセットされ
る。シリアルリンク出力共有マスクレジスタ５４は、マ
ルチキャストフレームに格納して送信する共有マスクデ
ータを格納するレジスタである。

【０１０２】ＣＰＵ０がＤＯ０を出力制御する場合の共
有マスクデータ生成の制御動作処理を以下に示す。Ｃ
ＰＵ０は、ＤＯ０のビット１、２を他のＣＰＵモジュー
ルと競合せずに使用するため、予めＯＳ処理によってＤ
Ｏ０用の固定共有マスクレジスタのビット１及び２に
“１”をセットしておく。ＣＰＵ０は、競合出力点に
対する出力条件判定を行い、出力条件が成立した場合出
力条件判定部５５がＤＯ０出力条件成立共有マスクレジ
スタ５２の対応ビットに“１”をセットする。同図の場
合、ビット１５に対応する出力点で出力条件が成立した
のでビット１５に“１”をセットする。ＤＯ０用の固
定共有マスクレジスタ５１と出力条件成立共有マスクレ
ジスタ５２の値のＯＲ値を取り、結果をＤＯ０用のシリ
アルリンク出力共有マスクレジスタ５４にセットする。
この場合ビット１，２，１５に“１”がセットされた値
がシリアルリンク出力共有マスクレジスタ５４にセット
される。そしてこのシリアルリンク出力共有マスクレジ
スタ５４内のデータは、共有マスクデータとしてマルチ
キャストフレームにより出力データと共にＤＯ０に送信
される。ＤＯ０では図１０に示した共有及び競合制御回
路４０により、共有及び競合制御として共有マスクデー
タからビット１、２、１５に対応する出力点の出力をＣ
ＰＵ０からの出力データに基づいて変更する。尚ビット
１０に対応する出力点もＣＰＵ０は出力制御を行ってい
るが、今回は出力条件が成立しなかったため、出力は前
回値のまま保持される。

【０１０３】ところで一般に、マルチＣＰＵシステムの
プログラマブルコントローラにおいては、各ＣＰＵで担
当するリソースを完全に分け機能分散した構成の場合で
は、入出力の共有・競合は起こらないが、本来１つのＣ
ＰＵでシステム制御するところを、プログラム容量の増
大への対処、並列処理による処理性能の向上などの理由
でマルチＣＰＵを採用する場合入出力モジュールを複数
のＣＰＵで共有することとなる。そしてこの場合、１台
の入出力モジュールに対して、複数のＣＰＵが書込み処
理を行う競合ＷＴ（書込み）を行う場合がある。その場
合のプログラム開発においてユーザは、競合制御を意識
してプログラムソースを作成、変更するようなわずらわ
しさが有ってはならない。また、競合ＷＴが行われると
複数のＣＰＵのプログラムで、同じＤＯモジュールの同
一アドレスに対する書込みが行われることとなるが、こ
のアドレス重複が競合書込みによるものなのか、プログ
ラム作業の誤り等によるものかチェックが容易に出来る
ことが要求される。

【０１０４】これに対応するため本発明では、複数のＣ
ＰＵで共有されている出力点への書込みに対し、競合制
御を行う競合ＷＴ命令を持ち、またユーザはこの競合Ｗ
Ｔ命令を意識して用いなくても、アプリケーションプロ
グラム開発装置（以下ローダという）が自動的に競合Ｗ
Ｔ命令を生成する機構を備える。

【０１０５】図１３に基本的な競合ＷＴ命令例を示す。
同図ではユーザ記述プログラム例として、基本的なＷＴ
命令のラダー表示、それをコーディングした通常命令表
示であるＳ（セット）、Ｒ（リセット）、Ｗ（ライト）
及びそれぞれに対応する競合ＷＴ命令ＫＳ（競合セッ
ト）、ＫＲ（競合リセット）、ＫＷ（競合ライト）を示
している。

【０１０６】各ＷＴ命令の基本動作を以下に示す。 (a) ＬＤ Ａ ；入力Ａをリード Ｓ Ｘ ；Ａ＝１の場合−−＞出力Ｘ＝１（セット） Ａ＝０の場合−−＞無処理（ＮＯＰ） (b) ＬＤ Ｂ ；Ｂをリード Ｒ Ｙ ；Ｂ＝１の場合−−＞出力Ｙ＝０（リセット） Ｂ＝０の場合−−＞無処理（ＮＯＰ） (c) ＬＤ Ｃ ；Ｃをリード Ｗ Ｚ ；無条件で出力Ｚ＝Ｃからリードした値 これに対し対応する競合ＷＴ命令では上記(a) 〜(c) は、 (a) ＬＤ Ａ ；Ａをリード ＫＳ Ｘ ；Ａ＝１の場合−−＞出力Ｘ＝１（セット） 出力Ｘの共有マスクビット＝１（セット） Ａ＝０の場合−−＞無処理（ＮＯＰ） (b) ＬＤ Ｂ ；Ｂをリード ＫＲ Ｙ ；Ｂ＝１の場合−−＞出力Ｙ＝０（リセット） 出力Ｙの共有マスクビット＝１（セット） Ｂ＝０の場合−−＞無処理（ＮＯＰ） (c) ＬＤ Ｃ ；Ｃをリード ＫＷ Ｚ ；無条件で出力Ｚ＝Ｃからリードした値 出力Ｚの共有マスクビット＝１（セット） となる。

【０１０７】図１４にローダによる競合ＷＴ命令生成処
理例を示す。図１４（ａ）に示すように、ローダは、ロ
ーダ処理として各ＣＰＵモジュールの実行オブジェクト
を生成するに際し、マルチＣＰＵシステムを構成する全
てのＣＰＵモジュール（同図ではＣＰＵ０、ＣＰＵ１、
ＣＰＵ２）のソースプログラムを参照し、異なるＣＰＵ
によって同じ入出力モジュールの同一出力点への出力、
即ち同じ出力アドレスへの書込みが行われいる部分を調
べる。そして、同じアドレスに対し複数のＣＰＵが書込
みを行っている箇所を検出すると、そのＣＰＵのソース
プログラム中のＷＴ命令を図１３に示したような競合Ｗ
Ｔ命令に変換された後、実行オブジェクトを生成する。

【０１０８】図１４（ｂ）の場合、ＣＰＵ０とＣＰＵ１
のプログラム中、出力モジュールＤＯ０のビット１５に
対しての書込みが競合しているため、ローダはＣＰＵ０
とＣＰＵ１のソースプログラム中のビット１５に対する
ＷＴ命令を競合ＷＴ命令（ＫＷ）に置換えている。尚、
ＣＰＵ０のＤＯ０ビット２に対する書込みとＣＰＵ１の
ＤＯ０のビット１０に対する書込みは他のＣＰＵと競合
していないので、通常のＷＴ命令（Ｗ）のままとなって
いる。

【０１０９】また、同一アドレスへの書込みは、その出
力点を複数のＣＰＵモジュールが競合使用しているため
に発生する場合と、プログラミング作業の誤り等による
ユーザの認識外の要因によって発生した場合が考えられ
る。よって、後者の要因によるものを排除するために、
ローダは上記競合ＷＴ命令への置換を行う前にユーザに
対してアドレスの重複を警告する競合ＷＴのワーニング
通知を行う。

【０１１０】図１５はローダによる競合ＷＴのワーニン
グ通知例を示す図である。このワーニング通知の方法と
しては、同図（ａ）に示すように、ソースプログラムレ
ベルで表示し、競合が発生した出力命令部分を他の表示
部分と表示色を替えたり、あるいは点滅表示したりして
強調する方法がある。同図の場合、通常表示部分が白色
で表示されているのに対し、競合が発生した書込み命令
部分を赤色で表示してユーザに通知している。

【０１１１】またワーニング通知の別方法としては、同
図（ｂ）に示すように競合制御箇所をプログラムの行番
号と命令種類をリスト形式で示す方法がある。ユーザ
は、これらのワーニング通知からプログラムの誤りを検
出することが出来る。以上の説明で、出力モジュールと
してデジタル出力モジュール（ＤＯモジュール）を例と
して説明したが、アナログ出力モジュール（ＡＯモジュ
ール）においても、共有及び競合制御の考え方は全く同
じであり、ただ共有マスクデータが出力データ、例えば
１ワードに対して１ビットで対応することで実現するこ
とが出来る。例えば４ワードＡＯモジュールにおいて、
１ワード目はＣＰＵ０が使用し、２ワード目はＣＰＵ１
が使用し、３、４ワード目はＣＰＵ２が使用する場合
は、共有が行われ共有マスク有りモードとなり、４ワー
ドデータに対して４ビットの共有マスクデータで制御さ
れることとなる。また出力モジュールにおける共有及び
競合制御回路は、単純なＡＮＤ及びＯＲ回路でなくセレ
クタ及び中間値データ生成及び平均値データ生成回路な
どで実現することも出来る。

【０１１２】

【発明の効果】本発明に基づくプログラマブルコントロ
ーラによれば、出力モジュールの出力状態をＣＰＵモジ
ュールに知らせるために、新たに入力モジュールを設け
る必要が無い。

【０１１３】また、出力モジュールでは各ＣＰＵモジュ
ールから出力データと共に送信されてくる共有マスクに
よって各ＣＰＵモジュールによる出力データの共有及び
競合制御を行うことが出来る。

【０１１４】更にＣＰＵモジュールでは、ＣＰＵモジュ
ールが出力モジュールの出力状態を誤認識する等の問題
を生じることが無く、出力モジュールに対する出力デー
タと参照出力に対して同じアドレスを設定することが出
来る。よって、出力モジュールにデータを出力する時
も、出力状態を参照する時も同じアドレスを用いること
が出来るので、プログラミングに混乱を招かない。これ
はアプリケーションプログラミングに拠るデータの入出
力処理を簡易化することが出来、プログラムの簡略化や
処理速度の向上を実現できる。

【０１１５】また共有及び競合制御を必要としない出力
データの場合には出力データと共に共有マスクを出力モ
ジュールに送信しない構成とした場合には、単一ＣＰＵ
システムと同様の通信負荷となり、システム性能を向上
することが出来る。すなわち、単一ＣＰＵシステムにお
いても、本発明は上記共有マスク無しモードでそのまま
使用可能である。

【０１１６】更にマルチＣＰＵのプログラマブルコント
ローラのプログラム開発に於て、ユーザは、競合制御を
行う場合でも、通常の入出力モジュールへの書込み命令
を記述すれば、ローダが複数のＣＰＵのプログラムを参
照して自動的に競合制御専用の命令に変換する。またこ
の変換部分は、ユーザに通知されるので、ユーザは競合
を意識してアドレスを重複させてたのか、誤ってアドレ
スを重複させたのかを容易に確認でき、マルチプロセッ
サシステムにおけるプログラミング開発効率及びプログ
ラムの品質を向上することが出来る。

【図面の簡単な説明】

【図１】本実施形態におけるＤＯモジュールの概略を示
す図である。

【図２】トータルフレーム方式による通信の説明図であ
る。

【図３】マルチキャスト方式による通信の説明図であ
る。

【図４】ＤＯモジュールの競合制御回路を詳細に示す図
である。

【図５】ＣＰＵモジュールの入出力処理の為の構成要素
を示す機能ブロック図である。

【図６】ＣＰＵモジュールで作られる共有マスクの例を
示す図である。

【図７】マルチキャストフレームの構成例を示す図であ
る。

【図８】２つのＣＰＵモジュールがＤＯモジュールを共
有している場合の各モジュール及びバス上での入出力の
状態例を示すタイミング図である。

【図９】第２の実施形態でのマルチキャストフレームの
構成例を示す図である。

【図１０】第２実施形態における競合制御回路を詳細に
示す図である。

【図１１】各ＣＰＵモジュールで行われる共有マスクモ
ード決定論理を示す図である。

【図１２】第２の実施形態でのＣＰＵモジュールによる
共有マスクデータの制御例を示す図である。

【図１３】基本的な競合ＷＴ（書込み）命令例を示す図
である。

【図１４】ローダによる競合ＷＴ命令生成処理例を示す
図である。

【図１５】競合ＷＴのワーニング通知例を示す図であ
る。

【図１６】バスに複数のＣＰＵモジュールやＤＩモジュ
ール及びＤＯモジュールを接続したマルチＣＰＵ構成の
プログラマブルコントローラを示す図である。

【図１７】ＤＩモジュールによるＤＯモジュールの出力
の折り返し入力の例を示す図である。

【図１８】各モジュール及びバス上での出力データの様
子を示すタイミング図である。

【図１９】従来のＣＰＵモジュールの入出力処理の為の
機能ブロック図である。

【図２０】ＤＯモジュールへの出力データの転送元アド
レスとＤＩモジュールからの入力データの転送先アドレ
スを同じにした場合の各モジュール及びバス上での入出
力の状態を示すタイミング図である。

【符号の説明】

１、１０１ シリアルリンクバス ２、１０２ ＣＰＵモジュール ３、１０３ ＤＯモジュール １０、４０ 共有及び競合制御回路 １１ 共有マスク １２ 出力データ １３、１４、４５ ＡＮＤ回路 １５、４４、５３ ＯＲ回路 １６ 参照出力ラッチ ２１ 演算実行部 ２２ Ｉ／Ｏ領域 ２３ 出力バッファ ２４ 入力バッファ ２５ シリアルリンク制御部 ２６ 入力バッファ転送テーブル ２７ 入力データ転送テーブル ２８ 共有マスクデータ領域 ４１ 共有マスク有効モード記憶レジスタ ４２ 新規受信有り記憶レジスタ ４３ ＮＯＴ回路 ５１ 固定共有マスクレジスタ ５２ 出力条件共有マスクレジスタ ５４ シリアルリンク出力共有マスクレジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H215 BB03 BB12 CC09 CX01 CX04 CX05 CX09 GG02 GG03 HH01 KK03 5H220 BB01 BB10 CC09 CX01 CX04 CX05 CX09 DD04 EE09 EE10 JJ16 JJ17 JJ24 JJ38 JJ47 JJ55 KK03

Claims (19)

【特許請求の範囲】
1. 【請求項１】 複数のＣＰＵモジュールと少なくとも１
   つの出力モジュールを備えるプログラマブルコントロー
   ラにおいて、 前記各ＣＰＵモジュールは、 出力モジュールに対して出力状態を変更するかどうかを
   指示する共有マスクを生成する共有マスク生成手段と、 前記出力モジュールに対する出力データを前記共有マス
   クと共に送信する出力データ送信手段と、 を備え、 前記出力モジュールは、 前記ＣＰＵモジュールからの前記出力データを前記共有
   マスクと共に受信する出力データ受信手段と、 前記出力データと共有マスクから出力状態を決定する共
   有及び競合制御手段と、 を備えることを特徴とするプログラマブルコントロー
   ラ。
2. 【請求項２】 前記共有及び競合制御手段は、自己を共
   有する複数のＣＰＵモジュールからの前記出力データ及
   び共有マスクと、自己の現在の出力状態に基づいて前記
   出力状態を決定することを特徴とする請求項１記載のプ
   ログラマブルコントローラ。
3. 【請求項３】 前記出力モジュールは、前記出力状態を
   示す参照出力を前記自己を共有する複数のＣＰＵモジュ
   ールへ送信する参照出力送信手段を更に備え、前記ＣＰ
   Ｕモジュールは、前記共有マスク生成手段が生成した共
   有マスクを記憶する共有マスク記憶手段と、該共有マス
   ク記憶手段に記憶されている共有マスクと出力モジュー
   ルからの前記参照出力から該出力モジュールの出力状態
   を示す参照データを生成する出力状態参照データ生成手
   段とを更に備えることを特徴とする請求項１又は２記載
   のプログラマブルコントローラ。
4. 【請求項４】 前記出力状態参照データ生成手段が生成
   した前記出力モジュールの出力状態を示す参照データ
   を、該出力モジュールに対する前記出力データを格納す
   るアドレス領域と同じ領域に格納する参照データ格納手
   段を更に備えることを特徴とする請求項３記載のプログ
   ラマブルコントローラ。
5. 【請求項５】 前記ＣＰＵモジュール及び出力モジュー
   ルはリング上の構成をもつバスによって接続され、前記
   ＣＰＵモジュール及び出力モジュールは、前記バス上に
   フレームを巡回させて他のモジュールとのデータの転送
   を行うことを特徴とする請求項１乃至４のいずれか１つ
   に記載のプログラマブルコントローラ。
6. 【請求項６】 前記ＣＰＵモジュールは前記出力モジュ
   ールに対してデータを送る場合マルチキャスト方式によ
   り、前記出力モジュールは前記ＣＰＵモジュールに対し
   てデータを送る場合トータルフレーム方式によりデータ
   の転送を行うことを特徴とする請求項５記載のプログラ
   マブルコントローラ。
7. 【請求項７】 前記出力データ送信手段は、前記出力デ
   ータを送信する出力モジュールで該出力データに対し他
   のＣＰＵモジュールからの出力データとの共有及び競合
   制御を行う必要が無い時、該出力データの送信時、前記
   共有マスクを送信しないことを特徴とする請求項１乃至
   ６の何れか１つに記載のプログラマブルコントローラ。
8. 【請求項８】 前記ＣＰＵモジュールは、前記共有マス
   クを前記出力データと共に送信したか否かを通知するデ
   ータ転送モード制御ビットを生成するデータ転送モード
   制御ビット生成手段を更に備え、前記出力データ送信手
   段は、該データ転送モード制御ビットを前記出力データ
   と共に送信し、前記共有及び競合制御手段は、該データ
   転送モード制御ビットが前記共有マスクが前記出力デー
   タと共に送信されていないことを示す時、該出力データ
   のみから出力状態を決定することを特徴とする請求項７
   記載のプログラマブルコントローラ。
9. 【請求項９】 前記出力データ送信手段は、他のＣＰＵ
   モジュールと共有及び競合する出力点を持つ出力モジュ
   ールに対する出力指示を前記出力データとして送信する
   時、前記共有マスクを該出力データと共に送信すること
   を特徴とする請求項７に記載のプログラマブルコントロ
   ーラ。
10. 【請求項１０】 前記共有マスク生成手段は、出力モジ
    ュールの他のＣＰＵモジュールと競合しない出力点に対
    応するビットを常時にセットし、競合する出力点に対応
    するビットは出力条件成立時にセットし、前記出力デー
    タ送信手段が出力データを送信するとリセットして前記
    共有マスクを生成することを特徴とする請求項１乃至９
    の何れか１つに記載のプログラマブルコントローラ。
11. 【請求項１１】 前記ＣＰＵモジュールは、他のＣＰＵ
    と競合する出力点へのデータの書込みがある場合、出力
    データの書込みと共に対応する共有マスクの書き換えを
    行う競合書込み用の書込み命令を備えることを特徴とす
    る請求項１乃至１０の何れか１つに記載のプログラマブ
    ルコントローラ。
12. 【請求項１２】 ＣＰＵモジュールからの出力データを
    自己の出力状態を変更するかどうかを指示する共有マス
    クと共に受信する出力データ受信手段と、 前記出力データと共有マスクから出力状態を決定する共
    有及び競合制御手段と、 を備えることを特徴とするプログラマブルコントローラ
    の出力モジュール。
13. 【請求項１３】 前記共有及び競合制御手段は、前記出
    力データと共に前記共有マスクが送信されてこない時、
    該出力データから出力状態を決定することを特徴とする
    請求項１２に記載のプログラマブルコントローラの出力
    モジュール。
14. 【請求項１４】 出力モジュールに対して出力状態を変
    更するかどうかを指示する共有マスクを生成する共有マ
    スク生成手段と、 前記共有マスクを前記出力データと共に前記出力モジュ
    ールに送信する出力データ送信手段と、 を備えることを特徴とするプログラマブルコントローラ
    のＣＰＵモジュール。
15. 【請求項１５】 前記出力データ送信手段は、前記出力
    データを送信する出力モジュールで該出力データに対し
    他のＣＰＵモジュールからの出力データとの共有及び競
    合制御を必要としない時、該出力データの送信時、前記
    共有マスクを送信しないことを特徴とする請求項１４に
    記載のプログラマブルコントローラのＣＰＵモジュー
    ル。
16. 【請求項１６】 マルチＣＰＵ構成のプログラマブルコ
    ントローラを構成する全てのＣＰＵモジュールのプログ
    ラムを参照するプログラム参照手段と、 前記参照結果、前記プログラムに複数のＣＰＵモジュー
    ルが同じ出力モジュールの同じ出力点への出力を示す命
    令を含む場合、該命令を競合書込み用の命令に変換する
    競合書込み命令生成手段と、 を備えることを特徴とするプログラマブルコントローラ
    のアプリケーションプログラム開発装置。
17. 【請求項１７】 前記競合書込み用の命令に変換する部
    分をユーザに通知するワーニング通知手段を更に備える
    ことを特徴とする請求項１６に記載のプログラマブルコ
    ントローラのアプリケーションプログラム開発装置。
18. 【請求項１８】 複数のＣＰＵモジュールと少なくとも
    １つの出力モジュールを備えるプログラマブルコントロ
    ーラにおけるデータ出力の共有及び競合制御方法であっ
    て、 前記各ＣＰＵモジュールが、 出力モジュールに対して出力状態を変更するかどうかを
    指示する共有マスクを生成し、 前記出力モジュールに対する出力データを前記共有マス
    クと共に送信し、 前記出力モジュールが、 前記ＣＰＵモジュールからの前記出力データを前記共有
    マスクと共に受信し、 前記出力データと共有マスクから出力状態を決定する、 ことを特徴とするプログラマブルコントローラに於ける
    データ出力の共有及び競合制御方法。
19. 【請求項１９】 前記ＣＰＵモジュールは、前記出力デ
    ータに対し送信先の出力モジュールで他のＣＰＵモジュ
    ールからの出力データとの共有及び競合制御を必要とす
    るかどうかを判断し、該判断結果、必要としない場合、
    前記共有マスクを前記出力モジュールに送信しないこと
    を特徴とする請求項１８に記載のデータ出力の共有及び
    競合制御方法。