JP2000353876A - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法

Info

Publication number
JP2000353876A
JP2000353876A JP11163877A JP16387799A JP2000353876A JP 2000353876 A JP2000353876 A JP 2000353876A JP 11163877 A JP11163877 A JP 11163877A JP 16387799 A JP16387799 A JP 16387799A JP 2000353876 A JP2000353876 A JP 2000353876A
Authority
JP
Japan
Prior art keywords
wiring board
resistor
ink
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11163877A
Other languages
English (en)
Inventor
Tokio Kawasaki
登軌雄 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11163877A priority Critical patent/JP2000353876A/ja
Publication of JP2000353876A publication Critical patent/JP2000353876A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 少ない工程で抵抗インクや導体インクのニジ
ミを抑制し、精度の高い抵抗値を有する厚膜抵抗体を内
蔵した多層配線板を製造すること。 【解決手段】 所望の長さと幅を有する抵抗体82を備
えた下層配線板の上に上層配線板を積層した多層配線板
の製造方法であって、絶縁基板81上に2つの分離した
絶縁体層85を形成し、前記2つの絶縁体層間を充たす
ように抵抗体インクを塗布して幅が前記2つの絶縁体層
によって規制される抵抗体を形成し、電極層83を抵抗
体の長さ方向の両端部にそれぞれ積層することによって
下層配線板を形成し、形成された下層配線板上に上層配
線板を重ねて焼成する工程からなる多層配線板の製造方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は多層配線板の製造
方法に関し、特に、厚膜抵抗体を内蔵する多層配線板の
製造方法に関する。
【0002】
【従来の技術と発明が解決しようとする課題】従来、厚
膜抵抗体を内蔵する多層配線板について、図3に示すよ
うに製造する方法が知られている。つまり、図3(a)
のように絶縁基板81の上に、抵抗体インクの厚膜82
をスクリーン印刷により形成した後、同図(b),
(c)に示すように電極用の導体インクを抵抗体インク
の厚膜82に重ねて印刷し、その後、同図(d)のよう
に基板81の上に上層基板81aを重ねて焼成するよう
にしている。
【0003】しかしながら、この場合、 (1)図3(a)において抵抗体インクの印刷ニジミが
発生する。 (2)図3(b),(c)のように抵抗体インクの厚膜
82の上に導体インク83を重ね印刷すると、厚膜82
の段差(10〜30μm)が障害になってそのエッジ部
でスクリーンの押さえが十分働かず導体インク83の印
刷ニジミが発生する。
【0004】ところで、抵抗体は印刷パターンの実効的
な幅Wと長さLの比率(アスペクト比、W/L)で抵抗
値が決定されるため、抵抗体インクおよび導体インクの
いずれかが印刷ニジミを生じた場合、抵抗体のアスペク
ト比、つまり抵抗値を正確に決定とすることが困難にな
る。
【0005】また、基板の最外層に抵抗体を形成する場
合には、一般的に基板の焼成後、抵抗値を測定しながら
トリミングによって抵抗体の一部を除去し、抵抗値を調
整する方法が採られているが、基板内部に抵抗体を内蔵
する場合には、焼成前に積層によって内部に埋め込まれ
るため、トリミングによる抵抗値の調整ができない。ま
た、積層前の状態では基板を焼成させていないため、こ
の時点で抵抗値を調整する方法はない。従って、内蔵抵
抗体の抵抗値のバラツキは30%程度と非常に大きく、
抵抗値精度が悪い。
【0006】これに対し、基板上に予め絶縁層,導体
層,電極層およびアンダーコート層などをスクリーン印
刷や化学銅メッキにより積層し、その後に抵抗体を印刷
することにより、抵抗体インクの印刷時のニジミを少な
くする方法が知られている(例えば、特開平7−307
542参照)。しかし、この方法は工程が多く手順が複
雑であるため、製造効率および歩留りが低いという問題
がある。
【0007】この発明はこのような事情を考慮してなさ
れたもので、簡単な少ない工程で抵抗体インクや導体イ
ンクのニジミを抑制し、高精度の抵抗体を内蔵する多層
配線板の製造方法を提供するものである。
【0008】
【課題を解決するための手段】この発明は、所望の長さ
と幅を有する抵抗体を備えた下層配線板の上に上層配線
板を積層した多層配線板の製造方法であって、絶縁基板
上に2つの分離した絶縁体層を形成し、前記2つの絶縁
体層間を充たすように抵抗体インクを塗布して幅が前記
2つの絶縁体層によって規制される抵抗体を形成し、抵
抗体の長さ方向の両端部にそれぞれ電極層を積層するこ
とによって下層配線板を形成し、形成された下層配線板
上に上層配線板を重ねて焼成する工程からなる多層配線
板の製造方法を提供するものである。
【0009】
【発明の実施の形態】この発明における絶縁基板には、
例えば絶縁性セラミックの粉末と結晶化ガラスの粉末に
樹脂や溶剤を混合し、スラリーとなったものをシート状
に成形したもので常温で可焼性および低粘着性を有する
厚さ100〜300μm,幅70〜800mmの生状の
基板(一般にグリーンテープと呼ばれる)を所望の面積
に裁断して用いられるが、その他にアルミナ、ステアタ
イト又はベリリア製基板、場合によってはエポキシ製基
板を用いることができる。絶縁基板上に形成される絶縁
層は、例えばグリーンテープに含まれる成分(絶縁性セ
ラミックの粉末と結晶化ガラスの粉末)を溶剤で溶かし
たインクをスクリーン印刷することによって形成でき
る。
【0010】また、この絶縁層は基板焼成温度(約70
0〜1000℃)に耐える絶縁材料で所定寸法に成形さ
れた成型品、例えば幅1mm,長さ1mm,厚さ15〜
20μmに成形されたアルミナ製チップを適当な治具
(例えばXYマルチマウンタ)を用いて絶縁基板上に付
設するようにしてもよい。
【0011】また、抵抗体インクには、例えば、酸化リ
テニウム粉末,ガラス粉末,および溶剤からなるインク
を使用することができる。抵抗体インクは、例えばスク
リーン印刷法により絶縁基板上の2つの絶縁層の間を充
たすように塗布されて抵抗体が形成される。従って、抵
抗体の幅が2つの絶縁層により規制されるので幅方向の
印刷ニジミが防止され、抵抗体の実効幅、つまりアスペ
クト比のWが精度よく設定される。
【0012】なお、絶縁層は抵抗体インクの幅を精度よ
く規制するためには抵抗体インクの塗布(印刷)厚さよ
り5〜10μm厚いことが好ましい。また形成される抵
抗体の寸法は、例えば幅が0.5mm,長さが0.5〜
1.5mm,厚さが10〜20μmである。
【0013】電極層は抵抗体の長さ方向の両端部にそれ
ぞれ両側の絶縁層にわたるように積層される。従って、
電極層が導体インクの印刷により形成されても、電極層
の抵抗体上のエッジ部においてスクリーン押さえが十分
働くので、導体インクのニジミが防止され、抵抗体の実
効長さ、つまりアスペクト比のLが精度よく設定され
る。
【0014】なお、導体インクは例えばAg粉末,Pd
粉末,ガラス粉末,および溶剤などで構成され、この場
合、焼成後はガラスAg,Pd0が結合した導体とな
る。また、形成される電極層の寸法は、例えば、長さお
よび幅1〜2mm,厚さ10〜20μmである。この発
明によれば、多層配線板に内蔵される抵抗体のアスペク
ト比(W/L)が上記のように精度よく設定されるの
で、その抵抗体の抵抗値の精度が向上する。
【0015】実施例 以下、図面に示す実施例に基づいてこの発明を詳述す
る。これによってこの発明が現定されるものではない。
図1は、この発明の実施例を示す工程図である。先ず、
図1(a)に示すように厚さ200μmの絶縁基板(グ
リーンテープ)81上に2つの帯状の絶縁体層85,8
5a(長さ1.5mm,幅0.4mm,厚さ20μm)
を0.5mmの間隔で平行に形成する。絶縁体層は絶縁
体インクを用いてスクリーン印刷にて形成する。絶縁体
インクの成分は,絶縁性セラミック粉末,結晶化ガラス
粉末および溶剤である。絶縁体インクの印刷後、基板8
1を約2時間自然乾燥させる。
【0016】次に、図1(b)に示すように、絶縁体層
85,85aの間を充填するように抵抗体インクをスク
リーン印刷して厚さ15μmの抵抗体82を形成する。
ここで抵抗体82よりも絶縁体層85,85aの方が厚
さが図2に示すようにΔT=5μmだけ大きいので、抵
抗体インクはその幅が絶縁体層85,85aにより十分
に規制されニジミやダレを生じることがない。なお、こ
の工程において、抵抗体インクの印刷後、約2時間、自
然乾燥させる。
【0017】次に、図1(c),(d)に示すように、
抵抗体層82の両端部にはそれぞれ電極層83,83a
が絶縁体層85,85aにわたって形成される。電極層
83,83aは導体インクをスクリーン印刷することに
よって形成されるが、絶縁体層85,85aが抵抗体8
2の両側に存在するため、印刷時に抵抗体82上におい
てスクリーンの押さえが十分に作用し導体インクの抵抗
体82上におけるニジミの発生が防止される。従って、
電極層83,83aは抵抗体82の実質的に抵抗として
作用する長さLを精度よく規制することができる。
【0018】ここで、導体インクは、Ag粉末(粒経
0.5μm以下)45重量%,Pd粉末(粒経0.5以
下)20重量%、ガラス粉末(粒経0.5以下)5%,
樹脂バインダ15重量%,および溶剤15重量%で構成
される。形成された電極層83,83aの面積は、1.
0mm×1.0mm,厚さは15μmである。この工程
においても、導体インクの印刷後、約2時間、自然乾燥
させる。
【0019】次に、図1(e)に示すように、抵抗体層
82および電極層83,83aを有する基板81の上
に、上層配線基板81aを重ね合わせ、焼成炉で850
℃で約1時間焼成する。以上の工程により厚膜抵抗体を
内蔵する多層配線板が完成する。
【0020】なお、この実施例では1枚の絶縁基板81
上に1つの抵抗体(厚膜抵抗体)を形成する場合を示し
たが、同じ手順によって1枚の絶縁基板81上に複数の
抵抗体層を同時に形成することができる。
【0021】このようにして形成した抵抗体の抵抗値の
バラツキ(公差)は±5〜±15%の範囲に納まり、図
3の方法で形成した抵抗体の抵抗値のバラツキ(±30
%)を大きく改善できることが、確認された。
【0022】
【発明の効果】抵抗体インクおよび導体インクの印刷ニ
ジミが防止されて抵抗体のアスペクト比(実効的な幅と
長さの比)が精度よく規制されるので、高精度の抵抗値
を有する抵抗体を内蔵した多層配線板の製造が可能にな
る。
【図面の簡単な説明】
【図1】この発明の一実施例の工程説明図である。
(a)は絶縁体層の形成工程を示す斜視図。(b)は抵
抗体の形成工程を示す斜視図。(c)は電極層の形成工
程を示す斜視図。(d)は電極層の形成工程を示す平面
図。(e)は多層配線板の構成を示す断面図。
【図2】この発明の一実施例を示す側面図である。
【図3】従来例の工程説明図である。(a)は抵抗体の
形成工程を示す斜視図。(b)は電極層の形成工程を示
す斜視図。(c)は電極層の形成工程を示す平面図。
(d)は多層配線板の構成を示す断面図。
【符号の説明】 81 絶縁基板 82 抵抗体 83 電極層 83a 電極層 85 絶縁体層 85a 絶縁体層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所望の長さと幅を有する抵抗体を備えた
    下層配線板の上に上層配線板を積層した多層配線板の製
    造方法であって、絶縁基板上に2つの分離した絶縁体層
    を形成し、前記2つの絶縁体層間を充たすように抵抗体
    インクを塗布して幅が前記2つの絶縁体層によって規制
    される抵抗体を形成し、抵抗体の長さ方向の両端部にそ
    れぞれ電極層を積層することによって下層配線板を形成
    し、形成された下層配線板上に上層配線板を重ねて焼成
    する工程からなる多層配線板の製造方法。
  2. 【請求項2】 絶縁体層は塗布される抵抗体インクの層
    よりも厚さが大きい請求項1記載の多層配線板の製造方
    法。
  3. 【請求項3】 絶縁体層は塗布される抵抗体インクの層
    よりも厚さが5〜10μmだけ大きい請求項1記載の多
    層配線板の製造方法。
  4. 【請求項4】 絶縁体層の材料が、絶縁基板を構成する
    材料と同じ材料を含む請求項1記載の多層配線板の製造
    方法。
  5. 【請求項5】 絶縁体層が絶縁インクを絶縁基板上に印
    刷することにより形成される請求項1記載の多層配線板
    の製造方法。
  6. 【請求項6】 絶縁体層が予め成形された絶縁体を絶縁
    基板上に付設することにより形成される請求項1記載の
    多層配線板の製造方法。
  7. 【請求項7】 成形された絶縁体がアルミナからなる請
    求項6記載の多層配線板の製造方法。
JP11163877A 1999-06-10 1999-06-10 多層配線板の製造方法 Pending JP2000353876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11163877A JP2000353876A (ja) 1999-06-10 1999-06-10 多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11163877A JP2000353876A (ja) 1999-06-10 1999-06-10 多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2000353876A true JP2000353876A (ja) 2000-12-19

Family

ID=15782494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11163877A Pending JP2000353876A (ja) 1999-06-10 1999-06-10 多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2000353876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12048091B2 (en) 2020-11-25 2024-07-23 Murata Manufacturing Co., Ltd. Stretchable wiring board and device with adhesive patch for living body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12048091B2 (en) 2020-11-25 2024-07-23 Murata Manufacturing Co., Ltd. Stretchable wiring board and device with adhesive patch for living body

Similar Documents

Publication Publication Date Title
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3251862B2 (ja) セラミック多層基板の製造方法
EP0132615B1 (en) Method of making a matrix print head
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JPH08102403A (ja) 抵抗器およびその製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JPH0363237B2 (ja)
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP3495203B2 (ja) 回路基板の製造方法
JP2681328B2 (ja) 回路基板の製造方法
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JP2515165B2 (ja) 多層配線基板の製造方法
JPH11168282A (ja) 抵抗体内蔵多層配線板及びその製造方法
JP2000082607A (ja) チップ型サーミスタ及びその製造方法
JP4059967B2 (ja) チップ型複合機能部品
JP2866808B2 (ja) チップ抵抗器の製造方法
JPH07202428A (ja) 多層回路基板の製造方法
JP2003289001A (ja) 厚膜電子部品
JPH01168004A (ja) 抵抗ネットワーク素子の製造方法
JPH11233942A (ja) セラミック多層基板及びその製造方法
JPH11150205A (ja) チップ型cr素子
JPH05144975A (ja) 多層回路基板およびその製造方法