JPH01168004A - 抵抗ネットワーク素子の製造方法 - Google Patents
抵抗ネットワーク素子の製造方法Info
- Publication number
- JPH01168004A JPH01168004A JP62325825A JP32582587A JPH01168004A JP H01168004 A JPH01168004 A JP H01168004A JP 62325825 A JP62325825 A JP 62325825A JP 32582587 A JP32582587 A JP 32582587A JP H01168004 A JPH01168004 A JP H01168004A
- Authority
- JP
- Japan
- Prior art keywords
- network element
- resistance
- pattern
- manufacturing
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は抵抗ネットワーク素子の製造方法に関するもの
である。
である。
従来の技術
近年、電子機器の軽薄短小化に対する要求がますます増
大していく中１回路基板の配線密度を高めるために、モ
ジュール化された抵抗ネットワーク素子が多く用いられ
るようになってきた。
大していく中１回路基板の配線密度を高めるために、モ
ジュール化された抵抗ネットワーク素子が多く用いられ
るようになってきた。
従来（例えば特開昭６１−１８３９３４号）の抵抗ネッ
トワーク素子の製造方法について説明する。
トワーク素子の製造方法について説明する。
まず焼成済みの９６アルミナ基板にＡｇ系ペーストをス
クリーン印刷することにより電極パターンを形成し、空
気中８’ ５０ ℃で１時間焼成する。
クリーン印刷することにより電極パターンを形成し、空
気中８’ ５０ ℃で１時間焼成する。
その後、ＲｕＯ２系グレーズ抵抗ペーストをスクリーン
印刷することにより複数の抵抗パターンを形成し、空気
中８６０℃で１時間焼成する。次に、ホウケイ酸鉛系の
ガラスペーストをスクリーン印刷することによりガラス
パターンを形成し空気中６００℃で１時間焼成する。そ
の後、抵抗値修正のためレーザーによりトリミングを行
う。次に、分割溝に沿って分割を行った後、リードフレ
ームに挿入する。その後フラックスを付着させた後に半
田デイツプを行い、リードフレームと電極パターン層を
半田系部により固定する。次にフラックスを洗浄し、更
にエポキシ塗料を熱硬化させることにより製品のリード
フレームの一部を残してモールドする。次に捺印を行い
焼付けする。そして。
印刷することにより複数の抵抗パターンを形成し、空気
中８６０℃で１時間焼成する。次に、ホウケイ酸鉛系の
ガラスペーストをスクリーン印刷することによりガラス
パターンを形成し空気中６００℃で１時間焼成する。そ
の後、抵抗値修正のためレーザーによりトリミングを行
う。次に、分割溝に沿って分割を行った後、リードフレ
ームに挿入する。その後フラックスを付着させた後に半
田デイツプを行い、リードフレームと電極パターン層を
半田系部により固定する。次にフラックスを洗浄し、更
にエポキシ塗料を熱硬化させることにより製品のリード
フレームの一部を残してモールドする。次に捺印を行い
焼付けする。そして。
最後に抵抗値選別を行い、抵抗ネットワーク素子が完成
する。
する。
発明が解決しようとする問題点
しかし、この工程では、セラミック基板のサイズのバラ
ツキに応じて、印刷マスクを多数用意する必要があった
。また、電極パターン、複数の抵抗パターン、ガラスパ
ターンをそれぞれ個別に印刷と焼成を行っているため、
焼成回数が多く、工程が複雑になるといった問題があっ
た。
ツキに応じて、印刷マスクを多数用意する必要があった
。また、電極パターン、複数の抵抗パターン、ガラスパ
ターンをそれぞれ個別に印刷と焼成を行っているため、
焼成回数が多く、工程が複雑になるといった問題があっ
た。
本発明はこのような問題点を解決するもので、工程の簡
略化を図ることを目的とする。
略化を図ることを目的とする。
問題点を解決するための手段
本発明の抵抗ネットワーク素子の製造方法は。
未焼成のセラミックグリーンシート上に、導体パターン
と、前記導体パターンの一部に重なる複数の抵抗パター
ンを形成後、８００’Ｃ〜１ｏｏｏ’ｃの温度で同時に
焼成するように構成したものである。
と、前記導体パターンの一部に重なる複数の抵抗パター
ンを形成後、８００’Ｃ〜１ｏｏｏ’ｃの温度で同時に
焼成するように構成したものである。
作用
これにより印刷マスクの一元化、及び−括焼成により焼
成回数を削減することができ、工程の簡略化を実現する
ものである。
成回数を削減することができ、工程の簡略化を実現する
ものである。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の抵抗ネットワーク素子の製造方法の実
施例１を示す工程図で、第２図は第１図の各工程におけ
る製品の上面図、第３図は本発明の抵抗ネットワーク素
子の製造方法の実施例２を示す工程図で、第４図は第３
図の各工程における製品の上面図、第６図は従来の抵抗
ネットワーク素子の製造工程図を示したものである。
施例１を示す工程図で、第２図は第１図の各工程におけ
る製品の上面図、第３図は本発明の抵抗ネットワーク素
子の製造方法の実施例２を示す工程図で、第４図は第３
図の各工程における製品の上面図、第６図は従来の抵抗
ネットワーク素子の製造工程図を示したものである。
以上のように構成された実施例１の抵抗ネットワーク素
子の製造方法について第１図と第２図を用いながら説明
する。
子の製造方法について第１図と第２図を用いながら説明
する。
まずム１２０．／ガラス比がｓ ｏ ／ ｓ ｏの粉体
にバインダーベを加え、スラリー状にしたものを、第２
図ａのように未焼成のセラミックグリーンシート１に成
形する。次に、その上に、Ａｇ系導体ペーストをスクリ
ーン印刷することにより第２図すのように導体パターン
２を形成する。次に、ＲｕＯ２系グレーズ抵抗ペースト
をスクリーン印刷することにより第２図Ｃのように複数
の抵抗パターン３を形成する。次に、第２図ｄのように
薄板状の刃を押し付けることにより未焼成のセラミック
グリーンシート（ｔ ＝ｏ、６ｍ ）にこの厚みの６０
％程度の深さの分割のためのＶ溝６を形成する。その後
、空気中８００℃〜１０００’Ｃで２時間（ピーク２０
分）のプロファイルにより、焼成する。次に第２図ｅの
ように抵抗値修正のためのレーザートリミングを行う。
にバインダーベを加え、スラリー状にしたものを、第２
図ａのように未焼成のセラミックグリーンシート１に成
形する。次に、その上に、Ａｇ系導体ペーストをスクリ
ーン印刷することにより第２図すのように導体パターン
２を形成する。次に、ＲｕＯ２系グレーズ抵抗ペースト
をスクリーン印刷することにより第２図Ｃのように複数
の抵抗パターン３を形成する。次に、第２図ｄのように
薄板状の刃を押し付けることにより未焼成のセラミック
グリーンシート（ｔ ＝ｏ、６ｍ ）にこの厚みの６０
％程度の深さの分割のためのＶ溝６を形成する。その後
、空気中８００℃〜１０００’Ｃで２時間（ピーク２０
分）のプロファイルにより、焼成する。次に第２図ｅの
ように抵抗値修正のためのレーザートリミングを行う。
更に、第２図ｆのように分割のためのＶ溝６に沿って分
割し、リードフレーム７に挿入する。その後第２図ｇの
ようにフラックス８を付着させた後に半田デイツプを行
い、リードフレームと電極パターン層を半田部９により
固定する。次にフラックス８を洗浄し、製品のリードフ
レームの一部を残して、エポキシ塗料１０を熱硬化させ
ることにより第２図りのようにモールド外装する。次に
、第２図１のように捺印１１を行い焼付けする。そして
、最後に抵抗値選別を行い抵抗ネットワーク素子が完成
する。
割し、リードフレーム７に挿入する。その後第２図ｇの
ようにフラックス８を付着させた後に半田デイツプを行
い、リードフレームと電極パターン層を半田部９により
固定する。次にフラックス８を洗浄し、製品のリードフ
レームの一部を残して、エポキシ塗料１０を熱硬化させ
ることにより第２図りのようにモールド外装する。次に
、第２図１のように捺印１１を行い焼付けする。そして
、最後に抵抗値選別を行い抵抗ネットワーク素子が完成
する。
この実施例１による抵抗ネットワーク素子は、抵抗値が
１０Ω〜１ＭΩの範囲で抵抗値のバラツキが３δで±１
０％以下であり、抵抗温度係数ＴＣＲが±１ｏｏＰＰＭ
／℃という優れた性能が得られた。
１０Ω〜１ＭΩの範囲で抵抗値のバラツキが３δで±１
０％以下であり、抵抗温度係数ＴＣＲが±１ｏｏＰＰＭ
／℃という優れた性能が得られた。
同時焼成する温度が８００℃未満であると、製品の抗折
強度や電極の接着強度が弱くなるといった問題が生じ、
また１０００℃より高い温度にすると過焼結により抵抗
性能が悪くなるといった問題が生じる。
強度や電極の接着強度が弱くなるといった問題が生じ、
また１０００℃より高い温度にすると過焼結により抵抗
性能が悪くなるといった問題が生じる。
次に実施例２について第３図と第４図を用いながら説明
する。
する。
まず、ム１２０３／ガラス比が５０ ／ ６０の粉体に
バインダーを加え、スラリー状にしたものを。
バインダーを加え、スラリー状にしたものを。
第４図ａのように未焼成のセラミックグリーンシート１
に成形する。次に、その上に、五ｇ系導体ペーストをス
クリーン印刷することにより第４図すのように導体パタ
ーン２を形成する。次に、ＲｕＯ２系グレーズ抵抗ペー
ストをスクリーン印刷することにより第４図Ｃのように
複数の抵抗パターン３を形成する。その上に、ガラスセ
ラミックペーストをスクリーン印刷することにより第４
図ｄのようにガラスパターン４を形成する。次に、第４
図０のように薄板状の刃を押し付けることにより未焼成
のセラミックグリーンシート（ｔ＝０．６鵡）にこの厚
みの６０％程度の深さの分割のためのＶ溝６を形成する
。その後、空気中８００℃〜１ｏｏｏ℃で２時間（ピー
ク２０分）のプロファイルにより、焼成する。次に第４
図ｆのように抵抗値修正のためのレーザートリミングを
行う。更に、分割のためのＶ溝６に沿って分割し、第４
図ｇのようにリードフレーム７に挿入する。その後第４
図りのようにフラックス８を付着させた後に、半田デイ
ツプを行い、リードフレームと電極パターン層を半田部
９により固定する。次にフラックスを洗浄し、製品のリ
ードフレームの一部を残して、エポキシ塗料１ｏを熱硬
化させることにより第４図ｉのようにモールド外装する
。次に第４図ｊのように捺印１１を行い、焼付けする。
に成形する。次に、その上に、五ｇ系導体ペーストをス
クリーン印刷することにより第４図すのように導体パタ
ーン２を形成する。次に、ＲｕＯ２系グレーズ抵抗ペー
ストをスクリーン印刷することにより第４図Ｃのように
複数の抵抗パターン３を形成する。その上に、ガラスセ
ラミックペーストをスクリーン印刷することにより第４
図ｄのようにガラスパターン４を形成する。次に、第４
図０のように薄板状の刃を押し付けることにより未焼成
のセラミックグリーンシート（ｔ＝０．６鵡）にこの厚
みの６０％程度の深さの分割のためのＶ溝６を形成する
。その後、空気中８００℃〜１ｏｏｏ℃で２時間（ピー
ク２０分）のプロファイルにより、焼成する。次に第４
図ｆのように抵抗値修正のためのレーザートリミングを
行う。更に、分割のためのＶ溝６に沿って分割し、第４
図ｇのようにリードフレーム７に挿入する。その後第４
図りのようにフラックス８を付着させた後に、半田デイ
ツプを行い、リードフレームと電極パターン層を半田部
９により固定する。次にフラックスを洗浄し、製品のリ
ードフレームの一部を残して、エポキシ塗料１ｏを熱硬
化させることにより第４図ｉのようにモールド外装する
。次に第４図ｊのように捺印１１を行い、焼付けする。
そして、後に抵抗値選別を行い抵抗ネットワーク素子が
完成する。
完成する。
この実施例１による抵抗ネットワーク素子は、抵抗値が
１０Ω〜１ＭΩの範囲で抵抗値バラツキが３δで±１０
％以下であり、抵抗温度係数ＴＣＲが±１００ＰＰＭ／
’Ｃという優れた性能が得られた。
１０Ω〜１ＭΩの範囲で抵抗値バラツキが３δで±１０
％以下であり、抵抗温度係数ＴＣＲが±１００ＰＰＭ／
’Ｃという優れた性能が得られた。
同時焼成する温度が８ｏＯ℃未満であると、製品の抗折
強度や電極の接着強度が弱くなるといった問題が生じ、
また１ｏｏＯ℃より高い温度にすると過焼結により抵抗
性能が悪くなるといった問題が生じる。
強度や電極の接着強度が弱くなるといった問題が生じ、
また１ｏｏＯ℃より高い温度にすると過焼結により抵抗
性能が悪くなるといった問題が生じる。
なお実施例１ではガラスパターンは形成しなかったが、
同時焼成後に印刷、焼成してもよい。また、電極は五ｇ
系以外にもＰｔ、Ｐ（１等の貴金属系導体などを用いる
ことができる。また、グリーンシートはム（ｂｏ３／ガ
ラス比がｓｏ／ｓｏのものにしたが、絶縁性のセラミッ
ク材料であれば良い。また、実施例においては各抵抗素
子の画電極と導通する複数のリード端子が外装体から一
列に突出するＳＩＰ形（Ｓｉｎｇｌｅ−ｉｎ−１ｉｎｅ
−Ｐａｃｋａｇｅ ）と呼ばれる抵抗ネットワーク素子
について説明したが、リードレスタイプのチップ抵抗ネ
ットワーク素子にも用いることができる。
同時焼成後に印刷、焼成してもよい。また、電極は五ｇ
系以外にもＰｔ、Ｐ（１等の貴金属系導体などを用いる
ことができる。また、グリーンシートはム（ｂｏ３／ガ
ラス比がｓｏ／ｓｏのものにしたが、絶縁性のセラミッ
ク材料であれば良い。また、実施例においては各抵抗素
子の画電極と導通する複数のリード端子が外装体から一
列に突出するＳＩＰ形（Ｓｉｎｇｌｅ−ｉｎ−１ｉｎｅ
−Ｐａｃｋａｇｅ ）と呼ばれる抵抗ネットワーク素子
について説明したが、リードレスタイプのチップ抵抗ネ
ットワーク素子にも用いることができる。
発明の効果
以上の説明から明らかなように本発明は、未焼成のセラ
ミックグリーンシート上に、導体パターンとこの導体パ
ターンの一部に重なる複数の抵抗パターンを形成した後
、８００℃〜１０００℃の温度で同時に焼成するように
構成されているので。
ミックグリーンシート上に、導体パターンとこの導体パ
ターンの一部に重なる複数の抵抗パターンを形成した後
、８００℃〜１０００℃の温度で同時に焼成するように
構成されているので。
マスクの一元化、−括焼成による工程の削減といった優
れた効果が得られる。
れた効果が得られる。
第１図は本発明の抵抗ネットワーク素子の製造方法の実
施例１を示す工程図、第２図は第１図の各工程における
製品の上面図、第３図は本発明の抵抗ネットワーク素子
の製造方法の実施例２を示す工程図、第４図は第３図の
各工程における製品の上面図である。 １・・・・・・未焼成のセラミックグリーンシート、２
・・・・・・導体パターン、３・・・・・・抵抗パｐ−
７，４・・・・・・ガラスパターン、６・・・・・・ｖ
溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ！ 纂３図 第４図
施例１を示す工程図、第２図は第１図の各工程における
製品の上面図、第３図は本発明の抵抗ネットワーク素子
の製造方法の実施例２を示す工程図、第４図は第３図の
各工程における製品の上面図である。 １・・・・・・未焼成のセラミックグリーンシート、２
・・・・・・導体パターン、３・・・・・・抵抗パｐ−
７，４・・・・・・ガラスパターン、６・・・・・・ｖ
溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ！ 纂３図 第４図
Claims (3)
- （１）未焼成のセラミックグリーンシート上に、導体パ
ターンとこの導体パターンの一部に重なる複数の抵抗パ
ターンとを形成した後、８００℃〜１０００℃の温度で
同時に焼成することを特徴とする抵抗ネットワーク素子
の製造方法。 - （２）複数の抵抗パターンを形成した後、少なくとも前
記抵抗パターンを覆うガラスパターンを形成し、８００
℃〜１０００℃の温度で同時に焼成することを特徴とす
る特許請求の範囲第１項記載の抵抗ネットワーク素子の
製造方法。 - （３）導体パターンにＡｇまたはＡｇ−Ｐｄ系の貴金属
導体を用い、かつ抵抗パターンにＲｕＯ＿２系グレーズ
抵抗体を用い、同時に焼成する雰囲気を空気中としたこ
とを特徴とする特許請求の範囲第１項記載の抵抗ネット
ワーク素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62325825A JPH01168004A (ja) | 1987-12-23 | 1987-12-23 | 抵抗ネットワーク素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62325825A JPH01168004A (ja) | 1987-12-23 | 1987-12-23 | 抵抗ネットワーク素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01168004A true JPH01168004A (ja) | 1989-07-03 |
Family
ID=18181022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62325825A Pending JPH01168004A (ja) | 1987-12-23 | 1987-12-23 | 抵抗ネットワーク素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01168004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872635B2 (en) | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
-
1987
- 1987-12-23 JP JP62325825A patent/JPH01168004A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872635B2 (en) | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
| US7195687B2 (en) | 2001-04-11 | 2007-03-27 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH01168004A (ja) | 抵抗ネットワーク素子の製造方法 | |
| JPS592302A (ja) | 可変抵抗器およびその製造方法 | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| CA1316231C (en) | Chip resistor | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2517726B2 (ja) | 多層配線基板の製造方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2718232B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH01166414A (ja) | チップ状ジャンパー素子の製造方法 | |
| JPH01235209A (ja) | チップ形可変抵抗器の製造方法 | |
| JP2000353876A (ja) | 多層配線板の製造方法 | |
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 | |
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH08321402A (ja) | チップ状電子部品およびその製造方法 |