JP2000356789A - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JP2000356789A JP2000356789A JP2000134570A JP2000134570A JP2000356789A JP 2000356789 A JP2000356789 A JP 2000356789A JP 2000134570 A JP2000134570 A JP 2000134570A JP 2000134570 A JP2000134570 A JP 2000134570A JP 2000356789 A JP2000356789 A JP 2000356789A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating substrate
- thin film
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 103
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 48
- 239000012212 insulator Substances 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 22
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 52
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶装置の液晶層に直流電圧が印加されるの
を防ぐとともに、薄膜トランジスタのチャネルへの光を
遮光することにより、信頼性の高く高表示品質の液晶装
置を提供する。 【解決手段】 複数走査線８０６と複数の信号線８０９
に接続される薄膜トランジスタと、これら薄膜トランジ
スタに接続される画素電極８０８とを具備する液晶装置
であって、薄膜トランジスタのソース領域８０４とドレ
イン領域８０３の間のチャネル領域８０２のチャネル長
は、薄膜トランジスタのゲート電極の幅よりも長く、ゲ
ート電極上に配置された導電性電極８１６は、ゲート電
極及びチャネル領域８０２を覆うように、ソース領域８
０４及びドレイン領域８０３の一部に重なるように形成
されている。
を防ぐとともに、薄膜トランジスタのチャネルへの光を
遮光することにより、信頼性の高く高表示品質の液晶装
置を提供する。 【解決手段】 複数走査線８０６と複数の信号線８０９
に接続される薄膜トランジスタと、これら薄膜トランジ
スタに接続される画素電極８０８とを具備する液晶装置
であって、薄膜トランジスタのソース領域８０４とドレ
イン領域８０３の間のチャネル領域８０２のチャネル長
は、薄膜トランジスタのゲート電極の幅よりも長く、ゲ
ート電極上に配置された導電性電極８１６は、ゲート電
極及びチャネル領域８０２を覆うように、ソース領域８
０４及びドレイン領域８０３の一部に重なるように形成
されている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス方式の液晶表示装置に
関する。
を用いたアクティブマトリックス方式の液晶表示装置に
関する。
【０００２】
【従来の技術】従来の薄膜トランジスタを用いたアクテ
ィブマトリックス方式の液晶表示装置を図２に示す。
（ａ）は上視図、（ｂ）はＡＡ′における断面図であ
る。ガラス、石英等の第１の絶縁基板２０１上に、ドナ
ーあるいはアクセプタとなる不純物を添加したシリコン
薄膜から成るソース領域２０３、ドレイン領域２０４、
不純物を含まないシリコン薄膜から成るチャネル領域２
０２が形成する。
ィブマトリックス方式の液晶表示装置を図２に示す。
（ａ）は上視図、（ｂ）はＡＡ′における断面図であ
る。ガラス、石英等の第１の絶縁基板２０１上に、ドナ
ーあるいはアクセプタとなる不純物を添加したシリコン
薄膜から成るソース領域２０３、ドレイン領域２０４、
不純物を含まないシリコン薄膜から成るチャネル領域２
０２が形成する。
【０００３】これらを覆う様にゲート絶縁膜２０５を積
層し、チャネル領域２０２の上部にゲート電極を兼ねた
走査線２０６を形成し更にこれらを被覆する様に、走査
線２０６と信号線２０９を絶縁する層間絶縁膜２０７を
形成する。更に、コンタクトホール２１３、２１４を開
口し、信号線２０９とドレイン領域２０４、画素電極２
０８とソース領域２０３を接続する。第１の絶縁基板２
０１と対向して、共通電極２１１を設けた第２の絶縁基
板２１２を配置し、第１の絶縁基板２０１と第２の絶縁
基板２１２の間に液晶層２１０を設ける。
層し、チャネル領域２０２の上部にゲート電極を兼ねた
走査線２０６を形成し更にこれらを被覆する様に、走査
線２０６と信号線２０９を絶縁する層間絶縁膜２０７を
形成する。更に、コンタクトホール２１３、２１４を開
口し、信号線２０９とドレイン領域２０４、画素電極２
０８とソース領域２０３を接続する。第１の絶縁基板２
０１と対向して、共通電極２１１を設けた第２の絶縁基
板２１２を配置し、第１の絶縁基板２０１と第２の絶縁
基板２１２の間に液晶層２１０を設ける。
【０００４】
【発明が解決しようとする課題】しかし、従来の液晶表
示装置は次のような課題を有していた。図３に液晶表示
装置を駆動する一般的な時分割駆動の信号波形を示す。
Ｖgは走査線２０６へ印加する信号波形であり、選択期
間Ｔ1と非選択期間Ｔ2に分けられる。選択期間Ｔ 1にお
いて薄膜トランジスタのゲート電極に１５〜２０Ｖ程度
印加し、薄膜トランジスタをオン状態とし、信号線２０
９に印加されている表示信号ｖsigを画素電極２０８を
通して液晶層２１０へ印加し、電荷を書き込む。次に非
選択期間Ｔ 2において薄膜トランジスタをオフ状態と
し、液晶層２１０へ書き込まれた電荷を保持する。表示
信号Ｖsigは液晶層２１０を交流駆動するために６０〜
８０Ｈｚ程度の交流波形であり、液晶層２１０に正確に
交流が印加される様に共通電極２１１の電位Ｖcomが決
定される。液晶層２１０としてツイストネマチック型液
晶を用いると表示信号Ｖsigの振幅は±４〜６Ｖ程度必
要となる。一方選択期間Ｔ1は非選択期間Ｔ2に比べて短
かく、走査線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶表示装置のコントラスト比の低下等の重大な表
示品質劣化を招いてしまっていた。表示信号Ｖsigの振
幅を±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜
８Ｖとなり、液晶層２１０へ印加される直流電圧は３〜
５Ｖ程度となる。
示装置は次のような課題を有していた。図３に液晶表示
装置を駆動する一般的な時分割駆動の信号波形を示す。
Ｖgは走査線２０６へ印加する信号波形であり、選択期
間Ｔ1と非選択期間Ｔ2に分けられる。選択期間Ｔ 1にお
いて薄膜トランジスタのゲート電極に１５〜２０Ｖ程度
印加し、薄膜トランジスタをオン状態とし、信号線２０
９に印加されている表示信号ｖsigを画素電極２０８を
通して液晶層２１０へ印加し、電荷を書き込む。次に非
選択期間Ｔ 2において薄膜トランジスタをオフ状態と
し、液晶層２１０へ書き込まれた電荷を保持する。表示
信号Ｖsigは液晶層２１０を交流駆動するために６０〜
８０Ｈｚ程度の交流波形であり、液晶層２１０に正確に
交流が印加される様に共通電極２１１の電位Ｖcomが決
定される。液晶層２１０としてツイストネマチック型液
晶を用いると表示信号Ｖsigの振幅は±４〜６Ｖ程度必
要となる。一方選択期間Ｔ1は非選択期間Ｔ2に比べて短
かく、走査線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶表示装置のコントラスト比の低下等の重大な表
示品質劣化を招いてしまっていた。表示信号Ｖsigの振
幅を±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜
８Ｖとなり、液晶層２１０へ印加される直流電圧は３〜
５Ｖ程度となる。
【０００５】本発明はこの様な課題を解決するものであ
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶表示装置を提供することにある。
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の液晶表示装置
は、走査線を絶縁体を介して導電性のシールド電極で覆
った事を特徴とする。
は、走査線を絶縁体を介して導電性のシールド電極で覆
った事を特徴とする。
【０００７】
【実施例】（実施例１）以下実施例に基づいて本発明を
詳しく説明する。図１に本発明による液晶表示装置の一
例を示す。（ａ）は上視図であり、（ｂ）はＡＡ′にお
ける断面図、（ｃ）はＢＢ′における断面図である。ガ
ラス、石英等の第１の絶縁基板１０１上に薄膜トランジ
スタのチャネル領域１０２、ドレイン領域１０３、ソー
ス領域１０４を成す半導体層を減圧ＣＶＤ法により６０
０℃の雰囲気中でモノシランガスを熱分解して多結晶シ
リコンを２５〜５０ｎｍの厚さに形成する。半導体層
は、多結晶シリコンに限定されるものではなくスパッタ
リング法、プラズマＣＶＤ法により非品質シリコンを用
いてもよく、更に非品質シリコンを５５０〜６００℃、
５〜４０ｈ程度の熱処理をするかあるいはアルゴンレー
ザー、エキシマレーザー等を照射して多結晶化してもよ
い。
詳しく説明する。図１に本発明による液晶表示装置の一
例を示す。（ａ）は上視図であり、（ｂ）はＡＡ′にお
ける断面図、（ｃ）はＢＢ′における断面図である。ガ
ラス、石英等の第１の絶縁基板１０１上に薄膜トランジ
スタのチャネル領域１０２、ドレイン領域１０３、ソー
ス領域１０４を成す半導体層を減圧ＣＶＤ法により６０
０℃の雰囲気中でモノシランガスを熱分解して多結晶シ
リコンを２５〜５０ｎｍの厚さに形成する。半導体層
は、多結晶シリコンに限定されるものではなくスパッタ
リング法、プラズマＣＶＤ法により非品質シリコンを用
いてもよく、更に非品質シリコンを５５０〜６００℃、
５〜４０ｈ程度の熱処理をするかあるいはアルゴンレー
ザー、エキシマレーザー等を照射して多結晶化してもよ
い。
【０００８】この半導体層を被覆するようにゲート絶縁
膜１０５をＥＣＲプラズマＣＶＤ法により１００〜２０
０ｎｍの厚さにＳｉＯ2を積層した。ＥＣＲプラズマＣ
ＶＤ法により形成したＳｉＯ2は緻密でトラップの少な
い良質のＳｉＯ2が１００℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜１０５は
チャネル領域１０２、ドレイン領域１０３、ソース領域
１０４を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
膜１０５をＥＣＲプラズマＣＶＤ法により１００〜２０
０ｎｍの厚さにＳｉＯ2を積層した。ＥＣＲプラズマＣ
ＶＤ法により形成したＳｉＯ2は緻密でトラップの少な
い良質のＳｉＯ2が１００℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜１０５は
チャネル領域１０２、ドレイン領域１０３、ソース領域
１０４を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
【０００９】更にゲート電極を兼ねた走査線１０６をス
パッタリング法により３００〜５００ｎｍの厚さにタン
タルを積層し、走査線１０６をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜１０５を通して
半導体層中の打込み、自己整合的にＮ型のソース領域１
０４とドレイン領域１０３を設ける。更に、タンタルで
構成された走査線１０６の表面を陽極酸化法により酸化
し、２５０〜４５０ｎｍ厚のタンタル酸化物より成る第
１の絶縁体１１５を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域１０４、ドレイン領域１
０３の半導体層を低抵抗化する。
パッタリング法により３００〜５００ｎｍの厚さにタン
タルを積層し、走査線１０６をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜１０５を通して
半導体層中の打込み、自己整合的にＮ型のソース領域１
０４とドレイン領域１０３を設ける。更に、タンタルで
構成された走査線１０６の表面を陽極酸化法により酸化
し、２５０〜４５０ｎｍ厚のタンタル酸化物より成る第
１の絶縁体１１５を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域１０４、ドレイン領域１
０３の半導体層を低抵抗化する。
【００１０】図４に更に詳しい薄膜トランジスタの構造
を示す。イオン打込み法によりソース領域４０３、ドレ
イン領域４０４形成後、陽極酸化法によりタンタルより
成る走査線４０６の表面を酸化し、第１の絶縁体４０７
を得る。この時、走査線４０６は表面が酸化されて線幅
が細り、ソース領域４０４と走査線４０６の間には△Ｌ
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Ｌがソース端４１０にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端４０９においても全く同様
である。
を示す。イオン打込み法によりソース領域４０３、ドレ
イン領域４０４形成後、陽極酸化法によりタンタルより
成る走査線４０６の表面を酸化し、第１の絶縁体４０７
を得る。この時、走査線４０６は表面が酸化されて線幅
が細り、ソース領域４０４と走査線４０６の間には△Ｌ
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Ｌがソース端４１０にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端４０９においても全く同様
である。
【００１１】一方タンタル酸化物より成る第１の絶縁体
４０７形成後、レーザー光４０８を照射し、ソース領域
４０３、ドレイン領域４０４に打込まれたリンイオンを
活性化する際、第１の絶縁体４０７及びゲート絶縁膜４
０５はレーザー光４０８を透過するため、ドレイン端４
０９、ソース端４１０にも十分なレーザー光が照射さ
れ、ドレイン端４０９ソース端４１０における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
４０７形成後、レーザー光４０８を照射し、ソース領域
４０３、ドレイン領域４０４に打込まれたリンイオンを
活性化する際、第１の絶縁体４０７及びゲート絶縁膜４
０５はレーザー光４０８を透過するため、ドレイン端４
０９、ソース端４１０にも十分なレーザー光が照射さ
れ、ドレイン端４０９ソース端４１０における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
【００１２】次に図１に示す様にコンタクトホール１１
３を開口にした後、厚さが３０〜２００ｎｍのＩＴＯ膜
で画素電極１０８、シールド電極１１６を設ける。シー
ルド電極１１６は、走査線１０６を完全に覆っており、
走査線１０６とは第１の絶縁体１１５で絶縁されてい
る。第１の絶縁体１１５は０．０１ｗｔ％のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線１０６とシールド電極１１６
の短絡欠陥はほとんど発生しない。走査線１０６とシー
ルド電極１１６の絶縁をより完全なものとするため、第
１の絶縁体１１５を図５に示す様に、第１の絶縁体５０
７と第３の絶縁体５０８の２層構造としてもよい。第３
の絶縁体５０８は、ゲート絶縁膜５０５と同一の材質と
するとコンタクトホール５１１を開口する際、同一のエ
ッチャントでコンタクトホール５１１が開口でき、合理
的であり、スパッタリング法、ＣＶＤ法等によるＳｉＯ
2が好ましい。
３を開口にした後、厚さが３０〜２００ｎｍのＩＴＯ膜
で画素電極１０８、シールド電極１１６を設ける。シー
ルド電極１１６は、走査線１０６を完全に覆っており、
走査線１０６とは第１の絶縁体１１５で絶縁されてい
る。第１の絶縁体１１５は０．０１ｗｔ％のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線１０６とシールド電極１１６
の短絡欠陥はほとんど発生しない。走査線１０６とシー
ルド電極１１６の絶縁をより完全なものとするため、第
１の絶縁体１１５を図５に示す様に、第１の絶縁体５０
７と第３の絶縁体５０８の２層構造としてもよい。第３
の絶縁体５０８は、ゲート絶縁膜５０５と同一の材質と
するとコンタクトホール５１１を開口する際、同一のエ
ッチャントでコンタクトホール５１１が開口でき、合理
的であり、スパッタリング法、ＣＶＤ法等によるＳｉＯ
2が好ましい。
【００１３】更に、図１に示す様に厚さが２００〜５０
０ｎｍのＳｉＯ2より成る第２の絶縁体１０７を設け、
コンタクトホール１１４、画素開口窓１１７を開口した
後、厚さが５００〜８００ｎｍのアルミニウムとシリコ
ンの合金より成る信号線１０９を設ける。
０ｎｍのＳｉＯ2より成る第２の絶縁体１０７を設け、
コンタクトホール１１４、画素開口窓１１７を開口した
後、厚さが５００〜８００ｎｍのアルミニウムとシリコ
ンの合金より成る信号線１０９を設ける。
【００１４】第１の絶縁基板１０１と対向して、ＩＴＯ
膜、金属より成る共通電極１１１を設けた第２の絶縁基
板１１２を配置し、第１の絶縁基板１０１と第２の絶縁
基板１１２の間に液晶層１１０を設け液晶表示装置を構
成する。更に液晶表示装置の外部あるいは周辺部で、シ
ールド電極１１６と共通電極１１１を接続し、この２つ
の電極が常に同電位となる様にする。この結果、走査線
１０６は、液晶層１１０に対してシールド電極１１６に
より完全に静電シールドされた状態となり、図３に示す
駆動波形を用いて液晶表示装置を駆動しても、液晶層１
１０に直流電圧が印加される事はなく、長期に渡り信頼
性が高く、良質の表示品質をもつ液晶表示装置が実現で
きる。
膜、金属より成る共通電極１１１を設けた第２の絶縁基
板１１２を配置し、第１の絶縁基板１０１と第２の絶縁
基板１１２の間に液晶層１１０を設け液晶表示装置を構
成する。更に液晶表示装置の外部あるいは周辺部で、シ
ールド電極１１６と共通電極１１１を接続し、この２つ
の電極が常に同電位となる様にする。この結果、走査線
１０６は、液晶層１１０に対してシールド電極１１６に
より完全に静電シールドされた状態となり、図３に示す
駆動波形を用いて液晶表示装置を駆動しても、液晶層１
１０に直流電圧が印加される事はなく、長期に渡り信頼
性が高く、良質の表示品質をもつ液晶表示装置が実現で
きる。
【００１５】走査線１０６としてタンタルを適用した１
例について説明したが、走査線１０６はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。
例について説明したが、走査線１０６はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。
【００１６】（実施例２）図６に本発明による液晶表示
装置の他の実施例を示し、（ａ）は上視図、（ｂ）はＡ
Ａ′における断面図、（ｃ）はＢＢ′における断面図で
ある。
装置の他の実施例を示し、（ａ）は上視図、（ｂ）はＡ
Ａ′における断面図、（ｃ）はＢＢ′における断面図で
ある。
【００１７】図６に示す液晶表示装置を構成する薄膜ト
ランジスタ、第１の絶縁基板６０１、共通電極６１１を
設けた第２の絶縁基板６１２液晶層６１０は実施例１と
同様である。実施例１との相違点はタンタル酸化物より
成る第１の絶縁体６１５を設けた後１００〜２００ｎｍ
の厚さにクロム等の可視光を遮断する金属により走査線
６０６を覆う様にシールド電極６１６を構成し、更にこ
れらを被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ
2より成る第２の絶縁体６０７を積層し、コンタクトホ
ール６１３、６１４を通して信号線６０９と画素電極６
０８がそれぞれソース領域６０４とドレイン領域６０３
と接続される様に構成した点である。画素電極６０８は
前段の走査線をシールドするシールド電極６１７及びシ
ールド電極６１６と第２の絶縁体６０７で絶縁を保ち重
なり合う様に構成されている。この結果走査線６０６と
画素電極６０８の隙間から光が透過することがなくな
り、信号線６０９と画素電極６０８の隙間から透過して
くる光のみを遮光すれば良く、第１の絶縁基板６０１と
第２の絶縁基板６１２を貼り合わせる際の精度が低くで
き、更に液晶表示装置の開口率を大きくできる。
ランジスタ、第１の絶縁基板６０１、共通電極６１１を
設けた第２の絶縁基板６１２液晶層６１０は実施例１と
同様である。実施例１との相違点はタンタル酸化物より
成る第１の絶縁体６１５を設けた後１００〜２００ｎｍ
の厚さにクロム等の可視光を遮断する金属により走査線
６０６を覆う様にシールド電極６１６を構成し、更にこ
れらを被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ
2より成る第２の絶縁体６０７を積層し、コンタクトホ
ール６１３、６１４を通して信号線６０９と画素電極６
０８がそれぞれソース領域６０４とドレイン領域６０３
と接続される様に構成した点である。画素電極６０８は
前段の走査線をシールドするシールド電極６１７及びシ
ールド電極６１６と第２の絶縁体６０７で絶縁を保ち重
なり合う様に構成されている。この結果走査線６０６と
画素電極６０８の隙間から光が透過することがなくな
り、信号線６０９と画素電極６０８の隙間から透過して
くる光のみを遮光すれば良く、第１の絶縁基板６０１と
第２の絶縁基板６１２を貼り合わせる際の精度が低くで
き、更に液晶表示装置の開口率を大きくできる。
【００１８】図７に第２の絶縁基板６１２に設けられる
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶表示装置、（ｂ）は本発明による液
晶表示装置である。
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶表示装置、（ｂ）は本発明による液
晶表示装置である。
【００１９】図７（ａ）に示す従来の液晶表示装置は、
走査線と画素電極の容量結合により走査線の信号が画素
電極に書き込まれるのを防ぐ為、走査線と画素電極の間
に液晶層と同程度の厚さに相当する隙間を設け、更に走
査線の配線幅を考慮し、隣り合う画素電極７０２と７０
３の間隔Ｌ1を１５〜２０μｍとしていた。
走査線と画素電極の容量結合により走査線の信号が画素
電極に書き込まれるのを防ぐ為、走査線と画素電極の間
に液晶層と同程度の厚さに相当する隙間を設け、更に走
査線の配線幅を考慮し、隣り合う画素電極７０２と７０
３の間隔Ｌ1を１５〜２０μｍとしていた。
【００２０】更に第２の絶縁基板に設けられた光遮光層
７０１と第１の絶縁基板に設けられた画素電極７０２
は、両者の基板の貼り合わせ精度より、Ｌ2が１０μｍ
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極７０４と７０５の間隔Ｌ3は１５〜２
０μｍ、光遮光層７０１と画素電極７０４の貼り合わせ
精度Ｌ4１０μｍ必要とされていた。画素ピッチをＸ、
Ｙそれぞれ１００μｍピッチとして開口率を求めると、
４２〜３６％となる。これに対し、本発明による液晶表
示装置は図７（ｂ）に示す様に、画素電極７０６と７０
７の間隔Ｌ6、画素電極７０７と光遮光層７０８の貼り
合わせ精度Ｌ7は従来と同様であるが、走査線の配線方
向の光遮光層は、第１の絶縁基板に設けられたクロム等
の金属より成るシールド電極が光遮光層を兼ねており、
Ｌ5は、走査線の配線幅を５〜１０μｍとすれば、１０
〜１５μｍあれば十分である。
７０１と第１の絶縁基板に設けられた画素電極７０２
は、両者の基板の貼り合わせ精度より、Ｌ2が１０μｍ
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極７０４と７０５の間隔Ｌ3は１５〜２
０μｍ、光遮光層７０１と画素電極７０４の貼り合わせ
精度Ｌ4１０μｍ必要とされていた。画素ピッチをＸ、
Ｙそれぞれ１００μｍピッチとして開口率を求めると、
４２〜３６％となる。これに対し、本発明による液晶表
示装置は図７（ｂ）に示す様に、画素電極７０６と７０
７の間隔Ｌ6、画素電極７０７と光遮光層７０８の貼り
合わせ精度Ｌ7は従来と同様であるが、走査線の配線方
向の光遮光層は、第１の絶縁基板に設けられたクロム等
の金属より成るシールド電極が光遮光層を兼ねており、
Ｌ5は、走査線の配線幅を５〜１０μｍとすれば、１０
〜１５μｍあれば十分である。
【００２１】従来例と同様にＸ、Ｙの画素ピッチをそれ
ぞれ１００μｍピッチとし開口率を求めると５８〜５１
％となり従来に比べ開口率が３８〜４２％以上向上し、
液晶表示装置の明るさを著しく向上できる。一方第１の
絶縁基板と第２の絶縁基板の貼り合わせ精度がＸ方向に
ついては従来と変わらないがＹ方向についてはアライメ
ントフリーとなり、貼り合わせの合理化、歩留りの向上
が図れる。実施例１と同様にシールド電極と共通電極を
同電位とすることにより、走査線はシールド電極により
静電シールドされ液晶層に直流電圧が印加される事はな
い。
ぞれ１００μｍピッチとし開口率を求めると５８〜５１
％となり従来に比べ開口率が３８〜４２％以上向上し、
液晶表示装置の明るさを著しく向上できる。一方第１の
絶縁基板と第２の絶縁基板の貼り合わせ精度がＸ方向に
ついては従来と変わらないがＹ方向についてはアライメ
ントフリーとなり、貼り合わせの合理化、歩留りの向上
が図れる。実施例１と同様にシールド電極と共通電極を
同電位とすることにより、走査線はシールド電極により
静電シールドされ液晶層に直流電圧が印加される事はな
い。
【００２２】（実施例３）図８に本発明による液晶表示
装置の他の実施例を示し、（ａ）は上視図、（ｂ）はＡ
Ａ′における断面図、（ｃ）はＢＢ′における断面図で
ある。
装置の他の実施例を示し、（ａ）は上視図、（ｂ）はＡ
Ａ′における断面図、（ｃ）はＢＢ′における断面図で
ある。
【００２３】図６に示した実施例２との相違点は、走査
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。、図８（ｂ）に走査線８０６と信号線８０９の
交叉部の断面構造を示す。薄膜トランジスタの基本的な
構造は、実施例１、実施例２と同様であるが、ドレイン
領域８０３と信号線８０９が容量結合により信号線８０
９の信号がドレイン領域８０３を通して画素電極８０８
へ書き込まれるのを防ぐ為ドレイン電極８０３をシール
ド電極８１６により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線８０６と信号
線８０９の下部に構成でき、液晶表示装置の開口率が向
上する。
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。、図８（ｂ）に走査線８０６と信号線８０９の
交叉部の断面構造を示す。薄膜トランジスタの基本的な
構造は、実施例１、実施例２と同様であるが、ドレイン
領域８０３と信号線８０９が容量結合により信号線８０
９の信号がドレイン領域８０３を通して画素電極８０８
へ書き込まれるのを防ぐ為ドレイン電極８０３をシール
ド電極８１６により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線８０６と信号
線８０９の下部に構成でき、液晶表示装置の開口率が向
上する。
【００２４】図８（ｃ）に保持容量部の断面構造を示
す。保持容量部８１７は、不純物を添加したシリコンよ
り成るドレイン領域８０３、ゲート絶縁膜８０５、シー
ルド電極８１６、第２の絶縁体８０７、画素電極８０８
の積層構造となっており、ドレイン電極８０３と画素電
極８０８はコンタクトホール８１３を介して同電位とな
っている。この結果保持容量は、シールド電極８１６を
一方の電極として、ゲート絶縁膜８０５をドレイン領域
８０３で挟んだ容量と、第２の絶縁体８０７を画素電極
８０８で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極８１６は３つ
の役目を有する。第１に実施例１、実施例２同様、液晶
層８１０へ直流電圧が印加されるのを防ぐ静電シールド
としての役目、第２に実施例２同様、走査線８０６と画
素電極８０８、８１８の隙間より漏れる光の光遮光層と
しての役目、第３に、保持容量の一方の電極の電位を固
定する保持容量線の役目がある。
す。保持容量部８１７は、不純物を添加したシリコンよ
り成るドレイン領域８０３、ゲート絶縁膜８０５、シー
ルド電極８１６、第２の絶縁体８０７、画素電極８０８
の積層構造となっており、ドレイン電極８０３と画素電
極８０８はコンタクトホール８１３を介して同電位とな
っている。この結果保持容量は、シールド電極８１６を
一方の電極として、ゲート絶縁膜８０５をドレイン領域
８０３で挟んだ容量と、第２の絶縁体８０７を画素電極
８０８で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極８１６は３つ
の役目を有する。第１に実施例１、実施例２同様、液晶
層８１０へ直流電圧が印加されるのを防ぐ静電シールド
としての役目、第２に実施例２同様、走査線８０６と画
素電極８０８、８１８の隙間より漏れる光の光遮光層と
しての役目、第３に、保持容量の一方の電極の電位を固
定する保持容量線の役目がある。
【００２５】図９に、シールド電極９１６にタンタル、
第２の絶縁体９０７として、シールド電極９１６の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線９０９とシールド電極
９１６の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が２５〜２８と大きく、ＳｉＯ2の６〜７倍有り、保
持容量の専有面積をＳｉＯ2を使用した場合の１／６〜
１／７にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶表示
装置の画素欠陥も大幅に減少できる。実施例２において
もタンタルを用いれば低欠陥化が実現できる。
第２の絶縁体９０７として、シールド電極９１６の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線９０９とシールド電極
９１６の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が２５〜２８と大きく、ＳｉＯ2の６〜７倍有り、保
持容量の専有面積をＳｉＯ2を使用した場合の１／６〜
１／７にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶表示
装置の画素欠陥も大幅に減少できる。実施例２において
もタンタルを用いれば低欠陥化が実現できる。
【００２６】
【発明の効果】本発明は次のようなすぐれた効果を有す
る。
る。
【００２７】第１に走査線は、シールド電極により静電
シールドされており、液晶層に直流電圧が印加されるの
を防ぎ、長期に渡り信頼性が高く、良質の表示品質をも
った液晶表示装置が実現できる。
シールドされており、液晶層に直流電圧が印加されるの
を防ぎ、長期に渡り信頼性が高く、良質の表示品質をも
った液晶表示装置が実現できる。
【００２８】第２に、第１の絶縁基板と第２の絶縁基板
の貼り合わせ精度が低くて済み、貼り合わせの合理化、
歩留りの向上が図れる。
の貼り合わせ精度が低くて済み、貼り合わせの合理化、
歩留りの向上が図れる。
【００２９】第３に、開口率が大きくでき、液晶表示装
置の明るさを著しく向上できる。
置の明るさを著しく向上できる。
【００３０】第４に、小さな専有面積で十分な大きさの
保持容量が構成でき、開口率を大きくすると同時に、液
晶表示装置の高精細化ができ、表示品質の向上が図れ
る。
保持容量が構成でき、開口率を大きくすると同時に、液
晶表示装置の高精細化ができ、表示品質の向上が図れ
る。
【００３１】第５に、走査線としてタンタル、第１の絶
縁体として陽極酸化法により得たタンタル酸化物で構成
する事により走査線とシールド電極の短絡欠陥を無く
せ、欠陥のない液晶表示装置が実現できる。同様にシー
ルド電極をタンタルで構成する事によりシールド電極と
信号線の短絡欠陥もなくせる。
縁体として陽極酸化法により得たタンタル酸化物で構成
する事により走査線とシールド電極の短絡欠陥を無く
せ、欠陥のない液晶表示装置が実現できる。同様にシー
ルド電極をタンタルで構成する事によりシールド電極と
信号線の短絡欠陥もなくせる。
【００３２】以上の様に、本発明の液晶表示装置は、多
くの優れた効果を有するものであり、直視型の大型液晶
表示装置からプロジェクション用の小型高精細液晶表示
装置まで応用できる。
くの優れた効果を有するものであり、直視型の大型液晶
表示装置からプロジェクション用の小型高精細液晶表示
装置まで応用できる。
【図１】本発明による液晶表示装置を示す図。
【図２】従来の液晶表示装置を示す図。
【図３】液晶表示装置を駆動する一般的な時分割駆動の
信号波形を示す図。
信号波形を示す図。
【図４】薄膜トランジスタの構造を示す断面図。
【図５】薄膜トランジスタの構造を示す断面図。
【図６】本発明による液晶表示装置を示す図。
【図７】第２の絶縁基板に設けられる光遮光層と画素電
極の位置関係を示す図。
極の位置関係を示す図。
【図８】本発明による液晶表示装置を示す図。
【図９】薄膜トランジスタの構造を示す断面図。
１０１、２０１、４０１、５０１、６０１、８０１、９
０１ 第１の絶縁基板 １０２、２０２、４０２、５０２、６０２、８０２、９
０２ チャネル領域 １０３、２０４、４０３、５０３、６０３、８０３、９
０３ ドレイン領域 １０４、２０３、４０４、５０４、６０４、８０４、９
０４ ソース領域 １０５、２０５、４０５、５０５、６０５、８０５、９
０５ ゲート絶縁膜 １０６、２０６、４０６、５０６、６０６、８０６、９
０６ 走査線 １０７、６０７、８０７、９０７ 第２の絶縁体 １０８、２０８、５１０、６０８、８０８、７０２、７
０３、７０４、７０５、７０６、７０７、８１８ 画素
電極 １０９、２０９、６０９、８０９、９０９ 信号線 １１０、２１０、６１０、８１０ 液晶層 １１１、２１１、６１１、８１１ 共通電極 １１２、２１２、６１２、８１２ 第２の絶縁基板 １１３、１１４、２１３、２１４、５１１、６１３、６
１４、８１３、８１４コンタクトホール １１５、４０７、５０７、６１５、８１５、９１５ 第
１の絶縁体 １１６、５０９、６１６、６１７、８１６、９１６ シ
ールド電極 １１７ 画素開口窓 ２０７ 層間絶縁膜 ４０８ レーザー光 ４０９ ドレイン端 ４１０ ソース端 ５０８ 第３の絶縁体 ７０１、７０８ 光遮光層 ８１７ 保持容量部
０１ 第１の絶縁基板 １０２、２０２、４０２、５０２、６０２、８０２、９
０２ チャネル領域 １０３、２０４、４０３、５０３、６０３、８０３、９
０３ ドレイン領域 １０４、２０３、４０４、５０４、６０４、８０４、９
０４ ソース領域 １０５、２０５、４０５、５０５、６０５、８０５、９
０５ ゲート絶縁膜 １０６、２０６、４０６、５０６、６０６、８０６、９
０６ 走査線 １０７、６０７、８０７、９０７ 第２の絶縁体 １０８、２０８、５１０、６０８、８０８、７０２、７
０３、７０４、７０５、７０６、７０７、８１８ 画素
電極 １０９、２０９、６０９、８０９、９０９ 信号線 １１０、２１０、６１０、８１０ 液晶層 １１１、２１１、６１１、８１１ 共通電極 １１２、２１２、６１２、８１２ 第２の絶縁基板 １１３、１１４、２１３、２１４、５１１、６１３、６
１４、８１３、８１４コンタクトホール １１５、４０７、５０７、６１５、８１５、９１５ 第
１の絶縁体 １１６、５０９、６１６、６１７、８１６、９１６ シ
ールド電極 １１７ 画素開口窓 ２０７ 層間絶縁膜 ４０８ レーザー光 ４０９ ドレイン端 ４１０ ソース端 ５０８ 第３の絶縁体 ７０１、７０８ 光遮光層 ８１７ 保持容量部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年６月１日（２０００．６．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 液晶装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、液晶装置に関す
る。
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来の薄膜トランジスタを用いたアクテ
ィブマトリックス方式の液晶装置を図２に示す。（ａ）
は上視図、（ｂ）はＡＡ′における断面図である。ガラ
ス、石英等の第１の絶縁基板２０１上に、ドナーあるい
はアクセプタとなる不純物を添加したシリコン薄膜から
成るソース領域２０３、ドレイン領域２０４、不純物を
含まないシリコン薄膜から成るチャネル領域２０２が形
成する。
ィブマトリックス方式の液晶装置を図２に示す。（ａ）
は上視図、（ｂ）はＡＡ′における断面図である。ガラ
ス、石英等の第１の絶縁基板２０１上に、ドナーあるい
はアクセプタとなる不純物を添加したシリコン薄膜から
成るソース領域２０３、ドレイン領域２０４、不純物を
含まないシリコン薄膜から成るチャネル領域２０２が形
成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかし、従来の液晶装
置は次のような課題を有していた。図３に液晶装置を駆
動する一般的な時分割駆動の信号波形を示す。Ｖgは走
査線２０６へ印加する信号波形であり、選択期間Ｔ1と
非選択期間Ｔ2に分けられる。選択期間Ｔ1において薄膜
トランジスタのゲート電極に１５〜２０Ｖ程度印加し、
薄膜トランジスタをオン状態とし、信号線２０９に印加
されている表示信号ｖsigを画素電極２０８を通して液
晶層２１０へ印加し、電荷を書き込む。次に非選択期間
Ｔ2において薄膜トランジスタをオフ状態とし、液晶層
２１０へ書き込まれた電荷を保持する。表示信号Ｖsig
は液晶層２１０を交流駆動するために６０〜８０Ｈｚ程
度の交流波形であり、液晶層２１０に正確に交流が印加
される様に共通電極２１１の電位Ｖcomが決定される。
液晶層２１０としてツイストネマチック型液晶を用いる
と表示信号Ｖsigの振幅は±４〜６Ｖ程度必要となる。
一方選択期間Ｔ1は非選択期間Ｔ2に比べて短かく、走査
線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶表示装置のコントラスト比の低下等の重大な表
示品質劣化を招いてしまっていた。表示信号Ｖsigの振
幅を±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜
８Ｖとなり、液晶層２１０へ印加される直流電圧は３〜
５Ｖ程度となる。
置は次のような課題を有していた。図３に液晶装置を駆
動する一般的な時分割駆動の信号波形を示す。Ｖgは走
査線２０６へ印加する信号波形であり、選択期間Ｔ1と
非選択期間Ｔ2に分けられる。選択期間Ｔ1において薄膜
トランジスタのゲート電極に１５〜２０Ｖ程度印加し、
薄膜トランジスタをオン状態とし、信号線２０９に印加
されている表示信号ｖsigを画素電極２０８を通して液
晶層２１０へ印加し、電荷を書き込む。次に非選択期間
Ｔ2において薄膜トランジスタをオフ状態とし、液晶層
２１０へ書き込まれた電荷を保持する。表示信号Ｖsig
は液晶層２１０を交流駆動するために６０〜８０Ｈｚ程
度の交流波形であり、液晶層２１０に正確に交流が印加
される様に共通電極２１１の電位Ｖcomが決定される。
液晶層２１０としてツイストネマチック型液晶を用いる
と表示信号Ｖsigの振幅は±４〜６Ｖ程度必要となる。
一方選択期間Ｔ1は非選択期間Ｔ2に比べて短かく、走査
線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶表示装置のコントラスト比の低下等の重大な表
示品質劣化を招いてしまっていた。表示信号Ｖsigの振
幅を±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜
８Ｖとなり、液晶層２１０へ印加される直流電圧は３〜
５Ｖ程度となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】本発明はこの様な課題を解決するものであ
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶装置を提供することにある。
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶装置を提供することにある。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】本発明の液晶装置は、複
数の走査線と、前記複数の走査線に交差する複数の信号
線と、前記各走査線と前記各信号線に接続される薄膜ト
ランジスタと、前記薄膜トランジスタに接続される画素
電極とを具備する液晶装置であって、前記薄膜トランジ
スタの前記ソース領域と前記ドレイン領域の間のチャネ
ル領域のチャネル長は、前記薄膜トランジスタのゲート
電極の幅よりも長く、前記ゲート電極上に配置された導
電性電極は、前記ゲート電極及び前記チャネル領域を覆
うように、前記ソース領域及び前記ドレイン領域の一部
に重なるように形成されていることを特徴とする。
数の走査線と、前記複数の走査線に交差する複数の信号
線と、前記各走査線と前記各信号線に接続される薄膜ト
ランジスタと、前記薄膜トランジスタに接続される画素
電極とを具備する液晶装置であって、前記薄膜トランジ
スタの前記ソース領域と前記ドレイン領域の間のチャネ
ル領域のチャネル長は、前記薄膜トランジスタのゲート
電極の幅よりも長く、前記ゲート電極上に配置された導
電性電極は、前記ゲート電極及び前記チャネル領域を覆
うように、前記ソース領域及び前記ドレイン領域の一部
に重なるように形成されていることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【実施例】（参考例１）以下参考例に基づいて本発明を
詳しく説明する。図１に本発明による液晶装置の一例を
示す。（ａ）は上視図であり、（ｂ）はＡＡ′における
断面図、（ｃ）はＢＢ′における断面図である。ガラ
ス、石英等の第１の絶縁基板１０１上に薄膜トランジス
タのチャネル領域１０２、ドレイン領域１０３、ソース
領域１０４を成す半導体層を減圧ＣＶＤ法により６００
℃の雰囲気中でモノシランガスを熱分解して多結晶シリ
コンを２５〜５０ｎｍの厚さに形成する。半導体層は、
多結晶シリコンに限定されるものではなくスパッタリン
グ法、プラズマＣＶＤ法により非品質シリコンを用いて
もよく、更に非品質シリコンを５５０〜６００℃、５〜
４０ｈ程度の熱処理をするかあるいはアルゴンレーザ
ー、エキシマレーザー等を照射して多結晶化してもよ
い。
詳しく説明する。図１に本発明による液晶装置の一例を
示す。（ａ）は上視図であり、（ｂ）はＡＡ′における
断面図、（ｃ）はＢＢ′における断面図である。ガラ
ス、石英等の第１の絶縁基板１０１上に薄膜トランジス
タのチャネル領域１０２、ドレイン領域１０３、ソース
領域１０４を成す半導体層を減圧ＣＶＤ法により６００
℃の雰囲気中でモノシランガスを熱分解して多結晶シリ
コンを２５〜５０ｎｍの厚さに形成する。半導体層は、
多結晶シリコンに限定されるものではなくスパッタリン
グ法、プラズマＣＶＤ法により非品質シリコンを用いて
もよく、更に非品質シリコンを５５０〜６００℃、５〜
４０ｈ程度の熱処理をするかあるいはアルゴンレーザ
ー、エキシマレーザー等を照射して多結晶化してもよ
い。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】（参考例２）図６に本発明による液晶装置
の他の参考例を示し、（ａ）は上視図、（ｂ）はＡＡ′
における断面図、（ｃ）はＢＢ′における断面図であ
る。
の他の参考例を示し、（ａ）は上視図、（ｂ）はＡＡ′
における断面図、（ｃ）はＢＢ′における断面図であ
る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図６に示す液晶装置を構成する薄膜トラン
ジスタ、第１の絶縁基板６０１、共通電極６１１を設け
た第２の絶縁基板６１２液晶層６１０は参考例１と同様
である。実施例１との相違点はタンタル酸化物より成る
第１の絶縁体６１５を設けた後１００〜２００ｎｍの厚
さにクロム等の可視光を遮断する金属により走査線６０
６を覆う様にシールド電極６１６を構成し、更にこれら
を被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ2よ
り成る第２の絶縁体６０７を積層し、コンタクトホール
６１３、６１４を通して信号線６０９と画素電極６０８
がそれぞれソース領域６０４とドレイン領域６０３と接
続される様に構成した点である。画素電極６０８は前段
の走査線をシールドするシールド電極６１７及びシール
ド電極６１６と第２の絶縁体６０７で絶縁を保ち重なり
合う様に構成されている。この結果走査線６０６と画素
電極６０８の隙間から光が透過することがなくなり、信
号線６０９と画素電極６０８の隙間から透過してくる光
のみを遮光すれば良く、第１の絶縁基板６０１と第２の
絶縁基板６１２を貼り合わせる際の精度が低くでき、更
に液晶装置の開口率を大きくできる。
ジスタ、第１の絶縁基板６０１、共通電極６１１を設け
た第２の絶縁基板６１２液晶層６１０は参考例１と同様
である。実施例１との相違点はタンタル酸化物より成る
第１の絶縁体６１５を設けた後１００〜２００ｎｍの厚
さにクロム等の可視光を遮断する金属により走査線６０
６を覆う様にシールド電極６１６を構成し、更にこれら
を被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ2よ
り成る第２の絶縁体６０７を積層し、コンタクトホール
６１３、６１４を通して信号線６０９と画素電極６０８
がそれぞれソース領域６０４とドレイン領域６０３と接
続される様に構成した点である。画素電極６０８は前段
の走査線をシールドするシールド電極６１７及びシール
ド電極６１６と第２の絶縁体６０７で絶縁を保ち重なり
合う様に構成されている。この結果走査線６０６と画素
電極６０８の隙間から光が透過することがなくなり、信
号線６０９と画素電極６０８の隙間から透過してくる光
のみを遮光すれば良く、第１の絶縁基板６０１と第２の
絶縁基板６１２を貼り合わせる際の精度が低くでき、更
に液晶装置の開口率を大きくできる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】図７に第２の絶縁基板６１２に設けられる
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶装置、（ｂ）は本発明による液晶装
置である。
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶装置、（ｂ）は本発明による液晶装
置である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】図７（ａ）に示す従来の液晶装置は、走査
線と画素電極の容量結合により走査線の信号が画素電極
に書き込まれるのを防ぐ為、走査線と画素電極の間に液
晶層と同程度の厚さに相当する隙間を設け、更に走査線
の配線幅を考慮し、隣り合う画素電極７０２と７０３の
間隔Ｌ1を１５〜２０μｍとしていた。
線と画素電極の容量結合により走査線の信号が画素電極
に書き込まれるのを防ぐ為、走査線と画素電極の間に液
晶層と同程度の厚さに相当する隙間を設け、更に走査線
の配線幅を考慮し、隣り合う画素電極７０２と７０３の
間隔Ｌ1を１５〜２０μｍとしていた。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】（実施例）図８に本発明による液晶装置の
実施例を示し、（ａ）は上視図、（ｂ）はＡＡ′におけ
る断面図、（ｃ）はＢＢ′における断面図である。
実施例を示し、（ａ）は上視図、（ｂ）はＡＡ′におけ
る断面図、（ｃ）はＢＢ′における断面図である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】図６に示した参考例２との相違点は、走査
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。、図８（ｂ）に走査線８０６と信号線８０９の
交叉部の断面構造を示す。薄膜トランジスタの基本的な
構造は、実施例１、実施例２と同様であるが、ドレイン
領域８０３と信号線８０９が容量結合により信号線８０
９の信号がドレイン領域８０３を通して画素電極８０８
へ書き込まれるのを防ぐ為ドレイン電極８０３をシール
ド電極８１６により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線８０６と信号
線８０９の下部に構成でき、液晶装置の開口率が向上す
る。
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。、図８（ｂ）に走査線８０６と信号線８０９の
交叉部の断面構造を示す。薄膜トランジスタの基本的な
構造は、実施例１、実施例２と同様であるが、ドレイン
領域８０３と信号線８０９が容量結合により信号線８０
９の信号がドレイン領域８０３を通して画素電極８０８
へ書き込まれるのを防ぐ為ドレイン電極８０３をシール
ド電極８１６により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線８０６と信号
線８０９の下部に構成でき、液晶装置の開口率が向上す
る。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【発明の効果】本発明によれば、薄膜トランジスタのソ
ース領域とドレイン領域の間のチャネル領域のチャネル
長を、薄膜トランジスタのゲート電極の幅よりも長く
し、ゲート電極上に配置された導電性電極は、ゲート電
極及びチャネル領域を覆うように、前記ソース領域及び
前記ドレイン領域の一部に重なるように形成したので、
走査線は、導電性電極により静電シールドされる。した
がって、液晶層に直流電圧が印加されるのを防ぎ、長期
に渡り信頼性が高く、良質の表示品質をもった液晶装置
が実現できる。また、チャネル領域に対し、遮光するこ
とができるので、光による薄膜トランジスタの誤動作を
確実に防止することができる。
ース領域とドレイン領域の間のチャネル領域のチャネル
長を、薄膜トランジスタのゲート電極の幅よりも長く
し、ゲート電極上に配置された導電性電極は、ゲート電
極及びチャネル領域を覆うように、前記ソース領域及び
前記ドレイン領域の一部に重なるように形成したので、
走査線は、導電性電極により静電シールドされる。した
がって、液晶層に直流電圧が印加されるのを防ぎ、長期
に渡り信頼性が高く、良質の表示品質をもった液晶装置
が実現できる。また、チャネル領域に対し、遮光するこ
とができるので、光による薄膜トランジスタの誤動作を
確実に防止することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明による液晶装置の参考例を示す図。
【図２】従来の液晶装置を示す図。
【図３】液晶装置を駆動する一般的な時分割駆動の信号
波形を示す図。
波形を示す図。
【図４】薄膜トランジスタの構造を示す断面図。
【図５】薄膜トランジスタの構造を示す断面図。
【図６】本発明による液晶装置の参考例を示す図。
【図７】第２の絶縁基板に設けられる光遮光層と画素電
極の位置関係を示す図。
極の位置関係を示す図。
【図８】本発明による液晶装置を示す図。
【図９】薄膜トランジスタの構造を示す断面図。
Claims (7)
- 【請求項１】第１の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第１の絶縁基板に対向して共通電
極を設けた第２の絶縁基板を配置し、該第１の絶縁基板
と該第２の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第１の絶縁体を介して、導電性
のシールド電極で覆った事を特徴とする液晶表示装置。 - 【請求項２】請求項１のシールド電極を画素電極と同時
に配置した事を特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】第１の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第１の絶縁基板に対向して共通電
極を設けた第２の絶縁基板を配置し、該第１の絶縁基板
と該第２の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第１の絶縁体を介して、導電性
のシールド電極で覆い、該シールド電極を第２の絶縁体
で覆い、画素電極の一部が該第２の絶縁体を介して該シ
ールド電極の一部と重なる構造を有した事を特徴とする
液晶表示装置。 - 【請求項４】第１の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第１の絶縁基板に対向して共通電
極を設けた第２の絶縁基板を配置し、該第１の絶縁基板
と該第２の絶縁基板との間に液晶層を設けた液晶表示装
置において、画素電極の一部が少なくともドナーあるい
はアクセプタとなる不純物を添加したシリコン膜より成
るドレイン電極、ゲート絶縁膜、導電性のシールド電
極、第２の絶縁体、画素電極を順次積層した構造を有し
たことを特徴とする液晶表示装置。 - 【請求項５】請求項１、請求項３、請求項４のシールド
電極の電位を共通電極と同一とした事を特徴とする請求
項１、請求項３、請求項４記載の液晶表示装置。 - 【請求項６】請求項１、請求項３、請求項４の走査線が
タンタル、第１の絶縁体がタンタル酸化物である事を特
徴とする請求項１、請求項３、請求項４記載の液晶表示
装置。 - 【請求項７】請求項３、請求項４のシールド電極がタン
タル第２の絶縁体がタンタル酸化物である事を特徴とす
る請求項３、請求項４記載の液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134570A JP3159215B2 (ja) | 1991-08-28 | 2000-05-08 | 液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134570A JP3159215B2 (ja) | 1991-08-28 | 2000-05-08 | 液晶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1625098A Division JP3097647B2 (ja) | 1998-01-28 | 1998-01-28 | 液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000356789A true JP2000356789A (ja) | 2000-12-26 |
| JP3159215B2 JP3159215B2 (ja) | 2001-04-23 |
Family
ID=18642826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134570A Expired - Lifetime JP3159215B2 (ja) | 1991-08-28 | 2000-05-08 | 液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159215B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535534B2 (en) | 2003-08-26 | 2009-05-19 | Hydis Technologies Co., Ltd. | FFS mode liquid crystal display |
| JPWO2008072704A1 (ja) * | 2006-12-14 | 2010-04-02 | 京セラ株式会社 | 画像表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102866552B (zh) * | 2012-09-26 | 2015-04-08 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物平面开关型液晶显示面板及其制造方法 |
-
2000
- 2000-05-08 JP JP2000134570A patent/JP3159215B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535534B2 (en) | 2003-08-26 | 2009-05-19 | Hydis Technologies Co., Ltd. | FFS mode liquid crystal display |
| JPWO2008072704A1 (ja) * | 2006-12-14 | 2010-04-02 | 京セラ株式会社 | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3159215B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333157B1 (ko) | 액정표시장치 | |
| KR960010722B1 (ko) | 박막 트랜지스터 및 그를 이용한 활성 매트릭스 전기 광학 장치 | |
| US4935792A (en) | Thin film transistor array | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US6885027B2 (en) | Active matrix display and electrooptical device | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JPH08306926A (ja) | 液晶電気光学装置 | |
| JPH1078592A (ja) | アクティブマトリクス表示装置 | |
| JP3189310B2 (ja) | 液晶装置の製造方法 | |
| EP0347117B1 (en) | An active-matrix display device | |
| JPH08213627A (ja) | アクティブマトリクス表示装置 | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JP3159215B2 (ja) | 液晶装置 | |
| JP2664199B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
| JP3783786B2 (ja) | アクティブマトリクス表示装置 | |
| JP2602255B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP3386057B2 (ja) | 液晶装置 | |
| JP2000180900A (ja) | 液晶装置 | |
| JP3196767B2 (ja) | 液晶装置 | |
| JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
| JP3125785B2 (ja) | 液晶装置 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JP3097647B2 (ja) | 液晶装置 | |
| JP3391349B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |