JP2000503812A - 集積半導体メモリ装置の製造方法 - Google Patents

Abstract

(57)【要約】 多数のメモリセルからなるメモリ装置（１）は、つぎのようなメモリコンデンサを有する。すなわちこのメモリコンデンサの第１電極（１２，２２，３２，４２）は、板状に相互に上下に重なって配置されている。これら電極は、種々異なる長さの接触接続プラグ（１４，２４，３４，４４）を介してメモリセルの選択トランジスタと電気的に接触接続されている。上記の第１電極（１２，２２，３２，４２）は有利にはメモリセルのセル面に突き出している。

Description

【発明の詳細な説明】 集積半導体メモリ装置の製造方法 上記のようなメモリは例えばMueller，"Bauelemente der Halbleiterelektron ik"，Springer １９９１年第４版、第２５６頁以下から公知である。ここで記載 されているのは、つぎのようなメモリコンデンサを有するメモリセルである。す なわちこのメモリコンデンサの電極の１つはほぼ平坦な板で形成されかつメモリ 装置の主面に平行に配置されている。メモリコンデンサの容量は周知のようにコ ンデンサの面積に依存する。集積密度が上昇し、ひいてはこれに伴ってメモリ装 置が小さくなるにつれてメモリコンデンサの容量が可能な限り減少することがな いようにするために、上記の文献は、メモリコンデンサをトレンチコンデンサと して形成することが提案されている。このトレンチコンデンサは、メモリ装置の 主面になべ形状に設けられている。このメモリコンデンサの実現手法は、先に述 べたものに比べて格段に実現コストが高い。 集積密度が上昇した場合にも所定のコンデンサ面積を維持するための別の手法 は、ＵＳ５２９０７２６から公知である。ここでは、メモリコンデンサをフィン 積層形コンデンサとして実現することが記載されている。このフィン積層形コン デンサは、メモリセルの選 択トランジスタの上に設けられている。この実現形態ではメモリコンデンサの第 １電極は、相並びかつ上下に重なった複数のフィンガー部を有する横断面を有し ている。これは電極面積ひいてはコンデンサ面積を、第１電極を板状に形成する 手法に比して大きくするためである。このようなメモリコンデンサの実現方法は 、選択トランジスタの上にその最小面の内側にコンデンサを実現することができ る所定の最小面を前提とする。集積密度が上昇するのに伴って、コンデンサを実 現するために必要な最小面を用意することは困難となっている。さらに上記のコ ンデンサ構造は製造方法が極めて繁雑である。 ＥＰ０６５７９３５Ａ２からも半導体メモリ装置およびこのような半導体メモ リ装置の製造方法がすでに公知である。このメモリ装置の特徴はメモリコンデン サにある。ここでは複数の第１電極は、電極板として形成され、間隔が開けられ て上下に重なっており、かつ半導体メモリ装置の上側の主面に対して平行に設け られている。これらの電極板はそれぞれ、接続接触プラグによってメモリセルの 選択トランジスタと電気的に接続されている。ここの図３Ｂによれば、それぞれ の接触接続プラグは、それぞれの電極板への距離に応じて種々異なる長さで形成 されている。 ＪＰ０３−１５３０７４ＡおよびＪＰ−１７９７５９Ａにもまた板状の電極を 有する、メモリコンデンサ を備えた半導体メモリ装置が記載されている。 本発明の課題は、集積密度が上昇しても、十分に大きいコンデンサ面積ないし は、十分に大きな容量を容易に提供する集積半導体メモリ装置の製造方法を提供 することである。 上記の課題は、請求項１に記載された特徴部分の構成によって解決される。 本発明による製造方法の発展形態は、請求項１を参照する従属請求項に記載さ れている。 本発明による、集積半導体メモリ装置の製造方法は、つぎの方法ステップを有 する。 ａ） メモリ装置のメモリセルに対する選択トランジスタと、半導体基体の主面 上に設けられていて、メモリセルの選択トランジスタのそれぞれ１つと電気的に 接続されている、アクセス用の接触接続点とを備えた半導体基体を準備するステ ップと、 ｂ） すべての電極層と絶縁層とをデポジットし、引き続き接触接続プラグに対 する孔を前記のそれぞれの接触接続点上にエッチングし、前記孔を導電性材料に よって充填し、前記電極板は、突き出した突出部において前記導電性材料によっ て接触接続し、前記接触接続プラグの上端部の上に絶縁層をデポジットするステ ップと、 ｃ） 前記半導体基体の主面に対して垂直に配置される溝を、電極材料から成る すべての層を貫通してエッ チングするステップと、 ｄ） 電極材料から成る複数層の間に絶縁材料をつぎのように等方性エッチング するステップ、すなわち前記接触接続プラグを前記絶縁層で取り囲まんだままで 、前記の電極材料から成る複数層を、電極板の形状で前記溝の中に突出するよう に等方性エッチングするステップと、 ｅ） 誘電体層を前記電極板上に同じ形にデポジットするステップと、 ｆ） メモリコンデンサ用の第２電極を形成するために、前記溝を少なくとも１ つの導電性材料によって充填するステップとを有する。 この製造方法では、まずすべての電極層と絶縁層をデポジットし、引き続き接 触接続プラグに対する孔をそれぞれの接触接続点の上にエッチングし、導電性材 料を充填する。この場合には接触接続プラグはすべて同じ長さであり横から、電 極板の突き出した突出部と電気接続していることになる。相異なる上下に重なっ て配置された電極板に相互に位置をずらされて配置された突出部によって、それ ぞれ１つの接触接続プラグだけが１つの電極板に接触接続する。メモリコンデン サの対向電極、すなわち第２電極との短絡を回避するために、接触接続プラグの 上端部の上にもう一層絶縁層をデポジットし、接触接続プラグの端部を覆う必要 がある。 この製造方法は、接触接続孔のエッチングを、すべての接触接続プラグに対し て１回だけ行えばよいという利点を有する。これはプロセスの簡易化を意味して いる。 本発明の方法の発展形態では、誘電体層として高ε材料または強誘電体材料を 使用することができる。この場合には電極は、少なくともこの誘電体対向側に例 えばＰｔ，Ｒｕ，Ｉｒ，Ｐｄなどの希金属または例えばＩｒＯ₂，ＲｕＯ₂，Ｌａ ＳｒＣｏＯ_xなどの酸化物を有するか、または電極全体がこれらの材料から構成 される必要がある。対向電極に対しては、上に挙げた材料のうちの１つを誘電体 の上に同じ形で薄い層としてまずデポジットし、残りの溝に別の導電性の材料例 えばポリシリコンを充填することが考えられる。 上記のように製造された集積半導体装置では、メモリセルの１つのグループの 第１電極はそれぞれ、電極板から形成され、隔てられ互いに上下に重なって、か つ半導体メモリ装置の主面に対して平行である。さらにこれらの第１電極板はそ れぞれ、１つの接触接続プラグによってこのグループのメモリセルの選択トラン ジスタと電気的に接続されている。ここでメモリセルのグループの接触接続プラ グはそれぞれ、それぞれの電極板に対する間隔に応じて異なる長さに形成されて いる。 したがって電極板は、隔てられ上下に重なってサン ドイッチ状に形成されている。ここでこれらの電極板のそれぞれ別々に１つの接 触接続プラグを介してメモリセルの選択トランジスタと接続されている。電極板 をサンドイッチ状に構成することにより極めて簡単に、電極板が半導体基体の上 で隣接するメモリセルのセル面に突き出すことができ、これにより所要の大きさ の電極面積が得られ、ひいてはメモリコンデンサの容量を増加させることができ る。 ここで接触接続プラグは有利にはそれぞれ、メモリセルの選択トランジスタの ソース領域と電気的に接触接続しており、この接触接続プラグは電極板の板平面 に対して実質的に垂直である。 本発明の範囲内では、隣接するメモリセルのただ１つのセル面に電極板が突き 出すだけで既に十分であるが、電極板を大きく選択して、この電極板が複数のメ モリセルに突き出すようにすることによって、メモリコンデンサの容量を増すこ とができる。 さらにメモリセルのグループはそれぞれ、上下に重なってまたは相互に並んで されたｎ個のメモリセルを有するように構成されている。これらのメモリセルは 、ｎ個の接触接続プラグのうちのそれぞれ１つを介して、上下に配置されたｎ個 の電極板と電気的に接触接続される。ここでｎは２より大きい自然数、例えばｎ ＝４である。集積半導体メモリ装置の１つのメモリアレイにおけるメモリセルの 個数は通例２の乗数であり 、有利にはｎ＝２^mとなるように選択する。ここでｍは自然数であり１，２，３ ，４，…である。 また本発明では接触接続プラグは絶縁層によって取り囲まれており、この絶縁 層から電極板が共通に１つの方向に突き出している。 本発明によって製造されたメモリ装置の別の実施例では、メモリセルの１つの グループのそれぞれの第１電極の、上下に配置された電極板はそれぞれ、メモリ セルの別のグループのそれぞれの電極の、上下に配置された第１電極と所定の間 隔で対向して配置されている。これによってメモリセルの２つのグループの、対 向する第１電極の間に、第２電極として使用される対向電極を配置することがで きる。ここでこの対向電極と、メモリセルのそれぞれの第１電極を形成する電極 板との間に誘電体層が配置される。 上記のように製造された、本発明の集積半導体メモリ装置の実質的な利点は、 メモリコンデンサが、メモリセルの基本面に限定されないことである。メモリコ ンデンサはむしろ、複数のメモリセルに対してまとめられ、上下に配置される。 したがってｎ個のメモリセルをまとめた場合には、それぞれのメモリコンデンサ ならびにこのメモリコンデンサの電気線路に対して、ｎ＊セル面の基本面が使用 される。 本発明を以下実施例に基づき図面を用いて詳しく説明する。 図１は、メモリアレイを備えた集積半導体メモリ装置に対する配置図を示す。 ここでは、メモリセルのメモリコンデンサの電極板は、隣接するメモリセル面に 突き出している。 図２は集積半導体メモリ装置を、集積化された選択トランジスタを備えた半導 体基体の上主面の高さ、および上下に配置された電極板のそれぞれの高さで切っ た種々異なる概略断面図である。 図３は、図１の複数のメモリセルに対する、電極板および接触接続プラグの構 成を３次元に概略的に示す図である。 図４は、本発明に従って形成された、集積半導体メモリ装置におけるメモリコ ンデンサの断面図である。 以下の図では特にことわらない限り同じ参照符号は、同じ部分、同じ意味を示 している。 図１には、本発明による製造方法にしたがって製造された集積半導体メモリ装 置の実施例が示されている。図１は、メモリアレイの平面図である。このメモリ アレイは、類似に形成された多数（ここでは１２８）のメモリセル１を有してい る。図示のメモリアレイではそれぞれのメモリセル１は、幅４Ｆとセル高さ２Ｆ のセル面を有する。したがって１つのメモリセルのセル面積は計８Ｆ²である。 図示のようにそれぞれのメモリセルは、それぞれ４つのメモリセル１を有するグ ループＡ，Ｂにまとめられている。ここで図示のメモ リアレイは、グループＡおよびグループＢを備えた、計１６個の同一のグループ 対を有する。（注：Ｆはいわゆる「フィーチャサイズ」を表している。これは集 積回路において製造可能な最小の構造である。Ｆは使用した技術に依存し、ほと んどの場合には写真平板の解像度によって決定される。したがってＦは使用した 、集積回路の製造技術に固有な単位長さのである。） 図１に示した実施例では、グループＡのメモリセル１にはそれぞれ、セル面の 左半面に後述する接触接続プラグ１４，２４，３４および４４が設けられており それぞれのグループＢのメモリセル１にはそれぞれ、セル面の右半面に接触接続 プラグ１４，２４，３４および４４が設けられている。これらの接触接続プラグ １４，２４，３４および４４は、集積メモリ装置の半導体基体の主面から図１を 見る人の側に延びている。これらの接触接続プラグはそれぞれ、メモリセルのメ モリコンデンサの第１電極を形成する電極板を接触接続するために使用されてい る。これらの接触接続プラグ１４，２４，３４および４４は、それぞれの電極板 に対する電気的接続部を除いて、絶縁層１６によって取り囲まれている。図１の 概略図が示すように、絶縁層１６はそれぞれ、上から見た場合にはすでに接触接 続プラグ１４，２４，３４および４４が配置されている、メモリセルのセル面の 半分を占めている。 図１には、第１電極板１２が示されている。この第 １電極１２は、メモリセル１のそれぞれのグループの例えば接触接続プラグ１４ と電気的に接続されている。この電極板１２はそれぞれ、グループＡないしはＢ に所属するメモリセル１のセル面の、まだ何もない半面にまで延びている。しか し電極板１２は隣接するセル面の外枠にまでには突き出していない。これによっ て、このメモリアレイを上から見た場合には、メモリセル１のグループＡ，Ｂの 個々の電極板１２の間には、間隙９が残る。この間隙９は、絶縁層と対向電極と を挿入するために必要であり、図４に関連してさらに後述する。 電極板１２は、図１の実施例では、この電極板がそれぞれ１Ｆの大きさを有す るとすると３１Ｆ²の面積を有する。この値は当然、より多くのメモリセル１を グループＡないしはＢにまとめて、電極板１２を別のメモリセル１の相応に多く のセル面に延在させれば、増やすことができる。しかしこの場合には、上下に重 なり合う電極板も相応に増やす必要がある。 図２にはより分かり易くするために、図１のメモリアレイの５つの異なる断面 ａ，ｂ，ｃ，ｄおよびｅを示している。それぞれの断面は、メモリ装置の主面に 平行に、メモリセル１の２つの対向するグループＡないしはＢに対して示したも のである。矩形のセル面は参照符号１０で示されている。図２ａは、接触接続点 ７の高さにおいて示した断面である。この接触接続点 ７は、選択トランジスタが埋め込まれている半導体基体の主面に存在する。この 接触接続点７はそれぞれ、このような選択トランジスタのソース領域と電気的に 接続されている。 図２ｂは、第１電極板１２の高さにおける断面図を示している。これは既に図 １で説明した。しかしこの図２ｂでは、接触接続プラグ１４が電極板１２と電気 的に接続されていることがよく分かる。この電極板１２はこのためにＬ字形に形 成されている。残りの接触接続プラグ２４，３４および４４は、接触接続プラグ １４よりも長く形成されているために見ることができる。参照符号１６は、ここ でも接触接続プラグ１４，２４，３４および４４を取り囲む絶縁層を示している 。 図２ｃ，２ｄおよび２ｅには、電極板２２，３２および４２の高さにおける断 面図が示されている。電極板２２および３２は同様に、鼻のような形状でそれぞ れの接触接続プラグ２４，３４および４４の方向に突き出しており、それと電気 的に接触接続している。それぞれの断面図から分かることは、接触接続プラグ１ ６が最も長いことである。これは接触接続点から最も離れた電極板４２と接触接 続するためである。接触接続プラグ１４，２４，３４および４４は、図２ａの接 触接続点７をそれぞれ、電極板１２，２２，３２および４２のうちのただ１つと 接続している。 図３には接触接続プラグ１４，２４，３４および４４、絶縁層１６ならびに電 極板１２，２２，３２および４２の構成が３次元的に概略的に示されている。こ の図から分かるように、電極板１２，２２，３２および４２は、電極板１２，２ ２，３２および４２は相互に平行に配向され、相互に隔てられ、絶縁層１６から 突き出している。接触接続プラグ１４，２４，３４および４４は、絶縁層１６に 埋め込まれている。また「舌の形状をした接触接続部」ないしは鼻の形状をした 、電極板１２，２２，３２および４２の突出部１２ａ，２２ａ，３２ａおよび４ ２ａも絶縁層１６に埋め込まれている。 本発明による、半導体メモリ装置の製造方法では、まずすべての電極層および 絶縁層がデポジットされ、引き続き接触接続プラグ用の孔をそれぞれの接触接続 点上にエッチングし、導電性材料を充填する。ここではすべての接触接続プラグ の長さは同じである。このことは図３では破線で示した接触接続プラグ１４’に ついてのみ示されている。この接触接続プラグ１４’は、電極板１２の舌の形状 をした接触接続部ないしは鼻の形状の突出部１２ａだけによって接触接続してい る。 図４は、本発明による集積半導体メモリ装置の一部の断面図を示している。こ こで断面は電極板１２，２２，３２および４２の板平面に垂直に切ったものであ る。この図からわかるように、メモリセル１のグループＡおよびＢの電極板１２ ，２２，３２および４２は対を成しており、端面が離間されて対向している。電 極板１２，２２，３２および４２のむき出しの面は一様に誘電体層５２に取り囲 まれている。この誘電体層５２は断面で見ると、メアンダ状に電極板１２，２２ ，３２および４２を取り囲んでいる。残りの中間部は導電層によって充填されて いる。この導電層は、対向電極ひいてはメモリセルに対する第２電極として使用 されている。この対向電極５０は例えば集積半導体メモリ装置の基準電位と接続 されている。 図４では接触接続プラグ１４，２４，３４および４４は前後に配置されている 。この断面図では最も短い接触接続プラグ１４だけを見ることができる。この接 触接続プラグ１４は、別の接触接続プラグ２４，３４および４４と同様に選択ト ランジスタのソース領域２と接触接続している。ソース領域２の隣りには、ビッ トライン５と電気的に接触接続しているドレイン領域３が存在する。ドレイン領 域３とソース領域２との間には、図示していないゲート領域ならびに、集積メモ リセルには必須のワードライン４がある。 図４の集積メモリコンデンサの構造は、つぎの方法ステップによって製造する ことができる。集積半導体メモリ装置の最終の導体路面の上面に、複数層の電極 材料例えば金属または高濃度にドーピングされた、シ リコンまたはガリウム砒素などの電極材料と、絶縁材料とをデポジットする。そ れぞれの層は例えば相互に等間隔に隔てられている。付加的には電気的な接続用 に孔をそれぞれの接触接続点７の上にエッチングし、引き続き導電性の材料を充 填し、接触接続プラグ１４，２４，３４および４４を形成する。引き続きすべて の電極板１２，２２，３２および４２を通る垂直な溝（図４の破線で示した溝の 線１１を参照）をエッチングする。絶縁材料１６の等方性エッチングによって、 電極板１２，２２，３２および４２の電極材料は、薄い板状で溝の中へ突き出る 。引き続き誘電体層５２を形成するために誘電体を、電極板１２，２２，３２お よび４２の上に同じ形に施す。このためには例えばＣＶＤプロセスが有利である 。つぎのステップでは溝を対向電極５０を形成するための導電性材料により充填 する。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９８年１０月２６日（１９９８．１０．２６） 【補正内容】 請求の範囲 １． メモリコンデンサを有する集積半導体メモリ装置の製造方法において、 つぎの方法ステップを有する、すなわち ａ） メモリ装置のメモリセル（１）に対する選択トランジスタと、半導体基 体の主平面（８）上に設けられていて、前記メモリセル（１）の前記選択トラン ジスタのそれぞれ１つと電気的に接続されているアクセス用の接触接続点（７） とを備えた半導体基体を準備し、 ｂ） 相互に上下に重なりかつ相互に異なる電極板（１２，２２，３２，４２ ）の複数の層をデポジットし、ここで前記電極板（１２，２２，３２，４２）は それぞれ、該電極板が所属する接触接続点（７）の方向に突き出した突出部（１ ２ａ，２２ａ，３２ａ，４２ａ）を有し、 ｃ） それぞれの接触接続点（７）の上に主平面（８）までに至る孔をエッチ ングし、該孔を電極材料により充填し、ここで前記電極板（１２，２２，３２， ４２）、該電極板の前記突出部（１２ａ，２２ａ，３２ａ，４２ａ）において前 記導電性材料によって接触接続されており、 ｄ） 前記接触接続プラグ（１４，２４，３４，４４）の上端部の上に絶縁層 をデポジットし、 ｅ） 前記半導体基体の主平面（８）にまで設けられる溝を、電極材料と絶縁材 料（１６）とから成るすべての層を貫通してエッチングし、 ｆ） 電極材料から成る複数層の間の前記絶縁材料（１６）をつぎのように等方 性エッチングし、すなわち前記接触接続プラグ（１４，２４，３４，４４）を前 記絶縁層（１６）により取り囲まんだまま、前記電極材料から成る複数層を、電 極板（１２，２２，３２，４２）の形状で前記溝の中に突き出させるように等方 性エッチングし、 ｇ） 誘電体層（５２）を前記電極板（１２，２２，３２，４２）上に同じ形に デポジットし、 ｈ） メモリコンデンサ用の別の電極（５０）を形成するために、前記溝を少な くとも１つの導電性材料によって充填するステップを有することを特徴とする製 造方法。

Claims (1)

1. 【特許請求の範囲】 １． メモリコンデンサを有する集積半導体メモリ装置の製造方法であって、 第１電極（１２，２２，３２，４２）はそれぞれ、板状に形成され、 該第１電極は互いに上下に隔てられ、かつ前記半導体メモリ装置の主面（８） に平行に配置され、 前記第１電極はそれぞれ、接触接続プラグ（１４，２４，３４，４４）によっ てメモリセルの選択トランジスタと電気接続されている集積半導体メモリ装置の の製造方法において、 つぎの方法ステップ、すなわち ａ） メモリ装置のメモリセル（１）に対する選択トランジスタと、半導体基 体の主面（８）上に設けられていて、メモリセル（１）の選択トランジスタのそ れぞれ１つと電気的に接続されている、アクセス用の接触接続点（７）とを備え た半導体基体を準備し、 ｂ） すべての電極層と絶縁層とをデポジットし、引き続き前記接触接続プラ グ（１４，２４，３４，４４）に対する孔をそれぞれの接触接続点上にエッチン グし、前記電極板（１２，２２，３２，４２）は、突き出した突出部（１２ａ， ２２ａ，３２ａ，４２ａ）において前記導電性材料によって接触接続 し、前記孔を導電性材料によって充填し、前記接触接続プラグ（１４，２４，３ ４，４４）の上端部の上に絶縁層をデポジットし、 ｃ） 前記半導体基体の主面（８）に対して垂直に配置される溝を、電極材料 から成るすべての層を貫通してエッチングし、 ｄ） 電極材料から成る複数層の間の前記絶縁材料（１６）をつぎのように等 方性エッチングし、すなわち前記接触接続プラグ（１４，２４，３４，４４）を 前記絶縁層（１６）によって取り囲まんだまま、前記電極材料から成る複数層を 、電極板（１２，２２，３２，４２）の形状で前記溝の中に突き出させるように 等方性エッチングし、 ｅ） 誘電体層（５２）を前記電極板（１２，２２，３２，４２）上に同じ形 にデポジットし、 ｆ） メモリコンデンサ用の第２電極（５０）を形成するために、前記溝を少 なくとも１つの導電性材料によって充填するステップを特徴とする製造方法。 ２． 誘電体層（５２）として高ε材料または強誘電体材料を使用し、 前記電極板（１２，２２，３２，４２）は、少なくとも前記誘電体層（５２） 対向側に希金属または酸化物を有し、 または前記電極板（１２，２２，３２，４２）は 、前記電極板（１２，２２，３２，４２）全体は前記希金属または酸化物から成 る 請求項１に記載の方法。 ３． 前記第２電極（５０）を形成するためにまず前記の材料うちの１つを同じ 形に薄い層として前記誘電体層（５２）にデポジットし、 残りの溝を、別の導電性材料によって充填する 請求項２に記載の方法。