JP2001069005A - ２つのａ／ｄ変換器を有する信号合成回路 - Google Patents

２つのａ／ｄ変換器を有する信号合成回路

Info

Publication number
JP2001069005A
JP2001069005A JP24089399A JP24089399A JP2001069005A JP 2001069005 A JP2001069005 A JP 2001069005A JP 24089399 A JP24089399 A JP 24089399A JP 24089399 A JP24089399 A JP 24089399A JP 2001069005 A JP2001069005 A JP 2001069005A
Authority
JP
Japan
Prior art keywords
signal
converter
input
digital
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24089399A
Other languages
English (en)
Other versions
JP4276745B2 (ja
Inventor
Masaya Kishida
雅也 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Japan Ltd
Original Assignee
Philips Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Japan Ltd filed Critical Philips Japan Ltd
Priority to JP24089399A priority Critical patent/JP4276745B2/ja
Priority to US09/640,733 priority patent/US6888852B1/en
Publication of JP2001069005A publication Critical patent/JP2001069005A/ja
Application granted granted Critical
Publication of JP4276745B2 publication Critical patent/JP4276745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 （修正有） 【課題】２つのアナログ信号を２つのデジタル信号に変
換した後で合成する際２つのＡ／Ｄ変換器の非直線性を
補償しさらに、このアナログ入力信号を∧／Ｎ比を改善
するデジタル信号合成回路を提供する。 【解決手段】デジタル信号合成回路は、第１の反転回路
３、第２の反転回路４、Ａ／Ｄ変換器、第３の反転回路
６、第４の反転回路７、他のＡ／Ｄ変換器、デジタル反
転回路１１及びデジタルミキサ回路１０を有する。１つ
のアナログ入力信号のみをデジタル出力信号に変換する
場合は、前記Ａ／Ｄ変換器の正の入力部にはアナログ入
力信号が入力され、前記Ａ／Ｄ変換器の負の入力部には
反転されたアナログ入力信号が入力され、前記他のＡ／
Ｄ変換器の正の入力部には反転されたアナログ入力信号
が入力され、前記他のＡ／Ｄ変換器の負の入力部にはア
ナログ入力信号が入力され、前記他のＡ／Ｄ変換器のデ
ジタル出力がデジタル反転回路１１により反転される

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アナログ入力信号
を反転する第１の反転回路と、当該第１の反転回路によ
り反転されたアナログ信号を反転する第２の反転回路
と、これら第１及び第２の反転回路の出力信号それぞれ
を入力し、デジタル信号に変換するＡ／Ｄ変換器と、他
のアナログ入力信号を反転する第３の反転回路と、当該
第３の反転回路により反転された他のアナログ信号を反
転する第４の反転回路と、これら第３及び第４の反転回
路の出力信号それぞれを入力し、他のデジタル信号に変
換する他のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器のデジタ
ル出力信号及び前記他のＡ／Ｄ変換器の他のデジタル出
力信号を合成するデジタルミキサ回路とを有する信号合
成回路に関する。
【０００２】
【従来の技術】従来より、２つのアナログ信号、例えば
同期信号とビデオ信号とをそれぞれデジタル信号に変換
した後で合成するために、冒頭に述べたような２個のＡ
／Ｄ変換器とデジタルミキサ回路とを有する信号合成回
路が用いられている。図２は、２個のＡ／Ｄ変換器とデ
ジタルミキサ回路とによる従来の信号合成回路の回路ブ
ロック図である。入力端子１からのアナログ入力信号が
第１の反転回路３により反転され、Ａ／Ｄ変換器ＡＤＣ
１の負の入力部に入力される。反転された入力信号はさ
らに第２の反転回路４により反転されて、Ａ／Ｄ変換器
ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤ
Ｃ１は、これら差動入力信号をデジタル信号に変換にす
る。デジタル信号に変換された信号は、デジタルボリュ
ーム８により大きさが調整された後で、デジタルミキサ
回路１０に入力される。入力端子２からの他のアナログ
入力信号も同様にして、第３及び第４の反転回路６，７
及び他のＡ／Ｄ変換器ＡＤＣ２により他のデジタル信号
に変換され、デジタルボリューム９により大きさが調整
された後で、デジタルミキサ回路１０に入力される。こ
れら２つのデジタル入力信号は、当該デジタルミキサ回
路１０により合成されて１つのデジタル信号として出力
される。
【０００３】この２つのＡ／Ｄ変換器を有するデジタル
合成信号回路は、１つのアナログ入力信号を１つのデジ
タル信号に変換する場合にも利用できる。この場合は、
一方のＡ／Ｄ変換器をデジタル信号に変換するために使
用し、他方のＡ／Ｄ変換器の入力を０Ｖにすればよい。
【０００４】ところで、これらＡ／Ｄ変換器は直線性、
すなわちアナログ入力信号のレベルに対応してデジタル
出力信号のレベルが比例しているのが理想的であるが、
実際のＡ／Ｄ変換器では非直線性である場合がある。例
えば、１Ｖのアナログ信号がＡ／Ｄ変換器に入力され、
当該Ａ／Ｄ変換器の出力信号が本来１Ｖに対応するデジ
タル出力信号が出力されるべきところ、０．８Ｖのレベ
ルに対応するデジタル出力信号が出力される場合であ
る。同一の型名のＡ／Ｄ変換器の場合、又は１つのＩＣ
の中にこれらのＡ／Ｄ変換器が含まれる場合等では、こ
れらのＡ／Ｄ変換器は、同様な非直線性を有することが
多い。
【０００５】本発明者は、１つのアナログ信号を１つの
デジタル信号に変換する場合に、２つのＡ／Ｄ変換器を
使用してこれら２つのＡ／Ｄ変換器の非直線性による出
力信号の歪みを補償するデジタル信号合成回路を発明し
た。さらに、この回路によると、Ｓ／Ｎ比の改善効果も
得られることがわかった。
【０００６】
【発明が解決しようとする課題】本願発明は、２つのア
ナログ入力信号が入力される場合はこれらの信号をデジ
タル信号に変換した後で１つのデジタル信号に合成でき
る機能を有するとともに、１つのアナログ入力信号が入
力される場合は２つのＡ／Ｄ変換器の非直線性による出
力信号の歪みを補償し、このアナログ入力信号をＳ／Ｎ
比が約３ｄＢ改善されたデジタル信号に変換する機能を
有するＡ／Ｄ変換器を提供することを目的とする。
【０００７】この目的のため、本願発明の好適な実施例
は、前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器が正の
入力部及び負の入力部をそれぞれ有し、前記信号合成回
路はさらに前記他のＡ／Ｄ変換器と結合するデジタル反
転回路を有し、前記アナログ入力信号のみを前記Ａ／Ｄ
変換器及び前記他のＡ／Ｄ変換器によりデジタル出力信
号に変換する場合は、前記Ａ／Ｄ変換器の前記正の入力
部には、前記第１ないし第４の反転回路の少なくとも１
つを介して前記アナログ入力信号が入力され、前記Ａ／
Ｄ変換器の前記負の入力部には、前記第１ないし第４の
反転回路の少なくとも１つを介して前記反転されたアナ
ログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記
正の入力部には、前記第１ないし第４の反転回路の少な
くとも１つを介して前記反転されたアナログ入力信号が
入力され、前記他のＡ／Ｄ変換器の前記負の入力部に
は、前記第１ないし第４の反転回路の少なくとも１つを
介して前記アナログ入力信号が入力され、前記他のＡ／
Ｄ変換器のデジタル出力が前記デジタル反転回路により
反転されることを特徴とする。
【０００８】Ａ／Ｄ変換器の正の入力部及び負の入力部
にそれぞれアナログ入力信号及び反転されたアナログ入
力信号が入力する。差動入力形式のＡ／Ｄ変換器の非直
線性によりアナログ入力信号がデジタル出力信号に非直
線的に変換される。例えば、１Ｖのアナログ入力信号に
対して０．８Ｖの出力レベルに対応するデジタル出力信
号に変換される。一方、他のＡ／Ｄ変換器では、正の入
力部に反転されたアナログ入力信号が入力され、負の入
力部にはアナログ入力信号が入力されるので、前記Ａ／
Ｄ変換器による非直線性とほぼ同一の非直線性でアナロ
グ入力信号がデジタル出力信号に変換され、デジタル反
転回路により当該非直線性が反転された特性を持つ反転
されたデジタル出力信号が出力される。例えば、１Ｖの
アナログ入力信号に対してデジタル反転回路から１．２
Ｖの出力レベルに対応するデジタル出力信号が出力され
る。これら２つのＡ／Ｄ変換器の出力信号がデジタルミ
キサ回路により合成されるので、これら２つのＡ／Ｄ変
換器の非直線性がキャンセルされることになる。さら
に、当該１つのアナログ入力信号が２つのＡ／Ｄ変換器
によりデジタル信号に変換された後でデジタルミキサ回
路により重畳されるので、ランダム雑音が約３ｄＢ低減
される。
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【０００９】図１は、本発明の一実施形態のＡ／Ｄ変換
器を示すブロック回路図である。回路構成は、以下の通
りである。
【００１０】反転回路３は抵抗２１、２２及び増幅器１
２を有し、当該増幅器１２は、基準電圧Ｖｒｅｆが与え
られる非反転入力端子と、抵抗２１を介してアナログ入
力信号が与えられる入力端子１及び抵抗２２を介して当
該増幅器１２の出力端子と結合されている反転入力端子
と、抵抗２２を介して前記反転入力端子と結合され、並
びにスイッチＳ１及びスイッチＳ２のそれぞれ一方の入
力部Ｓ１０及びＳ２１に接続されている出力端子とを有
する。この増幅器１２の出力端子は、反転回路３の出力
端子でもある。スイッチＳ１の他方の入力部Ｓ１１は増
幅器１３の出力端子と接続され、スイッチＳ１の出力部
は抵抗２３を介して反転回路４の反転入力端子と結合さ
れ、さらにＡ／Ｄ変換器ＡＤＣ１の負の入力部に接続さ
れている。反転回路４は、抵抗２３，２４及び増幅器１
４を有し、当該増幅器１４は、基準電圧Ｖｒｅｆが与え
られる非反転入力端子と、抵抗２３を介してスイッチ１
の出力部及び抵抗２４を介して当該増幅器１４の出力端
子と結合されている反転入力端子と、抵抗２４を介して
反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ１の正の
入力部に接続されている出力端子とを有する。Ａ／Ｄ変
換器ＡＤＣ１の出力部は、デジタルボリューム８を介し
てデジタルミキサ回路１０に結合される。
【００１１】反転回路６は抵抗２５，２６及び増幅器１
３を有し、当該増幅器１３は、基準電圧Ｖｒｅｆが与え
られる非反転入力端子と、抵抗２５を介して他のアナロ
グ入力信号が与えられる端子２及び抵抗２６を介して当
該反転回路の出力端子と結合されている反転入力端子
と、抵抗２６を介して反転入力端子と結合され、並びに
スイッチＳ１及びスイッチＳ２のそれぞれ一方の入力部
Ｓ１１及びＳ２０に接続されている出力端子とを有す
る。この増幅器１３の出力端子は、反転回路６の出力端
子でもある。スイッチＳ２の他方の入力部Ｓ２１は増幅
器１２の出力端子と接続され、スイッチＳ２の出力部は
抵抗２７を介して増幅器１５の反転入力端子と結合さ
れ、さらにＡ／Ｄ変換器ＡＤＣ２の正の入力部に接続さ
れている。反転回路７は抵抗２７，２８及び増幅器１５
を有し、当該増幅器１５は、基準電圧Ｖｒｅｆが与えら
れる非反転入力端子と、抵抗２７を介してスイッチＳ２
の出力部及び抵抗２８を介して当該増幅器１５の出力端
子と結合されている反転入力端子と、抵抗２８を介して
反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ２の負の
入力部に接続されている出力端子とを有する。Ａ／Ｄ変
換器ＡＤＣ２の出力端子は、デジタル反転回路１１及び
デジタルボリューム９を介してデジタルミキサ回路１０
に結合されている。
【００１２】スイッチＳ１は、（図示しない）制御信号
ＣＴＲ１によりスイッチＳ１の出力端子が入力部Ｓ１０
又はＳ１１の何れかと結合される。制御信号ＣＴＲ１が
ハイレベルのときは入力部Ｓ１１に結合され、制御信号
ＣＴＲ１がロウレベルのときは入力部Ｓ１０に結合され
る。スイッチＳ２も同様に、（図示しない）制御信号Ｃ
ＴＲ２によりスイッチＳ２の出力端子が入力部Ｓ２０又
はＳ２１の何れかと結合される。制御信号ＣＴＲ２がハ
イレベルのときは入力部Ｓ２１に結合され、制御信号Ｃ
ＴＲ２がロウレベルのときは入力部Ｓ２０に結合され
る。
【００１３】次に、この回路の動作について説明する。
１つのアナログ入力信号をデジタル信号に変換する場合
の回路動作は以下の通りである。この場合、スイッチＳ
１の制御信号ＣＴＲ１はロウレベルであり、一方スイッ
チＳ２の制御信号ＣＴＲ２はハイレベルである。以下の
動作説明から明らかなように、スイッチＳ１の制御信号
ＣＴＲ１がハイレベルであり、一方スイッチＳ２の制御
信号ＣＴＲ２がロウレベルであっても同様の効果が得ら
れることは説明するまでもないであろう。
【００１４】入力端子１にアナログ入力信号が入力さ
れ、反転回路３により反転される。反転されたアナログ
入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ
１の負の入力部に入力される。反転されたアナログ入力
信号はさらに反転回路４により反転されて、Ａ／Ｄ変換
器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器Ａ
ＤＣ１は、これら差動入力信号をデジタル信号に変換に
する。デジタル信号に変換された信号は、デジタルボリ
ューム８により大きさが調整された後で、デジタルミキ
サ回路１０に入力される。さらに、反転回路３の出力信
号である、前記反転された入力信号はスイッチＳ２を介
してＡ／Ｄ変換器ＡＤＣ２の正の入力部に入力される。
反転されたアナログ入力信号はさらに反転回路７により
反転されて、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力
される。Ａ／Ｄ変換器ＡＤＣ２は、これら差動入力信号
をデジタル信号に変換にする。デジタル信号に変換され
た信号は、デジタル反転回路１１により反転されてデジ
タルボリューム９により大きさが調整された後で、デジ
タルミキサ回路１０に入力される。デジタルミキサ回路
１０に入力される、デジタルボリューム８からのデジタ
ル信号とデジタルボリューム９からのデジタル信号は同
じ信号なので、同じ信号が加算されることによりランダ
ムノイズが約３ｄＢ低減されることになる。このとき、
デジタルミキサ回路１０の出力信号を正規化するため
に、前記制御信号ＣＴＲ１及びＣＴＲ２がそれぞれロウ
レベル及びハイレベルのときは、デジタルボリューム８
及び９の出力信号の大きさが通常の半分であってもよ
い。また、Ａ／Ｄ変換器ＡＤＣ１による非直線性とほぼ
同一の非直線性でアナログ入力信号がＡ／Ｄ変換器ＡＤ
Ｃ２によりデジタル出力信号に変換され、デジタル反転
回路１１により前記非直線性が反転された特性を持つ、
反転されたデジタル出力信号が出力されて、これら２つ
のＡ／Ｄ変換器ＡＤＣ１及びＡＤＣ２の出力信号がデジ
タルミキサ回路１０により合成されるので、これら２つ
のＡ／Ｄ変換器の非直線性がキャンセルされることにな
る。
【００１５】２つのアナログ入力信号を２つのデジタル
信号に変換した後で合成する場合の回路動作は以下の通
りである。この場合、スイッチＳ１の制御信号ＣＴＲ１
はロウレベルであり、一方スイッチＳ２の制御信号ＣＴ
Ｒ２もロウレベルである。以下の動作説明から明らかな
ように、スイッチＳ１の制御信号ＣＴＲ１がハイレベル
であり、一方スイッチＳ２の制御信号ＣＴＲ２がハイレ
ベルであっても同様の効果が得られることは説明するま
でもないであろう。
【００１６】入力端子１にアナログ入力信号が入力さ
れ、反転回路３により反転される。反転されたアナログ
入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ
１の負の入力部に入力される。反転されたアナログ入力
信号はさらに反転回路４により反転されて、Ａ／Ｄ変換
器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器Ａ
ＤＣ１は、これら差動入力信号をデジタル信号に変換に
する。デジタル信号に変換された信号は、デジタルボリ
ューム８により大きさが調整された後で、デジタルミキ
サ回路１０に入力される。
【００１７】入力端子２に他のアナログ入力信号が入力
され、反転回路６により反転される。反転された他のア
ナログ入力信号は、スイッチＳ２を介してＡ／Ｄ変換器
ＡＤＣ２の正の入力部に入力される。反転された他のア
ナログ入力信号はさらに反転回路７により反転されて、
Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力される。Ａ／
Ｄ変換器ＡＤＣ２は、これら差動入力信号を他のデジタ
ル信号に変換にする。他のデジタル信号に変換された信
号は、デジタル反転回路１１により反転され、デジタル
ボリューム９により大きさが調整された後で、デジタル
ミキサ回路１０に入力される。デジタルボリューム８か
らのデジタル信号とデジタルボリューム９からの他のデ
ジタル信号とは、デジタルミキサ回路により合成され
て、デジタル合成出力信号となる。
【００１８】
【発明の効果】以上説明したように、本発明による信号
合成回路は、２つのアナログ信号を２つのデジタル信号
に変換した後で合成する機能と、１つのアナログ入力信
号が入力される場合は２つのＡ／Ｄ変換器の非直線性を
補償しさらに、このアナログ入力信号をＳ／Ｎ比が約３
ｄＢ改善されたデジタル信号として変換できる機能とを
有する。
【図面の簡単な説明】
【図１】本発明の一実施形態のデジタル信号合成回路を
示すブロック回路図である。
【図２】従来のデジタル信号合成回路を示すブロック回
路図である。
【符号の説明】
１、２ 入力端子 ３，４，６，７ 反転回路 ８，９ デジタルボリューム １０ デジタルミキサ回路 １１ デジタル反転回路 １２，１３，１４，１５ 増幅器 ２１−２８ 抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 アナログ入力信号を反転する第１の反転
    回路と、当該第１の反転回路により反転されたアナログ
    入力信号を反転する第２の反転回路と、これら第１及び
    第２の反転回路の出力信号それぞれを入力し、デジタル
    出力信号に変換するＡ／Ｄ変換器と、他のアナログ入力
    信号を反転する第３の反転回路と、当該第３の反転回路
    により反転された他のアナログ入力信号を反転する第４
    の反転回路と、これら第３及び第４の反転回路の出力信
    号それぞれを入力し、他のデジタル出力信号に変換する
    他のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の前記デジタル
    出力信号及び前記他のＡ／Ｄ変換器の前記他のデジタル
    出力信号を合成するデジタルミキサ回路とを有する信号
    合成回路において、前記Ａ／Ｄ変換器及び前記他のＡ／
    Ｄ変換器が正の入力部及び負の入力部をそれぞれ有し、
    前記信号合成回路はさらに前記他のＡ／Ｄ変換器と結合
    するデジタル反転回路を有し、前記アナログ入力信号の
    みを前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器により
    デジタル出力信号に変換する場合は、前記Ａ／Ｄ変換器
    の前記正の入力部には、前記第１ないし第４の反転回路
    の少なくとも１つを介して前記アナログ入力信号が入力
    され、前記Ａ／Ｄ変換器の前記負の入力部には、前記第
    １ないし第４の反転回路の少なくとも１つを介して前記
    反転されたアナログ入力信号が入力され、前記他のＡ／
    Ｄ変換器の前記正の入力部には、前記第１ないし第４の
    反転回路の少なくとも１つを介して前記反転されたアナ
    ログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記
    負の入力部には、前記第１ないし第４の反転回路の少な
    くとも１つを介して前記アナログ入力信号が入力され、
    前記他のＡ／Ｄ変換器のデジタル出力が前記デジタル反
    転回路により反転されることを特徴とする信号合成回
    路。
JP24089399A 1999-08-27 1999-08-27 ２つのａ／ｄ変換器を有する信号合成回路 Expired - Fee Related JP4276745B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24089399A JP4276745B2 (ja) 1999-08-27 1999-08-27 ２つのａ／ｄ変換器を有する信号合成回路
US09/640,733 US6888852B1 (en) 1999-08-27 2000-08-17 Signal combining circuit having two A/D converters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24089399A JP4276745B2 (ja) 1999-08-27 1999-08-27 ２つのａ／ｄ変換器を有する信号合成回路

Publications (2)

Publication Number Publication Date
JP2001069005A true JP2001069005A (ja) 2001-03-16
JP4276745B2 JP4276745B2 (ja) 2009-06-10

Family

ID=17066263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24089399A Expired - Fee Related JP4276745B2 (ja) 1999-08-27 1999-08-27 ２つのａ／ｄ変換器を有する信号合成回路

Country Status (2)

Country Link
US (1) US6888852B1 (ja)
JP (1) JP4276745B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060536A (ja) * 2010-09-10 2012-03-22 Tamura Seisakusho Co Ltd 音声処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081164B (zh) * 2012-02-03 2016-08-24 旭化成株式会社 信号处理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340831A (ja) * 1998-05-29 1999-12-10 Toa Corp 高精度ａ／ｄ変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060536A (ja) * 2010-09-10 2012-03-22 Tamura Seisakusho Co Ltd 音声処理装置

Also Published As

Publication number Publication date
US6888852B1 (en) 2005-05-03
JP4276745B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
WO2003023968A3 (en) Low power cyclic a/d converter
US4692738A (en) Analog signal processing apparatus
JPH11298328A (ja) スイッチトキャパシタ回路
JP4276745B2 (ja) ２つのａ／ｄ変換器を有する信号合成回路
JPS62204617A (ja) 高分解能ａ／ｄコンバ−タ
JP2722351B2 (ja) 撮像信号処理装置
JPH0427222Y2 (ja)
KR100282443B1 (ko) 디지탈/아날로그 컨버터
US6710731B1 (en) Apparatus and method for a digital to analog converter architecture
JP2932973B2 (ja) アナログディジタル変換回路
JPH05308286A (ja) Ｄ−ａ変換器
JPH0379128A (ja) Ａ／ｄ変換器
JP3154311B2 (ja) 入力変換表示装置
JPH05227026A (ja) デジタル・アナログ変換器
KR950007402Y1 (ko) A/d변환기의 분해능 향상 회로
US6362758B1 (en) Combined input circuit for analog to digital conversion
JP2609981B2 (ja) デコーディング回路
JPS6166411A (ja) Ａ／ｄ変換装置
JPH04280121A (ja) 直並列型アナログ／デジタル変換器
JPS63256019A (ja) アナログデジタル変換器
JP3074690B2 (ja) 色信号出力回路
JPH0730426A (ja) Ｄ／ａ変換装置
JPH04344715A (ja) アナログデジタル変換器
JPH02170622A (ja) Ｄ／ａ変換装置
JPH04207229A (ja) Ａ／ｄ変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees