JPH05308286A - Ｄ−ａ変換器 - Google Patents
Ｄ−ａ変換器Info
- Publication number
- JPH05308286A JPH05308286A JP11329192A JP11329192A JPH05308286A JP H05308286 A JPH05308286 A JP H05308286A JP 11329192 A JP11329192 A JP 11329192A JP 11329192 A JP11329192 A JP 11329192A JP H05308286 A JPH05308286 A JP H05308286A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- input
- digital data
- analog data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】Ｄ−Ａ変換回路で混入するハム雑音等の周期的
雑音を除去してＳ／Ｎを改善する。 【構成】極性変換回路１２は、入力するディジタルデー
タＤ１の値が「ｓ」であれば、値が「−ｓ」のディジタ
ルデータＤ２に変換する。Ｄ−Ａ変換回路１１は、同一
特性のＤ−Ａ変換回路を２つ有する集積回路であり、入
力ディジタルデータＤ１およびディジタルデータＤ２を
それぞれアナログデータＡ１およびＡ２に変換する。差
動増幅回路１３は、アナログデータＡ１，Ａ２の差をア
ナログデータＡ３として出力する。
雑音を除去してＳ／Ｎを改善する。 【構成】極性変換回路１２は、入力するディジタルデー
タＤ１の値が「ｓ」であれば、値が「−ｓ」のディジタ
ルデータＤ２に変換する。Ｄ−Ａ変換回路１１は、同一
特性のＤ−Ａ変換回路を２つ有する集積回路であり、入
力ディジタルデータＤ１およびディジタルデータＤ２を
それぞれアナログデータＡ１およびＡ２に変換する。差
動増幅回路１３は、アナログデータＡ１，Ａ２の差をア
ナログデータＡ３として出力する。
Description
【０００１】
【産業上の利用分野】本発明はディジタルデータをアナ
ログデータに変換するＤ−Ａ変換器に関し、特に電源ハ
ム雑音等の周期的雑音によるＳ／Ｎ劣化を抑えることが
できるＤ−Ａ変換器に関する。
ログデータに変換するＤ−Ａ変換器に関し、特に電源ハ
ム雑音等の周期的雑音によるＳ／Ｎ劣化を抑えることが
できるＤ−Ａ変換器に関する。
【０００２】
【従来の技術】従来のＤ−Ａ変換器は、図２に示すよう
に、ディジタルデータＤｉをＤ−Ａ変換回路２１に入力
してアナログデータに変換し、更に、増幅器２２によっ
て所定レベルに増幅してアナログデータＡｏを得てい
る。
に、ディジタルデータＤｉをＤ−Ａ変換回路２１に入力
してアナログデータに変換し、更に、増幅器２２によっ
て所定レベルに増幅してアナログデータＡｏを得てい
る。
【０００３】
【発明が解決しようとする課題】上述した従来のＤ−Ａ
変換器では、Ｄ−Ａ変換回路２１に供給する電源に混入
しているハム雑音等により、アナログデータのＳ／Ｎが
劣化する。特に、１６ビット等の高分解能のＤ−Ａ変換
回路の場合は、雑音をＬＳＢ値（最下位ビット）以下に
抑えることが困難であるという問題点がある。
変換器では、Ｄ−Ａ変換回路２１に供給する電源に混入
しているハム雑音等により、アナログデータのＳ／Ｎが
劣化する。特に、１６ビット等の高分解能のＤ−Ａ変換
回路の場合は、雑音をＬＳＢ値（最下位ビット）以下に
抑えることが困難であるという問題点がある。
【０００４】本発明の目的は、Ｄ−Ａ変換回路で混入す
るハム雑音等の周期的雑音を除去でき、Ｓ／Ｎ劣化を抑
えることができるＤ−Ａ変換器を提供することにある。
るハム雑音等の周期的雑音を除去でき、Ｓ／Ｎ劣化を抑
えることができるＤ−Ａ変換器を提供することにある。
【０００５】
【課題を解決するための手段】本発明のＤ−Ａ変換器
は、入力するディジタルデータをアナログデータに変換
して出力するＤ−Ａ変換器において、前記入力するディ
ジタルデータに対してデータ値の極性を反転させて極性
変換ディジタルデータとして出力する極性変換手段と、
同一電源によって動作する同一特性の２つのＤ−Ａ変換
回路と、この２つのＤ−Ａ変換回路が出力する２つのア
ナログデータの差を出力する差動増幅回路とを備え、前
記２つのＤ−Ａ変換回路の内の一方に前記入力するディ
ジタルデータを入力し、他方に前記極性変換ディジタル
データを入力するように構成されている。また、前記極
性変換手段として、入力アドレスに対して出力データが
−１倍となるようなデータを書込んだＲＯＭを有して構
成してもよいし、入力データに対して−１倍の演算を行
う論理回路を有して構成してもよいし、更にまた、入力
データに対して−１倍の演算を行う演算素子（マイクロ
プロセッサ等）を有して構成してもよい。
は、入力するディジタルデータをアナログデータに変換
して出力するＤ−Ａ変換器において、前記入力するディ
ジタルデータに対してデータ値の極性を反転させて極性
変換ディジタルデータとして出力する極性変換手段と、
同一電源によって動作する同一特性の２つのＤ−Ａ変換
回路と、この２つのＤ−Ａ変換回路が出力する２つのア
ナログデータの差を出力する差動増幅回路とを備え、前
記２つのＤ−Ａ変換回路の内の一方に前記入力するディ
ジタルデータを入力し、他方に前記極性変換ディジタル
データを入力するように構成されている。また、前記極
性変換手段として、入力アドレスに対して出力データが
−１倍となるようなデータを書込んだＲＯＭを有して構
成してもよいし、入力データに対して−１倍の演算を行
う論理回路を有して構成してもよいし、更にまた、入力
データに対して−１倍の演算を行う演算素子（マイクロ
プロセッサ等）を有して構成してもよい。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
であり、２チャネルのディジタルデータをそれぞれ変換
して２チャネルのアナログデータとして出力するＤ−Ａ
変換回路１１と、入力ディジタルデータに対してデータ
値の極性を反転させて極性変換ディジタルデータとして
出力する極性変換回路１２と、２チャネルのアナログデ
ータの差を出力する差動増幅回路１３とを有している。
であり、２チャネルのディジタルデータをそれぞれ変換
して２チャネルのアナログデータとして出力するＤ−Ａ
変換回路１１と、入力ディジタルデータに対してデータ
値の極性を反転させて極性変換ディジタルデータとして
出力する極性変換回路１２と、２チャネルのアナログデ
ータの差を出力する差動増幅回路１３とを有している。
【０００８】ここで、極性変換回路１２は、入力するデ
ィジタルデータＤ１の値が「ｓ」であれば、値が「−
ｓ」のディジタルデータＤ２に変換する。このような処
理は、例えば、入力アドレスに対して出力データが−１
倍となるようなデータを書込んだＲＯＭを使用して実行
できる。または、入力データに対して−１倍の演算を行
う論理回路あるいはソフトウェアを内蔵する演算素子
（マイクロプロセッサ等）を使用してもよい。
ィジタルデータＤ１の値が「ｓ」であれば、値が「−
ｓ」のディジタルデータＤ２に変換する。このような処
理は、例えば、入力アドレスに対して出力データが−１
倍となるようなデータを書込んだＲＯＭを使用して実行
できる。または、入力データに対して−１倍の演算を行
う論理回路あるいはソフトウェアを内蔵する演算素子
（マイクロプロセッサ等）を使用してもよい。
【０００９】また、２チャネルＤ−Ａ変換回路１１は、
同一特性のＤ−Ａ変換回路を２つ有する集積回路である
が、同一特性の２つの独立したＤ−Ａ変換回路を使用
し、同一電源から電流を供給して動作させてもよい。
同一特性のＤ−Ａ変換回路を２つ有する集積回路である
が、同一特性の２つの独立したＤ−Ａ変換回路を使用
し、同一電源から電流を供給して動作させてもよい。
【００１０】さて、Ｄ−Ａ変換回路１１は、入力ディジ
タルデータＤ１およびディジタルデータＤ２をそれぞれ
アナログデータＡ１，Ａ２に変換する。このとき、供給
電源に含まれる周期性のハム雑音等がアナログデータＡ
１，Ａ２に混入する。いま、周期性雑音の混入値を
「ｎ」とすると、アナログデータＡ１の値は「ｓ＋ｎ」
となり、アナログデータＡ２の値は「−ｓ＋ｎ」とな
る。
タルデータＤ１およびディジタルデータＤ２をそれぞれ
アナログデータＡ１，Ａ２に変換する。このとき、供給
電源に含まれる周期性のハム雑音等がアナログデータＡ
１，Ａ２に混入する。いま、周期性雑音の混入値を
「ｎ」とすると、アナログデータＡ１の値は「ｓ＋ｎ」
となり、アナログデータＡ２の値は「−ｓ＋ｎ」とな
る。
【００１１】差動増幅回路１３は、アナログデータＡ
１，Ａ２の差をアナログデータＡ３として出力する。従
って、アナログデータＡ３の値は「ｓ＋ｎ−（−ｓ＋
ｎ）」＝「２ｓ」となる。すなわち、Ｄ−Ａ変換回路１
１で混入したハム雑音等は相殺されて無くなり、信号レ
ベルは２倍になるのでＳ／Ｎを大幅に改善できる。
１，Ａ２の差をアナログデータＡ３として出力する。従
って、アナログデータＡ３の値は「ｓ＋ｎ−（−ｓ＋
ｎ）」＝「２ｓ」となる。すなわち、Ｄ−Ａ変換回路１
１で混入したハム雑音等は相殺されて無くなり、信号レ
ベルは２倍になるのでＳ／Ｎを大幅に改善できる。
【００１２】
【発明の効果】以上説明したように本発明によれば、入
力するディジタルデータに対してデータ値の極性を反転
させた極性変換ディジタルデータを生成し、入力するデ
ィジタルデータおよび極性変換ディジタルデータをそれ
ぞれ同一電源によって動作する同一特性の２つのＤ−Ａ
変換回路に入力して２つのアナログデータを生成し、こ
の２つのアナログデータの差を出力することにより、Ｄ
−Ａ変換回路で混入するハム雑音等の周期的雑音を除去
でき、且つ信号レベルを２倍にすることができるので、
Ｓ／Ｎを大幅に改善できる。
力するディジタルデータに対してデータ値の極性を反転
させた極性変換ディジタルデータを生成し、入力するデ
ィジタルデータおよび極性変換ディジタルデータをそれ
ぞれ同一電源によって動作する同一特性の２つのＤ−Ａ
変換回路に入力して２つのアナログデータを生成し、こ
の２つのアナログデータの差を出力することにより、Ｄ
−Ａ変換回路で混入するハム雑音等の周期的雑音を除去
でき、且つ信号レベルを２倍にすることができるので、
Ｓ／Ｎを大幅に改善できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のＤ−Ａ変換器の一例を示すブロック図で
ある。
ある。
１１ Ｄ−Ａ変換回路 １２ 極性変換回路 １３ 差動増幅回路 Ｄ１，Ｄ２ ディジタルデータ Ａ１〜Ａ３ アナログデータ
Claims (4)
- 【請求項１】 入力するディジタルデータをアナログデ
ータに変換して出力するＤ−Ａ変換器において、前記入
力するディジタルデータに対してデータ値の極性を反転
させて極性変換ディジタルデータとして出力する極性変
換手段と、同一電源によって動作する同一特性の２つの
Ｄ−Ａ変換回路と、この２つのＤ−Ａ変換回路が出力す
る２つのアナログデータの差を出力する差動増幅回路と
を備え、前記２つのＤ−Ａ変換回路の内の一方に前記入
力するディジタルデータを入力し、他方に前記極性変換
ディジタルデータを入力することを特徴とするＤ−Ａ変
換器。 - 【請求項２】 前記極性変換手段として、入力アドレス
に対して出力データが−１倍となるようなデータを書込
んだＲＯＭを有することを特徴とする請求項１記載のＤ
−Ａ変換器。 - 【請求項３】 前記極性変換手段として、入力データに
対して−１倍の演算を行う論理回路を有することを特徴
とする請求項１記載のＤ−Ａ変換器。 - 【請求項４】 前記極性変換手段として、入力データに
対して−１倍の演算を行う演算素子（マイクロプロセッ
サ等）を有することを特徴とする請求項１記載のＤ−Ａ
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329192A JPH05308286A (ja) | 1992-05-06 | 1992-05-06 | Ｄ−ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329192A JPH05308286A (ja) | 1992-05-06 | 1992-05-06 | Ｄ−ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308286A true JPH05308286A (ja) | 1993-11-19 |
Family
ID=14608468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11329192A Withdrawn JPH05308286A (ja) | 1992-05-06 | 1992-05-06 | Ｄ−ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308286A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
| JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
| JP2015201729A (ja) * | 2014-04-07 | 2015-11-12 | ローム株式会社 | ミキサー回路、オーディオ信号処理回路、オーディオ信号のミキシング方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP2019134442A (ja) * | 2019-03-04 | 2019-08-08 | ローム株式会社 | ミキサー回路、オーディオ信号処理回路、オーディオ信号のミキシング方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
-
1992
- 1992-05-06 JP JP11329192A patent/JPH05308286A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
| JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
| JP2015201729A (ja) * | 2014-04-07 | 2015-11-12 | ローム株式会社 | ミキサー回路、オーディオ信号処理回路、オーディオ信号のミキシング方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP2019134442A (ja) * | 2019-03-04 | 2019-08-08 | ローム株式会社 | ミキサー回路、オーディオ信号処理回路、オーディオ信号のミキシング方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1155121A5 (ja) | ||
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| KR910003504A (ko) | 디지탈 신호 처리 회로 | |
| JPH05308286A (ja) | Ｄ−ａ変換器 | |
| JP5935824B2 (ja) | Ｄ／ａ変換器 | |
| JPH0427222Y2 (ja) | ||
| JPH11266157A (ja) | フィードバック回路 | |
| JPH0446016B2 (ja) | ||
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPS6059776B2 (ja) | パルス幅変調回路 | |
| JPH01165228A (ja) | Ｄａ変換装置 | |
| JP4036991B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| JPS5977720A (ja) | 交番信号出力デイジタルアナログ変換回路 | |
| JP3407193B2 (ja) | カスケードａ／ｄ変換器 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JPH07106975A (ja) | オーバサンプリングａｄ変換器 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JPH04208719A (ja) | Ａ／ｄコンバータ | |
| JPH1093437A (ja) | 関数発生回路 | |
| JPH0519799A (ja) | 音声合成回路 | |
| JP2617207B2 (ja) | 適応型差分パルス符号変調符号化復号化装置 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JPH0461530B2 (ja) | ||
| JP2000174622A (ja) | Ａ／ｄ変換回路 | |
| JPH02186720A (ja) | 高分解能ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |