JP2001237267A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001237267A JP2001237267A JP2000047670A JP2000047670A JP2001237267A JP 2001237267 A JP2001237267 A JP 2001237267A JP 2000047670 A JP2000047670 A JP 2000047670A JP 2000047670 A JP2000047670 A JP 2000047670A JP 2001237267 A JP2001237267 A JP 2001237267A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- metal film
- semiconductor chip
- thickness
- conductor lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ材料を従来のＡｕからより安価な材料
に変更するとともに、バンプと導体リードが安定的に接
合できる金属膜を両者に設けることにより、従来のアセ
ンブリプロセスを変更することなく、コストダウンを図
ることが可能となる。 【解決手段】 半導体チップ１０の表面に、電極パッド
１２が形成され、その上に無電解Ｎｉメッキバンプ１３
が形成される。無電解Ｎｉメッキバンプ１３は少なくと
も上記半導体チップ１０の対向する２辺に平行に２列に
配置されている。無電解Ｎｉバンプ１３は高さ５μｍで
あり、その表面には、金属膜としてＡｕメッキ１４が施
されている。一方、導体リード２５の表面には、Ｓｎメ
ッキ２６が施されている。導体リード２５とバンプ１１
は、ボンディングツール３１により、加熱及び加圧され
て、Ａｕ／Ｓｎ共晶合金１５を形成して接合する。
に変更するとともに、バンプと導体リードが安定的に接
合できる金属膜を両者に設けることにより、従来のアセ
ンブリプロセスを変更することなく、コストダウンを図
ることが可能となる。 【解決手段】 半導体チップ１０の表面に、電極パッド
１２が形成され、その上に無電解Ｎｉメッキバンプ１３
が形成される。無電解Ｎｉメッキバンプ１３は少なくと
も上記半導体チップ１０の対向する２辺に平行に２列に
配置されている。無電解Ｎｉバンプ１３は高さ５μｍで
あり、その表面には、金属膜としてＡｕメッキ１４が施
されている。一方、導体リード２５の表面には、Ｓｎメ
ッキ２６が施されている。導体リード２５とバンプ１１
は、ボンディングツール３１により、加熱及び加圧され
て、Ａｕ／Ｓｎ共晶合金１５を形成して接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプを設けた半
導体チップを基板の導体パターンに接続して形成した半
導体装置に関し、特にテープキャリアパッケージ等に好
適な半導体装置に関するものである。
導体チップを基板の導体パターンに接続して形成した半
導体装置に関し、特にテープキャリアパッケージ等に好
適な半導体装置に関するものである。
【０００２】
【従来の技術】従来の技術をテープキャリアパッケージ
（以下、「ＴＣＰ」という。）を例に説明する。ＴＣＰ
は多接続端子の半導体装置を小さなサイズにパッケージ
ングするのに最も有利な構造であると共に、柔軟性に富
み自由に折り曲げる事が可能なパッケージである特徴を
生かし、現在では液晶パネル駆動用半導体装置のパッケ
ージ等として広く採用されている。
（以下、「ＴＣＰ」という。）を例に説明する。ＴＣＰ
は多接続端子の半導体装置を小さなサイズにパッケージ
ングするのに最も有利な構造であると共に、柔軟性に富
み自由に折り曲げる事が可能なパッケージである特徴を
生かし、現在では液晶パネル駆動用半導体装置のパッケ
ージ等として広く採用されている。
【０００３】図５は従来の構造を持つＴＣＰの導体リー
ド６１と電解Ａｕメッキバンプ５３との接続状態であ
る。図５において、半導体チップ５１上に、電極パッド
５２、電界Ａｕメッキバンプ５３が形成されている。テ
ープキャリアの導体リード６１は、Ｓｎメッキ６２が施
されており、電界Ａｕメッキバンプ５３との間にＡｕ／
Ｓｎ共晶合金５４を形成している。ここで、６３はボン
ディングツールであり、接続部分に熱と圧力を加える。
ド６１と電解Ａｕメッキバンプ５３との接続状態であ
る。図５において、半導体チップ５１上に、電極パッド
５２、電界Ａｕメッキバンプ５３が形成されている。テ
ープキャリアの導体リード６１は、Ｓｎメッキ６２が施
されており、電界Ａｕメッキバンプ５３との間にＡｕ／
Ｓｎ共晶合金５４を形成している。ここで、６３はボン
ディングツールであり、接続部分に熱と圧力を加える。
【０００４】従来の液晶パネル駆動用のＴＣＰには、バ
ンプの成分が全てＡｕで構成された電解Ａｕメッキバン
プ５３が形成された半導体チップ５１が使用されてい
る。電解Ａｕメッキによる電極バンプ形成はウエハー一
括処理による高生産性、バンプピッチ５０μｍまでのフ
ァインピッチ対応等の特徴が有り、液晶パネル駆動用半
導体装置に多く採用されている。
ンプの成分が全てＡｕで構成された電解Ａｕメッキバン
プ５３が形成された半導体チップ５１が使用されてい
る。電解Ａｕメッキによる電極バンプ形成はウエハー一
括処理による高生産性、バンプピッチ５０μｍまでのフ
ァインピッチ対応等の特徴が有り、液晶パネル駆動用半
導体装置に多く採用されている。
【０００５】
【発明が解決しようとする課題】近年の液晶パネル駆動
用半導体装置市場の厳しいコスト要求に対応する為、従
来の電解Ａｕメッキバンプ使用の半導体チップでは、低
バンプ化、バンプ縮小化等のＡｕ使用量削減の工夫でコ
スト対応を進めてきたが、低バンプ化、バンプ縮小化に
も限界が見えつつある。又、近年の半導体チップの多機
能化に伴う電極パッド数の増大による１半導体チップ当
たりのＡｕ使用量の増大は、電極バンプの成分が全てＡ
ｕで構成されている従来の電解Ａｕメッキバンププロセ
スにおいて、コストダウンを阻害する大きな要因になっ
ている。更に８インチ、１２インチとウエハーの大口径
化が進むに伴い電解Ａｕメッキバンプ製造ラインの設備
投資額も膨大なものになってきている。
用半導体装置市場の厳しいコスト要求に対応する為、従
来の電解Ａｕメッキバンプ使用の半導体チップでは、低
バンプ化、バンプ縮小化等のＡｕ使用量削減の工夫でコ
スト対応を進めてきたが、低バンプ化、バンプ縮小化に
も限界が見えつつある。又、近年の半導体チップの多機
能化に伴う電極パッド数の増大による１半導体チップ当
たりのＡｕ使用量の増大は、電極バンプの成分が全てＡ
ｕで構成されている従来の電解Ａｕメッキバンププロセ
スにおいて、コストダウンを阻害する大きな要因になっ
ている。更に８インチ、１２インチとウエハーの大口径
化が進むに伴い電解Ａｕメッキバンプ製造ラインの設備
投資額も膨大なものになってきている。
【０００６】本発明の目的は、バンプ材料を従来のＡｕ
からより安価な材料に変更するとともに、バンプと導体
リードが安定的に接合できる金属膜を両者に設けること
により、従来のアセンブリプロセスを変更することな
く、コストダウンを図ることが可能となる半導体装置を
提供することにある。
からより安価な材料に変更するとともに、バンプと導体
リードが安定的に接合できる金属膜を両者に設けること
により、従来のアセンブリプロセスを変更することな
く、コストダウンを図ることが可能となる半導体装置を
提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体チップ
上に設けたバンプと基板に形成した導体パターンとを接
続してなる半導体装置において、前記バンプは、Ｎｉで
形成され、且つその上に一定の範囲の厚さで金属膜が形
成され、前記導体パターンは、一定の範囲の厚さで被膜
した金属膜が形成され、前記金属膜同士の合金化により
接続されることを特徴とする。
上に設けたバンプと基板に形成した導体パターンとを接
続してなる半導体装置において、前記バンプは、Ｎｉで
形成され、且つその上に一定の範囲の厚さで金属膜が形
成され、前記導体パターンは、一定の範囲の厚さで被膜
した金属膜が形成され、前記金属膜同士の合金化により
接続されることを特徴とする。
【０００８】前記バンプ上の金属膜はＡｕであり、前記
導体パターン上の金属膜はＳｎであることが好ましい。
あるいは、前記バンプ上の金属膜はＳｎであり、前記導
体パターン上の金属膜はＡｕであることが好ましい。こ
の場合、前記Ａｕの金属膜の厚さは０．５〜３μｍと
し、前記Ｓｎの金属膜の厚さは０．０９〜０．１９μｍ
とするのが好ましい。
導体パターン上の金属膜はＳｎであることが好ましい。
あるいは、前記バンプ上の金属膜はＳｎであり、前記導
体パターン上の金属膜はＡｕであることが好ましい。こ
の場合、前記Ａｕの金属膜の厚さは０．５〜３μｍと
し、前記Ｓｎの金属膜の厚さは０．０９〜０．１９μｍ
とするのが好ましい。
【０００９】本発明において、電極パッド上にＮｉバン
プを設けた半導体チップを半導体装置へ使用する事が可
能となり、半導体チップと導体リードを安定した合金に
て接続する事が可能となる。その結果、半導体チップ電
極バンプの成分が従来のＡｕからＮｉに変更されＡｕの
使用量が大幅に削減できる。こうして、従来の半導体装
置と比較してコストを大幅に下げることができ、又、金
バンプの場合と同等の接合が可能になる。
プを設けた半導体チップを半導体装置へ使用する事が可
能となり、半導体チップと導体リードを安定した合金に
て接続する事が可能となる。その結果、半導体チップ電
極バンプの成分が従来のＡｕからＮｉに変更されＡｕの
使用量が大幅に削減できる。こうして、従来の半導体装
置と比較してコストを大幅に下げることができ、又、金
バンプの場合と同等の接合が可能になる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は、本発明
に係る半導体装置の半導体チップと導体パターンとの接
続状態を示す全体構成図である。この半導体装置はＴＣ
Ｐであり、半導体チップ１０と、テープキャリア２０と
からなる構成である。半導体チップ１０には、Ｎｉバン
プ１１が形成されている。また、テープキャリア２０
は、絶縁フィルム２１、絶縁フィルム２１上に塗布され
た接着剤２２、接着剤２２により絶縁フィルム２１に接
着された導体パターン２３、半導体チップ１０を接続す
る部分の絶縁フィルム２１を打ち抜いたデバイスホール
２４、半導体チップ１０に接続させるためデバイスホー
ル２４の端部から延伸する導体リード２５とからなる。
半導体チップ１０と、テープキャリア２０との接続部は
封止樹脂３０が塗布されている。
て図面を参照しながら詳細に説明する。図１は、本発明
に係る半導体装置の半導体チップと導体パターンとの接
続状態を示す全体構成図である。この半導体装置はＴＣ
Ｐであり、半導体チップ１０と、テープキャリア２０と
からなる構成である。半導体チップ１０には、Ｎｉバン
プ１１が形成されている。また、テープキャリア２０
は、絶縁フィルム２１、絶縁フィルム２１上に塗布され
た接着剤２２、接着剤２２により絶縁フィルム２１に接
着された導体パターン２３、半導体チップ１０を接続す
る部分の絶縁フィルム２１を打ち抜いたデバイスホール
２４、半導体チップ１０に接続させるためデバイスホー
ル２４の端部から延伸する導体リード２５とからなる。
半導体チップ１０と、テープキャリア２０との接続部は
封止樹脂３０が塗布されている。
【００１１】ここで、絶縁性フィルム２１としてはポリ
イミド系材料からなるフィルムを用いるが、アラミド、
ガラスエポキシ、ＢＴレジン、ＰＥＴ等のポリイミド系
以外の材料でも使用可能である。フィルム厚については
７５μｍ以下の物を使用する。本実施形態では、フィル
ムは厚さ７５μｍのポリイミド系材料からなるフィルム
を使用し、接着剤は厚さが１３μｍｔｙｐ．のエポキシ
系材料を使用する３層構造のテープを使用した。導体パ
ターン２３及び導体リード２５は厚さが１８μｍｔｙ
ｐ．の電解銅箔をエッチングして形成されている。更に
絶縁性確保の為、ソルダーレジスト（図示せず）を導体
パターン２３上へ印刷塗布している。
イミド系材料からなるフィルムを用いるが、アラミド、
ガラスエポキシ、ＢＴレジン、ＰＥＴ等のポリイミド系
以外の材料でも使用可能である。フィルム厚については
７５μｍ以下の物を使用する。本実施形態では、フィル
ムは厚さ７５μｍのポリイミド系材料からなるフィルム
を使用し、接着剤は厚さが１３μｍｔｙｐ．のエポキシ
系材料を使用する３層構造のテープを使用した。導体パ
ターン２３及び導体リード２５は厚さが１８μｍｔｙ
ｐ．の電解銅箔をエッチングして形成されている。更に
絶縁性確保の為、ソルダーレジスト（図示せず）を導体
パターン２３上へ印刷塗布している。
【００１２】図２及び図３は、半導体チップ１０のバン
プ１１とテープキャリア２０の導体リード２５との接続
部分を示す断面拡大図である。図２は、図１の接続部分
の断面拡大図であり、図３は、図１の紙面に垂直な面で
切り取った断面拡大図である。半導体チップ１０の表面
に、電極パッド１２が形成され、その上に無電解Ｎｉメ
ッキバンプ１３が形成される。無電解Ｎｉメッキバンプ
１３は少なくとも上記半導体チップ１０の対向する２辺
に平行に２列に配置されている。無電解Ｎｉメッキバン
プ１３は高さ５μｍであり、その表面には、金属膜とし
てＡｕメッキ１４が施されている。
プ１１とテープキャリア２０の導体リード２５との接続
部分を示す断面拡大図である。図２は、図１の接続部分
の断面拡大図であり、図３は、図１の紙面に垂直な面で
切り取った断面拡大図である。半導体チップ１０の表面
に、電極パッド１２が形成され、その上に無電解Ｎｉメ
ッキバンプ１３が形成される。無電解Ｎｉメッキバンプ
１３は少なくとも上記半導体チップ１０の対向する２辺
に平行に２列に配置されている。無電解Ｎｉメッキバン
プ１３は高さ５μｍであり、その表面には、金属膜とし
てＡｕメッキ１４が施されている。
【００１３】一方、導体リード２５の表面には、Ｓｎメ
ッキ２６が施されている。導体リード２５とバンプ１１
は、ボンディングツール３１により、加熱及び加圧され
て、Ａｕ／Ｓｎ共晶合金１５を形成して接合する。
ッキ２６が施されている。導体リード２５とバンプ１１
は、ボンディングツール３１により、加熱及び加圧され
て、Ａｕ／Ｓｎ共晶合金１５を形成して接合する。
【００１４】Ａｕ層厚は最低０．５μｍ以上形成されて
あればよく、本実施形態では、無電解Ｎｉメッキバンプ
１３の表面に、良好な合金生成を可能にする金属膜１４
として１．０μｍ厚のＡｕを形成した場合、対するＳｎ
層厚は、このＡｕ厚に対し、０．０９から０．１９μｍ
が必要となる。バンプ１１と導体リード２５との接合
は、Ａｕ／Ｓｎ共晶合金１５にて行われるが、この時の
Ａｕ／Ｓｎ共晶合金は、５００℃程度に加熱したボンデ
ィングツール３１を導体リード２５側から１ｓｅｃ程度
押し当てることにより形成する。
あればよく、本実施形態では、無電解Ｎｉメッキバンプ
１３の表面に、良好な合金生成を可能にする金属膜１４
として１．０μｍ厚のＡｕを形成した場合、対するＳｎ
層厚は、このＡｕ厚に対し、０．０９から０．１９μｍ
が必要となる。バンプ１１と導体リード２５との接合
は、Ａｕ／Ｓｎ共晶合金１５にて行われるが、この時の
Ａｕ／Ｓｎ共晶合金は、５００℃程度に加熱したボンデ
ィングツール３１を導体リード２５側から１ｓｅｃ程度
押し当てることにより形成する。
【００１５】バンプ１１と導体リード２５の接合の場
合、良好なＡｕ／Ｓｎ共晶合金の成分は重量比Ａｕ：Ｓ
ｎ＝８：２程度が望ましく、上記条件（Ａｕ １μｍ、
Ｓｎ０．０９〜０．１９μｍ、５００℃、１秒）がこれ
に該当する。金属膜１４としてＡｕの供給が不足した場
合は、良好な重量比のＡｕ／Ｓｎ共晶合金の形成量が不
足し、バンプ１１と導体リード２５の接合強度が低下
し、接続状態が不安定な状態になる。このため、良好な
重量比のＡｕ／Ｓｎ共晶合金を充分に形成する為には、
最低０．５μｍ厚以上の金属膜１５としてのＡｕが必要
となる。Ａｕは０．５μｍ以上であれば何μｍでも良い
が、コスト及びメッキ時間の短縮の点で１．３μｍ程度
が好ましい。
合、良好なＡｕ／Ｓｎ共晶合金の成分は重量比Ａｕ：Ｓ
ｎ＝８：２程度が望ましく、上記条件（Ａｕ １μｍ、
Ｓｎ０．０９〜０．１９μｍ、５００℃、１秒）がこれ
に該当する。金属膜１４としてＡｕの供給が不足した場
合は、良好な重量比のＡｕ／Ｓｎ共晶合金の形成量が不
足し、バンプ１１と導体リード２５の接合強度が低下
し、接続状態が不安定な状態になる。このため、良好な
重量比のＡｕ／Ｓｎ共晶合金を充分に形成する為には、
最低０．５μｍ厚以上の金属膜１５としてのＡｕが必要
となる。Ａｕは０．５μｍ以上であれば何μｍでも良い
が、コスト及びメッキ時間の短縮の点で１．３μｍ程度
が好ましい。
【００１６】一方、導体リード２５に形成されている金
属膜２６としてのＳｎについても良好な重量比のＡｕ／
Ｓｎ共晶合金を充分に形成する為には、最低０．０９μ
ｍ以上のＳｎが必要である。但し、Ｓｎが過剰に供給さ
れた場合、良好なＡｕ／Ｓｎ共晶合金の重量比から外
れ、Ｓｎ過多の脆いＡｕ／Ｓｎ共晶合金が過剰に形成さ
れる。この場合、導体リード２５のＣｕとＳｎの拡散に
因るバンプ１１と導体リード２５の接合強度の低下、過
剰なＡｕ／Ｓｎ共晶合金による隣接する接合部とのショ
ート、Ａｕ／Ｓｎ共晶合金のボンディングツール１６へ
の転写等の信頼性、歩留まり、生産性等を低下させる不
具合が発生する為、導体リード２５に形成する金属膜２
６としてのＳｎについては、０．１９μｍ厚の上限値を
設けた。Ａｕを１μｍ以上形成した場合でも、供給され
るＳｎ量に適したＡｕのみ共晶合金になるので、Ｓｎの
膜厚は、Ａｕの膜圧に応じて変更する必要はなく、０．
０９〜０．１９μｍで良い。
属膜２６としてのＳｎについても良好な重量比のＡｕ／
Ｓｎ共晶合金を充分に形成する為には、最低０．０９μ
ｍ以上のＳｎが必要である。但し、Ｓｎが過剰に供給さ
れた場合、良好なＡｕ／Ｓｎ共晶合金の重量比から外
れ、Ｓｎ過多の脆いＡｕ／Ｓｎ共晶合金が過剰に形成さ
れる。この場合、導体リード２５のＣｕとＳｎの拡散に
因るバンプ１１と導体リード２５の接合強度の低下、過
剰なＡｕ／Ｓｎ共晶合金による隣接する接合部とのショ
ート、Ａｕ／Ｓｎ共晶合金のボンディングツール１６へ
の転写等の信頼性、歩留まり、生産性等を低下させる不
具合が発生する為、導体リード２５に形成する金属膜２
６としてのＳｎについては、０．１９μｍ厚の上限値を
設けた。Ａｕを１μｍ以上形成した場合でも、供給され
るＳｎ量に適したＡｕのみ共晶合金になるので、Ｓｎの
膜厚は、Ａｕの膜圧に応じて変更する必要はなく、０．
０９〜０．１９μｍで良い。
【００１７】ここでは、無電解Ｎｉメッキバンプ１３の
表面にＡｕ、導体リード２５の表面にはＳｎの金属膜を
形成したが、無電解Ｎｉメッキバンプ１３の表面にＳ
ｎ、導体リード２５の表面にはＡｕの金属膜を形成して
もよい。この場合のＳｎとＡｕの金属膜厚さは、上述し
たものと変わらない。なお、ＴＣＰを例に説明したが、
ＣＯＦ（チップ・オン・フィルム）のようなデバイスホ
ールを持たない構造の半導体装置への応用も可能であ
る。
表面にＡｕ、導体リード２５の表面にはＳｎの金属膜を
形成したが、無電解Ｎｉメッキバンプ１３の表面にＳ
ｎ、導体リード２５の表面にはＡｕの金属膜を形成して
もよい。この場合のＳｎとＡｕの金属膜厚さは、上述し
たものと変わらない。なお、ＴＣＰを例に説明したが、
ＣＯＦ（チップ・オン・フィルム）のようなデバイスホ
ールを持たない構造の半導体装置への応用も可能であ
る。
【００１８】
【発明の効果】以上、詳細に説明した様にＮｉバンプに
形成された金属膜厚と導体パターンに形成する金属膜厚
が一定の割合で制御されている事で電極パッド上にＮｉ
バンプを設けた半導体チップの使用が可能になり、従来
のアセンブリプロセスを変更する事無く、導体リードと
半導体チップが合金形成にて接続された、低コストの半
導体装置の提供が可能になる。
形成された金属膜厚と導体パターンに形成する金属膜厚
が一定の割合で制御されている事で電極パッド上にＮｉ
バンプを設けた半導体チップの使用が可能になり、従来
のアセンブリプロセスを変更する事無く、導体リードと
半導体チップが合金形成にて接続された、低コストの半
導体装置の提供が可能になる。
【図１】本発明に係る半導体装置の半導体チップと導体
パターンとの接続状態を示す全体構成図である。
パターンとの接続状態を示す全体構成図である。
【図２】半導体チップのバンプとテープキャリアの導体
リードとの接続部分を示す断面拡大図である。
リードとの接続部分を示す断面拡大図である。
【図３】半導体チップのバンプとテープキャリアの導体
リードとの接続部分を示す他の方向から見た断面拡大図
である。
リードとの接続部分を示す他の方向から見た断面拡大図
である。
【図４】Ａｕ層厚が大きい場合の半導体チップのバンプ
とテープキャリアの導体リードとの接続部分を示す断面
拡大図である。
とテープキャリアの導体リードとの接続部分を示す断面
拡大図である。
【図５】従来の構造を持つテープキャリアの電極Ａｕメ
ッキバンプと導体リードとの接続状態を示す断面図であ
る。
ッキバンプと導体リードとの接続状態を示す断面図であ
る。
１０ 半導体チップ １１ バンプ １２ 電極パッド １３ 無電解Ｎｉメッキバンプ １４ 金属膜 １５ Ａｕ／Ｓｎ共晶合金 ２１ 絶縁性フィルム ２２ 接着剤 ２３ 導体パターン ２４ デバイスホール ２５ 導体リード ２６ 金属膜 ３０ 封止樹脂 ３１ ボンディングツール
フロントページの続き (72)発明者 山口 真司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F044 MM03 MM13 MM23 MM35 NN07 QQ03 QQ04
Claims (4)
- 【請求項１】 半導体チップ上に設けたバンプと基板に
形成した導体パターンとを接続してなる半導体装置にお
いて、 前記バンプは、Ｎｉで形成され、且つその上に一定の範
囲の厚さで金属膜が形成され、 前記導体パターンは、一定の範囲の厚さで被膜した金属
膜が形成され、 前記金属膜同士の合金化により接続されることを特徴と
する半導体装置。 - 【請求項２】 前記バンプ上の金属膜はＡｕであり、前
記導体パターン上の金属膜はＳｎであることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記バンプ上の金属膜はＳｎであり、前
記導体パターン上の金属膜はＡｕであることを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】 前記Ａｕの金属膜の厚さは０．５〜３μ
ｍとし、前記Ｓｎの金属膜の厚さは０．０９〜０．１９
μｍとすることを特徴とする請求項２又は３記載の半導
体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047670A JP2001237267A (ja) | 2000-02-24 | 2000-02-24 | 半導体装置 |
| TW089125879A TW497182B (en) | 2000-02-24 | 2000-12-05 | Semiconductor device |
| US09/729,184 US20010017412A1 (en) | 2000-02-24 | 2000-12-05 | Semiconductor device |
| KR10-2001-0006698A KR100432474B1 (ko) | 2000-02-24 | 2001-02-12 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047670A JP2001237267A (ja) | 2000-02-24 | 2000-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237267A true JP2001237267A (ja) | 2001-08-31 |
Family
ID=18569886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047670A Pending JP2001237267A (ja) | 2000-02-24 | 2000-02-24 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010017412A1 (ja) |
| JP (1) | JP2001237267A (ja) |
| KR (1) | KR100432474B1 (ja) |
| TW (1) | TW497182B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3727272B2 (ja) * | 2002-01-15 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20040036171A1 (en) * | 2002-08-22 | 2004-02-26 | Farnworth Warren M. | Method and apparatus for enabling a stitch wire bond in the absence of discrete bump formation, semiconductor device assemblies and electronic systems including same |
| US7960845B2 (en) * | 2008-01-03 | 2011-06-14 | Linear Technology Corporation | Flexible contactless wire bonding structure and methodology for semiconductor device |
| US7902665B2 (en) * | 2008-09-02 | 2011-03-08 | Linear Technology Corporation | Semiconductor device having a suspended isolating interconnect |
| US8384228B1 (en) * | 2009-04-29 | 2013-02-26 | Triquint Semiconductor, Inc. | Package including wires contacting lead frame edge |
| CN103811446B (zh) * | 2012-11-15 | 2016-08-10 | 万国半导体(开曼)股份有限公司 | 一种半导体器件中的铜线键接结构及其制造方法 |
| TWI552295B (zh) * | 2012-11-29 | 2016-10-01 | 萬國半導體（開曼）股份有限公司 | 半導體元件中的銅線鍵接結構及其製造方法 |
| KR101706825B1 (ko) * | 2014-11-13 | 2017-02-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| CN112670257B (zh) * | 2020-12-28 | 2025-01-17 | 颀中科技（苏州）有限公司 | 芯片封装结构及芯片封装方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815252A (ja) * | 1981-07-20 | 1983-01-28 | Hitachi Ltd | バンプ構造 |
-
2000
- 2000-02-24 JP JP2000047670A patent/JP2001237267A/ja active Pending
- 2000-12-05 TW TW089125879A patent/TW497182B/zh active
- 2000-12-05 US US09/729,184 patent/US20010017412A1/en not_active Abandoned
-
2001
- 2001-02-12 KR KR10-2001-0006698A patent/KR100432474B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010085366A (ko) | 2001-09-07 |
| TW497182B (en) | 2002-08-01 |
| US20010017412A1 (en) | 2001-08-30 |
| KR100432474B1 (ko) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US4693770A (en) | Method of bonding semiconductor devices together | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US6433409B2 (en) | Semiconductor device, lead-patterning substrate, and electronics device, and method for fabricating same | |
| CN102217060B (zh) | 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法 | |
| JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
| US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| TW490773B (en) | Semiconductor device and its manufacture method | |
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP4813255B2 (ja) | 配線基板及びその製造方法ならびに半導体装置 | |
| JP2001237267A (ja) | 半導体装置 | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JP2623860B2 (ja) | キャリアフィルムの接合方法 | |
| JP2000058705A (ja) | 半導体装置およびその製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH0536760A (ja) | 電子回路装置 | |
| JPH06252215A (ja) | フィルムキャリア | |
| JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP4668729B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |