JP2001237378A - 集積回路及びその内部信号の検証方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、ピン数を大幅に増やすこと無く、
正確に内部信号の観測を可能とする集積回路の構成を提
供することを課題とする。 【解決手段】 集積回路１０内に内部信号をシリアル信
号として出力する内部信号観測回路１を設ける。観測を
行う場合、テスト装置２０はクロック信号ＣＬＫと共に
シリアル入力ＳＩＮからコマンドを入力し、内部信号の
サンプリングを指示する。内部信号観測回路１は、この
コマンドによって指定された内部信号をサンプリングし
て、シリアル出力ＳＯＵＴとして出力する。また内部信
号観測回路１からの指示により、通常動作時に内部レジ
スタ３に任意の値を書込むことが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、内部信号を外部か
ら観測する為の手段を備えた集積回路及び集積回路の内
部動作を検証する方法に関する。

【０００２】

【従来の技術】集積回路には、生産工場での評価テスト
等の為、或はデバックや不良解析等の為に集積回路内の
内部信号をデバイスの外部から観測する為の手段が設け
られているものがある。

【０００３】従来の集積回路の内部の信号を観測するた
めの手法としては以下の２つが挙げられる。 １）観測したい信号の本数だけの内部信号を出力する為
のピンを半導体デバイスの入出力ピン数の制限内で設け
る手法。 ２）内部信号を観測するためのピンを他の通常の入出力
ピンと共用し、デバイスに通常の動作を行うモードと内
部信号を観測するモードを設ける手法。

【０００４】図１２は上記１）の手法による集積回路の
構成原理を示すものである。この手法では、観測が必要
な各信号線と直接接続した出力ピンを設けて、これらの
ピンに計測器を接続することにより、外部から集積回路
内部の信号状態を観測する。図１２の集積回路１００の
場合内部回路ブロック１０１−１と内部回路ブロック１
０１−２及び１０１−３との間の内部信号線に対してそ
れぞれ出力ピンを設けている。この１）の手法は、この
集積回路の本来の動作目的の為のピンの他に観測が必要
な信号の数だけ余計に出力ピンを設ける必要がある。

【０００５】図１３は上記２）の手法による集積回路の
構成原理を示すものである。上記２）の手法では、ピン
数の増加を防ぐため内部信号を観測するためのピンと通
常動作時に用いられる入出力ピンとを共用化している。

【０００６】この場合集積回路には通常仕様のモードと
内部状態を観察するテストモードとを切換えるテストモ
ード選択信号ピンが設けられており、通常のデバイスと
して使用する時はテストモード選択信号に例えば「Ｌ」
を入力しておき、内部信号を観測する時は「Ｈ」を入力
して通常の動作を行うモードからテストモードに切換え
る。そしてこのテストモードとなると、内部のマルチプ
レックスが共用化されている信号ピンの出力を内部状態
を示す信号側に切換える。図１３の集積回路２００で
は、出力ピン２０３が共用化されており、テストモード
選択信号２０４によってセレクタ２０２の出力を内部回
路ブロック２０１−１と２０１−２との間の内部信号と
内部回路ブロック２０１−３の出力信号とを切換えてい
る。

【０００７】また、集積回路内部に設けられる内部レジ
スタは、通常動作の過程でその動作処理の１つとして書
き変わるように構成されている。

【０００８】

【発明が解決しようとする課題】上記１）〜２）の手法
には以下の問題点がある。１）の手法の場合、観測に必
要な内部信号の分だけ余計に出力ピンを必要とする。よ
って観測したい内部信号数だけ出力ピンの数が増大す
る。その為使用する半導体デバイスのパッケージをピン
数の多いものに変更する必要があるが、半導体デバイス
のピン数はコストや使用できるパッケージの種類、実装
面積などによる制限があり、内部信号観測用に余計に出
力ピンを割り当てられるほどの余裕がないことが多い。

【０００９】２）の手法の場合、内部信号を観察する時
は通常動作時とは異なる特殊なモードで動作させること
になる。この様な通常用いられる状態とは異なる特殊モ
ードでは、通常動作時と全く同じ状態を再現するのは難
しく、通常動作時の内部信号を正確に観測することは出
来ない。テスト専用のデバイスを作成すればこの点は解
決されるが、通常半導体デバイスの変更はコストアップ
につながるため通常は行われない。このため、実質的に
通常動作における内部信号の観測は不可能であった。

【００１０】また従来のデバイスでは、内部レジスタの
設定値の変更は通常動作で行われ、通常動作時に内部レ
ジスタを任意の値に変更できるようにするためにはその
為の手段を設計段階で予め用意しておかなければならな
い。

【００１１】本発明は、上記問題点を考慮した集積回路
及び集積回路の内部信号の検証方法を提供することを課
題とする。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、本発明に基づく集積回路は入力手段、サンプリング
手段、パラレル−シリアル変換手段及び出力手段を備え
る。

【００１３】入力手段は、集積回路外部から命令をシリ
アル信号として受け付ける。サンプリング手段は、上記
命令に基づいて内部信号をサンプリングする。パラレル
−シリアル変換手段は、サンプリング結果をシリアルデ
ータに変換する。

【００１４】出力手段は、上記シリアルデータを集積回
路外部に出力する。この構成により本発明に基づく集積
回路は、シリアルデータとして命令を受付け、サンプリ
ング結果をシリアルデータとして出力するので、観察対
象とする内部信号が多数有っても、少数の外部ピンの増
設だけで内部信号を外部から観察することが可能とな
る。

【００１５】また本発明による集積回路は、上記命令に
基づき集積回路の内部レジスタ値を設定する内部レジス
タ値設定手段を更に備える構成とすることも出来る。こ
の構成の場合、集積回路が外部からの命令により集積回
路内の内部レジスタを内部動作による設定とは関係の無
い任意の値に設定することが出来る。

【００１６】

【発明の実施の形態】本実施形態の概要を図１に示す。
図１の集積回路１０は、同期信号ＢＣＬＫを基準同期信
号として動作するデジタル同期回路の集積回路である。

【００１７】本実施形態では、集積回路１０の内部に内
部信号観測用に内部信号観測回路１を構成し、この内部
信号観測回路１を用いて集積回路１０内の各信号線に対
してサンプリングを行い、その結果をシリアル信号とし
てデバイス外部に出力する。

【００１８】内部信号観測回路１は集積回路１０の外部
ピンとして、入力ピンＣＬＫ、ＳＩＮ及び出力ピンＳＯ
ＵＴの３つのピンを持っている。集積回路１０の内部信
号を観測する時は、集積回路１０を回路基板上に実装し
て通常使用される状態で作動させると共に、この３つの
ピンにテスト装置２０のシリアルインターフェースと接
続して、内部信号観測回路１に対して命令を送ったり、
出力されてくる内部信号のサンプリング結果を観測す
る。この様に本実施形態の集積回路１０は、観測対象と
している回路の動作状態を通常使用する状態そのままに
完全な形で再現して、その時の内部信号の状態をテスト
装置２０によって観測することが出来る。

【００１９】集積回路１０の入力ピンＣＬＫから入力さ
れる入力信号ＣＬＫは、内部信号観測回路１を制御する
同期信号で、集積回路１０の基準同期信号ＢＣＬＫの数
倍から数百倍の速度の周波数を持つ。またこの信号ＣＬ
Ｋは、内部信号観測回路１の動作クロックとして用いら
れる他に、集積回路１０とテスト装置２０とのシリアル
送受信用の同期信号及び測定対象の内部信号のサンプリ
ング信号として用いられる。

【００２０】入力ピンＳＩＮから入力されるシリアル入
力信号ＳＩＮは、動作設定や測定対象とする内部信号群
の選択等の指示命令をテスト装置２０が内部信号観測回
路１に与えるためのシリアルデータである。テスト装置
２０は、内部信号観測回路１に対する指示をＳＩＮピン
からシリアル入力し、内部信号観測回路１は、この信号
に乗せて入力されたデータをデコードし、動作設定、内
部信号群の選択・選択解除、起動・停止、内部信号観測回
路１のリセット、集積回路１０の内部レジスタの書き換
え等を行う。

【００２１】図２（ａ）は、シリアル入力信号ＳＩＮの
構成を示す図である。シリアル信号ＳＩＮはヘッダ部分
とデータ部分からなり、このうちヘッダ部分でそのシリ
アルデータの種類を示す情報を持つ。またデータ部分に
はデータ本体を格納した構造になっている。テスト装置
２０は、スタートビット、集積回路１０に対する命令を
格納したヘッダ部、データ部、最後にストップビットの
形のシリアルデータを入力ピンＳＩＮから入力して集積
回路１０に対して動作指示を行う。

【００２２】また出力ピンＳＯＵＴから出力されるシリ
アル出力信号ＳＯＵＴは、内部信号観測回路１が出力す
る集積回路１０の内部信号の状態を示すシリアルデータ
である。内部信号観測回路１は、シリアル入力信号ＳＩ
Ｎによるテスト装置２０からの指示に基づいて集積回路
１０の内部信号をサンプリングし、その結果を図２
（ｂ）に示すようなシリアル出力信号ＳＯＵＴとして出
力ピンＳＯＵＴから集積回路１０外部に出力する。

【００２３】尚本発明による集積回路１０は、図１の様
な同期回路の他非同期回路による集積回路にも適用でき
る。また集積回路１０が同期回路によるものの場合は、
内部信号観測回路１に集積回路１０の内部動作クロック
ＢＣＬＫを入力し、内部信号のサンプリングを内部動作
クロックＢＣＬＫに同期して行うことが出来る。この場
合には観測対象として選択した信号数と信号ＣＬＫ及び
ＢＣＬＫに依存したＢＣＬＫの１周期中のサンプリング
回数を設定してサンプリングが行われる。また非同期で
サンプリング行う場合は、観測対象として選択した信号
数とサンプリング信号ＣＬＫに依存した周期でサンプリ
ング周期を設定して行う。

【００２４】図３は、内部信号観測回路１の構成例を示
す図である。図３に示す構成では、内部信号観測回路１
はシリアル／パラレル変換ブロック１１、パラレル／シ
リアル変換ブロック１２、設定レジスタブロック１３、
データデコーダ１４、サンプリングブロック１５、レジ
スタ書き換え制御ブロック１６及びセレクタ１７によっ
て構成されている。このうちシリアル／パラレル変換ブ
ロック１１は、テスト装置２０によってＳＩＮピンから
入力されるシリアル信号をクロック信号ＣＬＫに同期し
てパラレル変換し、これをデータデコーダ１４に出力す
る。データデコーダ１４は、テスト装置２０から入力さ
れたデータをデコードする。その結果、データ部内に格
納されていた命令が例えば内部信号観測回路１の設定を
指示する命令であれば、続くデータ部内の対応するデー
タを設定レジスタブロック１３内の指定された設定レジ
スタにセットし、またサンプリングする内部信号の選択
命令であれば、データ部内のデータが指定する信号を選
択するようセレクタ１７に指示する。レジスタ書き換え
制御ブロック１６は、デコードの結果が集積回路１０の
内部レジスタの書き換え命令であった時、内部出力ＣＫ
Ｂ、Ｄ、ＤＳＥＬを制御して対応する内部レジスタの書
き換えを行う。セレクタ１７のポートには集積回路１０
内の測定対象となる内部信号線が接続されており、これ
らから入力されてくる内部信号のうちからデータレコー
ダ１４によって指示された信号を選択してサンプリング
ブロック１５に出力する。サンプリングブロック１５
は、セレクタ１７から入力された信号を信号ＣＬＫをサ
ンプリング信号としてサンプリングを行い、その結果を
パラレル／シリアル変換ブロック１２に出力する。パラ
レル／シリアル変換ブロック１２は、サンプリングブロ
ック１５が出力するサンプリング結果を信号ＣＬＫに同
期するシリアルデータに変換してＳＯＵＴピンから集積
回路１０外部へ出力する。

【００２５】内部信号観測回路１では、シリアル入力信
号ＳＩＮにより新規に入力されたテスト装置２０からの
命令は順次有効にはなるが、それ以前の設定によるサン
プリング結果の出力が完了した後に新しい動作設定によ
る出力が開始される。

【００２６】図４は、内部信号観測回路１による動作設
定手順を示す図である。同図は、テスト装置２０からサ
ンプリング対象として内部信号群、、（内部信号
群については後述する）の指定を行う動作の設定命令
ａ、ｂ、ｃが続けてシリアル入力ＳＩＮとして入力され
た場合を示すものである。これらの命令がデータデコー
ダ１４によってデコードされると共にその指示内容が順
次内部信号観測回路１に設定されるが、その設定は直ち
に処理に反映されるのではなく、設定時に未完了の処理
が終了した後、次の処理に反映される。例えばサンプリ
ング結果を出力中に新たな設定命令がデコードされた場
合、この命令はデコード前に行っている処理中のデータ
をシリアル出力信号ＳＯＵＴとして全て出力した後に有
効になり、次のサンプリング処理では新たな設定による
サンプリングが行われてサンプリング結果がシリアル出
力信号ＳＯＵＴとして出力される。尚この時複数の内部
信号群がサンプリング対象として選択設定された場合
は、これらの内部信号群を同時にサンプリングする。そ
してその結果をシリアルデータに変換した後、スタート
ビットとストップビットを付加してシリアル出力信号Ｓ
ＯＵＴとして外部に出力する。同図の場合、内部信号群
、及びの３つの内部信号群がサンプリング対象と
して指定されており、これらの内部信号群に対するサン
プリングが同時に行われてその結果がシリアル出力ＳＯ
ＵＴとして出力される。

【００２７】次に内部信号の観測対象の集積回路に対す
る内部信号観測回路１の適用例を図５に示す。図５の集
積回路１０ａでは、観測対象とする内部信号線をそれぞ
れ内部信号観測回路１ａのポートに直接接続し、内部信
号観測回路１ａに対して内部信号線それぞれに対してサ
ンプリングを行うか否かを個々に指定する方式を取って
いる。また内部信号観測回路１ａには集積回路１０ａの
動作クロックＢＣＬＫが供給されていて、この内部動作
クロックＢＣＬＫに同期してサンプリングデータを出力
することが出来る。

【００２８】図５の集積回路１０ａは、内部回路構成を
２つの内部回路ブロック２ａ−１及び２ａ−２に分けら
れ、この内部回路ブロック２ａ−１と２ａ−２の間の信
号線上の内部信号の観測と内部回路ブロック２ａ−２内
の内部レジスタ３ａの設定を変更するために内部信号観
測回路１ａが組み込まれている。また観測対象となる内
部信号線は内部信号観測回路１ａのポートにそれぞれ接
続されている。

【００２９】図６は、内部信号観測回路１に対して命令
として用いられるコマンドの一例を示すものである。同
図の例では、１つのコマンドは２バイトのヘッダ部と２
バイトのデータ部で構成されている。ヘッダ部はコマン
ドの種類を示し、同図の例では内部動作クロックＢＣＬ
Ｋに同期してサンプリングを行うかそれとも非同期に行
うかの切換えを行う同期／非同期切換えコマンド（０ｘ
ａａ：ここで０ｘは１６進数表示を表す）、サンプリン
グを行う内部信号群の選択／解除コマンド（０ｘｂ
ｂ）、リセット（０ｘｃｃ）、内部レジスタ３ａの設定
を行うコマンド（０ｘｅｅ）の４種類ある。

【００３０】またヘッダ部に続くデータ部には、各コマ
ンドで用いられるデータが格納されている。例えばヘッ
ダ部が同期／非同期切換えコマンドの場合、同期に設定
するのか非同期に設定するのかを続くデータ部によって
指定する。また内部信号群の指定の場合には、このデー
タ部によって選択する内部信号群及び選択／解除の指定
を行い、内部レジスタ３ａの書き換えのコマンドの場合
は、このデータ部により内部レジスタ３ａに書込むデー
タを指定する。

【００３１】テスト装置２０は、これらのコマンドをシ
リアル入力ＳＩＮからシリアルデータとして集積回路１
０ａに入力して、内部信号観測回路１ａに対する制御指
示を与える。

【００３２】図７は、内部信号のサンプリング及びサン
プリング結果の出力タイミングを示すイメージ図であ
る。テスト装置２０からの指示により選択された個々の
内部信号は、ＣＬＫピンから与えられる信号ＣＬＫをサ
ンプリング信号としてサンプリングされる。サンプリン
グ信号ＣＬＫは集積回路１０の動作クロックＢＣＬＫの
周期の数分の１〜数百分の１の周期の信号が用いられ、
内部信号はこのサンプリング信号ＣＬＫによって信号Ｂ
ＬＫの１周期中に複数回サンプリングされ、バッファリ
ングされる。たとえば動作クロックＢＣＬＫの周期が５
００ns、選択された内部信号線数２０本、サンプリング
信号ＣＬＫの周期が１０nsの場合、１動作クロック周期
中に１つの信号に対し２回サンプリングすることが出来
るのでサンプリング回数としては最大２回まで設定でき
る。

【００３３】図７の場合は、サンプリング対象信号数２
本、サンプリング回数４回で同期出力する場合のサンプ
リングのタイミングを示すもので、サンプリングは動作
クロックＢＣＬＫの立上がりエッジから数えて不図示の
サンプリングＣＬＫ信号３周期後に１回目のサンプリン
グを開始する。サンプリング結果は内部信号観測回路１
ａ内で順次バッファリングされ、シリアルデータに変換
されてＳＯＵＴピンから外部に出力される。同図の場合
内部信号ａと内部信号ｂの１回目のサンプリング結果ａ
１、ｂ１、２回目のサンプリング結果ａ２、ｂ２．．と
順次シリアルデータＳＯＵＴとして出力されている。そ
して４回のサンプリング結果全ての出力完了後、特定Ｃ
ＬＫ周期の間待機して間隔をおいた後、次の動作クロッ
クＢＣＬＫの立ち上がりエッジから次のサンプリングに
入る。

【００３４】次に集積回路１０ａの内部レジスタ３ａの
書き換えについて説明する。図８は、本実施形態での内
部レジスタの書き換えの説明図である。本実施形態の集
積回路１０ａでは内部レジスタ３ａの設定値を一時的に
変更する必要が生じた場合、内部信号観測回路１ａが内
部信号Ｄ、ＣＫＢ、ＤＳＥＬを操作することによって内
部レジスタ３ａの値を書き換えることが出来る。

【００３５】内部レジスタ３ａは集積回路１０ａの内部
動作で読み書きされるレジスタで、図８では説明簡略化
の為１つのフリップフロップＦＦで１ビット分のみ示し
てある。また集積回路１０ａは内部レジスタを複数持つ
構成でもよいが、説明が煩雑になるのを避けるため、図
８では１つのレジスタのみの構成を例としている。

【００３６】内部レジスタ３ａを構成するフリップフロ
ップＦＦのデータ入力Ｄには、集積回路１０ａの内部信
号ＡＡＡと内部信号観測回路１ａからの信号Ｄの２信号
を入力とするマルチプレックスＭＵＸの出力ＤＡＴＡが
入力されており、このデータＤＡＴＡによって内部レジ
スタ３ａの値は書き換えられる。マルチプレックスＭＵ
Ｘの出力ＤＡＴＡは、内部信号観測回路１ａが選択信号
ＤＳＥＬのレベルを切換えることにより、集積回路１０
ａの内部信号ＡＡＡと内部信号観測回路１ａからの信号
Ｄとが切換えられる。またフリップフロップＦＦのクロ
ック入力ＣＫには、内部動作クロックＢＣＬＫと内部信
号観測回路１ａからの信号ＣＫＢのＯＲ値が入力されて
いる。通常動作時、信号ＣＫＢは「Ｌ」状態になってお
り、フリップフロップＦＦのクロック入力ＣＫには、内
部動作クロックＢＣＬＫが入力されている。

【００３７】また通常動作時、マルチプレックスＭＵＸ
の出力ＤＡＴＡからは内部信号ＡＡＡが出力されてい
る。外部からの命令によって内部レジスタ３ａを書き換
える時、内部信号観測回路１ａは信号Ｄから内部レジス
タ３ａに書込むデータを出力すると共に、選択信号ＤＳ
ＥＬの出力を操作してマルチプレックスＭＵＸの出力Ｄ
ＡＴＡを信号Ｄ側に切換える。そして内部動作クロック
ＢＣＬＫが「Ｌ」時に信号ＣＫＢとして適宜な幅の１シ
ョットパルス信号を出力して、信号Ｄのデータをフリッ
プフロップＦＦに書込む。

【００３８】図９は、内部レジスタ３ａ書き換え時の図
８の各信号のタイミングチャートである。集積回路１０
ａが通常動作時、内部信号観測回路１ａは選択信号ＤＳ
ＥＬ及びＣＫＢを「Ｌ」にして、マルチプレックスＭＵ
Ｘの出力を内部信号ＡＡＡ側にし、又フリップフロップ
ＦＦのクロック入力ＣＬＫＢとして内部動作クロックＢ
ＣＬＫをそのまま入力して、内部レジスタ３ａが内部動
作クロックＢＣＬＫに同期して内部信号ＡＡＡによって
書き換えられる状態にしている。

【００３９】集積回路１０ａのテスト時にこの内部レジ
スタ３ａの値を特定値に設定する必要が生じ、テスト装
置２０からシリアル入力信号ＳＩＮとして内部レジスタ
の変更命令が入力されると、内部信号観測回路１ａは対
応する内部レジスタ３ａに対するＤＳＥＬ信号を「Ｈ」
にする。するとマルチプレックスＭＵＸの出力ＤＡＴＡ
が内部信号ＡＡＡ側からのデータから内部信号観測回路
１からの信号Ｄ側に切換わる。

【００４０】次に内部動作クロックＢＣＬＫの立ち下が
りエッジから特定ＣＬＫ周期後、内部信号観測回路１ａ
は信号ＣＫＢに特定幅のパルス信号を出力する。これが
フリップフロップＦＦにクロック入力ＣＬＫＢとして入
力されると、フリップフロップＦＦはＣＬＫＢの立ち上
がりエッジでデータを書き換え、内部レジスタ３ａの値
である出力ＹＹＹは内部信号観測回路１ａが信号Ｄによ
って書き換えられたデータ（Ｄ ｄａｔａ）になる。こ
の出力ＹＹＹの値は、内部動作クロックＢＣＬＫの次の
立ち上がりエッジまで書き換えた値Ｄ ｄａｔａに保持
され、ＢＣＬＫの立ち上がりエッジ後は内部信号ＡＡＡ
によって再度書き換えられたデータ（ＡＡＡ ｄａｔ
ａ）に戻る。

【００４１】図１０は観測対象の集積回路に対する内部
信号観測回路１の第２の適用例を示す図である。図１０
の内部信号観測回路１ｂは、内部回路構成を３つの内部
回路ブロック２ｂ−１、２ｂ−２及び２ｂ−３に分けら
れ、図５の場合と同様各ブロックから出ている信号線上
の内部信号を観察のために内部信号観測回路１ｂが組み
込まれている。

【００４２】第２の適用例では集積回路１０ｂ内の信号
（線）を複数のグループに分けて各グループを１つの内
部信号群とし、テスト装置２０からの指示に基づいてこ
の内部信号群毎にサンプリングを行うなうかどうかを選
択する方式を採用している。このグループ分けは、例え
ばアドレス線やデータ線など関連性の有る複数の内部信
号毎に１つのグループとなるように行う。

【００４３】図１０の集積回路１０ｂでは、各内部回路
ブロック２間の複数の内部信号線を４つの内部信号群に
分け、各内部信号群毎にパラレル−シリアル変換回路５
を設けている。そしてこのパラレル−シリアル変換回路
５の出力を内部信号観測回路１ｂのポートに入力するこ
とにより、観察対象の内部信号が内部信号観測回路１ｂ
に接続されている。そしてこのパラレル−シリアル変換
回路５を介することによって複数の内部信号がシリアル
データに変換されて内部信号観測回路１ｂのポートに入
力される。従って、テスト装置２０からの指示に基づい
てサンプリングを行う内部信号群を選択する際は、内部
信号観測回路１ｂは自己のポートから１乃至複数を選択
することにより、パラレル−シリアル変換回路５を介し
てそのポートにつながっている内部信号群を選択してサ
ンプリングを可能にする。

【００４４】図１１は図１０に示した第２の適用例の場
合のサンプリングタイミングを示す図である。シリアル
入力ＳＩＮから信号選択命令を受け付けると内部信号観
測回路１ｂは、信号選択命令で指定された内部信号群に
対応するポートを選択してサンプリングする。そしてサ
ンプリング結果のパラレルデータは各ポート毎に設計段
階で決められた順序でシリアル信号に変換されて、シリ
アルデータとして出力ピンＳＯＵＴから外部に出力され
る。この時、各出力データの先頭にはスタートビット
が、また最後にはストップビットが付加される。また出
力データの長さ（データ数）はサンプリングを行った信
号数、言い換えれば選択されたポートの数と各ポートに
入力されている内部信号の本数に左右される。

【００４５】全てのサンプリングデータをシリアルデー
タとして出力ピンＳＯＵＴから出力後、特定ＣＬＫ周期
の間待機して間隔をおいた後、次のサンプリング処理に
移り選択されたポートからの信号がサンプリングされ一
連の動作を繰り返す。

【００４６】

【発明の効果】本発明によれば、内部信号観測用に多数
の外部ピンを設けることなく集積回路の内部信号を観察
可能な集積回路を実現することが出来る。

【００４７】また本発明による集積回路は、他の半導体
回路や電子部品が実装済みのプリント基板上に実装した
状態のままで内部信号の観察が可能なので、プリント基
板上で通常用いられる動作状態を再現しつつ、内部信号
を外部から観察することが出来る。従って、これまでは
困難であった機器への実装状態で通常動作を行い、その
時の内部信号を外部から観察できるので、正確に再現さ
れたデータを得ることが出来る。

【００４８】更に周辺デバイスを接続した状態で内部信
号を観察できるので、他のデバイスによる影響を観察す
ることも可能となる。また本発明による集積回路では、
通常動作中に集積回路の内部レジスタの設定値を通常の
動作によって設定される値とは無関係な値に変更するこ
とが出来る。

【００４９】以上の様な効果により本発明による集積回
路では、デバッグや障害解析の効率を大幅に向上するこ
とが可能となる。

【図面の簡単な説明】

【図１】実施形態の概要を示す図である。

【図２】（ａ）はシリアル入力信号ＳＩＮ、（ｂ）はシ
リアル出力信号ＳＯＵＴの構成を示す図である。

【図３】内部信号観測回路の構成例を示す図である。

【図４】内部信号観測回路による動作設定手順を示す図
である。

【図５】観測対象の集積回路に対して内部信号観測回路
の第１の適用例を示す図である。

【図６】コマンド例を示す図である。

【図７】内部信号のサンプリングのタイミングを示すイ
メージ図である。

【図８】本実施形態での内部レジスタの書き換えの説明
図である。

【図９】内部レジスタ３ａ書き換え時の図８の各信号の
タイミングチャートである。

【図１０】観測対象の集積回路に対して内部信号観測回
路の第２の適用例を示す図である。

【図１１】第２の適用例の場合のサンプリングタイミン
グを示す図である。

【図１２】観測したい内部信号の本数だけの外部ピンを
設けた構成の集積回路を示す図である。

【図１３】内部信号を観測するためのピンを他の入出力
ピンと共用化した構成の集積回路を示す図である。

【符号の説明】

１ 内部信号観測回路 ２、１０１、２０１ 内部回路ブロック ３ 内部レジスタ ４ 内部信号群 ５ パラレル−シリアル変換回路 １０、１００、２００ 集積回路 １１ シリアル／パラレル変換部ブロック １２ パラレル／シリアル変換ブロック １３ 設定レジスタブロック １４ データデコーダ １５ サンプリングブロック １６ レジスタ書き換え制御ブロック １７ セレクタ ２０ テスト装置 ２０２ セレクタ ２０３ 共用化出力ピン ２０４ テストモード選択信号 ＦＦ フリップフロップ ＭＵＸ マルチプレックス

Claims (6)

【特許請求の範囲】
1. 【請求項１】 集積回路外部から命令をシリアル信号と
   して受け付ける入力手段と、 前記命令に基づいて内部信号をサンプリングするサンプ
   リング手段と、 サンプリング結果をシリアルデータに変換するパラレル
   −シリアル変換手段と、 前記シリアルデータを集積回路外部に出力する出力手段
   と、 を備えることを特徴とする集積回路。
2. 【請求項２】 前記命令に基づき集積回路の内部レジス
   タ値を設定する内部レジスタ値設定手段を更に備えるこ
   とを特徴とする請求項１に記載の集積回路。
3. 【請求項３】 集積回路外部からの命令をシリアル信号
   として受け付け、 前記命令に基づいて内部信号をサンプリングし、 サンプリング結果をシリアルデータに変換し、 前記シリアルデータを集積回路外部に出力することを特
   徴とする集積回路の内部信号検証方法。
4. 【請求項４】 サンプリングを行う前記内部信号を個々
   に指定することを特徴とする請求項３に記載の集積回路
   の内部信号検証方法。
5. 【請求項５】 複数の前記内部信号を信号群とし、該信
   号群毎にサンプリングを行う前記内部信号を指定するこ
   とを特徴とする請求項３に記載の集積回路の内部信号検
   証方法。
6. 【請求項６】 前記命令に基づき集積回路の内部レジス
   タ値を設定することを特徴とする請求項３乃至５のいず
   れか１つに記載の集積回路の内部信号検証方法。