JP2002299480A - 混成集積回路の誘電体におけるサージ保護構造 - Google Patents
混成集積回路の誘電体におけるサージ保護構造Info
- Publication number
- JP2002299480A JP2002299480A JP2001098394A JP2001098394A JP2002299480A JP 2002299480 A JP2002299480 A JP 2002299480A JP 2001098394 A JP2001098394 A JP 2001098394A JP 2001098394 A JP2001098394 A JP 2001098394A JP 2002299480 A JP2002299480 A JP 2002299480A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- substrate
- dielectric
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005476 soldering Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229920005992 thermoplastic resin Polymers 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 低電圧でのサージ保護が可能であり、小型の
回路素子で形成された混成集積回路を提供する。 【解決手段】混成集積回路の外部サージ電圧に対する保
護構造として基板上に印刷パターンのギャップを用いた
ものにおいて、従来の印刷パターンのギャップが基板面
に水平な横方向に形成されていたのに対し、基板面に垂
直な方向にギャップを形成することを特徴とする。
回路素子で形成された混成集積回路を提供する。 【解決手段】混成集積回路の外部サージ電圧に対する保
護構造として基板上に印刷パターンのギャップを用いた
ものにおいて、従来の印刷パターンのギャップが基板面
に水平な横方向に形成されていたのに対し、基板面に垂
直な方向にギャップを形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、混成集積回路の
誘電体におけるサージ保護構造に関する。
誘電体におけるサージ保護構造に関する。
【０００２】
【従来の技術】近時、ハイブリッドＩＣと呼ばれる様々
の回路素子を同一の基板上に搭載した混成集積回路が、
多くの技術分野で使用されている。当該混成集積回路
は、例えば自動車等の内燃機関を有するエンジンシステ
ムの点火制御を担うものとして、エンジン内部若しくは
エンジン周辺に配置されている。
の回路素子を同一の基板上に搭載した混成集積回路が、
多くの技術分野で使用されている。当該混成集積回路
は、例えば自動車等の内燃機関を有するエンジンシステ
ムの点火制御を担うものとして、エンジン内部若しくは
エンジン周辺に配置されている。
【０００３】当該混成集積回路は、樹脂製のケース内部
に基板を設け、当該基板の一方の面上に各回路素子が印
刷又は、半田により固定設置される。各回路素子は、そ
れぞれ印刷パターン又は、ボンディングワイヤにより電
気的に導通するようになされている。
に基板を設け、当該基板の一方の面上に各回路素子が印
刷又は、半田により固定設置される。各回路素子は、そ
れぞれ印刷パターン又は、ボンディングワイヤにより電
気的に導通するようになされている。
【０００４】また前記混成集積回路は、基板、回路素
子、ボンディングワイヤの絶縁、耐湿保護として低ヤン
グ率のシリコーンゲルによる封止を行っている。
子、ボンディングワイヤの絶縁、耐湿保護として低ヤン
グ率のシリコーンゲルによる封止を行っている。
【０００５】前記ケース内に前記シリコーンゲルを注入
し封止を終えた前記混成集積回路は、最後に前記リッド
で覆われ接着剤等で固定封止をおこない、ケース内部を
外部環境から遮断する。
し封止を終えた前記混成集積回路は、最後に前記リッド
で覆われ接着剤等で固定封止をおこない、ケース内部を
外部環境から遮断する。
【０００６】図３に従来技術を適用した一般的素子を用
いた混成集積回路の外部サージ電圧に対する保護構造を
表す回路図を示す。図４に従来技術を適用した印刷パタ
ーンのギャップを用いた混成集積回路の外部サージ電圧
に対する保護構造を表す図を示す。
いた混成集積回路の外部サージ電圧に対する保護構造を
表す回路図を示す。図４に従来技術を適用した印刷パタ
ーンのギャップを用いた混成集積回路の外部サージ電圧
に対する保護構造を表す図を示す。
【０００７】前記混成集積回路の外部サージ電圧に対す
る保護において、次のようなものがある。まず、図３
（ａ）に示すように一般的素子（コンデンサ、ツェナー
ダイオード等）を用いたものがある。これは十分大きな
コンデンサを回路基板上に外部端子と接地間に設ける。
このコンデンサからなる保護回路によって、外部サージ
電圧のエネルギーを吸収して外部に接続されている回路
の回路素子を保護することができる。また、前記コンデ
ンサの変わりに図３（ｂ）に示すようにツエナーダイオ
ードを用いてもよい。
る保護において、次のようなものがある。まず、図３
（ａ）に示すように一般的素子（コンデンサ、ツェナー
ダイオード等）を用いたものがある。これは十分大きな
コンデンサを回路基板上に外部端子と接地間に設ける。
このコンデンサからなる保護回路によって、外部サージ
電圧のエネルギーを吸収して外部に接続されている回路
の回路素子を保護することができる。また、前記コンデ
ンサの変わりに図３（ｂ）に示すようにツエナーダイオ
ードを用いてもよい。
【０００８】次に図４に示すように印刷パターンのギャ
ップを用いたもの（ギャップ間に印刷された誘電体を用
いたもの）がある。これは、基板上のパターンＡ、Bの
ギャップＤをあけ、当該ギャップＤ上にＡ、Ｂパターン
と電気的に導通するよう配置された誘電体ｄを設ける。
この時、一方のパターンＢは接地される。このように配
置された外部サージ電圧保護回路の前記外部サージの放
電のバイパスである若しくは誘電体ｄにより、外部サー
ジ電圧は接地電位のパターンＢに放電されるので、混成
集積回路の集積回路側の回路素子を保護することができ
る。
ップを用いたもの（ギャップ間に印刷された誘電体を用
いたもの）がある。これは、基板上のパターンＡ、Bの
ギャップＤをあけ、当該ギャップＤ上にＡ、Ｂパターン
と電気的に導通するよう配置された誘電体ｄを設ける。
この時、一方のパターンＢは接地される。このように配
置された外部サージ電圧保護回路の前記外部サージの放
電のバイパスである若しくは誘電体ｄにより、外部サー
ジ電圧は接地電位のパターンＢに放電されるので、混成
集積回路の集積回路側の回路素子を保護することができ
る。
【０００９】
【発明が解決しようとする課題】しかし、上述の一般的
素子を用いたもので、十分大きなコンデンサを回路基板
上に外部端子と接地間に設けたものは、このような大容
量のコンデンサを使用する場合、集積回路の周波数応答
の劣化、チップ面積の増大、および大容量コンデンサの
コストが高い等の欠点が生じる。また、前記コンデンサ
の変わりにツエナーダイオードを使用した場合のもの
は、集積回路の入力信号等の振幅が制限されてしまうな
どの欠点がある。（特開昭58-52866の従来技術より）
素子を用いたもので、十分大きなコンデンサを回路基板
上に外部端子と接地間に設けたものは、このような大容
量のコンデンサを使用する場合、集積回路の周波数応答
の劣化、チップ面積の増大、および大容量コンデンサの
コストが高い等の欠点が生じる。また、前記コンデンサ
の変わりにツエナーダイオードを使用した場合のもの
は、集積回路の入力信号等の振幅が制限されてしまうな
どの欠点がある。（特開昭58-52866の従来技術より）
【００１０】さらに図４のような印刷パターンのギャッ
プを用いたものは、基板上に印刷するパターンが、マス
クにより一括して印刷するが、印刷時初期はある程度粘
度を持ったペースト状導体であるためあらかじめ定めた
一定の配置より大きく広がり、印刷面積が拡大されたパ
ターンとなってしまう問題があるため、パターン配線間
の距離は２００μｍまでが限界であった。このため製造
時に、印刷面積が拡大されたパターンを考慮して最短の
ギャップＤになるように調節されるが、製造時の条件に
より拡大されるパターンの面積が刻々変化し、ギャップ
間隔も一定ではなく製造製品の歩留まりが大きかった。
プを用いたものは、基板上に印刷するパターンが、マス
クにより一括して印刷するが、印刷時初期はある程度粘
度を持ったペースト状導体であるためあらかじめ定めた
一定の配置より大きく広がり、印刷面積が拡大されたパ
ターンとなってしまう問題があるため、パターン配線間
の距離は２００μｍまでが限界であった。このため製造
時に、印刷面積が拡大されたパターンを考慮して最短の
ギャップＤになるように調節されるが、製造時の条件に
より拡大されるパターンの面積が刻々変化し、ギャップ
間隔も一定ではなく製造製品の歩留まりが大きかった。
【００１１】また印刷パターンのギャップを用いたもの
で、前記外部サージ電圧保護回路の前記パターンＡ、Ｂ
間のギャップＤ上に前記パターンＡ、Ｂと電気的に導通
するよう配置された物質が誘電体ｄの場合、外部サージ
電圧が回路に印加された時に、低電圧から徐々に放電す
るのではなく、前記誘電体ｄの絶縁破壊電圧を越えた電
圧が、外部サージによって印加された時にはじめて導通
し、接地電位のパターンＢに放電するので、前記誘電体
ｄの絶縁破壊電圧を越えない電圧が印加され続けた場
合、回路素子は前記誘電体ｄの絶縁破壊電圧を越えない
電圧に耐え続けなければならない。ここで、前記誘電体
ｄの絶縁破壊電圧は、基板上のパターンＡ、Bのギャッ
プＤに比例する。したがって、前記誘電体ｄの絶縁破壊
電圧以下の外部サージ電圧に対しては、例えば個々の素
子を大型化して対策するので、回路素子の大型化を招
き、集積回路上の占有面積の拡大、また回路素子の大型
化による製品価格の上昇を招く。このため、外部サージ
電圧保護回路としてのパターン間ギャップを出来るだけ
縮小し、回路素子が耐え続ける電圧を低減する必要があ
った。本発明は、上記課題を鑑みてなされたもので、混
成集積回路の外部サージ電圧に対する保護構造として基
板上に印刷パターンのギャップを用いたものにおいて、
更なるギャップ間隔低減を可能とし、低電圧でのサージ
保護が可能であり、小型の回路素子で形成された混成集
積回路を提供することを目的とする。
で、前記外部サージ電圧保護回路の前記パターンＡ、Ｂ
間のギャップＤ上に前記パターンＡ、Ｂと電気的に導通
するよう配置された物質が誘電体ｄの場合、外部サージ
電圧が回路に印加された時に、低電圧から徐々に放電す
るのではなく、前記誘電体ｄの絶縁破壊電圧を越えた電
圧が、外部サージによって印加された時にはじめて導通
し、接地電位のパターンＢに放電するので、前記誘電体
ｄの絶縁破壊電圧を越えない電圧が印加され続けた場
合、回路素子は前記誘電体ｄの絶縁破壊電圧を越えない
電圧に耐え続けなければならない。ここで、前記誘電体
ｄの絶縁破壊電圧は、基板上のパターンＡ、Bのギャッ
プＤに比例する。したがって、前記誘電体ｄの絶縁破壊
電圧以下の外部サージ電圧に対しては、例えば個々の素
子を大型化して対策するので、回路素子の大型化を招
き、集積回路上の占有面積の拡大、また回路素子の大型
化による製品価格の上昇を招く。このため、外部サージ
電圧保護回路としてのパターン間ギャップを出来るだけ
縮小し、回路素子が耐え続ける電圧を低減する必要があ
った。本発明は、上記課題を鑑みてなされたもので、混
成集積回路の外部サージ電圧に対する保護構造として基
板上に印刷パターンのギャップを用いたものにおいて、
更なるギャップ間隔低減を可能とし、低電圧でのサージ
保護が可能であり、小型の回路素子で形成された混成集
積回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
め本発明の技術は、熱可塑性樹脂などで成形されたケー
ス内部にアルミナ等で成形された基板を有し、当該基板
表面に各回路素子が印刷又は、半田により固定され実装
した混成集積回路において、前記混成集積回路の外部サ
ージ電圧に対する保護構造として基板面に垂直な方向に
印刷パターンのギャップを形成することを特徴とする。
め本発明の技術は、熱可塑性樹脂などで成形されたケー
ス内部にアルミナ等で成形された基板を有し、当該基板
表面に各回路素子が印刷又は、半田により固定され実装
した混成集積回路において、前記混成集積回路の外部サ
ージ電圧に対する保護構造として基板面に垂直な方向に
印刷パターンのギャップを形成することを特徴とする。
【００１３】
【作用】本発明の技術を適用することにより混成集積回
路の外部サージ電圧に対する保護構造として、基板上の
パターン間ギャップが数μｍの混成集積回路を提供する
ことができる。
路の外部サージ電圧に対する保護構造として、基板上の
パターン間ギャップが数μｍの混成集積回路を提供する
ことができる。
【００１４】
【実施例】図１に本発明の技術を適用した印刷パターン
のギャップを用いた混成集積回路の外部サージ電圧に対
する保護構造の実施例１を表す図を示す。図２に図１の
Ｃ−Ｃ断面を矢印方向にみた図を示す。
のギャップを用いた混成集積回路の外部サージ電圧に対
する保護構造の実施例１を表す図を示す。図２に図１の
Ｃ−Ｃ断面を矢印方向にみた図を示す。
【００１５】図１と図２において、本発明の混成集積回
路の外部サージ電圧に対する保護構造は、基板上に印刷
パターンのギャップを用いたもので、従来の印刷パター
ンのギャップが基板面に水平な横方向に形成されていた
のに対し、基板面に垂直な方向にギャップを形成する。
これは、あらかじめ基板上に成形された接地電位のパタ
ーンＢに、外部サージ電圧に対する保護をさせるパター
ン間ギャップを形成したい部分のみパターンＢに重ねて
誘電体ｄを印刷し、さらにその上にパターンＡを重ねて
印刷する。このようにすると基板面に垂直な方向に、外
部サージ電圧に対する保護のギャップを形成でき、実質
誘電体の膜厚の８μｍといった数μｍのギャップを形成
することができる。
路の外部サージ電圧に対する保護構造は、基板上に印刷
パターンのギャップを用いたもので、従来の印刷パター
ンのギャップが基板面に水平な横方向に形成されていた
のに対し、基板面に垂直な方向にギャップを形成する。
これは、あらかじめ基板上に成形された接地電位のパタ
ーンＢに、外部サージ電圧に対する保護をさせるパター
ン間ギャップを形成したい部分のみパターンＢに重ねて
誘電体ｄを印刷し、さらにその上にパターンＡを重ねて
印刷する。このようにすると基板面に垂直な方向に、外
部サージ電圧に対する保護のギャップを形成でき、実質
誘電体の膜厚の８μｍといった数μｍのギャップを形成
することができる。
【００１６】外部サージ電圧が回路に印加された時に、
前記誘電体ｄの絶縁破壊電圧を越えた電圧が、外部サー
ジによって印加された時にはじめて導通するが、前記誘
電体ｄの絶縁破壊電圧は、パターンＡ、B間に挟まれる
誘電体ｄの膜厚数μｍに比例するので、わずかな電圧で
絶縁破壊する。
前記誘電体ｄの絶縁破壊電圧を越えた電圧が、外部サー
ジによって印加された時にはじめて導通するが、前記誘
電体ｄの絶縁破壊電圧は、パターンＡ、B間に挟まれる
誘電体ｄの膜厚数μｍに比例するので、わずかな電圧で
絶縁破壊する。
【００１７】
【発明の効果】以上のように、混成集積回路に本発明の
技術を適用することで、混成集積回路の外部サージ電圧
に対する保護構造として基板上に印刷パターンのギャッ
プを用いたものにおいて、外部サージ電圧に対する保護
構造として基板上のパターン間ギャップが数μｍの混成
集積回路を提供することができる。したがって、外部サ
ージ電圧に対する絶縁破壊電圧が、低電圧でのサージ保
護が可能であるので、絶縁破壊電圧を越えない電圧が回
路素子に印加され続けた場合でも、回路素子には低電圧
なサージに対する保護でよい。つまり、個々の素子を大
型化して高電圧なサージに対する保護をする必要がない
ため回路素子は小型化でき、混成集積回路上の占有面積
の縮小し、小型化による製品価格を低減することができ
る。したがって小型で安価な混成集積回路を提供するこ
とができる。
技術を適用することで、混成集積回路の外部サージ電圧
に対する保護構造として基板上に印刷パターンのギャッ
プを用いたものにおいて、外部サージ電圧に対する保護
構造として基板上のパターン間ギャップが数μｍの混成
集積回路を提供することができる。したがって、外部サ
ージ電圧に対する絶縁破壊電圧が、低電圧でのサージ保
護が可能であるので、絶縁破壊電圧を越えない電圧が回
路素子に印加され続けた場合でも、回路素子には低電圧
なサージに対する保護でよい。つまり、個々の素子を大
型化して高電圧なサージに対する保護をする必要がない
ため回路素子は小型化でき、混成集積回路上の占有面積
の縮小し、小型化による製品価格を低減することができ
る。したがって小型で安価な混成集積回路を提供するこ
とができる。
【図１】 本発明の技術を適用した実施例１を表す混成
集積回路内の構造の図である。
集積回路内の構造の図である。
【図２】 図１のＣ−Ｃ断面を矢印方向にみた図であ
る。
る。
【図３】 従来技術を適用した一般的素子を用いた混成
集積回路の外部サージ電圧に対する保護構造を表す回路
図である。
集積回路の外部サージ電圧に対する保護構造を表す回路
図である。
【図４】 従来技術を適用した印刷パターンのギャップ
を用いた混成集積回路の外部サージ電圧に対する保護構
造を表す図である。
を用いた混成集積回路の外部サージ電圧に対する保護構
造を表す図である。
図において同一符号は同一、又は相当部分を示す。 １０ 基板 １１ パターンA １２ パターンＢ １３ 誘電体 １５ コンデンサ １６ ツェナーダイオード
Claims (3)
- 【請求項１】熱可塑性樹脂などで成形されたケース内部
にアルミナ等で成形された基板を有し、当該基板表面に
各回路素子が印刷又は、半田により固定され実装した混
成集積回路において、 前記混成集積回路の外部サージ
電圧に対する保護構造として基板面に垂直な方向に印刷
パターンのギャップを形成することを特徴とする混成集
積回路。 - 【請求項２】前記基板面に垂直な方向の印刷パターンの
ギャップ間には、誘電体を挟み込むことを特徴とする請
求項１記載の混成集積回路。 - 【請求項３】熱可塑性樹脂などで成形されたケース内部
にアルミナ等で成形された基板を有し、当該基板表面に
各回路素子が印刷又は、半田により固定され実装した混
成集積回路において、前記基板上に成形された接地電位
のパターンに重ねて誘電体を印刷し、さらにその上にパ
ターンを重ねて印刷することを特徴とする混成集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098394A JP2002299480A (ja) | 2001-03-30 | 2001-03-30 | 混成集積回路の誘電体におけるサージ保護構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098394A JP2002299480A (ja) | 2001-03-30 | 2001-03-30 | 混成集積回路の誘電体におけるサージ保護構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299480A true JP2002299480A (ja) | 2002-10-11 |
Family
ID=18952045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098394A Pending JP2002299480A (ja) | 2001-03-30 | 2001-03-30 | 混成集積回路の誘電体におけるサージ保護構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299480A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680157A (en) * | 1979-12-05 | 1981-07-01 | Hitachi Ltd | Hybrid integrated circuit substrate for contactless igniting device |
| JPS5939949U (ja) * | 1982-09-08 | 1984-03-14 | アルプス電気株式会社 | 高周波回路装置 |
| JPH04208559A (ja) * | 1990-11-30 | 1992-07-30 | Nec Corp | 半導体装置用パッケージ |
-
2001
- 2001-03-30 JP JP2001098394A patent/JP2002299480A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680157A (en) * | 1979-12-05 | 1981-07-01 | Hitachi Ltd | Hybrid integrated circuit substrate for contactless igniting device |
| JPS5939949U (ja) * | 1982-09-08 | 1984-03-14 | アルプス電気株式会社 | 高周波回路装置 |
| JPH04208559A (ja) * | 1990-11-30 | 1992-07-30 | Nec Corp | 半導体装置用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005067684A2 (en) | Insulating substrate for ic packages having integral esd protection | |
| WO2007132560A1 (ja) | 高周波素子モジュール及びその製造方法 | |
| US6753204B1 (en) | Method for assembling integrated circuits with protection of the circuits against electrostatic discharge | |
| US7659618B2 (en) | Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device | |
| US7495880B2 (en) | Circuit board and electric device having circuit board | |
| JP2002299480A (ja) | 混成集積回路の誘電体におけるサージ保護構造 | |
| US6078092A (en) | Resettable fuse integrated circuit package | |
| JP3068993B2 (ja) | 電子回路装置 | |
| JP3508292B2 (ja) | 内燃機関用点火装置 | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| JP4961148B2 (ja) | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| KR200167586Y1 (ko) | 반도체 장치 | |
| JPS6139742B2 (ja) | ||
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JP2636214B2 (ja) | 静電気吸収器 | |
| JPH062285Y2 (ja) | 静電破壊防止回路 | |
| JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
| JPH04186667A (ja) | 半導体装置 | |
| JP3356119B2 (ja) | 半導体装置及びその製造方法 | |
| JP2634978B2 (ja) | 保護素子付リードフレーム | |
| JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
| JP2000208669A (ja) | ハイブリッド集積回路装置の構造 | |
| JPS61237462A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |