JPH1154760A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH1154760A JPH1154760A JP9219955A JP21995597A JPH1154760A JP H1154760 A JPH1154760 A JP H1154760A JP 9219955 A JP9219955 A JP 9219955A JP 21995597 A JP21995597 A JP 21995597A JP H1154760 A JPH1154760 A JP H1154760A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gettering
- film
- semiconductor film
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
- H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3816—Pulsed laser beam
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 低温プロセスによって、珪素を含む結晶性半
導体膜中から触媒元素を除去または低減するための技術
を提供する。 【解決手段】 非晶質半導体膜１０３内に当該触媒元素
を導入し、加熱処理、レーザ照射により結晶化し、結晶
性半導体膜１０６を得る。レジストマスク１０７を形成
し、ボロンおよびリンを選択的に導入してゲッタリング
領域１０８を形成する。次に、５００〜６５０程度の加
熱処理によって、被ゲッタリング領域１１０中の触媒元
素をゲッタリング領域１０８にゲッタリングさせて、触
媒元素の濃度が低減された結晶性半導体膜１１０を得
る。この膜１１０をパターニングして、半導体装置の半
導体層１１１を得る。
導体膜中から触媒元素を除去または低減するための技術
を提供する。 【解決手段】 非晶質半導体膜１０３内に当該触媒元素
を導入し、加熱処理、レーザ照射により結晶化し、結晶
性半導体膜１０６を得る。レジストマスク１０７を形成
し、ボロンおよびリンを選択的に導入してゲッタリング
領域１０８を形成する。次に、５００〜６５０程度の加
熱処理によって、被ゲッタリング領域１１０中の触媒元
素をゲッタリング領域１０８にゲッタリングさせて、触
媒元素の濃度が低減された結晶性半導体膜１１０を得
る。この膜１１０をパターニングして、半導体装置の半
導体層１１１を得る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、非晶質半導体薄膜
を結晶化して形成された結晶性半導体膜を利用した半導
体装置の作製方法に関するものであり、特に薄膜トラン
ジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装
置の作製方法に関する。
を結晶化して形成された結晶性半導体膜を利用した半導
体装置の作製方法に関するものであり、特に薄膜トラン
ジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装
置の作製方法に関する。
【０００２】
【従来の技術】近年、ガラス基板等に上にＴＦＴを形成
して半導体回路を構成する技術が急速に進んでいる。そ
のような半導体回路としてはアクティブマトリクス型液
晶表示装置のような電気光学装置が代表的である。
して半導体回路を構成する技術が急速に進んでいる。そ
のような半導体回路としてはアクティブマトリクス型液
晶表示装置のような電気光学装置が代表的である。
【０００３】アクティブマトリクス型液晶表示装置と
は、同一基板上に画素マトリクス回路とドライバー回路
とを設けたモノシリック型表示装置である。さらにメモ
リ回路やクロック発生回路等のロジック回路を内蔵した
システムオンパネルの開発も進められている。
は、同一基板上に画素マトリクス回路とドライバー回路
とを設けたモノシリック型表示装置である。さらにメモ
リ回路やクロック発生回路等のロジック回路を内蔵した
システムオンパネルの開発も進められている。
【０００４】このようなドライバー回路やロジック回路
は高速動作を行う必要があるので、活性層として非晶質
珪素膜（アモルファスシリコン膜）を用いることは不適
当である。そのため、現状では結晶性珪素膜（ポリシリ
コン膜）を活性層としたＴＦＴが主流になりつつある。
は高速動作を行う必要があるので、活性層として非晶質
珪素膜（アモルファスシリコン膜）を用いることは不適
当である。そのため、現状では結晶性珪素膜（ポリシリ
コン膜）を活性層としたＴＦＴが主流になりつつある。
【０００５】そして、ガラス基板のように石英基板に比
較し耐熱性の低い基板上に、大面積に結晶性珪素膜を形
成するためのプロセス、いわゆる低温プロセスに関し
て、研究・開発が盛んに行われている。
較し耐熱性の低い基板上に、大面積に結晶性珪素膜を形
成するためのプロセス、いわゆる低温プロセスに関し
て、研究・開発が盛んに行われている。
【０００６】本発明者らは、特開平７−１３０６５２号
公報において、ガラス基板上に結晶性珪素膜を得るため
技術を開示している。同公報記載の技術は、非晶質珪素
膜に対して結晶化を助長する触媒元素を添加し、加熱処
理を行い、非晶質珪素膜を結晶化するというものであ
る。
公報において、ガラス基板上に結晶性珪素膜を得るため
技術を開示している。同公報記載の技術は、非晶質珪素
膜に対して結晶化を助長する触媒元素を添加し、加熱処
理を行い、非晶質珪素膜を結晶化するというものであ
る。
【０００７】この結晶化技術によって、非晶質珪素膜の
結晶化温度を５０〜１００℃も引き下げることが可能に
なり、また結晶化に要する時間も１／５〜１／１０にま
で短縮することが可能になった。その結果、耐熱性の低
いガラス基板上にも、結晶化珪素膜を大面積に形成する
ことが可能になった。このような、低温プロセスよって
得られた結晶性珪素膜は、優れた結晶性を有することが
実験的に確かめられている。
結晶化温度を５０〜１００℃も引き下げることが可能に
なり、また結晶化に要する時間も１／５〜１／１０にま
で短縮することが可能になった。その結果、耐熱性の低
いガラス基板上にも、結晶化珪素膜を大面積に形成する
ことが可能になった。このような、低温プロセスよって
得られた結晶性珪素膜は、優れた結晶性を有することが
実験的に確かめられている。
【０００８】
【発明が解決しようとする課題】上述した結晶化技術に
おいて、触媒元素にはニッケル、コバルト等の金属元素
が用いられる。このような金属元素は珪素膜中に深い準
位を形成してキャリアを捕獲してしまうため、得られた
結晶性珪素膜を用いてＴＦＴを製造した場合、ＴＦＴの
電気特性や信頼性に悪影響を及ぼすことが懸念される。
おいて、触媒元素にはニッケル、コバルト等の金属元素
が用いられる。このような金属元素は珪素膜中に深い準
位を形成してキャリアを捕獲してしまうため、得られた
結晶性珪素膜を用いてＴＦＴを製造した場合、ＴＦＴの
電気特性や信頼性に悪影響を及ぼすことが懸念される。
【０００９】また、結晶性半導体薄膜中に残存した触媒
元素は不規則に偏析することが確認されており、特に結
晶粒界に偏析していた。本発明者らは偏析した領域が微
弱な電流の逃げ道（リークパス）になると考え、オフ電
流（ＴＦＴがオフ状態にある時の電流）の突発的な増加
を招く原因になっていると考えた。
元素は不規則に偏析することが確認されており、特に結
晶粒界に偏析していた。本発明者らは偏析した領域が微
弱な電流の逃げ道（リークパス）になると考え、オフ電
流（ＴＦＴがオフ状態にある時の電流）の突発的な増加
を招く原因になっていると考えた。
【００１０】従って、結晶化後は触媒元素を速やかに除
去するか、または電気特性に影響しない程度にまで低減
することが望ましい。ハロゲン元素によるゲッタリング
効果を利用して、結晶性珪素膜中の触媒元素をゲッタリ
ングする方法に関する出願を本発明者らは既に済ませて
いる。
去するか、または電気特性に影響しない程度にまで低減
することが望ましい。ハロゲン元素によるゲッタリング
効果を利用して、結晶性珪素膜中の触媒元素をゲッタリ
ングする方法に関する出願を本発明者らは既に済ませて
いる。
【００１１】しかしながら、上記手段を用いる場合には
８００℃以上の高温の加熱処理が必要となるため、耐熱
性の低いガラス基板を用いることができない。即ち、触
媒元素を用いた低温プロセスの特徴を効果的に活かすこ
とができない。
８００℃以上の高温の加熱処理が必要となるため、耐熱
性の低いガラス基板を用いることができない。即ち、触
媒元素を用いた低温プロセスの特徴を効果的に活かすこ
とができない。
【００１２】本発明は上記問題点を鑑みて成されたもの
であり、低温プロセスの特徴を活かしたまま珪素を含む
結晶性半導体膜中から触媒元素を除去または低減するた
めの技術を提供することを課題とする。
であり、低温プロセスの特徴を活かしたまま珪素を含む
結晶性半導体膜中から触媒元素を除去または低減するた
めの技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明は、１）珪素を含む非晶質半導体膜を触媒
元素を利用して結晶化する工程、２）選択的に１３族元
素（具体的にボロン）および１５族元素（具体的にはリ
ン）をドーピングしてゲッタリング領域を形成する工
程、３）加熱処理によって被ゲッタリング領域内の触媒
元素をゲッタリング領域に移動させる工程とを主要な構
成とする。以上の工程を経ることによって、１３族元素
および１５族元素がドーピングされなかった領域の触媒
元素をゲッタリング領域へ拡散させ、そこで捕獲（ゲッ
タリング）する。
めに、本発明は、１）珪素を含む非晶質半導体膜を触媒
元素を利用して結晶化する工程、２）選択的に１３族元
素（具体的にボロン）および１５族元素（具体的にはリ
ン）をドーピングしてゲッタリング領域を形成する工
程、３）加熱処理によって被ゲッタリング領域内の触媒
元素をゲッタリング領域に移動させる工程とを主要な構
成とする。以上の工程を経ることによって、１３族元素
および１５族元素がドーピングされなかった領域の触媒
元素をゲッタリング領域へ拡散させ、そこで捕獲（ゲッ
タリング）する。
【００１４】本発明の基本的な目的は、珪素を含む非晶
質半導体膜の結晶化に使用した触媒元素を結晶性半導体
膜中から除去することであり、そのための手段として１
３族元素および１５族元素を導入した領域をゲッタリン
グシンクとして利用する。
質半導体膜の結晶化に使用した触媒元素を結晶性半導体
膜中から除去することであり、そのための手段として１
３族元素および１５族元素を導入した領域をゲッタリン
グシンクとして利用する。
【００１５】上記結晶化工程において、非晶質半導体膜
に触媒元素を導入する方法として、プラズマドーピング
法、蒸着法やスパッタリング法等の気相法、あるいは触
媒元素を含有する溶液を塗布する方法が採用できる。溶
液を用いる方法は触媒元素の導入量の制御が容易であ
り、極微量に添加することが容易に行える。
に触媒元素を導入する方法として、プラズマドーピング
法、蒸着法やスパッタリング法等の気相法、あるいは触
媒元素を含有する溶液を塗布する方法が採用できる。溶
液を用いる方法は触媒元素の導入量の制御が容易であ
り、極微量に添加することが容易に行える。
【００１６】また、触媒元素としてはＮｉ（ニッケ
ル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウ
ム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）等の金属
元素が代表的である。本発明者らの実験では、ニッケル
が最も適した元素であることが判明している。
ル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウ
ム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）等の金属
元素が代表的である。本発明者らの実験では、ニッケル
が最も適した元素であることが判明している。
【００１７】本発明において、ゲッタリング用の１３族
に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔ
ｌから選ばれた少なくとも一つの元素が用いられ、Ｂ
（ボロン）が最適であった。また１５族に属する不純物
元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒
素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げら
れ、特に顕著な作用効果を示すのはリンであり、ついで
砒素であることが判明している。
に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔ
ｌから選ばれた少なくとも一つの元素が用いられ、Ｂ
（ボロン）が最適であった。また１５族に属する不純物
元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒
素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げら
れ、特に顕著な作用効果を示すのはリンであり、ついで
砒素であることが判明している。
【００１８】従来、単結晶シリコン基板中に拡散してし
まった金属元素をゲッタリングするために、Ｐを拡散さ
せたＮ型領域をゲッタリングシンクに用いることが知ら
れている。これに対して、本発明では、結晶化のために
意図的に添加した触媒元素をゲッタリングするために、
半導体材料にＮ型の導電性を付与する１５族元素と共
に、Ｐ型の導電性を付与する１３族元素を導入した領域
をゲッタリングシンクに用いる点に特徴を有する。
まった金属元素をゲッタリングするために、Ｐを拡散さ
せたＮ型領域をゲッタリングシンクに用いることが知ら
れている。これに対して、本発明では、結晶化のために
意図的に添加した触媒元素をゲッタリングするために、
半導体材料にＮ型の導電性を付与する１５族元素と共
に、Ｐ型の導電性を付与する１３族元素を導入した領域
をゲッタリングシンクに用いる点に特徴を有する。
【００１９】本発明のゲッタリング工程において、考慮
すべき代表的なパラメータとして以下の６つが挙げられ
る。 （ａ）ボロン、リンの導入工程におけるドーズ量 （ｂ）ボロン、リンの導入工程における加速電圧 （ｃ）ゲッタリング領域の形状、面積 （ｄ）被ゲッタリング領域の形状、面積 （ｅ）ゲッタリングのための加熱処理における処理温度 （ｆ）ゲッタリングのための加熱処理における処理時間
すべき代表的なパラメータとして以下の６つが挙げられ
る。 （ａ）ボロン、リンの導入工程におけるドーズ量 （ｂ）ボロン、リンの導入工程における加速電圧 （ｃ）ゲッタリング領域の形状、面積 （ｄ）被ゲッタリング領域の形状、面積 （ｅ）ゲッタリングのための加熱処理における処理温度 （ｆ）ゲッタリングのための加熱処理における処理時間
【００２０】本発明では上記パラメータが相互に関係し
て成り立っており、どれかパラメータを動かすと、他の
パラメータの最適値もそれに伴って変化し得る。本発明
者らが行った実験、およびそこから得られた知見につい
て以下に述べる。
て成り立っており、どれかパラメータを動かすと、他の
パラメータの最適値もそれに伴って変化し得る。本発明
者らが行った実験、およびそこから得られた知見につい
て以下に述べる。
【００２１】実験の概要は、（ａ）リン（１５族元素）
のみを導入したゲッタリング領域、（ｂ）ボロン（１３
族元素）のみを導入したゲッタリング領域、（ｃ）リン
とボロンを導入したゲッタリング領域をそれぞれ形成
し、これら領域のゲッタリング効果の差異を比較検討す
るというものである。
のみを導入したゲッタリング領域、（ｂ）ボロン（１３
族元素）のみを導入したゲッタリング領域、（ｃ）リン
とボロンを導入したゲッタリング領域をそれぞれ形成
し、これら領域のゲッタリング効果の差異を比較検討す
るというものである。
【００２２】本実験では、ゲッタリング領域の効果の差
異を調べるために、ゲッタリング処理後の試料をＦＰＭ
（ＨＦとＨ2 Ｏ2 をモル比で0.5:0.5 に混合した薬液）
と呼ばれるエッチャントで処理した。ＦＰＭ処理によっ
て、被ゲッタリング領域に残存したニッケル（おそらく
ニッケルシリサイドとなっている）を選択的に除去する
ことができる。そこでＦＰＭ処理によって発生する孔の
数によって、ゲッタリング効果を評価した。この孔はＦ
ＰＭ中に試料を室温で１時間浸漬することで生じる。即
ち、この孔が発生する度合いが高いほど、高濃度にニッ
ケルが残留していると言える。
異を調べるために、ゲッタリング処理後の試料をＦＰＭ
（ＨＦとＨ2 Ｏ2 をモル比で0.5:0.5 に混合した薬液）
と呼ばれるエッチャントで処理した。ＦＰＭ処理によっ
て、被ゲッタリング領域に残存したニッケル（おそらく
ニッケルシリサイドとなっている）を選択的に除去する
ことができる。そこでＦＰＭ処理によって発生する孔の
数によって、ゲッタリング効果を評価した。この孔はＦ
ＰＭ中に試料を室温で１時間浸漬することで生じる。即
ち、この孔が発生する度合いが高いほど、高濃度にニッ
ケルが残留していると言える。
【００２３】本実験において、試料となる多結晶珪素膜
を形成は次の通りであり、本実験の多結晶珪素膜は全て
この条件で作製した。膜厚５５ｎｍの非晶質珪素膜表面
に、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液
をスピンコーティング法により塗布した。そして５５０
℃、４時間加熱し、さらにエキシマレーザを照射してア
ニールした。ＳＩＭＳによる測定では、得られた多結晶
珪素膜中のニッケル濃度は１×１０19〜２×１０19atom
s/cm3 程度である。
を形成は次の通りであり、本実験の多結晶珪素膜は全て
この条件で作製した。膜厚５５ｎｍの非晶質珪素膜表面
に、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液
をスピンコーティング法により塗布した。そして５５０
℃、４時間加熱し、さらにエキシマレーザを照射してア
ニールした。ＳＩＭＳによる測定では、得られた多結晶
珪素膜中のニッケル濃度は１×１０19〜２×１０19atom
s/cm3 程度である。
【００２４】図１０に本実験の被ゲッタリング領域１０
とゲッタリング領域２０の関係を模式的に示す。次に、
多結晶珪素膜上にマスクを形成し、イオンドーピング法
によって、リン及び／又はボロンをマスクを介して選択
的にドーピングし、ゲッタリング領域２０を形成した。
リン、ボロン双方ともドーピングされなかった領域を被
ゲッタリング領域１０と呼ぶ。また、リンのソースガス
にはフォスフィンを用い、ボロンのソースガスにはジボ
ランを用いた。
とゲッタリング領域２０の関係を模式的に示す。次に、
多結晶珪素膜上にマスクを形成し、イオンドーピング法
によって、リン及び／又はボロンをマスクを介して選択
的にドーピングし、ゲッタリング領域２０を形成した。
リン、ボロン双方ともドーピングされなかった領域を被
ゲッタリング領域１０と呼ぶ。また、リンのソースガス
にはフォスフィンを用い、ボロンのソースガスにはジボ
ランを用いた。
【００２５】ゲッタリングのための加熱処理の条件は、
窒素雰囲気、加熱温度６００℃、加熱時間１２時間と
し、本実験では全てこの条件とした。そして、上述した
ＦＰＭ処理を施した。ＦＰＭ処理後の試料の光学顕微鏡
写真を図１２〜１６に示す。
窒素雰囲気、加熱温度６００℃、加熱時間１２時間と
し、本実験では全てこの条件とした。そして、上述した
ＦＰＭ処理を施した。ＦＰＭ処理後の試料の光学顕微鏡
写真を図１２〜１６に示す。
【００２６】図１２〜１６には、被ゲッタリング領域１
０の幅Ｌを１００μｍに固定し、ゲッタリング領域２０
の幅ｓを１０μｍ、２０μｍ、３０μｍ、５０μｍ、１
００μｍとした場合の実験結果を示す。なお、ＦＰＭは
真性の珪素膜に対してＮ型の珪素膜を選択的に除去可能
なため、図１３ではリンのみをを導入したゲッタリング
領域は除去されている。また、図１１に、光学顕微鏡写
真と、ゲッタリング領域を作製するためのドーピング条
件との対応を表で示した。
０の幅Ｌを１００μｍに固定し、ゲッタリング領域２０
の幅ｓを１０μｍ、２０μｍ、３０μｍ、５０μｍ、１
００μｍとした場合の実験結果を示す。なお、ＦＰＭは
真性の珪素膜に対してＮ型の珪素膜を選択的に除去可能
なため、図１３ではリンのみをを導入したゲッタリング
領域は除去されている。また、図１１に、光学顕微鏡写
真と、ゲッタリング領域を作製するためのドーピング条
件との対応を表で示した。
【００２７】図１２はボロン（１３族元素）のみを導入
した場合の光学顕微鏡写真である。ボロンのドーピング
条件は、加速電圧を１０keV に設定し、ドーズ量は、ゲ
ッタリング領域２０内のボロンの濃度が２．５×１０15
atoms/cm2 となるように設定した。
した場合の光学顕微鏡写真である。ボロンのドーピング
条件は、加速電圧を１０keV に設定し、ドーズ量は、ゲ
ッタリング領域２０内のボロンの濃度が２．５×１０15
atoms/cm2 となるように設定した。
【００２８】図１３はリン（１５族元素）のみを導入し
た場合の光学顕微鏡写真である。リンのドーピング条件
は加速電圧を１０keV に設定し、ドーズ量はゲッタリン
グ領域２０内のリンの濃度が１．７×１０15atoms/cm2
となるように、設定した。
た場合の光学顕微鏡写真である。リンのドーピング条件
は加速電圧を１０keV に設定し、ドーズ量はゲッタリン
グ領域２０内のリンの濃度が１．７×１０15atoms/cm2
となるように、設定した。
【００２９】図１４はボロンとリン（１３族元素及び１
５族元素）を導入した場合の光学顕微鏡写真である。ボ
ロンのドーピング条件は図１３と同じに設定し、他方リ
ンのドーピング条件は図１４の場合と同じに設定した。
５族元素）を導入した場合の光学顕微鏡写真である。ボ
ロンのドーピング条件は図１３と同じに設定し、他方リ
ンのドーピング条件は図１４の場合と同じに設定した。
【００３０】図１２〜１４の写真を比較検討すると、図
１２の写真からは、ゲッタリングのための加熱処理前後
と孔の発生が変化しないため、ボロンのみを導入したゲ
ッタリング領域にはゲッタリング効果が殆どない考えら
れる。
１２の写真からは、ゲッタリングのための加熱処理前後
と孔の発生が変化しないため、ボロンのみを導入したゲ
ッタリング領域にはゲッタリング効果が殆どない考えら
れる。
【００３１】一方、図１３の写真を見ると、リンのみを
導入したゲッタリング領域は、図１２と比較すると明ら
かなように、ゲッタリング機能を有するのが分かる。し
かし、ゲッタリング領域の幅ｓが１０μｍや２０μｍの
ような微細な場合では、被ゲッタリング領域に孔が発生
している。これを図１４に示すボロンとリン双方を導入
したゲッタリング領域と比較すると、図１４ではゲッタ
リング領域の幅ｓが１０μｍや２０μｍの場合でも、被
ゲッタリング領域に孔が発生していない。なお、ＦＰＭ
処理で孔の空かなかった試料中のニッケル濃度はＳＩＭ
Ｓの検出下限（約５×１０17atoms/cm3 以下）にまで低
減されていた。
導入したゲッタリング領域は、図１２と比較すると明ら
かなように、ゲッタリング機能を有するのが分かる。し
かし、ゲッタリング領域の幅ｓが１０μｍや２０μｍの
ような微細な場合では、被ゲッタリング領域に孔が発生
している。これを図１４に示すボロンとリン双方を導入
したゲッタリング領域と比較すると、図１４ではゲッタ
リング領域の幅ｓが１０μｍや２０μｍの場合でも、被
ゲッタリング領域に孔が発生していない。なお、ＦＰＭ
処理で孔の空かなかった試料中のニッケル濃度はＳＩＭ
Ｓの検出下限（約５×１０17atoms/cm3 以下）にまで低
減されていた。
【００３２】本発明において、ゲッタリングは触媒元素
の拡散現象である。本実験では、ニッケルの拡散距離は
被ゲッタリング領域１０の幅Ｌに依存する。単純化し
て、ニッケルの拡散は被ゲッタリング領域１０の幅Ｌ方
向の１次元のみと考えると、幅Ｌが１００μｍであれば
最大ニッケルを５０μｍ拡散させればよい。図１３、図
１４では被ゲッタリング領域１０の幅Ｌは１００μｍと
同じであり、ゲッタリングするためのニッケルの拡散距
離は同じとみなすことができる。また、ゲッタリング領
域が広いほどゲッタリング効果が高くなることが予測さ
れる。このことは、図１３の写真も示している。
の拡散現象である。本実験では、ニッケルの拡散距離は
被ゲッタリング領域１０の幅Ｌに依存する。単純化し
て、ニッケルの拡散は被ゲッタリング領域１０の幅Ｌ方
向の１次元のみと考えると、幅Ｌが１００μｍであれば
最大ニッケルを５０μｍ拡散させればよい。図１３、図
１４では被ゲッタリング領域１０の幅Ｌは１００μｍと
同じであり、ゲッタリングするためのニッケルの拡散距
離は同じとみなすことができる。また、ゲッタリング領
域が広いほどゲッタリング効果が高くなることが予測さ
れる。このことは、図１３の写真も示している。
【００３３】従って、図１３と図１４の写真を比較する
と、ボロンとリンを導入したゲッタリング領域は、リン
のみを導入したゲッタリング領域よりもより狭い面積
で、より離れたニッケルをゲッタリングすることが可能
であり、より高いゲッタリング効果を示している。特に
図１４（Ａ）の写真は、被ゲッタリング領域１０の幅Ｌ
が１００μｍの場合、その両側に幅ｓの５μｍのゲッタ
リング領域を形成すればよいことを示している。
と、ボロンとリンを導入したゲッタリング領域は、リン
のみを導入したゲッタリング領域よりもより狭い面積
で、より離れたニッケルをゲッタリングすることが可能
であり、より高いゲッタリング効果を示している。特に
図１４（Ａ）の写真は、被ゲッタリング領域１０の幅Ｌ
が１００μｍの場合、その両側に幅ｓの５μｍのゲッタ
リング領域を形成すればよいことを示している。
【００３４】よって、ボロンとリンを用いた場合、ゲッ
タリング領域の占有面積が小さくて済むので、被ゲッタ
リング領域を広くできる。また、ゲッタリング効果が高
いため、ゲッタリング処理の時短化が図れるという効果
を得ることができる。リンとボロンを導入したゲッタリ
ング領域のほうがゲッタリング効果が高くなる理由の１
つとして、リンのみが導入されたゲッタリング領域より
も、ボロンとリンが導入された領域の方がニッケルの固
溶度が高くなっていると考えられる。
タリング領域の占有面積が小さくて済むので、被ゲッタ
リング領域を広くできる。また、ゲッタリング効果が高
いため、ゲッタリング処理の時短化が図れるという効果
を得ることができる。リンとボロンを導入したゲッタリ
ング領域のほうがゲッタリング効果が高くなる理由の１
つとして、リンのみが導入されたゲッタリング領域より
も、ボロンとリンが導入された領域の方がニッケルの固
溶度が高くなっていると考えられる。
【００３５】次に、リンのドーピング条件を固定し、ボ
ロンのドーピング条件を変化させて、ボロンの導入量と
ゲッタリング効果の傾向を観察した。図１５、図１６に
ＦＰＭ処理後の試料の光学顕微鏡写真を示す。この実験
では、リンのドーピング条件を図１３と同じにし、加速
電圧１０keV 、ドーズ量は、ドーピングされるリンの濃
度が１．７×１０15atoms/cm2 となる値に固定した。ま
たボロンのドーピング時の加速電圧も１０keV に固定し
た。
ロンのドーピング条件を変化させて、ボロンの導入量と
ゲッタリング効果の傾向を観察した。図１５、図１６に
ＦＰＭ処理後の試料の光学顕微鏡写真を示す。この実験
では、リンのドーピング条件を図１３と同じにし、加速
電圧１０keV 、ドーズ量は、ドーピングされるリンの濃
度が１．７×１０15atoms/cm2 となる値に固定した。ま
たボロンのドーピング時の加速電圧も１０keV に固定し
た。
【００３６】図１５はボロンの濃度がリンの濃度の略１
／２となる、８．３×１０14atoms/cm2 でドーピングさ
れるようにドーズ量を設定した場合の光学顕微鏡写真で
ある。図１６はボロンの濃度がリンの濃度と同じ１．７
×１０15atoms/cm2 となるにように、ドーズ量を設定し
た場合の光学顕微鏡写真である。また、ボロンの濃度が
２．５×１０15atoms/cm2 の場合は図１４に対応し、ボ
ロンの濃度がゼロ場合は図１３に対応する。
／２となる、８．３×１０14atoms/cm2 でドーピングさ
れるようにドーズ量を設定した場合の光学顕微鏡写真で
ある。図１６はボロンの濃度がリンの濃度と同じ１．７
×１０15atoms/cm2 となるにように、ドーズ量を設定し
た場合の光学顕微鏡写真である。また、ボロンの濃度が
２．５×１０15atoms/cm2 の場合は図１４に対応し、ボ
ロンの濃度がゼロ場合は図１３に対応する。
【００３７】図１５の写真からは、ドーピングされるボ
ロンの濃度がリンよりも低い場合は、リンのみを導入し
た場合（図１３参照）よりもゲッタリング効果が低下し
ていることが分かる。
ロンの濃度がリンよりも低い場合は、リンのみを導入し
た場合（図１３参照）よりもゲッタリング効果が低下し
ていることが分かる。
【００３８】また、図１６の写真からは、ドーピングさ
れたボロンの濃度がリンと同じ、１．７×１０15atoms/
cm2 となるようにドーズ量を設定することで、ｓが１０
μｍ、２０μｍの場合でもＦＰＭ処理で殆ど孔が開かな
くなり、リンのみを導入した場合（図１３参照）よりも
ゲッタリング効果が優れていることが分かる。
れたボロンの濃度がリンと同じ、１．７×１０15atoms/
cm2 となるようにドーズ量を設定することで、ｓが１０
μｍ、２０μｍの場合でもＦＰＭ処理で殆ど孔が開かな
くなり、リンのみを導入した場合（図１３参照）よりも
ゲッタリング効果が優れていることが分かる。
【００３９】しかし、図１６に示すように、ボロンの濃
度が１．７×１０15atoms/cm2 では、ｓが１０μｍ、２
０μｍ、３０μｍの場合では、被ゲッタリング領域１０
に若干の孔開きが見られる。
度が１．７×１０15atoms/cm2 では、ｓが１０μｍ、２
０μｍ、３０μｍの場合では、被ゲッタリング領域１０
に若干の孔開きが見られる。
【００４０】他方、ボロンの濃度が２．５×１０15atom
s/cm2 と、リンよりも高濃度にボロンを添加すると、図
１４（Ａ）に示すように、ｓ＝１０μｍでも被ゲッタリ
ング領域１０には孔がなくなっている。
s/cm2 と、リンよりも高濃度にボロンを添加すると、図
１４（Ａ）に示すように、ｓ＝１０μｍでも被ゲッタリ
ング領域１０には孔がなくなっている。
【００４１】上記の実験ではリンの濃度が１．７×１０
15atoms/cm2 となるように設定ドーズ量を固定した。次
に、リンの濃度が上記の約１／２程度の８．３×１０15
atoms/cm2 となるように、ドーズ量を設定し、加速電圧
は１０keV に固定した。また、ボロンのドーピング条件
は加速電圧は１０keV に固定し、ドーズ量は、その濃度
がゼロ、８．３×１０15atoms/cm2 、１．７×１０15at
oms/cm2 となるようにそれぞれ設定し、ゲッタリッグ効
果を比較した。すると、リンの濃度が８．３×１０15at
oms/cm2 の条件では、ボロンを添加すると、リンのみを
添加した（ボロンのドーズ量がゼロ）場合よりも、ゲッ
タリング効果が低下してしまった。
15atoms/cm2 となるように設定ドーズ量を固定した。次
に、リンの濃度が上記の約１／２程度の８．３×１０15
atoms/cm2 となるように、ドーズ量を設定し、加速電圧
は１０keV に固定した。また、ボロンのドーピング条件
は加速電圧は１０keV に固定し、ドーズ量は、その濃度
がゼロ、８．３×１０15atoms/cm2 、１．７×１０15at
oms/cm2 となるようにそれぞれ設定し、ゲッタリッグ効
果を比較した。すると、リンの濃度が８．３×１０15at
oms/cm2 の条件では、ボロンを添加すると、リンのみを
添加した（ボロンのドーズ量がゼロ）場合よりも、ゲッ
タリング効果が低下してしまった。
【００４２】以上の結果をまとめると、リンとボロン双
方をドープしたゲッタリング領域を用いるには、被ゲッ
タリング領域１０内のニッケルの濃度が１×１０19〜２
×１０19 atoms/cm3程度の場合では、リンの濃度が１．
７×１０15atoms/cm2 以上となるようにドーズ量を設定
する。ボロンのドーズ量は、その濃度が１．７×１０15
atoms/cm2 以上でドープされるように設定する。より好
ましくは、リンの濃度の約１．５倍程度の２．５×１０
15atoms/cm2 よりも高い濃度でドープする。
方をドープしたゲッタリング領域を用いるには、被ゲッ
タリング領域１０内のニッケルの濃度が１×１０19〜２
×１０19 atoms/cm3程度の場合では、リンの濃度が１．
７×１０15atoms/cm2 以上となるようにドーズ量を設定
する。ボロンのドーズ量は、その濃度が１．７×１０15
atoms/cm2 以上でドープされるように設定する。より好
ましくは、リンの濃度の約１．５倍程度の２．５×１０
15atoms/cm2 よりも高い濃度でドープする。
【００４３】上述した実験のボロン、リンの濃度は設定
したドーズ量から導かれる値だが、実際にゲッタリング
領域にドープされたボロン、リンの濃度をＳＩＭＳにて
測定した。ＳＩＭＳの測定結果では、ゲッタリング領域
２０内のリンとボロンの単位面積当たりの濃度は、加速
電圧を１０keV とし、リンのドーズ量をその濃度が１．
７×１０15atoms/cm2 となるように設定した場合と、ボ
ロンのドーズ量をその濃度が１．７×１０15atoms/cm2
となるよう設定した場合とでは、ほぼ同程度であり、
１．５×１０15〜２．０×１０15atoms/cm2 程度であっ
た。
したドーズ量から導かれる値だが、実際にゲッタリング
領域にドープされたボロン、リンの濃度をＳＩＭＳにて
測定した。ＳＩＭＳの測定結果では、ゲッタリング領域
２０内のリンとボロンの単位面積当たりの濃度は、加速
電圧を１０keV とし、リンのドーズ量をその濃度が１．
７×１０15atoms/cm2 となるように設定した場合と、ボ
ロンのドーズ量をその濃度が１．７×１０15atoms/cm2
となるよう設定した場合とでは、ほぼ同程度であり、
１．５×１０15〜２．０×１０15atoms/cm2 程度であっ
た。
【００４４】なお、このリン、ボロンの単位面積当たり
の濃度は、ＳＩＭＳによる濃度プロファイル（深さ（膜
厚）に対する単位体積当たりの濃度［atoms/cm3 ］）の
面積に相当する値である。
の濃度は、ＳＩＭＳによる濃度プロファイル（深さ（膜
厚）に対する単位体積当たりの濃度［atoms/cm3 ］）の
面積に相当する値である。
【００４５】よって、ニッケルの濃度が１×１０19〜２
×１０19 atoms/cm3程度の被ゲッタリング領域１０にＦ
ＰＭ処理で孔の発生がないようにするためには、ゲッタ
リング領域２０内のリン、ボロンの単位面積当たりの濃
度は１．５×１０15atoms/cm2 以上とする。他方ボロン
の単位面積当たりの濃度はリンの濃度と同じ、もしくは
それ以上（約１倍以上）とし、生産性の観点から１〜３
倍程度にすればよく、図１４と図１６に示す結果を比較
検討すると、ボロンの単位面積当たりの濃度はリンの濃
度の１．５〜３倍程度になるようにする。即ち、実質的
にゲッタリング領域がＰ型の導電性を示すようにすれば
よい。
×１０19 atoms/cm3程度の被ゲッタリング領域１０にＦ
ＰＭ処理で孔の発生がないようにするためには、ゲッタ
リング領域２０内のリン、ボロンの単位面積当たりの濃
度は１．５×１０15atoms/cm2 以上とする。他方ボロン
の単位面積当たりの濃度はリンの濃度と同じ、もしくは
それ以上（約１倍以上）とし、生産性の観点から１〜３
倍程度にすればよく、図１４と図１６に示す結果を比較
検討すると、ボロンの単位面積当たりの濃度はリンの濃
度の１．５〜３倍程度になるようにする。即ち、実質的
にゲッタリング領域がＰ型の導電性を示すようにすれば
よい。
【００４６】図１２〜図１６に示す実験結果から得られ
たリン、ボロンのドーズ量の条件は、多結晶珪素膜中の
ニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程
度の場合である。しかしニッケル濃度が異なる場合で
も、ゲッタリング領域２０において、ボロン濃度をリン
の濃度の約１倍以上、より好ましくは１．５〜３倍程度
にすることで、リンのみをドープしたゲッタリング領域
よりも高いゲッタリング効果を得ることができると予測
される。また、ニッケルの濃度が上記の値によりも低け
れば、ゲッタリング領域２０のリンの濃度の下限が低濃
度側にシフトすることが予測される。
たリン、ボロンのドーズ量の条件は、多結晶珪素膜中の
ニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程
度の場合である。しかしニッケル濃度が異なる場合で
も、ゲッタリング領域２０において、ボロン濃度をリン
の濃度の約１倍以上、より好ましくは１．５〜３倍程度
にすることで、リンのみをドープしたゲッタリング領域
よりも高いゲッタリング効果を得ることができると予測
される。また、ニッケルの濃度が上記の値によりも低け
れば、ゲッタリング領域２０のリンの濃度の下限が低濃
度側にシフトすることが予測される。
【００４７】ボロン、リンを導入する方法として、イオ
ンドーピンク法やプラズマドーピング法等の気相法のみ
でなく、ボロン及び／又はリンを含有する層を固相法
や、溶液を用いた液相法にて形成する方法を用いること
ができる。
ンドーピンク法やプラズマドーピング法等の気相法のみ
でなく、ボロン及び／又はリンを含有する層を固相法
や、溶液を用いた液相法にて形成する方法を用いること
ができる。
【００４８】本実験の条件では、被ゲッタリング領域１
０の幅Ｌが１００μｍであれば、ゲッタリグできること
が分かる。この被ゲッタリング領域１０のパターンから
は１辺が１００μｍ程度のサイズの半導体層を得ること
ができる。これは、実際のアクティブマトリクス型表示
装置を構成するＴＦＴの半導体層のサイズの一つであ
り、その中でも特に大きいサイズに相当する。従って、
本実験結果から得られる知見は、実質的に、アクティブ
マトリクス型表示装置を構成する全てのＴＦＴに適用で
きる。
０の幅Ｌが１００μｍであれば、ゲッタリグできること
が分かる。この被ゲッタリング領域１０のパターンから
は１辺が１００μｍ程度のサイズの半導体層を得ること
ができる。これは、実際のアクティブマトリクス型表示
装置を構成するＴＦＴの半導体層のサイズの一つであ
り、その中でも特に大きいサイズに相当する。従って、
本実験結果から得られる知見は、実質的に、アクティブ
マトリクス型表示装置を構成する全てのＴＦＴに適用で
きる。
【００４９】また、短辺が１００μｍ以上となるような
サイズの活性層は、例えばドライバー回路を構成するＴ
ＦＴにしか使用されず、その場合、半導体層を複数に分
割する等の工夫で容易に回避することができる。
サイズの活性層は、例えばドライバー回路を構成するＴ
ＦＴにしか使用されず、その場合、半導体層を複数に分
割する等の工夫で容易に回避することができる。
【００５０】上記の実験では、加熱温度を６００℃、加
熱時間を１２時間としたが、ニッケル等の触媒元素の拡
散距離は温度および時間にも依存し、高温であるほど、
長時間であるほど拡散距離を稼げる。また、被ゲッタリ
ング領域１０の幅Ｌが狭ければ、短時間の加熱処理で済
む。
熱時間を１２時間としたが、ニッケル等の触媒元素の拡
散距離は温度および時間にも依存し、高温であるほど、
長時間であるほど拡散距離を稼げる。また、被ゲッタリ
ング領域１０の幅Ｌが狭ければ、短時間の加熱処理で済
む。
【００５１】加熱温度の条件は理論的に、その下限はニ
ッケル等の触媒元素が拡散できる温度で決定でき、その
上限はゲッタリング領域に導入したリン、ボロンがゲッ
タリング領域２０から被ゲッタリング領域に逆拡散しな
い温度で決定できる。よって加熱処理温度は４００℃〜
１０５０℃の範囲であり、好ましくは４００〜９００℃
である。
ッケル等の触媒元素が拡散できる温度で決定でき、その
上限はゲッタリング領域に導入したリン、ボロンがゲッ
タリング領域２０から被ゲッタリング領域に逆拡散しな
い温度で決定できる。よって加熱処理温度は４００℃〜
１０５０℃の範囲であり、好ましくは４００〜９００℃
である。
【００５２】例えば、ガラス基板を使用した場合の典型
的な加熱温度は５５０℃〜６５０℃であり、石英基板を
使用した場合の典型的な加熱温度は６００℃〜７５０℃
である。
的な加熱温度は５５０℃〜６５０℃であり、石英基板を
使用した場合の典型的な加熱温度は６００℃〜７５０℃
である。
【００５３】他方、加熱時間は、加熱温度や触媒元素を
拡散させる距離等の要素で決定されるが、製造工程のス
ループットを考慮すると、処理時間があまりにも長いこ
とは好ましくない。そのため、本発明者らはスループッ
トを考慮して、上限は２４時間とし、加熱時間は１分〜
２４時間、より好ましくは３０分〜３時間とする。
拡散させる距離等の要素で決定されるが、製造工程のス
ループットを考慮すると、処理時間があまりにも長いこ
とは好ましくない。そのため、本発明者らはスループッ
トを考慮して、上限は２４時間とし、加熱時間は１分〜
２４時間、より好ましくは３０分〜３時間とする。
【００５４】また加熱処理の雰囲気は不活性雰囲気、水
素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化
性雰囲気のいずれかで行えば良い。
素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化
性雰囲気のいずれかで行えば良い。
【００５５】また、リン、ボロンのドーピングは５〜３
０keV 程度の比較的低加速度で実施すると、ゲッタリン
グの効果が高くなる。これは設定ドーズ量を固定した場
合では、上記のような低加速電圧のほうが、ＴＦＴの半
導体層に使用される数１００ｎｍ程度の薄い半導体膜に
より高濃度にリン、ボロンに導入されると考えられるた
めである。
０keV 程度の比較的低加速度で実施すると、ゲッタリン
グの効果が高くなる。これは設定ドーズ量を固定した場
合では、上記のような低加速電圧のほうが、ＴＦＴの半
導体層に使用される数１００ｎｍ程度の薄い半導体膜に
より高濃度にリン、ボロンに導入されると考えられるた
めである。
【００５６】ゲッタリングの際にニッケル等の触媒元素
をより長距離、より多量に拡散させるためには、高温、
長時間の加熱の他に、非晶質半導体膜を加熱処理によっ
て結晶化させた後、レーザ光、より好ましくはパルス発
振型のレーザ光を照射すると良く、ＦＰＭ処理による孔
の発生の低下が確認されている。この理由はレーザ光を
照射することで、一種の非平衡状態となり触媒元素が拡
散し易い状態となるためと考えられる。
をより長距離、より多量に拡散させるためには、高温、
長時間の加熱の他に、非晶質半導体膜を加熱処理によっ
て結晶化させた後、レーザ光、より好ましくはパルス発
振型のレーザ光を照射すると良く、ＦＰＭ処理による孔
の発生の低下が確認されている。この理由はレーザ光を
照射することで、一種の非平衡状態となり触媒元素が拡
散し易い状態となるためと考えられる。
【００５７】またゲッタリングのための加熱処理を行う
前に、レーザ光あるいはそれと同等な強光を照射するの
も有効である。この理由は、加熱処理前にゲッタリング
領域に導入された１３族元素、１５族元素が活性化され
ているためと考えられる。
前に、レーザ光あるいはそれと同等な強光を照射するの
も有効である。この理由は、加熱処理前にゲッタリング
領域に導入された１３族元素、１５族元素が活性化され
ているためと考えられる。
【００５８】
【本発明の実施の形態】本実施の形態を図１を用いて説
明する。先ず、図１（Ａ）に示すように、基板１０１上
に珪素を含む非晶質半導体膜１０３を形成し、非晶質半
導体膜１０３上に結晶化を助長する触媒元素を含む層１
０４を形成し、非晶質半導体膜１０３内に触媒元素を導
入する。
明する。先ず、図１（Ａ）に示すように、基板１０１上
に珪素を含む非晶質半導体膜１０３を形成し、非晶質半
導体膜１０３上に結晶化を助長する触媒元素を含む層１
０４を形成し、非晶質半導体膜１０３内に触媒元素を導
入する。
【００５９】次に、図１（Ｂ）に示すように、加熱処理
により前記非晶質半導体膜１０３を結晶化させて、結晶
性珪素膜１０５を形成し、しかる後、図１（Ｃ）に示す
ように、レーザ光を照射して結晶性を助長させて、結晶
性半導体膜１０６を得る。
により前記非晶質半導体膜１０３を結晶化させて、結晶
性珪素膜１０５を形成し、しかる後、図１（Ｃ）に示す
ように、レーザ光を照射して結晶性を助長させて、結晶
性半導体膜１０６を得る。
【００６０】図１（Ｄ）に示すように、１３族に属する
不純物元素および１５族に属する不純物元素を結晶化さ
れた半導体膜１０６に選択的に導入して、ゲッタリング
領域１０８を形成する。１３族に属する不純物元素およ
び１５族に属する不純物元素を結晶化された半導体膜１
０６に選択的に導入する方法として、イオンドーピンク
法やプラズマドーピング法等の気相法や、１３族元素及
び／又は１５族元素を含有する層を固相法や、溶液を用
いた液相法にて形成する方法を用いる。
不純物元素および１５族に属する不純物元素を結晶化さ
れた半導体膜１０６に選択的に導入して、ゲッタリング
領域１０８を形成する。１３族に属する不純物元素およ
び１５族に属する不純物元素を結晶化された半導体膜１
０６に選択的に導入する方法として、イオンドーピンク
法やプラズマドーピング法等の気相法や、１３族元素及
び／又は１５族元素を含有する層を固相法や、溶液を用
いた液相法にて形成する方法を用いる。
【００６１】次に、加熱処理によって、前記結晶化され
た半導体膜１０６において、不純物元素が導入されなか
った領域１０９中の触媒元素を、ゲッタリング領域１０
８にゲッタリングさせて、触媒元素の濃度が低減された
結晶性半導体膜１１０を得る。この膜１１０をパターニ
ングして、図１（Ｆ）に示す半導体装置の半導体層１１
１を得る。なお、加熱処理の前にエキシマレーザ等のレ
ーザ光を照射してゲッタリング領域１０８中の不純物を
活性化させてもよい。
た半導体膜１０６において、不純物元素が導入されなか
った領域１０９中の触媒元素を、ゲッタリング領域１０
８にゲッタリングさせて、触媒元素の濃度が低減された
結晶性半導体膜１１０を得る。この膜１１０をパターニ
ングして、図１（Ｆ）に示す半導体装置の半導体層１１
１を得る。なお、加熱処理の前にエキシマレーザ等のレ
ーザ光を照射してゲッタリング領域１０８中の不純物を
活性化させてもよい。
【００６２】
【実施例】 以下、図１〜９を用いて、本発明の実施例
を詳細に説明する。
を詳細に説明する。
【００６３】［実施例１］ 本実施例を図１〜３を用い
て説明する。本実施例では触媒元素にニッケルを用いて
結晶化した結晶性珪素膜（ポリシリコン膜）を形成し、
Ｐ（リン）およびＢ（ボロン）を利用して、結晶性珪素
膜内のニッケルをゲッタリングする方法を説明する。な
お、図１は基板断面図であり、図２（Ａ）〜（Ｃ）は図
１（Ｄ）〜（Ｆ）の正面図である。
て説明する。本実施例では触媒元素にニッケルを用いて
結晶化した結晶性珪素膜（ポリシリコン膜）を形成し、
Ｐ（リン）およびＢ（ボロン）を利用して、結晶性珪素
膜内のニッケルをゲッタリングする方法を説明する。な
お、図１は基板断面図であり、図２（Ａ）〜（Ｃ）は図
１（Ｄ）〜（Ｆ）の正面図である。
【００６４】まず、図１（Ａ）に示すように、ガラス基
板１０１上に下地膜１０２として、酸化珪素膜をプラズ
マＣＶＤ法により２００ｎｍの厚さに成膜する。次に、
減圧熱ＣＶＤ法またはプラズマＣＶＤ法により、厚さ１
０〜７０ｎｍ、より好ましくは１５〜４５ｎｍで非晶質
珪素膜１０３を成膜する。本実施例では、減圧ＣＶＤ法
により５５ｎｍの厚さ非晶質珪素膜１０３を成膜した。
なお、非晶質珪素膜１０３以外にも、珪素を含む非晶質
半導体膜、例えばＳｉx Ｇｅ1-x （０＜Ｘ＜１）を用い
ることもできる。
板１０１上に下地膜１０２として、酸化珪素膜をプラズ
マＣＶＤ法により２００ｎｍの厚さに成膜する。次に、
減圧熱ＣＶＤ法またはプラズマＣＶＤ法により、厚さ１
０〜７０ｎｍ、より好ましくは１５〜４５ｎｍで非晶質
珪素膜１０３を成膜する。本実施例では、減圧ＣＶＤ法
により５５ｎｍの厚さ非晶質珪素膜１０３を成膜した。
なお、非晶質珪素膜１０３以外にも、珪素を含む非晶質
半導体膜、例えばＳｉx Ｇｅ1-x （０＜Ｘ＜１）を用い
ることもできる。
【００６５】次に、非晶質珪素膜１０３の結晶化を行
う。まず、酸素雰囲気中においてＵＶ光を照射すること
により非晶質珪素膜１０３の表面に図示しない極薄い酸
化膜を形成する。この酸化膜は後に塗布されるニッケル
を含んだ溶液の濡れ性を向上させる機能を有する。
う。まず、酸素雰囲気中においてＵＶ光を照射すること
により非晶質珪素膜１０３の表面に図示しない極薄い酸
化膜を形成する。この酸化膜は後に塗布されるニッケル
を含んだ溶液の濡れ性を向上させる機能を有する。
【００６６】次にニッケルを含有する溶液を非晶質珪素
膜１０３表面に塗布する。ニッケル含有量（重量換算）
は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０
ｐｐｍとすればよい。これは、非晶質珪素膜１０３中の
ニッケル濃度を１０15〜１０19atoms/cm3 のオーダとす
るためである。１０15atoms/cm3 以下であるとニッケル
の触媒作用を得られることができない。１０19atoms/cm
3 程度の濃度であれば、ゲッタリングを実施しない場合
でも動作可能なＴＦＴを作製可能であり、ゲッタリング
工程を効率良く行うためでもある。なお、上記のニッケ
ルの濃度はＳＩＭＳによる測定値の最大値で定義され
る。
膜１０３表面に塗布する。ニッケル含有量（重量換算）
は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０
ｐｐｍとすればよい。これは、非晶質珪素膜１０３中の
ニッケル濃度を１０15〜１０19atoms/cm3 のオーダとす
るためである。１０15atoms/cm3 以下であるとニッケル
の触媒作用を得られることができない。１０19atoms/cm
3 程度の濃度であれば、ゲッタリングを実施しない場合
でも動作可能なＴＦＴを作製可能であり、ゲッタリング
工程を効率良く行うためでもある。なお、上記のニッケ
ルの濃度はＳＩＭＳによる測定値の最大値で定義され
る。
【００６７】本実施例では、ニッケルを１０ｐｐｍ含有
するニッケル酢酸塩溶液を塗布した。そして、スピンコ
ーターにより基板１０１を回転して、余分なニッケル酢
酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０３の
表面に極薄いニッケル含有層１０４を形成する。
するニッケル酢酸塩溶液を塗布した。そして、スピンコ
ーターにより基板１０１を回転して、余分なニッケル酢
酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０３の
表面に極薄いニッケル含有層１０４を形成する。
【００６８】図１（Ａ）に示す状態を得たら、窒素雰囲
気中で温度５５０℃、４時間加熱して、非晶質珪素膜１
０３を結晶化した。この結晶化工程により結晶性珪素膜
１０５が得られる。この結晶成長はニッケルを添加した
非晶質珪素膜１０３表面から下地膜１０２の方（縦方
向）へ進行するため、本明細書では縦成長と呼ぶことに
する（図１（Ｂ））。
気中で温度５５０℃、４時間加熱して、非晶質珪素膜１
０３を結晶化した。この結晶化工程により結晶性珪素膜
１０５が得られる。この結晶成長はニッケルを添加した
非晶質珪素膜１０３表面から下地膜１０２の方（縦方
向）へ進行するため、本明細書では縦成長と呼ぶことに
する（図１（Ｂ））。
【００６９】なお、この結晶化工程に従えば粒界を含む
多結晶シリコン膜が形成されるが、異なる条件で微結晶
状態のシリコン膜を形成することができる。
多結晶シリコン膜が形成されるが、異なる条件で微結晶
状態のシリコン膜を形成することができる。
【００７０】また、上記加熱処理は電熱炉において５０
０〜７００℃、より好ましくは５５０〜６５０℃の温度
で行うことができる。この時、加熱温度の上限は耐熱性
を考慮して、使用するガラス基板１０１のガラス歪点よ
り低くすることが必要である。ガラス歪点を超えるとガ
ラス基板の反り、縮み等が顕在化してしまう。また、加
熱時間は１〜１２時間程度とすればよい。この加熱処理
はファーネスアニール（電熱炉内での加熱処理）によっ
て行われる。なお、レーザーアニールまたはランプアニ
ール等の加熱手段を用いることも可能である。
０〜７００℃、より好ましくは５５０〜６５０℃の温度
で行うことができる。この時、加熱温度の上限は耐熱性
を考慮して、使用するガラス基板１０１のガラス歪点よ
り低くすることが必要である。ガラス歪点を超えるとガ
ラス基板の反り、縮み等が顕在化してしまう。また、加
熱時間は１〜１２時間程度とすればよい。この加熱処理
はファーネスアニール（電熱炉内での加熱処理）によっ
て行われる。なお、レーザーアニールまたはランプアニ
ール等の加熱手段を用いることも可能である。
【００７１】次に、得られた結晶性珪素膜１０５に対し
てレーザー光の照射を行い、結晶性の改善された結晶性
珪素膜１０６を得る。本実施例では、パルス発振型のＫ
ｒＦエキシマレーザー（波長２４８ｎｍ）を用いる（図
１（Ｃ））。
てレーザー光の照射を行い、結晶性の改善された結晶性
珪素膜１０６を得る。本実施例では、パルス発振型のＫ
ｒＦエキシマレーザー（波長２４８ｎｍ）を用いる（図
１（Ｃ））。
【００７２】パルス発振型のレーザとして、短波長（紫
外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹ
ＡＧレーザー等を用いる。本実施例で用いたエキシマレ
ーザーは紫外光を発振するので、被照射領域において瞬
間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形
成され、ニッケルが非常に動きやすい状態となる。
外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹ
ＡＧレーザー等を用いる。本実施例で用いたエキシマレ
ーザーは紫外光を発振するので、被照射領域において瞬
間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形
成され、ニッケルが非常に動きやすい状態となる。
【００７３】また、図１（Ｂ）に示す結晶化工程で得ら
れる結晶性珪素膜１０５は非晶質成分が不規則に残存す
る。しかし、レーザー光の照射によってそのような非晶
質成分を完全に結晶化することができるので、結晶性珪
素膜１０６の結晶性は大幅に改善されている。
れる結晶性珪素膜１０５は非晶質成分が不規則に残存す
る。しかし、レーザー光の照射によってそのような非晶
質成分を完全に結晶化することができるので、結晶性珪
素膜１０６の結晶性は大幅に改善されている。
【００７４】なお、このレーザー照射工程を省略するこ
とは可能であるが、レーザー照射することによって、結
晶性の改善の他に、後のゲッタリング工程の効率を向上
させるという効果が得られる。レーザー照射後では、結
晶性珪素膜１０６中の残留ニッケル濃度のＳＩＭＳの最
高値は、１×１０19〜２×１０19atoms/cm3 程度であ
る。
とは可能であるが、レーザー照射することによって、結
晶性の改善の他に、後のゲッタリング工程の効率を向上
させるという効果が得られる。レーザー照射後では、結
晶性珪素膜１０６中の残留ニッケル濃度のＳＩＭＳの最
高値は、１×１０19〜２×１０19atoms/cm3 程度であ
る。
【００７５】レーザー光の照射が終了後、結晶性珪素膜
１０６の表面の酸化膜を一旦除去し、再び薄い酸化膜
（図示せず）を形成する。この酸化膜は酸素雰囲気中で
ＵＶ光を照射することで得られる。そして、その上にレ
ジストマスク１０７を形成する。前述の酸化膜はレジス
トマスク１０７の密着性を高める効果がある。
１０６の表面の酸化膜を一旦除去し、再び薄い酸化膜
（図示せず）を形成する。この酸化膜は酸素雰囲気中で
ＵＶ光を照射することで得られる。そして、その上にレ
ジストマスク１０７を形成する。前述の酸化膜はレジス
トマスク１０７の密着性を高める効果がある。
【００７６】次に、イオンドーピング法またはイオン注
入法によって、Ｐ（リン）元素、Ｂ（ボロン）元素を結
晶性珪素膜１０６にドーピングする。本実施例ではイオ
ンドーピング法を用いる。ソースガスはフォスフィンを
用いる。加速電圧は５〜３０keV に設定する。ドーズ量
は、ドーピングされるＰの濃度が１．７×１０15atoms/
cm2 以上になるように設定する。
入法によって、Ｐ（リン）元素、Ｂ（ボロン）元素を結
晶性珪素膜１０６にドーピングする。本実施例ではイオ
ンドーピング法を用いる。ソースガスはフォスフィンを
用いる。加速電圧は５〜３０keV に設定する。ドーズ量
は、ドーピングされるＰの濃度が１．７×１０15atoms/
cm2 以上になるように設定する。
【００７７】他方、Ｂのドーピング条件は、ソースガス
にジボランを用い、加速電圧を５〜３０keV に設定す
る。ドーズ量はドーピングされるＢの濃度が１．７×１
０15atoms/cm2 以上、より好ましくは２．５×１０15〜
５×１０15atoms/cm2 になるように設定する。
にジボランを用い、加速電圧を５〜３０keV に設定す
る。ドーズ量はドーピングされるＢの濃度が１．７×１
０15atoms/cm2 以上、より好ましくは２．５×１０15〜
５×１０15atoms/cm2 になるように設定する。
【００７８】本実施例では、先ずＰをドーピングし、次
にＢをドーピングした。Ｐのドーピング条件は加速電圧
を１０keV 、ドーズ量は、Ｐの濃度が１．７×１０15at
oms/cm2 となるよう設定した。他方Ｂのドーピング条件
は加速電圧１０keV 、ドーズ量は、Ｂの濃度が１．５×
１０15atoms/cm2 になるように設定した。
にＢをドーピングした。Ｐのドーピング条件は加速電圧
を１０keV 、ドーズ量は、Ｐの濃度が１．７×１０15at
oms/cm2 となるよう設定した。他方Ｂのドーピング条件
は加速電圧１０keV 、ドーズ量は、Ｂの濃度が１．５×
１０15atoms/cm2 になるように設定した。
【００７９】Ｐ、Ｂのドーピングによって、レジストマ
スク１０７に覆われていない領域１０８（以下、ゲッタ
リング領域１０８と呼ぶ）はＰ、Ｂを高濃度に含有した
領域となる。また、これらの領域はドーピングされるイ
オンの衝撃によって非晶質化される。他方、領域１０９
（以下、被ゲッタリング領域１０９と呼ぶ）は、レジス
トマスク１０７によって保護されるため、Ｐ、Ｂはドー
ピングされない。従って、結晶性が保たれる（図１
（Ｄ）、図２（Ａ））。
スク１０７に覆われていない領域１０８（以下、ゲッタ
リング領域１０８と呼ぶ）はＰ、Ｂを高濃度に含有した
領域となる。また、これらの領域はドーピングされるイ
オンの衝撃によって非晶質化される。他方、領域１０９
（以下、被ゲッタリング領域１０９と呼ぶ）は、レジス
トマスク１０７によって保護されるため、Ｐ、Ｂはドー
ピングされない。従って、結晶性が保たれる（図１
（Ｄ）、図２（Ａ））。
【００８０】なお、ＰおよびＢのドーピング工程の最適
条件は、結晶性珪素膜１０６の膜厚（初期の非晶質珪素
膜１０３の膜厚）にも依存し、また後に行うゲッタリン
グのための加熱処理の条件によっても変化する。更に、
ゲッタリング領域１０８や被ゲッタリング領域１０９の
サイズを考慮して、ドーピング条件を設定する必要があ
る。
条件は、結晶性珪素膜１０６の膜厚（初期の非晶質珪素
膜１０３の膜厚）にも依存し、また後に行うゲッタリン
グのための加熱処理の条件によっても変化する。更に、
ゲッタリング領域１０８や被ゲッタリング領域１０９の
サイズを考慮して、ドーピング条件を設定する必要があ
る。
【００８１】Ｐ、Ｂのドーピング工程が終了したら、レ
ジストマスク１０７を専用の剥離液によって除去した
後、ゲッタリングのための加熱処理を行い、被ゲッタリ
ング領域１０９の内部に残存するニッケルをゲッタリン
グ領域１０８に移動させる。本実施例では窒素雰囲気
で、６００℃、１２時間の加熱処理を行った。こうして
ニッケル濃度が低減された被ゲッタリング領域１１０を
得る（図１（Ｅ）、図２（Ｂ））。
ジストマスク１０７を専用の剥離液によって除去した
後、ゲッタリングのための加熱処理を行い、被ゲッタリ
ング領域１０９の内部に残存するニッケルをゲッタリン
グ領域１０８に移動させる。本実施例では窒素雰囲気
で、６００℃、１２時間の加熱処理を行った。こうして
ニッケル濃度が低減された被ゲッタリング領域１１０を
得る（図１（Ｅ）、図２（Ｂ））。
【００８２】この加熱処理工程によって、被ゲッタリン
グ領域１０９の内部のニッケルはゲッタリング領域１０
８へ（矢印の方向へ）と吸い出される。このようなニッ
ケルの移動は、前述のレーザー照射によりニッケルが移
動し易くなっていること、さらにゲッタリング領域１０
８が非晶質化していることにより助長されると考えられ
る。
グ領域１０９の内部のニッケルはゲッタリング領域１０
８へ（矢印の方向へ）と吸い出される。このようなニッ
ケルの移動は、前述のレーザー照射によりニッケルが移
動し易くなっていること、さらにゲッタリング領域１０
８が非晶質化していることにより助長されると考えられ
る。
【００８３】そして、パターニングによってゲッタリン
グ領域１０８を除去することで、ＴＦＴの半導体層とな
る島状領域１１１が得られる。この島状領域１１１は十
分にニッケル濃度が低減されているため、リーク電流を
抑制することができる。以下、ゲイト絶縁膜の作製工程
等を含む公知の方法でＴＦＴを完成すればよい（図１
（Ｆ）、図２（Ｃ））。
グ領域１０８を除去することで、ＴＦＴの半導体層とな
る島状領域１１１が得られる。この島状領域１１１は十
分にニッケル濃度が低減されているため、リーク電流を
抑制することができる。以下、ゲイト絶縁膜の作製工程
等を含む公知の方法でＴＦＴを完成すればよい（図１
（Ｆ）、図２（Ｃ））。
【００８４】なお被ゲッタリング領域１１０がゲッタリ
ング領域１０８と隣接する周辺部はニッケル濃度が高い
可能性があるので、島状領域１１１に含まれないように
パターニング時に一緒に除去することが望ましい。
ング領域１０８と隣接する周辺部はニッケル濃度が高い
可能性があるので、島状領域１１１に含まれないように
パターニング時に一緒に除去することが望ましい。
【００８５】以下、図１、図２に示した工程で得られた
島状領域１１１を用いて、Ｎチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を
作製する工程を図３を用いて説明する。
島状領域１１１を用いて、Ｎチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を
作製する工程を図３を用いて説明する。
【００８６】図３（Ａ）において、１１１ＮはＮチャネ
ル型ＴＦＴの半導体層であり、１１１ＰはＰチャネル型
ＴＦＴの半導体層である。半導体層１１１Ｎ、１１１Ｐ
は図１（Ｆ）、図２（Ｃ）の島状領域１１１に相当す
る。これら半導体層１１１Ｎ、１１１Ｐ上にプラズマＣ
ＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜１１２を
１５０ｎｍの厚さに成膜する（図３（Ａ））。
ル型ＴＦＴの半導体層であり、１１１ＰはＰチャネル型
ＴＦＴの半導体層である。半導体層１１１Ｎ、１１１Ｐ
は図１（Ｆ）、図２（Ｃ）の島状領域１１１に相当す
る。これら半導体層１１１Ｎ、１１１Ｐ上にプラズマＣ
ＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜１１２を
１５０ｎｍの厚さに成膜する（図３（Ａ））。
【００８７】次に、アルミニウムを主成分とする金属膜
を成膜し、パターニングによって後のゲイト電極の原型
パターンを形成する。次いで、本発明者らによる特開平
7-135318号公報記載の陽極酸化技術を利用する。同公報
記載の技術を利用することで、先ず前記のゲイト電極の
原型パターンの側面に多孔質状の陽極酸化膜１１３、１
１４が形成され、つぎに、それらゲイト電極の原型パタ
ーンの周囲に緻密な陽極酸化膜１１５、１１６が形成さ
れる。そして、陽極酸化されずに残存したゲイト電極の
原型パターンがゲイト電極１１７、１１８として画定す
る。
を成膜し、パターニングによって後のゲイト電極の原型
パターンを形成する。次いで、本発明者らによる特開平
7-135318号公報記載の陽極酸化技術を利用する。同公報
記載の技術を利用することで、先ず前記のゲイト電極の
原型パターンの側面に多孔質状の陽極酸化膜１１３、１
１４が形成され、つぎに、それらゲイト電極の原型パタ
ーンの周囲に緻密な陽極酸化膜１１５、１１６が形成さ
れる。そして、陽極酸化されずに残存したゲイト電極の
原型パターンがゲイト電極１１７、１１８として画定す
る。
【００８８】次に、ゲイト電極１１７、１１８、多孔質
状の陽極酸化膜１１３、１１４をマスクとして酸化珪素
膜１１２をエッチングし、ゲイト絶縁膜１１９、１２０
を形成する。そしてその後、多孔質状の陽極酸化膜１１
３、１１４を除去する。こうしてゲイト絶縁膜１１９、
１２０がゲイト電極１１７、１１８の端部から露出した
状態となる（図３（Ｂ））。
状の陽極酸化膜１１３、１１４をマスクとして酸化珪素
膜１１２をエッチングし、ゲイト絶縁膜１１９、１２０
を形成する。そしてその後、多孔質状の陽極酸化膜１１
３、１１４を除去する。こうしてゲイト絶縁膜１１９、
１２０がゲイト電極１１７、１１８の端部から露出した
状態となる（図３（Ｂ））。
【００８９】次に、Ｎ型を付与する不純物イオンをイオ
ンプランテーション法またはイオンドーピング法を用い
て２回に分けて添加する。本実施例では、Ｐイオンをイ
オンドーピング法によって添加した。まず１回目の不純
物添加を高加速電圧で行い、ｎ- 領域を形成する。
ンプランテーション法またはイオンドーピング法を用い
て２回に分けて添加する。本実施例では、Ｐイオンをイ
オンドーピング法によって添加した。まず１回目の不純
物添加を高加速電圧で行い、ｎ- 領域を形成する。
【００９０】この時、加速電圧が高いので不純物イオン
は露出した活性層１１１Ｎ、１１１Ｐだけでなく、露出
したゲイト絶縁膜１１９、１２０の端部の下にも添加さ
れる。このｎ- 領域がＬＤＤ領域（不純物濃度は１×１
０18〜１×１０19atoms/cm3程度）として機能するよう
に、ドーズ量を設定する。
は露出した活性層１１１Ｎ、１１１Ｐだけでなく、露出
したゲイト絶縁膜１１９、１２０の端部の下にも添加さ
れる。このｎ- 領域がＬＤＤ領域（不純物濃度は１×１
０18〜１×１０19atoms/cm3程度）として機能するよう
に、ドーズ量を設定する。
【００９１】さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+ 領域を形成する。この時は加速電圧が低い
のでゲイト絶縁膜１１９、１２０がマスクとして機能す
る。また、このｎ+ 領域は後のソース／ドレイン領域と
なるのでシート抵抗が 500Ω以下（好ましくは 300Ω以
下）となるように、ドーズ量を設定する。
で行い、ｎ+ 領域を形成する。この時は加速電圧が低い
のでゲイト絶縁膜１１９、１２０がマスクとして機能す
る。また、このｎ+ 領域は後のソース／ドレイン領域と
なるのでシート抵抗が 500Ω以下（好ましくは 300Ω以
下）となるように、ドーズ量を設定する。
【００９２】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域１２１、ドレイン領域１２２、低濃度不純物
領域１２３、チャネル形成領域１２４が形成される。な
お、この状態ではＰチャネル型ＴＦＴの活性層１１１Ｐ
もＮチャネル型ＴＦＴの活性層と同じ状態となっている
（図３（Ｃ））。
ソース領域１２１、ドレイン領域１２２、低濃度不純物
領域１２３、チャネル形成領域１２４が形成される。な
お、この状態ではＰチャネル型ＴＦＴの活性層１１１Ｐ
もＮチャネル型ＴＦＴの活性層と同じ状態となっている
（図３（Ｃ））。
【００９３】次に、Ｎチャネル型ＴＦＴを覆ってレジス
トマスク１２５を設け、イオン注入法、あるいはイオン
ドーピング法によって、Ｐ型を付与する不純物を添加す
る。本実施例では、Ｂをイオンドーピング法によって添
加した。この工程も前述のＮ型を付与する不純物添加工
程と同様に２回に分けて行う。このようにして、Ｐチャ
ネル型ＴＦＴのソース領域１２７、ドレイン領域１２
８、低濃度不純物領域１２９、チャネル形成領域１３０
が形成される（図３（Ｄ））。
トマスク１２５を設け、イオン注入法、あるいはイオン
ドーピング法によって、Ｐ型を付与する不純物を添加す
る。本実施例では、Ｂをイオンドーピング法によって添
加した。この工程も前述のＮ型を付与する不純物添加工
程と同様に２回に分けて行う。このようにして、Ｐチャ
ネル型ＴＦＴのソース領域１２７、ドレイン領域１２
８、低濃度不純物領域１２９、チャネル形成領域１３０
が形成される（図３（Ｄ））。
【００９４】ただし、この場合には不純物領域の導電型
をＮ型からＰ型へ反転される必要があるので、前述のＮ
チャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イ
オンを添加しなくてはならない。
をＮ型からＰ型へ反転される必要があるので、前述のＮ
チャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イ
オンを添加しなくてはならない。
【００９５】以上のドーピング工程終了後、ファーネス
アニール、レーザーアニールまたはランプアニールによ
り不純物イオンの活性化およびイオン添加時の損傷の回
復を図る。
アニール、レーザーアニールまたはランプアニールによ
り不純物イオンの活性化およびイオン添加時の損傷の回
復を図る。
【００９６】次に、層間絶縁膜１３１を５００ｎｍの厚
さに形成する。層間絶縁膜１３１としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか
或いはそれらの積層膜を用いることができる。
さに形成する。層間絶縁膜１３１としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか
或いはそれらの積層膜を用いることができる。
【００９７】そして、コンタクトホールを形成してソー
ス配線１３２、１３４ドレイン配線１３３を形成して、
図３（Ｅ）に示す状態を得る。最後に水素雰囲気中で熱
処理を行い、全体を水素化してＣＭＯＳ回路が完成す
る。
ス配線１３２、１３４ドレイン配線１３３を形成して、
図３（Ｅ）に示す状態を得る。最後に水素雰囲気中で熱
処理を行い、全体を水素化してＣＭＯＳ回路が完成す
る。
【００９８】本実施例で示すＣＭＯＳ回路はインバータ
回路とも呼ばれ、半導体回路を構成する基本回路であ
る。このようなインバータ回路を組み合わせたりするこ
とでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を
構成したり、さらに複雑なロジック回路をも構成するこ
とができる。
回路とも呼ばれ、半導体回路を構成する基本回路であ
る。このようなインバータ回路を組み合わせたりするこ
とでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を
構成したり、さらに複雑なロジック回路をも構成するこ
とができる。
【００９９】［実施例２］ 実施例１では、縦成長によ
って非晶質珪素膜を結晶化させたが、本実施例では、実
施例１と異なる方法で非晶質半導体膜の結晶化を行う例
を示す。本実施例でも触媒元素はニッケルを用いる。以
下、図４を用いて本実施例を説明する。
って非晶質珪素膜を結晶化させたが、本実施例では、実
施例１と異なる方法で非晶質半導体膜の結晶化を行う例
を示す。本実施例でも触媒元素はニッケルを用いる。以
下、図４を用いて本実施例を説明する。
【０１００】まず、図４（Ａ）において、ガラス基板２
０１上に膜厚２００ｎｍの下地膜２０２、膜厚５０ｎｍ
の非晶質珪素膜２０３を形成する。また、その上に厚さ
７０ｎｍの酸化珪素膜でなるマスク絶縁膜２０４を形成
し、触媒元素（本実施例もニッケルとする）を選択的に
添加するための開口部２０４ａを設ける。
０１上に膜厚２００ｎｍの下地膜２０２、膜厚５０ｎｍ
の非晶質珪素膜２０３を形成する。また、その上に厚さ
７０ｎｍの酸化珪素膜でなるマスク絶縁膜２０４を形成
し、触媒元素（本実施例もニッケルとする）を選択的に
添加するための開口部２０４ａを設ける。
【０１０１】この状態で酸素雰囲気中においてＵＶ光を
照射し、非晶質珪素膜２０３の露出表面に濡れ性改善の
ための極薄い酸化膜（図示せず）を形成する。次にニッ
ケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸
塩溶液をスピンコート法により塗布し、非晶質珪素膜２
０３の表面に極薄いニッケル含有層２０５を形成する
（図４（Ａ））。
照射し、非晶質珪素膜２０３の露出表面に濡れ性改善の
ための極薄い酸化膜（図示せず）を形成する。次にニッ
ケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸
塩溶液をスピンコート法により塗布し、非晶質珪素膜２
０３の表面に極薄いニッケル含有層２０５を形成する
（図４（Ａ））。
【０１０２】図４（Ａ）に示す状態を得たら、窒素雰囲
気中で６００℃、８時間の加熱処理を行い、非晶質珪素
膜２０３を結晶化する。非晶質珪素膜２０３の結晶化
は、矢印で示すようにニッケルを添加した領域２０６か
ら膜面と平行な方向（横方向）に進行する。本明細書で
は、このような結晶成長を横成長と呼ぶことにする（図
４（Ｂ））。
気中で６００℃、８時間の加熱処理を行い、非晶質珪素
膜２０３を結晶化する。非晶質珪素膜２０３の結晶化
は、矢印で示すようにニッケルを添加した領域２０６か
ら膜面と平行な方向（横方向）に進行する。本明細書で
は、このような結晶成長を横成長と呼ぶことにする（図
４（Ｂ））。
【０１０３】この結晶化工程に従うと、針状または柱状
の結晶の集合体でなる多結晶シリコン膜（ポリシリコン
膜）が形成される。本発明者らはこのように結晶化した
領域を横成長領域と呼ぶ。
の結晶の集合体でなる多結晶シリコン膜（ポリシリコン
膜）が形成される。本発明者らはこのように結晶化した
領域を横成長領域と呼ぶ。
【０１０４】また、この時、結晶化後の膜は、1)ニッケ
ルの添加領域２０６（結晶性珪素膜）、2)横成長領域２
０７（結晶性珪素膜）、3)横成長が及ばなかった領域２
０８（非晶質珪素膜）の３つの領域に分類される。最終
的に必要とするのは横成長領域２０７のみであるので、
以下の説明において他の領域の説明は略す。
ルの添加領域２０６（結晶性珪素膜）、2)横成長領域２
０７（結晶性珪素膜）、3)横成長が及ばなかった領域２
０８（非晶質珪素膜）の３つの領域に分類される。最終
的に必要とするのは横成長領域２０７のみであるので、
以下の説明において他の領域の説明は略す。
【０１０５】次に、得られた結晶化後の珪素膜に対して
レーザー光の照射を行う。これにより横成長領域２０７
は大幅に結晶性が改善された結晶性珪素膜２０９とな
る。本実施例ではＫｒＦエキシマレーザーを用いる。こ
のレーザ照射工程は、結晶性の改善のみでなく、ニッケ
ルをゲッタリングし易い状態にするという作用がある
（図４（Ｃ））。
レーザー光の照射を行う。これにより横成長領域２０７
は大幅に結晶性が改善された結晶性珪素膜２０９とな
る。本実施例ではＫｒＦエキシマレーザーを用いる。こ
のレーザ照射工程は、結晶性の改善のみでなく、ニッケ
ルをゲッタリングし易い状態にするという作用がある
（図４（Ｃ））。
【０１０６】レーザー光の照射が終了したら、レジスト
マスク２１０を形成して、Ｐ、Ｂのドーピング工程を行
う。なお、ドーピング条件は実施例１に従って実施者が
適宜決定すれば良い。また、後のゲッタリングのための
加熱処理の条件を考慮して決定することが好ましい。
マスク２１０を形成して、Ｐ、Ｂのドーピング工程を行
う。なお、ドーピング条件は実施例１に従って実施者が
適宜決定すれば良い。また、後のゲッタリングのための
加熱処理の条件を考慮して決定することが好ましい。
【０１０７】本実施例では、先ずＰをドーピングし、次
にＢをドーピングした。Ｐのドーピング条件は加速電圧
１０keV とし、ドーズ量は、Ｐの濃度か１．７×１０15
atoms/cm2 となるよう設定した。他方Ｂのドーピング条
件は加速電圧１０keV とし、ドーズ量は、Ｂの濃度が
２．５×１０15atoms/cm2 とした。このドーピング工程
によりゲッタリング領域２１１および被ゲッタリング領
域２１２が画定される（図４（Ｄ））。
にＢをドーピングした。Ｐのドーピング条件は加速電圧
１０keV とし、ドーズ量は、Ｐの濃度か１．７×１０15
atoms/cm2 となるよう設定した。他方Ｂのドーピング条
件は加速電圧１０keV とし、ドーズ量は、Ｂの濃度が
２．５×１０15atoms/cm2 とした。このドーピング工程
によりゲッタリング領域２１１および被ゲッタリング領
域２１２が画定される（図４（Ｄ））。
【０１０８】ドーピング工程が終了したら、レジストマ
スク２１０を専用の剥離液によって除去する。そして、
６００℃、１２時間の加熱処理を行い、被ゲッタリング
領域２１２の内部に残存するニッケルを、ゲッタリング
領域２１１の方へ（矢印の方向に）移動させる。こうし
てニッケル濃度の低減された被ゲッタリング領域２１３
が得られる（図４（Ｅ））。
スク２１０を専用の剥離液によって除去する。そして、
６００℃、１２時間の加熱処理を行い、被ゲッタリング
領域２１２の内部に残存するニッケルを、ゲッタリング
領域２１１の方へ（矢印の方向に）移動させる。こうし
てニッケル濃度の低減された被ゲッタリング領域２１３
が得られる（図４（Ｅ））。
【０１０９】そして、パターニングによって、ゲッタリ
ング領域２１１を除去することで十分にニッケル濃度が
低減された島状領域２１４を得る。この島状領域２１４
をＴＦＴの半導体層にに用いて、ゲイト絶縁膜の作製工
程等を含む公知の方法でＴＦＴを完成すればよい。
ング領域２１１を除去することで十分にニッケル濃度が
低減された島状領域２１４を得る。この島状領域２１４
をＴＦＴの半導体層にに用いて、ゲイト絶縁膜の作製工
程等を含む公知の方法でＴＦＴを完成すればよい。
【０１１０】図４（Ｆ）のパターニング工程において、
島状領域２１４にはゲッタリング領域２１１と隣接する
周辺部が含まれないよう、パターニングすることが好ま
しい（図４（Ｆ））。
島状領域２１４にはゲッタリング領域２１１と隣接する
周辺部が含まれないよう、パターニングすることが好ま
しい（図４（Ｆ））。
【０１１１】図４（Ｂ）に示す結晶化工程の後に得られ
る横成長領域２０７は、実施例１の縦成長された領域
（図１の１０５、１０９で示す領域）よりもニッケルの
濃度が低いという特徴がある。よって横成長プロセスを
用いることで、ゲッタリング処理の処理温度を低くした
り、処理時間の時短化等、プロセス的なマージンが増す
という効果を得ることができる。
る横成長領域２０７は、実施例１の縦成長された領域
（図１の１０５、１０９で示す領域）よりもニッケルの
濃度が低いという特徴がある。よって横成長プロセスを
用いることで、ゲッタリング処理の処理温度を低くした
り、処理時間の時短化等、プロセス的なマージンが増す
という効果を得ることができる。
【０１１２】［実施例３］ 実施例１、２では、実際の
ＴＦＴの半導体層よりも被ゲッタリング領域の面積を広
くし、パターニングのマージンを持たせるようにした。
このため、ＴＦＴの素子を構成する半導体層の集積度が
小さくなるおそれがある。本実施例ではこのような問題
点を解消するための方法を説明する。
ＴＦＴの半導体層よりも被ゲッタリング領域の面積を広
くし、パターニングのマージンを持たせるようにした。
このため、ＴＦＴの素子を構成する半導体層の集積度が
小さくなるおそれがある。本実施例ではこのような問題
点を解消するための方法を説明する。
【０１１３】本実施例では、少なくともチャネル形成領
域は被ゲッタリング領域のみで形成し、ソース領域、ド
レイン領域にはゲッタリング領域（Ｐ、Ｂがドーピング
される領域）が含まれるようにして、半導体層の集積度
を上げるようにしたものである。以下、図５、図６を用
いて本実施例を説明する。
域は被ゲッタリング領域のみで形成し、ソース領域、ド
レイン領域にはゲッタリング領域（Ｐ、Ｂがドーピング
される領域）が含まれるようにして、半導体層の集積度
を上げるようにしたものである。以下、図５、図６を用
いて本実施例を説明する。
【０１１４】ガラス基板３０１上に、厚さ２００ｎｍの
酸化珪素膜でなる下地膜３０２を形成する。そして、非
晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説
明した縦成長方法、あるいは実施例２で説明した横成長
方法によって、非晶質珪素膜を結晶化し、さらに、エキ
シマレーザ光を照射して結晶性を助長させる。以上によ
り、下地膜３０２上に結晶性珪素膜３０３が形成される
（図５（Ａ））。
酸化珪素膜でなる下地膜３０２を形成する。そして、非
晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説
明した縦成長方法、あるいは実施例２で説明した横成長
方法によって、非晶質珪素膜を結晶化し、さらに、エキ
シマレーザ光を照射して結晶性を助長させる。以上によ
り、下地膜３０２上に結晶性珪素膜３０３が形成される
（図５（Ａ））。
【０１１５】図６（Ａ）は図５（Ａ）の正面図に相当
し、結晶性珪素膜３０３上の点線で示すパターン３００
は、ＴＦＴの半導体層となる領域を示す。またパターン
３００中の領域３００ｃはチャネル形成領域となる部分
であり、そのサイズを８μｍ×８μｍとする。
し、結晶性珪素膜３０３上の点線で示すパターン３００
は、ＴＦＴの半導体層となる領域を示す。またパターン
３００中の領域３００ｃはチャネル形成領域となる部分
であり、そのサイズを８μｍ×８μｍとする。
【０１１６】次に、図６（Ｂ）に示すように、結晶性珪
素膜３０３上にレジストマスク３０４を形成する。レジ
ストマスク３０４は半導体層のチャネル形成領域をなる
部分３００ｃを少なくとも覆うように形成される。この
ときチャネル形成領域の端面（特に、ソース／ドレイン
領域と接合しない面）に被ゲッタリング領域とゲッタリ
ング領域との界面が含まれると、ＴＦＴとして動作しな
くなるおそれがある。そのため、本実施例では帯状のマ
スク３０４を形成し、またその幅を１０μｍとして部分
３００ｃに対して１μｍのマージンをとる。
素膜３０３上にレジストマスク３０４を形成する。レジ
ストマスク３０４は半導体層のチャネル形成領域をなる
部分３００ｃを少なくとも覆うように形成される。この
ときチャネル形成領域の端面（特に、ソース／ドレイン
領域と接合しない面）に被ゲッタリング領域とゲッタリ
ング領域との界面が含まれると、ＴＦＴとして動作しな
くなるおそれがある。そのため、本実施例では帯状のマ
スク３０４を形成し、またその幅を１０μｍとして部分
３００ｃに対して１μｍのマージンをとる。
【０１１７】次に、Ｐ、Ｂのドーピング工程を行う。先
ず、加速電圧を１０keV に、ドーズ量は、Ｐの濃度が
１．７×１０15atoms/cm2 となるように設定し、Ｐをド
ーピングする。次に、加速電圧１０keV に、ドーズ量
は、Ｂの濃度が２．５×１０15atoms/cm2 となるように
設定し、Ｂをドーピングする。このドーピング工程によ
りゲッタリング領域３０５、被ゲッタリング領域３０６
が画定される（図５（Ｂ）、図６（Ｃ））。
ず、加速電圧を１０keV に、ドーズ量は、Ｐの濃度が
１．７×１０15atoms/cm2 となるように設定し、Ｐをド
ーピングする。次に、加速電圧１０keV に、ドーズ量
は、Ｂの濃度が２．５×１０15atoms/cm2 となるように
設定し、Ｂをドーピングする。このドーピング工程によ
りゲッタリング領域３０５、被ゲッタリング領域３０６
が画定される（図５（Ｂ）、図６（Ｃ））。
【０１１８】ドーピング工程が終了後、レジストマスク
３０４を専用の剥離液によって除去する。そして、６０
０℃、８時間の加熱処理を行い、被ゲッタリング領域３
０６の内部に残存するニッケルを、ゲッタリング領域３
０５の方に（矢印の方向に）移動させる。こうしてニッ
ケル濃度の低減された被ゲッタリング領域３０７が得ら
れる（図５（Ｃ）、図６（Ｄ））。
３０４を専用の剥離液によって除去する。そして、６０
０℃、８時間の加熱処理を行い、被ゲッタリング領域３
０６の内部に残存するニッケルを、ゲッタリング領域３
０５の方に（矢印の方向に）移動させる。こうしてニッ
ケル濃度の低減された被ゲッタリング領域３０７が得ら
れる（図５（Ｃ）、図６（Ｄ））。
【０１１９】パターン３００に従ってパターニングにし
て、島状領域３０８を得る。島状領域３０８は、ゲッタ
リング領域３０５とニッケル濃度の低減された被ゲッタ
リング領域３０７とでなる。以上の工程を経て得られた
島状領域３０８を用いて、例えば図３を用いて実施例１
で説明したプロセスを用いて、ＴＦＴを作製すればよ
い。（図５（Ｄ）、図６（Ｄ））。
て、島状領域３０８を得る。島状領域３０８は、ゲッタ
リング領域３０５とニッケル濃度の低減された被ゲッタ
リング領域３０７とでなる。以上の工程を経て得られた
島状領域３０８を用いて、例えば図３を用いて実施例１
で説明したプロセスを用いて、ＴＦＴを作製すればよ
い。（図５（Ｄ）、図６（Ｄ））。
【０１２０】ゲッタリング領域３０５はＰ型の導電性を
有するので、ゲッタリング領域３０５でＰ型のソース領
域、ドレイン領域を構成することができる。よって、Ｐ
型の導電性を付与するためのドーピング工程を省略する
ことができる。
有するので、ゲッタリング領域３０５でＰ型のソース領
域、ドレイン領域を構成することができる。よって、Ｐ
型の導電性を付与するためのドーピング工程を省略する
ことができる。
【０１２１】また島状領域３０８のチャネル形成領域３
０８ｃは、実質的に真性でかつニッケル濃度が低減され
た被ゲッタリング領域３０７で構成されているため、し
きい値の突発的な変動をなくすことができる。他方ソー
ス領域、ドレイン領域となる部分にニッケルや導電性を
付与する不純物を含有していても、ＴＦＴの電気特性に
大きな弊害をもたらすことがない。
０８ｃは、実質的に真性でかつニッケル濃度が低減され
た被ゲッタリング領域３０７で構成されているため、し
きい値の突発的な変動をなくすことができる。他方ソー
ス領域、ドレイン領域となる部分にニッケルや導電性を
付与する不純物を含有していても、ＴＦＴの電気特性に
大きな弊害をもたらすことがない。
【０１２２】本実施例では、ソース領域、ドレイン領域
がチャネル形成領域３０８ｃに対して１μｍオフセット
した構造となっている。このオフセット量はレジストマ
スク３０４の形状で適宜に決定できる。例えば、レジス
トマスク３０４の幅をより広くして、ゲッタリング領域
３０５をソース領域、ドレイン領域に部分的に残すこと
ができる。
がチャネル形成領域３０８ｃに対して１μｍオフセット
した構造となっている。このオフセット量はレジストマ
スク３０４の形状で適宜に決定できる。例えば、レジス
トマスク３０４の幅をより広くして、ゲッタリング領域
３０５をソース領域、ドレイン領域に部分的に残すこと
ができる。
【０１２３】実施例１、２では島状領域をパターニング
する際、全てのゲッタリング領域３０５と、一部の被ゲ
ッタリング領域３０６を除去していたが、本実施例で
は、本実施例の島状領域３０８の一部にゲッタリング領
域３０５を残すので、パターニングで除去する部分が縮
小される。よって、島状領域３０８をより集積化して形
成することが可能になる。また、ニッケルの拡散距離が
短くなり、ゲッタリング領域３０５の面積が相対的に拡
大されるめ、ゲッタリングの加熱処理が時短化される。
する際、全てのゲッタリング領域３０５と、一部の被ゲ
ッタリング領域３０６を除去していたが、本実施例で
は、本実施例の島状領域３０８の一部にゲッタリング領
域３０５を残すので、パターニングで除去する部分が縮
小される。よって、島状領域３０８をより集積化して形
成することが可能になる。また、ニッケルの拡散距離が
短くなり、ゲッタリング領域３０５の面積が相対的に拡
大されるめ、ゲッタリングの加熱処理が時短化される。
【０１２４】また、レジストマスク３０４が小さくなる
ため、ドーピングに使用されるチャンバーの汚染を抑制
することができ、クリーニングに要する手間や時間が節
約され、スループットの向上を図れる。
ため、ドーピングに使用されるチャンバーの汚染を抑制
することができ、クリーニングに要する手間や時間が節
約され、スループットの向上を図れる。
【０１２５】［実施例４］ Ｐ、Ｂがドーピングされた
ゲッタリング領域がゲッタリング作用を有するには、Ｐ
よりもＢの濃度が濃度が高くなっており、よってＮ型の
導電性を示す。また、図１３に示すように、Ｐのみをド
ープしたＮ型領域もゲッタリング領域として機能するこ
とが可能である。
ゲッタリング領域がゲッタリング作用を有するには、Ｐ
よりもＢの濃度が濃度が高くなっており、よってＮ型の
導電性を示す。また、図１３に示すように、Ｐのみをド
ープしたＮ型領域もゲッタリング領域として機能するこ
とが可能である。
【０１２６】この点に着目し、本実施例では、Ｎ型、Ｐ
型ゲッタリング領域をＴＦＴのソース領域、ドレイン領
域に用いて、ＣＭＯＳ型のＴＦＴを作製する。以下、図
７に従って本実施例の作製工程を説明する。
型ゲッタリング領域をＴＦＴのソース領域、ドレイン領
域に用いて、ＣＭＯＳ型のＴＦＴを作製する。以下、図
７に従って本実施例の作製工程を説明する。
【０１２７】まず、ガラス基板４０１上に厚さ２００ｎ
ｍの酸化珪素膜でなる下地膜４０２を形成する。そし
て、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例
１で説明した縦成長方法、あるいは実施例２で説明した
横成長方法によって、非晶質珪素膜を結晶化し、さらに
エキシマレーザ光を照射して結晶性を助長させる。以上
により、下地膜４０２上に結晶性珪素膜４０３を形成す
る（図７（Ａ））。
ｍの酸化珪素膜でなる下地膜４０２を形成する。そし
て、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例
１で説明した縦成長方法、あるいは実施例２で説明した
横成長方法によって、非晶質珪素膜を結晶化し、さらに
エキシマレーザ光を照射して結晶性を助長させる。以上
により、下地膜４０２上に結晶性珪素膜４０３を形成す
る（図７（Ａ））。
【０１２８】結晶性珪素膜４０３をパターニングして、
Ｎチャネル型ＴＦＴの半導体層となる島状領域４０４Ｎ
と、Ｐチャネル型ＴＦＴの半導体層となる島状領域４０
４Ｐを形成し、これら島状領域４０４Ｎ、４０４Ｐ上に
プラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素
膜４０５を１５０ｎｍの厚さに成膜する。
Ｎチャネル型ＴＦＴの半導体層となる島状領域４０４Ｎ
と、Ｐチャネル型ＴＦＴの半導体層となる島状領域４０
４Ｐを形成し、これら島状領域４０４Ｎ、４０４Ｐ上に
プラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素
膜４０５を１５０ｎｍの厚さに成膜する。
【０１２９】次に、導電膜膜を成膜し、パターニングし
てゲイト電極４０６、４０７を形成する。ゲイト電極４
０６、４０７を構成する導電膜としては、後に実施され
るゲッタリングのための加熱温度である５５０〜６５０
℃程度の温度に耐え得る材料が好ましい。例えばＴａ
（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、
Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、
これら金属材料とシリコンとの化合物であるシリサイ
ド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材
料が挙げられる。本実施例ではクロムを用いる（図７
（Ｂ））。
てゲイト電極４０６、４０７を形成する。ゲイト電極４
０６、４０７を構成する導電膜としては、後に実施され
るゲッタリングのための加熱温度である５５０〜６５０
℃程度の温度に耐え得る材料が好ましい。例えばＴａ
（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、
Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、
これら金属材料とシリコンとの化合物であるシリサイ
ド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材
料が挙げられる。本実施例ではクロムを用いる（図７
（Ｂ））。
【０１３０】これらゲイト電極４０６、４０７をマスク
にして、酸化珪素膜４０５をパターニングして、ゲイト
絶縁膜４０８、４０９を形成する。酸化珪素膜４０５を
パターニングしたのは、次のドーピング工程において、
加速電圧が１０〜３０keV 程度と比較的低いので、酸化
珪素膜４０５がマスクとして機能して、島状領域４０４
Ｎ、４０４Ｐに不純物が十分に添加されないおそれがあ
るからである（図７（Ｃ））。
にして、酸化珪素膜４０５をパターニングして、ゲイト
絶縁膜４０８、４０９を形成する。酸化珪素膜４０５を
パターニングしたのは、次のドーピング工程において、
加速電圧が１０〜３０keV 程度と比較的低いので、酸化
珪素膜４０５がマスクとして機能して、島状領域４０４
Ｎ、４０４Ｐに不純物が十分に添加されないおそれがあ
るからである（図７（Ｃ））。
【０１３１】次に、Ｎ型を付与する不純物イオンをイオ
ン注入法またはイオンドーピング法を用いて添加する。
本実施例では、イオンドーピング法にてＰをドープす
る。ドーピング条件は、加速電圧を１０keV に設定し、
ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 とな
るにように設定する。
ン注入法またはイオンドーピング法を用いて添加する。
本実施例では、イオンドーピング法にてＰをドープす
る。ドーピング条件は、加速電圧を１０keV に設定し、
ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 とな
るにように設定する。
【０１３２】ゲイト電極４０６、４０７がマスクとして
機能し、島状領域４０４Ｎ、４０４ＰにはＮ型不純物領
域４１０〜４１３と、実質的に真性な領域４１４、４１
５が形成される。島状領域４０４Ｎにおいて、Ｎ型不純
物領域４１０、４１１は真性な領域４１４に対するゲッ
タリング領域となると共に、Ｎチャネル型ＴＦＴのソー
ス領域、ドレイン領域として機能する。また真性な領域
４１４はチャネル形成領域として機能する（図７
（Ｄ））。
機能し、島状領域４０４Ｎ、４０４ＰにはＮ型不純物領
域４１０〜４１３と、実質的に真性な領域４１４、４１
５が形成される。島状領域４０４Ｎにおいて、Ｎ型不純
物領域４１０、４１１は真性な領域４１４に対するゲッ
タリング領域となると共に、Ｎチャネル型ＴＦＴのソー
ス領域、ドレイン領域として機能する。また真性な領域
４１４はチャネル形成領域として機能する（図７
（Ｄ））。
【０１３３】次に、島状領域４０４Ｎを覆ってレジスト
マスク４１６を設け、Ｐ型を付与する不純物イオンの添
加を行う。本実施例ではＢを添加する。ドーピング条件
は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃
度が２．５×１０15atoms/cm2 となるように設定した。
マスク４１６を設け、Ｐ型を付与する不純物イオンの添
加を行う。本実施例ではＢを添加する。ドーピング条件
は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃
度が２．５×１０15atoms/cm2 となるように設定した。
【０１３４】この結果、Ｎ型の不純物領域４１２、４１
３の導電型が反転し、Ｐ型の不純物領域４１７、４１８
が形成される。他方、領域４１５の導電型は実質的に真
性のまま保持される。Ｐ型の不純物領域４１７、４１８
は真性な領域４１５に対するゲッタリング領域として機
能し、またＰチャネル型ＴＦＴのソース領域、ドレイン
領域として機能する。真性な領域４１５はＰチャネル型
ＴＦＴのチャネル形成領域となる（図７（Ｅ））。
３の導電型が反転し、Ｐ型の不純物領域４１７、４１８
が形成される。他方、領域４１５の導電型は実質的に真
性のまま保持される。Ｐ型の不純物領域４１７、４１８
は真性な領域４１５に対するゲッタリング領域として機
能し、またＰチャネル型ＴＦＴのソース領域、ドレイン
領域として機能する。真性な領域４１５はＰチャネル型
ＴＦＴのチャネル形成領域となる（図７（Ｅ））。
【０１３５】次に、専用の剥離液によってレジストマス
ク４１６を除去した後、６００℃、１２時間の加熱処理
を行う。この結果、真性な領域４１４のニッケルはＮ型
の不純物領域４１０、４１１にゲッタリングされ、真性
な領域４１５中のニッケルもＰ型不純物領域４１７、４
１８にゲッタリングされるため、ニッケルの濃度が低減
されたチャネル形成領域４１９、４２０がそれぞれ形成
される。また、このゲッタリングのための加熱処理によ
って、不純物領域４１０、４１１、４１７、４１８に添
加された不純物が活性化される（図７（Ｅ））。
ク４１６を除去した後、６００℃、１２時間の加熱処理
を行う。この結果、真性な領域４１４のニッケルはＮ型
の不純物領域４１０、４１１にゲッタリングされ、真性
な領域４１５中のニッケルもＰ型不純物領域４１７、４
１８にゲッタリングされるため、ニッケルの濃度が低減
されたチャネル形成領域４１９、４２０がそれぞれ形成
される。また、このゲッタリングのための加熱処理によ
って、不純物領域４１０、４１１、４１７、４１８に添
加された不純物が活性化される（図７（Ｅ））。
【０１３６】次に、層間絶縁膜４２１を５００ｎｍの厚
さに形成する。層間絶縁膜４２１としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれ
か、或いはそれらの積層膜を用いることができる。
さに形成する。層間絶縁膜４２１としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれ
か、或いはそれらの積層膜を用いることができる。
【０１３７】そして、コンタクトホールを形成してソー
ス配線４２２、４２３、ドレイン配線４２４を形成して
図７（Ｆ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
ス配線４２２、４２３、ドレイン配線４２４を形成して
図７（Ｆ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
【０１３８】本実施例では、ゲッタリング領域を形成す
るためのドーピング工程と、ソース、ドレイン領域を形
成するためのドーピング工程を一括したため、スループ
ットの向上が図れる。
るためのドーピング工程と、ソース、ドレイン領域を形
成するためのドーピング工程を一括したため、スループ
ットの向上が図れる。
【０１３９】［実施例５］ 本実施例は、実施例４と同
様にゲッタリング領域を形成するためのドーピング工程
と、ソース領域、ドレイン領域を形成するためのドーピ
ング工程とを一括した例であり、オフセット構造を有す
るＴＦＴの作製工程の例を示す。
様にゲッタリング領域を形成するためのドーピング工程
と、ソース領域、ドレイン領域を形成するためのドーピ
ング工程とを一括した例であり、オフセット構造を有す
るＴＦＴの作製工程の例を示す。
【０１４０】まず、ガラス基板５０１上に厚さ２００ｎ
ｍの酸化珪素膜でなる下地膜５０２を形成する。下地膜
５２０上に非晶質珪素膜を５５ｎｍの厚さに成膜する。
実施例１で説明した縦成長方法、あるいは実施例２で説
明した横成長方法によって、非晶質珪素膜を結晶化し、
さらに、エキシマレーザ光を照射して結晶性を助長させ
る。以上により、下地膜５０２上に結晶性珪素膜５０３
を形成する（図８（Ａ））。
ｍの酸化珪素膜でなる下地膜５０２を形成する。下地膜
５２０上に非晶質珪素膜を５５ｎｍの厚さに成膜する。
実施例１で説明した縦成長方法、あるいは実施例２で説
明した横成長方法によって、非晶質珪素膜を結晶化し、
さらに、エキシマレーザ光を照射して結晶性を助長させ
る。以上により、下地膜５０２上に結晶性珪素膜５０３
を形成する（図８（Ａ））。
【０１４１】結晶性珪素膜５０３をパターニングして、
Ｎチャネル型ＴＦＴの半導体層となる島状領域５０４Ｎ
と、Ｐチャネル型ＴＦＴの活性層となる島状領域５０４
Ｐを形成し、これら島状領域５０４Ｎ、５０４Ｐ上にプ
ラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜
５０５を１５０ｎｍの厚さに成膜する。
Ｎチャネル型ＴＦＴの半導体層となる島状領域５０４Ｎ
と、Ｐチャネル型ＴＦＴの活性層となる島状領域５０４
Ｐを形成し、これら島状領域５０４Ｎ、５０４Ｐ上にプ
ラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜
５０５を１５０ｎｍの厚さに成膜する。
【０１４２】次に、導電膜膜を成膜し、パターニングし
てゲイト電極５０６、５０７を形成する。ゲイト電極５
０６、５０７を構成する導電膜としては、後に実施され
るゲッタリングのための加熱温度、５５０〜６５０℃程
度の温度に耐え得る材料が好ましい。例えば、Ｔａ（タ
ンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ
（タングステン）、クロム（Ｃｒ）等の高融点金属、こ
れら金属材料とシリコンとの化合物であるシリサイド、
あるいは、Ｎ型又はＰ型の導電性を有するポリシリコン
等の材料が挙げられる。本実施例ではクロムを用いる
（図８（Ｂ））。
てゲイト電極５０６、５０７を形成する。ゲイト電極５
０６、５０７を構成する導電膜としては、後に実施され
るゲッタリングのための加熱温度、５５０〜６５０℃程
度の温度に耐え得る材料が好ましい。例えば、Ｔａ（タ
ンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ
（タングステン）、クロム（Ｃｒ）等の高融点金属、こ
れら金属材料とシリコンとの化合物であるシリサイド、
あるいは、Ｎ型又はＰ型の導電性を有するポリシリコン
等の材料が挙げられる。本実施例ではクロムを用いる
（図８（Ｂ））。
【０１４３】次にレジストマスク５０８を形成し、これ
をマスクにして、酸化珪素膜５０５をパターニングし
て、ゲイト絶縁膜５０９、５１０を形成する。酸化珪素
膜５０５をパターニングしたのは、次のドーピング工程
において、加速電圧が１０〜３０keV 程度と比較的低い
ので、酸化珪素膜５０４がマスクとして機能するため
に、島状領域５０４Ｎ、５０４Ｐに不純物が十分に添加
されないおそれがあるからである。また酸化珪素膜のマ
スク機能を利用してオフセット領域を形成するために、
ゲイト絶縁膜５０８、５０９をゲイト電極５０６、５０
７の端部から１μｍ程度突出させる（図８（Ｃ））。
をマスクにして、酸化珪素膜５０５をパターニングし
て、ゲイト絶縁膜５０９、５１０を形成する。酸化珪素
膜５０５をパターニングしたのは、次のドーピング工程
において、加速電圧が１０〜３０keV 程度と比較的低い
ので、酸化珪素膜５０４がマスクとして機能するため
に、島状領域５０４Ｎ、５０４Ｐに不純物が十分に添加
されないおそれがあるからである。また酸化珪素膜のマ
スク機能を利用してオフセット領域を形成するために、
ゲイト絶縁膜５０８、５０９をゲイト電極５０６、５０
７の端部から１μｍ程度突出させる（図８（Ｃ））。
【０１４４】次に、Ｎ型を付与するＰイオンをイオンド
ーピング法にてドープする。加速電圧は１０keV に設定
しドーズ量は、その濃度が１．７×１０15atoms/cm2 に
なるように設定する。
ーピング法にてドープする。加速電圧は１０keV に設定
しドーズ量は、その濃度が１．７×１０15atoms/cm2 に
なるように設定する。
【０１４５】この際、ゲイト電極５０６、５０７、ゲイ
ト絶縁膜５０９、５１０がマスクとして機能し、この結
果、島状領域５０４Ｎ、５０４Ｐには、Ｎ型不純物領域
５１１〜５１４と、実質的に真性な領域５１５、５１６
が形成される。Ｎ型不純物領域５１１、５１２は真性な
領域５１５に対するゲッタリング領域となり、またＮチ
ャネル型ＴＦＴのソース領域、ドレイン領域として機能
する。また真性な領域５１５はチャネル形成領域、オフ
セット領域を構成する（図８（Ｄ））。
ト絶縁膜５０９、５１０がマスクとして機能し、この結
果、島状領域５０４Ｎ、５０４Ｐには、Ｎ型不純物領域
５１１〜５１４と、実質的に真性な領域５１５、５１６
が形成される。Ｎ型不純物領域５１１、５１２は真性な
領域５１５に対するゲッタリング領域となり、またＮチ
ャネル型ＴＦＴのソース領域、ドレイン領域として機能
する。また真性な領域５１５はチャネル形成領域、オフ
セット領域を構成する（図８（Ｄ））。
【０１４６】次に、島状領域５０４Ｎを覆ってレジスト
マスク５１７を設け、Ｐ型を付与する不純物イオンの添
加を行う。本実施例ではイオンドーピング法にてＢをド
ープする。加速電圧は１０keV に設定し、ドーズ量は、
その濃度が２．５×１０15atoms/cm2 になるように設定
する。
マスク５１７を設け、Ｐ型を付与する不純物イオンの添
加を行う。本実施例ではイオンドーピング法にてＢをド
ープする。加速電圧は１０keV に設定し、ドーズ量は、
その濃度が２．５×１０15atoms/cm2 になるように設定
する。
【０１４７】この結果、Ｎ型の不純物領域５１３、５１
４の導電型が反転し、Ｐ型の不純物領域５１８、５１９
が形成される。他方領域５１６の導電型は実質的に真性
のまま保持される。Ｐ型の不純物領域５１８、５１９は
真性な領域５１６に対するゲッタリング領域として機能
すると共に、Ｐチャネル型ＴＦＴのソース領域、ドレイ
ン領域として機能する。真性な領域５１６はＰチャネル
型ＴＦＴのチャネル形成領域、オフセット領域を構成す
る（図８（Ｅ））。
４の導電型が反転し、Ｐ型の不純物領域５１８、５１９
が形成される。他方領域５１６の導電型は実質的に真性
のまま保持される。Ｐ型の不純物領域５１８、５１９は
真性な領域５１６に対するゲッタリング領域として機能
すると共に、Ｐチャネル型ＴＦＴのソース領域、ドレイ
ン領域として機能する。真性な領域５１６はＰチャネル
型ＴＦＴのチャネル形成領域、オフセット領域を構成す
る（図８（Ｅ））。
【０１４８】次に、専用の剥離液によってレジストマス
ク５１７を除去した後、６００℃、１２時間加熱処理す
る。この結果、真性な領域５１５のニッケルはＮ型の不
純物領域５１１、５１２にゲッタリングされ、真性な領
域５１６中のニッケルはＰ型不純物領域５１８、５１９
にゲッタリングされる。
ク５１７を除去した後、６００℃、１２時間加熱処理す
る。この結果、真性な領域５１５のニッケルはＮ型の不
純物領域５１１、５１２にゲッタリングされ、真性な領
域５１６中のニッケルはＰ型不純物領域５１８、５１９
にゲッタリングされる。
【０１４９】この結果、島状領域５０４Ｎには、ニッケ
ル濃度が低減されたチャネル形成領域５２０とオフセッ
ト領域５２１が形成され、島状領域５０４Ｐにはニッケ
ル濃度が低減されたチャネル形成領域５２２とオフセッ
ト領域５２３が形成される。また、このゲッタリングの
ための加熱処理によって、不純物領域５１１、５１２、
５１８、５１９に添加された不純物が活性化される（図
８（Ｆ））。
ル濃度が低減されたチャネル形成領域５２０とオフセッ
ト領域５２１が形成され、島状領域５０４Ｐにはニッケ
ル濃度が低減されたチャネル形成領域５２２とオフセッ
ト領域５２３が形成される。また、このゲッタリングの
ための加熱処理によって、不純物領域５１１、５１２、
５１８、５１９に添加された不純物が活性化される（図
８（Ｆ））。
【０１５０】次に、層間絶縁膜５２４を５００ｎｍの厚
さに形成する。層間絶縁膜５２４としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれ
か、或いはそれらの積層膜を用いることができる。
さに形成する。層間絶縁膜５２４としては酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれ
か、或いはそれらの積層膜を用いることができる。
【０１５１】そして、コンタクトホールを形成してソー
ス配線５２５、５２６、ドレイン配線５２７を形成して
図８（Ｇ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
ス配線５２５、５２６、ドレイン配線５２７を形成して
図８（Ｇ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
【０１５２】本実施例では、ゲッタリング領域を形成す
るためのドーピング工程と、ソース、ドレイン領域を形
成するためのドーピング工程を一括したため、スループ
ットの向上が図れる。
るためのドーピング工程と、ソース、ドレイン領域を形
成するためのドーピング工程を一括したため、スループ
ットの向上が図れる。
【０１５３】なお、実施例４、５ではゲッタリング工程
の前に、ゲイト電極を形成したが、ゲッタリング工程後
に形成しても良い。この場合は、ゲイト電極の材料がゲ
ッタリングのための熱処理温度に耐え得る材料に限定す
る必要がなくなる。例えば低融点であるが低抵抗なアル
ミニウムを使用することができる。この場合はドーピン
グ工程の際に、ゲイト電極に替わるマスクをフォトレジ
スト等で形成する必要がある。
の前に、ゲイト電極を形成したが、ゲッタリング工程後
に形成しても良い。この場合は、ゲイト電極の材料がゲ
ッタリングのための熱処理温度に耐え得る材料に限定す
る必要がなくなる。例えば低融点であるが低抵抗なアル
ミニウムを使用することができる。この場合はドーピン
グ工程の際に、ゲイト電極に替わるマスクをフォトレジ
スト等で形成する必要がある。
【０１５４】［実施例６］ 上述した実施例ではトップ
ゲイト型のＴＦＴを作製する場合について説明したが、
本実施例ではボトムゲイト型ＴＦＴの典型例である逆ス
タガ型ＴＦＴを作製する例を示す。図９を用いて本実施
例を説明する。
ゲイト型のＴＦＴを作製する場合について説明したが、
本実施例ではボトムゲイト型ＴＦＴの典型例である逆ス
タガ型ＴＦＴを作製する例を示す。図９を用いて本実施
例を説明する。
【０１５５】図１５（Ａ）において、６０１はガラス基
板、６０２は下地膜、６０３は導電性材料でなるゲイト
電極、６０４はゲイト絶縁膜、６０５は厚さ５５ｎｍの
非晶質珪素膜、６０６は実施例１と同様の手段で形成し
たニッケル含有層である（図９（Ａ））。
板、６０２は下地膜、６０３は導電性材料でなるゲイト
電極、６０４はゲイト絶縁膜、６０５は厚さ５５ｎｍの
非晶質珪素膜、６０６は実施例１と同様の手段で形成し
たニッケル含有層である（図９（Ａ））。
【０１５６】なお、後にファーネスアニールによって
５００〜６５０℃の温度でゲッタリング工程が行われる
ので、その温度に耐え得る材料をゲイト電極６０３とし
て使用する必要があり、例えば、タンタル、モリブデ
ン、クロム、チタン等の高融点金属や、これち高融点金
属のシリサイドや、不純物が添加された多結晶シリコン
や微結晶シリコン等が使用できる。
５００〜６５０℃の温度でゲッタリング工程が行われる
ので、その温度に耐え得る材料をゲイト電極６０３とし
て使用する必要があり、例えば、タンタル、モリブデ
ン、クロム、チタン等の高融点金属や、これち高融点金
属のシリサイドや、不純物が添加された多結晶シリコン
や微結晶シリコン等が使用できる。
【０１５７】次に、５５０℃、４時間の加熱処理した
後、エキシマレーザを照射して、結晶性珪素膜６０７を
形成する。本実施例では、結晶化方法に縦成長法を用い
たが、実施例２に示した横成長方法を用いてもよい（図
９（Ｂ））。
後、エキシマレーザを照射して、結晶性珪素膜６０７を
形成する。本実施例では、結晶化方法に縦成長法を用い
たが、実施例２に示した横成長方法を用いてもよい（図
９（Ｂ））。
【０１５８】次に、レジストマスク６０８を設けてニッ
ケルをゲッタリングするための元素、ＰとＢを添加す
る。Ｐのドーピング条件は、加速電圧を１０keV に設定
し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2
となるように設定する。Ｂのドーピング条件は、加速電
圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５
×１０15atoms/cm2 となるよう設定する。この工程より
ゲッタリング領域６０９および被ゲッタリング領域６１
０が画定される（図９（Ｃ））。
ケルをゲッタリングするための元素、ＰとＢを添加す
る。Ｐのドーピング条件は、加速電圧を１０keV に設定
し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2
となるように設定する。Ｂのドーピング条件は、加速電
圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５
×１０15atoms/cm2 となるよう設定する。この工程より
ゲッタリング領域６０９および被ゲッタリング領域６１
０が画定される（図９（Ｃ））。
【０１５９】次に、６００℃、１２時間の加熱処理を行
う。被ゲッタリング領域６１０内のニッケルはゲッタリ
ング領域６０９に拡散し、ニッケル濃度の低減された結
晶性珪素膜（被ゲッタリング領域）６１１が得られる
（図９（Ｄ））。
う。被ゲッタリング領域６１０内のニッケルはゲッタリ
ング領域６０９に拡散し、ニッケル濃度の低減された結
晶性珪素膜（被ゲッタリング領域）６１１が得られる
（図９（Ｄ））。
【０１６０】次に、ゲッタリング工程によって得られた
ニッケル濃度の低減された結晶性珪素膜６１１をパター
ニングして半導体層６１２を形成する。そして、半導体
層６１２上に窒化珪素膜をパターニングして形成される
チャネルストッパ（またはエッチングトッパと呼ばれ
る）６１３を設ける（図９（Ｅ））。
ニッケル濃度の低減された結晶性珪素膜６１１をパター
ニングして半導体層６１２を形成する。そして、半導体
層６１２上に窒化珪素膜をパターニングして形成される
チャネルストッパ（またはエッチングトッパと呼ばれ
る）６１３を設ける（図９（Ｅ））。
【０１６１】このチャネルストッパ６１３をマスクにし
て、Ｎ型又はＰ型の導電性を付与する不純物を添加し活
性化して、ソース領域６１４、ドレイン領域６１５を形
成する。さらに、ソース配線６１６、ドレイン配線６１
７を形成する。そして、最後に全体の水素化を行って図
９（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
て、Ｎ型又はＰ型の導電性を付与する不純物を添加し活
性化して、ソース領域６１４、ドレイン領域６１５を形
成する。さらに、ソース配線６１６、ドレイン配線６１
７を形成する。そして、最後に全体の水素化を行って図
９（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
【０１６２】なお、実施例３で説明したように、図９
（Ｃ）において、レジストマスク３０４を少なくともチ
ャネル形成領域を覆うように形成してもよい。この場
合、Ｎ型のソース領域、ドレイン領域を作製する場合
は、を添加するようにして、ゲッタリング領域形成用の
Ｂ、Ｐのドーピングと、ソース領域、ドレイン領域形成
用のドーピングを同時に行なうことができる。
（Ｃ）において、レジストマスク３０４を少なくともチ
ャネル形成領域を覆うように形成してもよい。この場
合、Ｎ型のソース領域、ドレイン領域を作製する場合
は、を添加するようにして、ゲッタリング領域形成用の
Ｂ、Ｐのドーピングと、ソース領域、ドレイン領域形成
用のドーピングを同時に行なうことができる。
【０１６３】
【発明の効果】本発明を用いることで、結晶化を助長す
る触媒元素を利用して得た結晶性半導体膜中から触媒元
素を効率的に除去または低減することができる。また、
本発明のゲッタリング処理はガラスの耐熱温度（歪点）
以下の温度で行うことが可能であり、従来の低温プロセ
スを使用することができる。
る触媒元素を利用して得た結晶性半導体膜中から触媒元
素を効率的に除去または低減することができる。また、
本発明のゲッタリング処理はガラスの耐熱温度（歪点）
以下の温度で行うことが可能であり、従来の低温プロセ
スを使用することができる。
【０１６４】また、本発明を用いて得られた結晶性半導
体膜は触媒元素の効果により結晶性が非常に優れ、か
つ、ゲッタリング処理によりその触媒元素が十分低い濃
度にまで低減されている。そのため、半導体装置の活性
層として利用した場合、優れた電気特性と高い信頼性と
を備えた半導体装置を得ることができる。特に、ＴＦＴ
のオフ電流の突発的な増加をなくすことが可能になっ
た。
体膜は触媒元素の効果により結晶性が非常に優れ、か
つ、ゲッタリング処理によりその触媒元素が十分低い濃
度にまで低減されている。そのため、半導体装置の活性
層として利用した場合、優れた電気特性と高い信頼性と
を備えた半導体装置を得ることができる。特に、ＴＦＴ
のオフ電流の突発的な増加をなくすことが可能になっ
た。
【０１６５】また、本発明では、１５族の元素の他に、
１３族の元素をゲッタリング領域に導入することによっ
て、１５族元素のみがドープされたゲッタリング領域よ
りも狭い面積で、より広い領域中の触媒元素をゲッタリ
ングすることが可能になった。そのため、触媒元素が低
減された領域をより集積化して形成することが可能であ
る。
１３族の元素をゲッタリング領域に導入することによっ
て、１５族元素のみがドープされたゲッタリング領域よ
りも狭い面積で、より広い領域中の触媒元素をゲッタリ
ングすることが可能になった。そのため、触媒元素が低
減された領域をより集積化して形成することが可能であ
る。
【図１】 実施例１のゲッタリング工程の説明図であ
り、基板断面図である。
り、基板断面図である。
【図２】 実施例１のゲッタリング工程の説明図であ
り、基板正面図である。
り、基板正面図である。
【図３】 実施例１のＴＦＴの作製工程の説明図であ
る。
る。
【図４】 実施例２のゲッタリング工程の説明図であ
り、基板断面図である。
り、基板断面図である。
【図５】 実施例３のゲッタリング工程の説明図であ
り、基板断面図である。
り、基板断面図である。
【図６】 実施例３のゲッタリング工程の説明図であ
り、基板正面である。
り、基板正面である。
【図７】 実施例４のＴＦＴの作製工程の説明図であ
る。
る。
【図８】 実施例５のＴＦＴの作製工程の説明図であ
る。
る。
【図９】 実施例６のＴＦＴの作製工程の説明図であ
る。
る。
【図１０】 試料の模式図である。
【図１１】 図１２〜図１６に示す試料のドーピング条
件を示す図である。
件を示す図である。
【図１２】 ＦＰＭ処理を施した試料の光学顕微鏡写真
である。
である。
【図１３】 ＦＰＭ処理を施した試料の光学顕微鏡写真
である。
である。
【図１４】 ＦＰＭ処理を施した試料の光学顕微鏡写真
である。
である。
【図１５】 ＦＰＭ処理を施した試料の光学顕微鏡写真
である。
である。
【図１６】 ＦＰＭ処理を施した試料の光学顕微鏡写真
である。
である。
１０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ 下地膜 １０３、２０３ 非晶質珪素膜 １０４、２０５ ニッケル含有層 １０５ 結晶性珪素膜 １０６、２０９ 結晶性が助長された結晶性珪素膜 １０７、２１０ レジストマスク １０８、２１１ ゲッタリング領域 １０９、２１２ 被ゲッタリング領域 １１０、２１３ ニッケル濃度が低減された領域 １１１、２１４ 島状領域 ２０４ 酸化珪素膜でなるマスク ２０６ ニッケルの添加領域 ２０７ 横成長領域 ２０８ 横成長が及ばなかった領域
Claims (12)
- 【請求項１】 基板上に珪素を含む非晶質半導体膜を形
成する第１の工程と、 前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長
する触媒元素を導入する第２の工程と、 前記非晶質半導体膜を結晶化させる第３の工程と、 １３族に属する不純物元素および１５族に属する不純物
元素を前記結晶化された半導体膜に選択的に導入して、
ゲッタリング領域を形成する第４の工程と、 前記結晶化された半導体膜において、前記第４の工程に
よって不純物元素が導入されなかった領域中の前記触媒
元素を前記ゲッタリング領域にゲッタリングさせる第５
の工程とを有することを特徴とする半導体装置の作製方
法。 - 【請求項２】 基板上に珪素を含む非晶質半導体膜を形
成する第１の工程と、 前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長
する触媒元素を選択的に導入する第２の工程と、 前記非晶質半導体膜を結晶化させる第３の工程と、 １３族に属する不純物元素および１５族に属する不純物
元素を前記結晶化された半導体膜に選択的に導入して、
ゲッタリング領域を形成する第４の工程と、 前記結晶化された半導体膜において、前記第４の工程に
よって不純物元素が導入されなかった領域中の前記触媒
元素を前記ゲッタリング領域にゲッタリングさせる第５
の工程とを有することを特徴とする半導体装置の作製方
法。 - 【請求項３】 請求項１または２において、前記触媒元
素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた少なくとも一つの元素が用いられることを
特徴とする半導体装置の作製方法。 - 【請求項４】 請求項１または２において、前記１３族
に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔ
ｌから選ばれた少なくとも一つの元素が用いられること
を特徴とする半導体装置の作製方法。 - 【請求項５】 請求項１または２において、前記１５族
に属する不純物元素として、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ
から選ばれた少なくとも一つの元素が用いられることを
特徴とする半導体装置の作製方法。 - 【請求項６】 請求項１または２において、前記ゲッタ
リング領域において、前記１３族に属する不純物元素の
濃度は、前記１５族に属する不純物元素の濃度の１〜３
倍とすることを特徴とする半導体装置の作製方法。 - 【請求項７】 請求項１または２において、前記第３の
工程によって結晶化された半導体膜は、結晶粒界を有す
る多結晶半導体膜であることを特徴とする半導体装置の
作製方法。 - 【請求項８】 請求項１または２において、前記第３の
工程において、前記加熱処理によって前記非晶質半導体
膜を結晶化した後、前記結晶化された半導体膜にレーザ
ー光を照射することを特徴とする半導体装置の作製方
法。 - 【請求項９】 請求項１または２において、前記第５の
工程の加熱処理の温度は４００〜１０５０℃であること
を特徴とする半導体装置の作製方法。 - 【請求項１０】 請求項１または２において、前記第５
の工程において、加熱処理を施す前に、少なくとも前記
ゲッタリング領域にレーザ光を照射することを特徴とす
る半導体装置の作製方法。 - 【請求項１１】 基板上に、チャネル形成領域と、Ｐ型
の導電性を有するソース領域、ドレイン領域とを有する
半導体層と、ゲイト電極、ゲイト絶縁膜を有する半導体
装置を作製する方法であって、 珪素を含む非晶質半導体膜に前記非晶質半導体膜の結晶
化を助長する触媒元素を導入し、前記非晶質半導体膜を
結晶化させる第１の工程と、 前記結晶化された非晶質半導体をパターニングし前記半
導体層を形成する第２の工程と、 前記第１の半導体層に１３族に属する不純物元素および
１５族に属する不純物元素を選択的に導入して、Ｐ型の
導電性を有するソース領域およびドレイン領域を形成す
る第３の工程と、 加熱処理によって、前記半導体層中の前記触媒元素を前
記ソース領域、ドレイン領域にゲッタリングさせる第４
の工程とを少なくとも含むことを特徴とする半導体装置
の作製方法。 - 【請求項１２】 同一基板上に、チャネル形成領域と、
Ｎ型の導電性を有するソース領域およびドレイン領域と
を有する第１の半導体層と、ゲイト電極、ゲイト絶縁膜
を有する第１の半導体装置と、 チャネル形成領域と、Ｐ型の導電性を有するソース領域
およびドレイン領域とを有する第２の半導体層と、ゲイ
ト電極、ゲイト絶縁膜を有する第２の半導体装置とを作
製する方法であって、 珪素を含む非晶質半導体膜に前記非晶質半導体膜の結晶
化を助長する触媒元素を導入し、前記非晶質半導体膜を
結晶化させる第１の工程と、 前記結晶化された非晶質半導体をパターニングし前記第
１の半導体層と、前記第２の半導体層とを形成する第２
の工程と、 前記第１の半導体層に１５族に属する不純物元素を選択
的に導入して、Ｎ型のソース領域、ドレイン領域を形成
し、第２の半導体層に１３族に属する不純物元素および
１５族に属する不純物元素を導入して、Ｐ型のソース領
域、ドレイン領域を形成する第３の工程と、 加熱処理によって、前記第１、第２の半導体層中の前記
触媒元素を対応する前記ソース領域、ドレイン領域領域
にゲッタリングさせる第４の工程とを少なくとも含むこ
とを特徴とする半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21995597A JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
| US09/123,000 US6465288B1 (en) | 1997-07-30 | 1998-07-28 | Method of manufacturing a semiconductor device using a crystalline semiconductor film |
| KR1019980031637A KR100577615B1 (ko) | 1997-07-30 | 1998-07-30 | 반도체장치제조방법 |
| US10/242,732 US6670225B2 (en) | 1997-07-30 | 2002-09-13 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21995597A JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH1154760A true JPH1154760A (ja) | 1999-02-26 |
| JPH1154760A5 JPH1154760A5 (ja) | 2005-04-07 |
| JP3844566B2 JP3844566B2 (ja) | 2006-11-15 |
Family
ID=16743662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21995597A Expired - Lifetime JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6465288B1 (ja) |
| JP (1) | JP3844566B2 (ja) |
| KR (1) | KR100577615B1 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028338A (ja) * | 1999-05-10 | 2001-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2001048797A1 (fr) * | 1999-12-28 | 2001-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Procede de fabrication d'un dispositif semiconducteur |
| JP2002050765A (ja) * | 2000-08-03 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002100569A (ja) * | 2000-07-11 | 2002-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002222955A (ja) * | 2001-01-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003017407A (ja) * | 2001-06-28 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003077832A (ja) * | 2001-08-30 | 2003-03-14 | Sharp Corp | 半導体装置及びその製造方法 |
| KR100439347B1 (ko) * | 2001-07-04 | 2004-07-07 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
| US6835986B2 (en) | 2000-04-03 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100507553B1 (ko) * | 2001-09-25 | 2005-08-09 | 샤프 가부시키가이샤 | 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법 |
| KR100530041B1 (ko) * | 2003-03-28 | 2005-11-22 | 주승기 | 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법 |
| US6998641B2 (en) | 2001-06-28 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an efficient gettering region |
| KR100742381B1 (ko) | 2006-06-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| CN1329991C (zh) * | 2002-02-21 | 2007-08-01 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2008118153A (ja) * | 2007-12-17 | 2008-05-22 | Sharp Corp | 半導体装置及びその製造方法 |
| US7575985B2 (en) | 2000-12-05 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| KR100977538B1 (ko) * | 2003-01-10 | 2010-08-23 | 엘지디스플레이 주식회사 | 폴리실리콘 박막의 제조방법 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7166500B2 (en) * | 1997-10-21 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100343134B1 (ko) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | 유전막형성방법 |
| US6294441B1 (en) * | 1998-08-18 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100500631B1 (ko) * | 1998-10-23 | 2005-11-25 | 삼성전자주식회사 | 박막트랜지스터의 제조방법_ |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| TW507258B (en) | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| WO2001067503A1 (en) * | 2000-03-03 | 2001-09-13 | Midwest Research Institute | A1 processing for impurity gettering in silicon |
| US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US6830965B1 (en) * | 2000-10-25 | 2004-12-14 | Sharp Laboratories Of America, Inc. | Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization |
| TW515104B (en) * | 2000-11-06 | 2002-12-21 | Semiconductor Energy Lab | Electro-optical device and method of manufacturing the same |
| US6939816B2 (en) * | 2000-11-10 | 2005-09-06 | Texas Instruments Incorporated | Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface |
| US7045444B2 (en) * | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) * | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US6809023B2 (en) * | 2001-04-06 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6727122B2 (en) * | 2001-12-29 | 2004-04-27 | Lg. Philips Lcd Co., Ltd. | Method of fabricating polysilicon thin film transistor |
| JP4115158B2 (ja) * | 2002-04-24 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6861338B2 (en) | 2002-08-22 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP4115252B2 (ja) * | 2002-11-08 | 2008-07-09 | シャープ株式会社 | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 |
| US7276402B2 (en) * | 2003-12-25 | 2007-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7507617B2 (en) * | 2003-12-25 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI293511B (en) * | 2006-01-05 | 2008-02-11 | Chunghwa Picture Tubes Ltd | Methods for fabricating a polysilicon layer and a thin film transistor |
| KR100770268B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100770269B1 (ko) | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| TW200824003A (en) * | 2006-11-17 | 2008-06-01 | Chunghwa Picture Tubes Ltd | Semiconductor device and manufacturing method thereof |
| US20080296562A1 (en) * | 2007-05-31 | 2008-12-04 | Murduck James M | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices |
| WO2008156040A1 (en) * | 2007-06-20 | 2008-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR100806017B1 (ko) * | 2007-11-21 | 2008-02-26 | 송경진 | 가역성 1회용 혈관 수지침 |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8357592B2 (en) | 2009-06-02 | 2013-01-22 | Sumco Corporation | Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device |
| KR102308905B1 (ko) * | 2014-11-21 | 2021-10-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비한 유기 발광 표시 장치 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| JPH06349735A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US6074901A (en) * | 1993-12-03 | 2000-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for crystallizing an amorphous silicon film and apparatus for fabricating the same |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3059337B2 (ja) * | 1994-04-21 | 2000-07-04 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3107345B2 (ja) * | 1994-07-15 | 2000-11-06 | シャープ株式会社 | 半導体装置の製造方法 |
| US5675176A (en) * | 1994-09-16 | 1997-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device and a method for manufacturing the same |
| TW448584B (en) * | 1995-03-27 | 2001-08-01 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
| JP3539821B2 (ja) * | 1995-03-27 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| US6331457B1 (en) * | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| US6140166A (en) * | 1996-12-27 | 2000-10-31 | Semicondutor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor and method for manufacturing semiconductor device |
| JP3942683B2 (ja) * | 1997-02-12 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3765902B2 (ja) * | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| JP3983334B2 (ja) * | 1997-02-20 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4401448B2 (ja) * | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844552B2 (ja) * | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW379360B (en) * | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4318768B2 (ja) * | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| JP2001135573A (ja) * | 1999-11-02 | 2001-05-18 | Sharp Corp | 半導体装置の製造方法およびその半導体装置 |
| JP2001319878A (ja) * | 2000-05-11 | 2001-11-16 | Sharp Corp | 半導体製造方法 |
-
1997
- 1997-07-30 JP JP21995597A patent/JP3844566B2/ja not_active Expired - Lifetime
-
1998
- 1998-07-28 US US09/123,000 patent/US6465288B1/en not_active Expired - Lifetime
- 1998-07-30 KR KR1019980031637A patent/KR100577615B1/ko not_active Expired - Fee Related
-
2002
- 2002-09-13 US US10/242,732 patent/US6670225B2/en not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7700947B2 (en) | 1999-05-10 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2001028338A (ja) * | 1999-05-10 | 2001-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6787407B2 (en) | 1999-12-28 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7384860B2 (en) | 1999-12-28 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| WO2001048797A1 (fr) * | 1999-12-28 | 2001-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Procede de fabrication d'un dispositif semiconducteur |
| US6821827B2 (en) | 1999-12-28 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6835986B2 (en) | 2000-04-03 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2002100569A (ja) * | 2000-07-11 | 2002-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002050765A (ja) * | 2000-08-03 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7575985B2 (en) | 2000-12-05 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2002222955A (ja) * | 2001-01-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003017407A (ja) * | 2001-06-28 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6998641B2 (en) | 2001-06-28 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an efficient gettering region |
| US7625786B2 (en) | 2001-06-28 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100439347B1 (ko) * | 2001-07-04 | 2004-07-07 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
| JP2003077832A (ja) * | 2001-08-30 | 2003-03-14 | Sharp Corp | 半導体装置及びその製造方法 |
| KR100507553B1 (ko) * | 2001-09-25 | 2005-08-09 | 샤프 가부시키가이샤 | 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법 |
| US7332385B2 (en) | 2002-02-21 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes gettering regions |
| CN1329991C (zh) * | 2002-02-21 | 2007-08-01 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US7821008B2 (en) | 2002-02-21 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100977538B1 (ko) * | 2003-01-10 | 2010-08-23 | 엘지디스플레이 주식회사 | 폴리실리콘 박막의 제조방법 |
| KR100530041B1 (ko) * | 2003-03-28 | 2005-11-22 | 주승기 | 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법 |
| KR100742381B1 (ko) | 2006-06-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| JP2008118153A (ja) * | 2007-12-17 | 2008-05-22 | Sharp Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030008439A1 (en) | 2003-01-09 |
| KR100577615B1 (ko) | 2006-11-07 |
| JP3844566B2 (ja) | 2006-11-15 |
| KR19990014341A (ko) | 1999-02-25 |
| US6670225B2 (en) | 2003-12-30 |
| US6465288B1 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844566B2 (ja) | 半導体装置の作製方法 | |
| US6893503B1 (en) | Method of manufacturing a semiconductor device | |
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6337259B1 (en) | Method for fabricating semiconductor device with high quality crystalline silicon film | |
| JP3295679B2 (ja) | 半導体装置の作製方法 | |
| US20070087490A1 (en) | Thin film transistor and method of fabricating the same | |
| JPH10135137A (ja) | 結晶性半導体作製方法 | |
| US5894137A (en) | Semiconductor device with an active layer having a plurality of columnar crystals | |
| KR100322655B1 (ko) | 반도체장치와결정규소반도체의제작방법 | |
| JPH10229048A (ja) | 半導体装置の作製方法 | |
| JP4115252B2 (ja) | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 | |
| JPH06124962A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008198643A (ja) | 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法 | |
| JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
| JP3472231B2 (ja) | 半導体装置 | |
| JP2002353140A (ja) | 半導体装置及びその製造方法 | |
| JP3472232B2 (ja) | 半導体装置の作製方法 | |
| JP3696710B2 (ja) | 半導体装置の作製方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |