JP2003114252A

JP2003114252A - 半導体検査装置

Info

Publication number: JP2003114252A
Application number: JP2001306544A
Authority: JP
Inventors: Tomonori Kanai; 友範金井; Seiji Kishimoto; 清治岸本
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 2001-10-02
Filing date: 2001-10-02
Publication date: 2003-04-18

Abstract

(57)【要約】【課題】信頼性に優れ、かつ低コストで半導体集積回路
チップの検査を行なう半導体検査装置を提供すること。【解決手段】本発明にかかる半導体検査装置は、ウエフ
ァ３上に形成された複数の半導体集積回路３１の検査を
行なうものである。そして、この半導体検査装置は、少
なくとも、複数のプローブカード１ａ、１ｂと、複数の
駆動機構５１ａ、５１ｂを備えている。このプローブカ
ード１ａ、１ｂは、半導体集積回路３１とプローブ１３
とを電気的に接触させた状態において半導体集積回路１
３を検査するものである。そして、駆動機構５１ａ、５
１ｂは、複数のプローブカード１ａ、１ｂのそれぞれに
対応して設けられ、複数のプローブカード１ａ、１ｂを
独立して移動させるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体検査装置に
関するものであり、特に半導体集積回路の電極に対して
プローブを接触させ、当該半導体集積回路の電気的特性
を検査する半導体検査装置に関する。

【０００２】

【従来の技術】従来より、ウエファ上に形成された半導
体集積回路の電気的特性を検査することが広く行なわれ
ている。検査に際しては、半導体集積回路の電極に対し
てプローブを接触させ、測定検査装置から検査用信号を
印加し、それに対する出力信号を検出している。従来の
半導体検査装置では、一度に１つの半導体集積回路チッ
プを検査するものであった。

【０００３】ここで、図１１を用いて従来のプローブヘ
ッドの構成について、簡単に説明する。図に示されるよ
うに、プローブヘッド１は、その中央部に、複数のプロ
ーブ１３を備えている。プローブ１３は、通常、細長い
金属針で構成されている。そして、プローブ１３は、半
導体集積回路チップの外部端子数の分、設けられてお
り、当該半導体集積回路チップの外部端子に対応する位
置に配置されている。このプローブ１３は、信号線によ
って、直接、測定検査装置に接続されている。

【０００４】

【発明が解決しようとする課題】近年、携帯電話に組み
込まれる半導体集積回路チップを中心として、そのチッ
プの測定、検査を安価に行うことが強く求められてい
る。しかしながら、従来の半導体検査装置では、１つの
プローブヘッドを用いて半導体集積回路チップ毎に検査
するため、効率が悪く、検査の高コスト化の一因となっ
ていた。

【０００５】本発明は、このような問題点を解決するた
めになされたもので、信頼性に優れ、高スループットか
つ低コストで半導体集積回路チップの検査を行なう半導
体検査装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明にかかる半導体検
査装置は、ウエファ上に形成された複数の半導体集積回
路の検査を行なう半導体検査装置であって、前記半導体
集積回路とプローブとを電気的に接触させた状態におい
て当該半導体集積回路を検査する複数のプローブカード
と、前記半導体集積回路と前記プローブを電気的に接触
させるように前記プローブカードを移動させる複数の駆
動機構とを備え、前記複数の駆動機構は、前記複数のプ
ローブカードのそれぞれに対応して設けられ、複数のプ
ローブカードを独立して移動させるものである。このよ
うな構成によって、複数のプローブカードを用いて同時
に複数の半導体集積回路の検査を実行できるため、検査
時間を短くできるとともに、それぞれのプローブカード
で独立して移動できるため、プローブと半導体集積回路
のコンタクトの信頼性を高めることや、検査効率を向上
させることが可能となる。

【０００７】ここで、前記複数の駆動機構は、少なくと
も前記ウエファの主平面の垂直方向に前記プローブカー
ドを移動させることができるようにしてもよい。このよ
うな構成により、特にプローブと半導体集積回路のコン
タクトの信頼性を高めることが可能となる。

【０００８】また、複数の駆動機構は、複数のプローブ
カードのそれぞれにおいて当該プローブカードのプロー
ブと前記半導体集積回路との電気的な接触が最適となる
ように前記プローブカードを移動させるようにしてもよ
い。

【０００９】さらに、前記ウエファを保持するウエファ
保持体と、当該ウエファ保持体を前記ウエファの主平面
の水平方向に移動させる駆動機構を備えるようにしても
よい。

【００１０】また、前記複数の駆動機構は、前記ウエフ
ァの主平面の平行方向及び垂直方向に前記プローブカー
ドを移動させることができるようにしてもよい。このよ
うな構成によって、検査効率を向上させることが可能と
なる。

【００１１】前記複数の駆動機構は、任意の半導体集積
回路を検査している際に不合格であると判断した場合に
は、他のプローブカードが検査中であるか否かにかかわ
らず、別の半導体集積回路の検査を開始するためにプロ
ーブカードを移動させるようにしてもよい。これによ
り、さらに検査効率を高めることができる。

【００１２】前記複数の駆動機構は、任意の半導体集積
回路の検査が終了した場合には、他のプローブカードが
検査中であるか否かにかかわらず、次の半導体集積回路
の検査を開始するためにプローブカードを移動させるこ
とが好ましい。これにより、さらに検査効率を高めるこ
とができる。

【００１３】ここで、好ましい実施の形態では、複数の
プローブカードのそれぞれは、１つの半導体集積回路に
対応して設けられている。

【００１４】

【発明の実施の形態】本発明の出願人は、本発明の前
に、本発明に関連する発明を出願している（特願２００
１−１９０１１９）。かかる関連発明は、未だ公開され
ていないため、本発明の従来技術を構成するものではな
いが、本発明の理解のために、図８、図９及び図１０を
用いて簡単に説明する。

【００１５】図８は、当該関連発明にかかる半導体検査
装置の機能ブロック図である。この半導体検査装置は、
プローブカード１、測定検査装置２、ウエファ保持体
４、駆動機構５、駆動機構６及び制御装置７より構成さ
れている。ウエファ３は、この半導体検査装置において
検査対象となる半導体集積回路チップを複数有するもの
である。

【００１６】プローブカード１は、ウエファ３上の半導
体集積回路チップに対してプローブによって電気的な接
触を行なうものである。測定検査装置２は、検査用の信
号を生成し、プローブカード１に対して出力する。ま
た、測定検査装置２は、検査用入力信号に応じて半導体
集積回路チップより出力された信号を入力し、検査を行
なう。検査結果は、例えば、ディスプレイに表示された
り、プリンタにより印刷されたりする。

【００１７】測定検査装置２は、制御装置７を介して、
駆動機構５及び駆動機構６を制御する。これによって、
プローブカード１とウエファ保持体４の位置決めを行な
う。ここで、駆動機構５は、ウエファ３の主平面の垂直
方向（Ｚ方向）に、プローブヘッド１を移動させること
ができる。また、駆動機構６は、ウエファ３の主平面と
平行な水平方向（ＸＹ方向）に、ウエファ保持体４を移
動させることができる。

【００１８】ウエファ保持体４は、ウエファ３を保持す
る機能を有する。このウエファ保持体４は、例えば、吸
着機構によって、ウエファ３を保持する。

【００１９】ここで、ウエファ３の平面図を図１０に示
す。ウエファ３には、多数の半導体集積回路チップ３１
を形成することができる。例えば、２００ｍｍウエファ
の場合には、約１０００個の半導体集積回路チップ３１
を、また、３００ｍｍウエファの場合には、約２６００
個の半導体集積回路チップを製造することができる。こ
の発明の実施の形態にかかる半導体集積回路チップ３１
は、ウエファレベルＣＳＰ（Chip Size Package）であ
り、複数のボール状のハンダからなる外部端子３２が設
けられている。例えば、０．５ｍｍ間隔で８１個の外部
端子３２が設けられる。但し、本発明において適用され
る半導体集積回路チップは、このようなウエファレベル
ＣＳＰに限定されず、アルミパッドの外部端子が０．１
ｍｍ間隔で配列されたものであってもよい。尚、被検査
対象である半導体集積回路チップ３１の種類は、特に限
定されるものではないが、例えば、無線ＬＡＮ用チッ
プ、ＧＰＳ用チップ、ブルートゥース用チップが含まれ
る。

【００２０】図９は、プローブカード１等の断面図であ
る。図に示されるように、プローブヘッド１１の上面に
は、モジュール１２が搭載されている。そして、プロー
ブヘッド１１の下面には、プローブ１３が設けられてい
る。プローブ１３とモジュール１２とは、プローブ毎に
電気的に接続されている。プローブ１３は、ウエファ３
の外部端子３２のそれぞれと接触する必要があるため、
外部端子３２と同じ数だけ設けられている。このプロー
ブカード１では、複数の半導体集積回路チップを同時に
検査できるように、単一のプローブカード１中に複数の
半導体集積回路チップに対応したプローブが設けられて
いる。このようなプローブカード１の構成をマルチプロ
ーブヘッドと呼ばれる場合もある。このプローブカード
１は、単一の駆動機構を備えている。

【００２１】当該関連発明にかかる半導体検査装置で
は、同時に複数の半導体集積回路チップの端子にプロー
ブとコンタクトをとるため、コンタクトする数及び面積
が増大するため、コンタクトの信頼性に問題がある。ま
た、コンタクトする数が増大することにより、１つの駆
動機構から与える荷重が過大になり、半導体検査装置自
体の構造の複雑化、大型化が問題となる。

【００２２】ここで、コンタクトの信頼性が減少する要
因としては、次の２点が考えられる。

【００２３】（１）プローブのＸＹＺ方向それぞれのば
らつき（２）ウエファ上のコンタクト部のＸＹＺ方向それぞれ
のばらつき

【００２４】（１）の要因には、さらに、プローブ自体
の長さや形状のばらつき、プローブをプローブヘッドに
固定した位置に関するＸＹＺ方向のばらつきやプローブ
ヘッドの傾きのばらつき等が含まれる。他方、（２）の
要因には、コンタクト部のＸＹＺ方向のばらつきやウエ
ファの傾き等が含まれる。特にコンタクト部が半田バン
プや半田ボールの場合にばらつきが増大する。

【００２５】このようなばらつきを１つの駆動機構しか
持たないマルチプローブヘッド構造の半導体検査装置で
は、コンタクトの信頼性に起因して、コンタクト面積及
びコンタクト数が制限されることになり、複数個を同時
に測定することが困難になる場合もある。

【００２６】他方、半導体集積回路チップの検査時間が
個々に異なる場合や、検査不合格になり他の半導体集積
回路チップより検査時間が短くなる場合がある。このよ
うな場合に、１つの駆動機構をもつマルチプローブヘッ
ドで複数個同時検査を行なうと、半導体集積回路チップ
にコンタクトしたプローブカードであっても検査を行な
わない時間が発生し、検査効率が低下する。

【００２７】本発明は、関連発明にかかる半導体検査装
置において生ずるこのような問題点を解消し、さらに信
頼性に優れた低コストの半導体検査装置を提供すること
を目的とするものである。

【００２８】以下、本発明の実施の形態について、図を
参照しながら説明する。

【００２９】発明の実施の形態１．図１は、発明の実施
の形態１にかかる半導体検査装置の機能ブロック図であ
る。この半導体検査装置は、プローブカード１ａ、プロ
ーブカード１ｂ、測定検査装置２、ウエファ保持体４、
Ｚ駆動機構５１ａ、Ｚ駆動機構５１ｂ、ＸＹ駆動機構６
１及び制御装置７より構成されている。ウエファ３は、
この半導体検査装置において検査対象となる半導体集積
回路チップ３１を複数有するものである。

【００３０】プローブカード１ａ及びプローブカード１
ｂは、ウエファ３上の半導体集積回路チップに対してプ
ローブによって電気的な接触を行なうものである。この
実施の形態では、１つのプローブカードは、１つの半導
体集積回路チップに対応して設けられている。即ち、１
つのプローブカードは一度に一つの半導体集積回路チッ
プのみ検査することができる。

【００３１】測定検査装置２は、検査用の信号を生成
し、プローブカード１ａ及びプローブカード１ｂに対し
てそれぞれ出力する。また、測定検査装置２は、検査用
入力信号に応じて半導体集積回路チップ３１より出力さ
れた信号を入力し、検査を行なう。検査結果は、例え
ば、ディスプレイに表示されたり、プリンタにより印刷
されたりする。

【００３２】測定検査装置２は、制御装置７を介して、
Ｚ駆動機構５１ａ、Ｚ駆動機構５１ｂ、ＸＹ駆動機構６
１を制御する。これによって、プローブカード１ａ及び
プローブカード１ｂとウエファ保持体４の位置決めを行
なう。ここで、Ｚ駆動機構５１ａは、ウエファ３の主平
面の垂直方向（Ｚ方向）に、プローブカード１ａを移動
させることができる。また、Ｚ駆動機構５１ｂは、ウエ
ファ３の主平面の垂直方向（Ｚ方向）に、プローブカー
ド１ｂを移動させることができる。即ち、プローブカー
ド１ａのＺ方向の移動と、プローブカード１ｂのＺ方向
の移動は、相互に独立して実行することができる。

【００３３】従って、プローブカード毎に、Ｚ方向の移
動を制御することができる。そのため、プローブカード
毎にコンタクトを制御することができるから、コンタク
ト部における種々のばらつきに応じて最適なコンタクト
となるよう、プローブカード毎に肌目細やかにＺ方向の
移動を制御できる。このようにして、全体的にコンタク
トの信頼性を高めることが可能となる。

【００３４】また、本実施の形態にかかる半導体検査装
置では、一つの駆動機構で複数のプローブカードを駆動
させた場合と比較して、一つの駆動機構に対するコンタ
クト数を減少させることになるから、１つの駆動機構に
対する加重を減少させることができ、ひいては半導体検
査装置の小型化、簡易化を図ることができる。

【００３５】また、ＸＹ駆動機構６１は、ウエファ３の
主平面と平行な水平方向（ＸＹ方向）に、ウエファ保持
体４を移動させることができる。

【００３６】ウエファ保持体４は、ウエファ３を保持す
る機能を有する。このウエファ保持体４は、例えば、吸
着機構によって、ウエファ３を保持する。

【００３７】図２に本発明の実施の形態１にかかる半導
体検査装置の断面図を示す。図に示されるように、プロ
ーブカード１ａ及びプローブカード１ｂのそれぞれは、
プローブヘッド１１、モジュール１２及びプローブ１３
を備えている。モジュール１２は、プローブヘッド１１
の上面に搭載されている。このモジュール１２には、マ
イクロプロセッサ、メモリ、信号処理ＬＳＩ、水晶発振
子、フィルタ、バラン、方向性結合器などの電子部品等
から構成されている。プローブ１３は、プローブヘッド
１１の下面より突き出している。そして、プローブ１３
は、ウエファ保持体４に載置されたウエファ３の上面に
接触している。

【００３８】さらに詳細には、プローブ１３は、その拡
大図に示されるように、ウエファ３のパッド３３上に設
けられた半田ボール３２に電気的にコンタクトが取られ
ているか、又はウエファ３のパッド３３に直接電気的に
コンタクトが取られている。即ち、電気的に接触してい
る。従って、ウエファ３は、パッド３３、半田ボール３
２を介してプローブ１３に電気的に接続され、そのプロ
ーブ１３がモジュール１２を介して測定検査装置２に接
続された構成となっている。

【００３９】特に、ウエファ３とプローブ１３のコンタ
クトが半田ボール３２や半田バンプによる場合には、Ｘ
ＹＺ方向のばらつきが本質的に大きいため、本発明の実
施の形態のようにプローブカード毎に駆動機構を設ける
ことのメリットは大きい。

【００４０】発明の実施の形態２．続いて、図３及び図
４を用いて発明の実施の形態２にかかる半導体検査装置
の構成について説明する。

【００４１】この例では、図３に示されるように、プロ
ーブカード１ａにＸＹＺ駆動機構５３ａが接続され、プ
ローブカード１ｂにＸＹＺ駆動機構５３ｂが接続されて
いる。このＸＹＺ駆動機構５３ａによって、プローブカ
ード１ａのＸ方向、Ｙ方向及びＺ方向の移動が実行され
る。他方、ＸＹＺ駆動機構５３ｂによって、プローブカ
ード１ｂのＸ方向、Ｙ方向及びＺ方向の移動が実行され
る。即ち、プローブカード１ａのＸ方向、Ｙ方向及びＺ
方向の移動と、プローブカード１ｂのＸ方向、Ｙ方向及
びＺ方向の移動は、相互に独立して実行することができ
る。その他の構成については、発明の実施の形態１にお
いて説明した構成と同じであり、説明を省略する。

【００４２】このように、プローブカード３ａとプロー
ブカード３ｂとを独立してＸ方向、Ｙ方向及びＺ方向へ
の移動を制御できるため、検査不合格となり他の半導体
集積回路チップより検査時間が短くなった場合や、半導
体集積回路チップの検査時間が個々の半導体集積回路チ
ップにおいて異なる場合は、測定及び検査が完了したプ
ローブカードは、他のプローブカードでの測定及び検査
が終わってなくとも他の半導体集積回路チップの測定及
び検査に入ることができる。これにより、測定及び検査
のスループットを向上させることができる。

【００４３】次に図５を用いて本発明の実施の形態にか
かる半導体検査装置の処理の一例につき説明する。図５
により検査検査不合格となり他の半導体集積回路チップ
より検査時間が短くなった場合の処理を説明する。

【００４４】まず、制御装置７は、ＸＹＺ駆動機構５３
ａとＸＹＺ駆動機構５３ｂを制御して、プローブカード
１ａとプローブカード１ｂをそれぞれ検査対象となる半
導体集積回路チップ３１上に配置する（Ｓ１０１）。そ
して、プローブカード１ａ及びプローブカード１ｂのそ
れぞれに設けられたプローブ１３を半導体集積回路チッ
プ３１上のパッド３１又は半田ボール３２に接触させ、
検査を開始する（Ｓ１０２）。尚、この例では、１つの
プローブカードは、１つの半導体集積回路チップを検査
する。

【００４５】そして、検査の最終工程にいたる前段階に
おいて、検査対象の半導体集積回路チップ３１が検査不
合格と判断された場合（Ｓ１０３）には、検査不合格の
半導体集積回路チップ３１を検査していたプローブカー
ド１は、別の検査対象となる半導体集積回路チップ３１
上に移動する（Ｓ１０４）。そして、このプローブカー
ド１は、新たに移動した先の半導体集積回路チップ３１
の検査を開始する。即ち、検査不合格と判断された側の
プローブカード１は、他のプローブカード１が未だ検査
実行中であっても、別の半導体回路チップ３１の検査に
移行する。

【００４６】他方、検査の最終工程にいたる前段階にお
いて、検査不合格と判断されなかった場合には、通常通
り、検査を終了し（Ｓ１０４）、予め予定されていた次
の検査対象となる半導体集積回路チップ３１上に移動す
る（Ｓ１０５）。そして、この半導体集積回路チップ３
１の検査を開始する。

【００４７】図５で示す処理フローについて、さらに図
６を用いて説明する。図６では、２つのプローブカード
１ａ、プローブカード１ｂが時系列的にどのように検査
を行なうのかを示している。図において、横軸は時間ｔ
である。そして、Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６
は、それぞれ検査対象となる半導体集積回路チップを示
している。

【００４８】まず、ｔ＝０において、プローブカード１
ａは半導体集積回路チップＡ１の検査を開始し、またプ
ローブカード１ｂは半導体集積回路チップＡ２の検査を
開始する。この例では、半導体集積回路チップＡ１及び
半導体集積回路チップＡ２の双方とも検査に合格したも
のとする。そのため、検査は、略同時に終了している。

【００４９】その後、プローブカード１ａ及びプローブ
カード１ｂは、次の検査対象となる半導体集積回路チッ
プＡ３及び半導体集積回路チップＡ４にそれぞれ移動
し、検査を開始する。この例では、半導体集積回路チッ
プＡ３は、検査に合格するものであったが、半導体集積
回路チップＡ４は、検査に不合格するものであったとす
る。この場合に、プローブカード１ａは、半導体集積回
路チップＡ３の検査が完了するまで、通常の検査と同様
に検査が実行されるが、プローブカード１ｂは、半導体
集積回路チップＡ４の検査が不合格であると判明した時
点ｔ１で検査を終了し、他の半導体集積回路チップＡ５
上に移動し検査を開始している。このように制御するこ
とにより、全体として検査を効率的に進めることがで
き、検査時間の短縮化を図ることができる。

【００５０】続いて、図７を用いて、半導体集積回路チ
ップの検査時間が個々の半導体集積回路チップにおいて
異なる場合の処理について説明する。図７の例では、ウ
エファ３上に形成された半導体集積回路チップは、それ
ぞれ検査時間が異なる特性を持つ。検査時間が異なる要
因には、半導体集積回路チップに含まれるアナログ回路
のバラツキにより、それをトリミングする時間が個々に
異なる場合があること等が考えられる。

【００５１】プローブカード１ａは、半導体集積回路チ
ップＡ１、Ａ３、Ａ６のそれぞれについて順々に検査を
行なっている。他方、プローブカード１ｂは、半導体集
積回路チップＡ２、Ａ４、Ａ５、Ａ７のそれぞれについ
て順々に検査を行なっている。図に示されるように、そ
れぞれの半導体集積回路チップの検査時間が異なる場合
にあっても、他のプローブカードの検査の状況に影響さ
れることなく、それぞれの検査を独立して実行してい
る。このように制御することにより、全体として検査を
効率的に進めることができ、検査時間の短縮化を図るこ
とができる。

【００５２】また、本発明の実施の形態にかかる半導体
検査装置では、複数のプローブカードをウエファ上の任
意の半導体集積回路チップの検査を実行できるから、ウ
エファの端部に位置する半導体集積回路チップを検査す
る際に、より効率的に検査することが可能である。

【００５３】その他の実施の形態．上述の例では、プロ
ーブカードは２つの場合について説明したが、これに限
定されるものではなく、３つ以上の任意のプローブカー
ドを備え、それぞれのプローブカードに駆動機構を設け
るようにしてもよい。特に、半導体検査のスループット
を高めるためには、より多くプローブカードを備えてい
る方がよい。

【００５４】また、上述の例では、１つのプローブカー
ドが同時に検査できる半導体集積回路チップが１つの例
について説明したが、これに限らず、２つ以上の半導体
集積回路チップを同時に検査できるようにしてもよい。
この場合にも、半導体検査装置には、複数のプローブカ
ードが設けられ、各々のプローブカードに駆動機構を設
けている点では、上述の例とは変わりはない。

【００５５】プローブカードによる検査タイミングを制
御するにあたっては、同時に検査を実行するプローブカ
ードの数に基づき行なうことが望ましい。同時に検査を
実行するプローブカードの数を制限することによって、
コンタクト加重を一定値以下に制限することができ、装
置全体を簡易化できるからである。

【００５６】

【発明の効果】本発明によれば、信頼性に優れ、高スル
ープットかつ低コストで半導体集積回路チップの検査を
行なう半導体検査装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる半導体検査装置の
機能ブロック図である。

【図２】本発明の実施の形態にかかる半導体検査装置の
断面図である。

【図３】本発明の実施の形態にかかる半導体検査装置の
機能ブロック図である。

【図４】本発明の実施の形態にかかる半導体検査装置の
断面図である。

【図５】本発明の実施の形態にかかる半導体検査装置の
処理を示すフローチャートである。

【図６】本発明の実施の形態にかかる半導体検査装置の
処理を示す図である。

【図７】本発明の実施の形態にかかる半導体検査装置の
処理を示す図である。

【図８】本発明の先の例にかかる半導体検査装置の機能
ブロック図である。

【図９】本発明の先の例にかかる半導体検査装置の断面
図である。

【図１０】ウエファの平面図である。

【図１１】従来のプローブヘッドの構成を示す図であ
る。

【符号の説明】

１プローブカード２測定検査装置３ウエファ４ウエファ保持体５１Ｚ駆動機構５３ＸＹＺ
駆動機構６１ＸＹ駆動機構７制御装置

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G003 AG03 AG04 AG11 AG20 AH04 2G132 AF06 AF07 AL09 AL25 4M106 AA01 BA01 CA70 DD03 DD10 DD13 DD16 DJ04 DJ05 DJ07 DJ23

Claims

【特許請求の範囲】

【請求項１】ウエファ上に形成された複数の半導体集積
回路の検査を行なう半導体検査装置であって、前記半導体集積回路とプローブとを電気的に接触させた
状態において当該半導体集積回路を検査する複数のプロ
ーブカードと、前記半導体集積回路と前記プローブを電気的に接触させ
るように前記プローブカードを移動させる複数の駆動機
構とを備え、前記複数の駆動機構は、前記複数のプローブカードのそ
れぞれに対応して設けられ、複数のプローブカードを独
立して移動させる半導体検査装置。
【請求項２】前記複数の駆動機構は、少なくとも前記ウ
エファの主平面の垂直方向に前記プローブカードを移動
させることができることを特徴とする請求項１記載の半
導体検査装置。
【請求項３】前記複数の駆動機構は、複数のプローブカ
ードのそれぞれにおいて当該プローブカードのプローブ
と前記半導体集積回路との電気的な接触が最適となるよ
うに前記プローブカードを移動させることを特徴とする
請求項２記載の半導体検査装置。
【請求項４】さらに、前記ウエファを保持するウエファ
保持体と、当該ウエファ保持体を前記ウエファの主平面の水平方向
に移動させる駆動機構を備えたことを特徴とする請求項
１、２又は３記載の半導体検査装置。
【請求項５】前記複数の駆動機構は、前記ウエファの主
平面の平行方向及び垂直方向に前記プローブカードを移
動させることができることを特徴とする請求項１記載の
半導体検査装置。
【請求項６】前記複数の駆動機構は、任意の半導体集積
回路を検査している際に不合格であると判断した場合に
は、他のプローブカードが検査中であるか否かにかかわ
らず、別の半導体集積回路の検査を開始するためにプロ
ーブカードを移動させることを特徴とする請求項５記載
の半導体検査装置。
【請求項７】前記複数の駆動機構は、任意の半導体集積
回路の検査が終了した場合には、他のプローブカードが
検査中であるか否かにかかわらず、次の半導体集積回路
の検査を開始するためにプローブカードを移動させるこ
とを特徴とする請求項５記載の半導体検査装置。
【請求項８】前記複数のプローブカードのそれぞれは、
１つの半導体集積回路に対応して設けられていることを
特徴とする請求項１乃至７記載の半導体検査装置。