JP2003273684A - インダクタとキャパシタを有する素子及びその作製方法 - Google Patents

インダクタとキャパシタを有する素子及びその作製方法

Info

Publication number
JP2003273684A
JP2003273684A JP2003056947A JP2003056947A JP2003273684A JP 2003273684 A JP2003273684 A JP 2003273684A JP 2003056947 A JP2003056947 A JP 2003056947A JP 2003056947 A JP2003056947 A JP 2003056947A JP 2003273684 A JP2003273684 A JP 2003273684A
Authority
JP
Japan
Prior art keywords
inductor
substrate
capacitor
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003056947A
Other languages
English (en)
Other versions
JP4034669B2 (ja
Inventor
Moon-Chul Lee
問 ▲チョル▼ 李
Inso So
寅 相 宋
Young-Tack Hong
榮 澤 弘
Sung-Hye Jeong
誠 慧 鄭
Byung-Yoo Hong
秉 裕 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003273684A publication Critical patent/JP2003273684A/ja
Application granted granted Critical
Publication of JP4034669B2 publication Critical patent/JP4034669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H10W20/496—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/497—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 作製時において空間効率を最大にし、ま
た性能を向上させうるＬＣ素子及びその作製方法を提供
する。 【解決手段】 ＬＣ素子は基板１００と、基板上に形成
された支持層１２０と、支持層の上部及び下部のうちい
ずれか一つに形成されるインダクタＬ及び支持層のもう
一つに形成されるキャパシタＣを有する。支持層は低誘
電物質で形成され、支持層にはインダクタとキャパシタ
とを連結する連結部が備える。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明はＬＣ素子及びその作
製方法に係り、さらに詳しくはインダクタ素子の特性を
向上させうるＬＣ素子及びその作製方法に関する。
【従来の技術】図１Ａ及び図１Ｂは一般のＬＣ素子中高
域通過フィルタと低域通過フィルタの原理図であり、こ
れによる高域通過フィルタと低域通過フィルタの断面図
は図２及び図３に示されている通りである。一般の高域
/低域通過フィルタは図２及び図３に示した通り、まず
基板１０、２０上にインダクタＬ及びキャパシタＣを形
成する。まず、インダクタ１１、２１を形成する場合
は、基板１０、２０上に金属物質を蒸着しパターン化し
てインダクタＬを形成する。形成されたインダクタＬを
保護するためにインダクタＬの上部に保護膜(図示せず)
を形成した後、示した通りキャパシタＣを形成する。キ
ャパシタＣの作製工程は基板１０、２０上に下部電極層
１２、２２を形成し、その上に高誘電物質のキャパシタ
物質１３、２３を形成した後、上部電極層１４、２４を
順次に形成して作製する。このように、従来のフィルタ
構造は基板１０、２０上に形成されたインダクタＬの面
積が相対的にキャパシタＣの面積より大きいので全体的
なＬＣ素子のサイズが大きくなる。また、ＬＣ素子の動
作特性を向上させるために空気中に素子を具現する方法
面において基板上の１層に多数の素子を具現することに
よる工程上の難点があった。
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的は作製
上で空間効率を最大にし、また性能を向上させうるＬＣ
素子及びその作製方法を提供するところにある。
【課題を解決するための手段】前述した目的を達成する
ための本発明に係るＬＣ素子は、基板と、該基板上に形
成され、互いに対向する上面及び下面を有する支持層
と、前記支持層の上面及び下面のうちいずれか一方に形
成されるインダクタ、及び前記支持層の前記上面及び下
面のうち他方に形成されるキャパシタとを有する。前記
支持層は低誘電定数を有する物質で形成され、前記支持
層の前記物質は低誘電定数を有するＢＣＤ(bicyclobute
ne)またはポリマー系物質などである。前記支持層は、
前記支持層の下面に形成される前記インダクタまたは前
記キャパシタを空気中に露出させるためにパターン化さ
れた基板により支持される。また、前記支持層を貫通し
て形成され、前記支持層の上面及び下面に形成される前
記インダクタ及び前記キャパシタを電気的に連結させる
連結部を有する。前記インダクタと前記キャパシタは、
前記支持層の前記上面及び下面に相互間にスタック構造
で形成される。本発明に係るＬＣ素子の製造方法は、基
板内にインダクタ及びキャパシタのうちいずれか一方を
形成する段階と、前記インダクタ及び前記キャパシタの
うちいずれか一方が形成される前記基板上に上面及び下
面を有する支持層を形成する段階と、前記支持層の上面
にインダクタ及びキャパシタのうちの他方を形成する段
階とを有する。従って、基板上の低誘電物質で形成され
た支持層の上下部にインダクタＬとキャパシタＣを配置
してスタック構造のＬＣ素子を作製することにより、基
板上の空間活用を最大化できる。また、インダクタとキ
ャパシタとの間に低誘電物質の支持層を形成して支持す
ることにより基板損失が最小化して向上されたインダク
タの特性(Ｑ値)によりＬＣ素子の特性を向上させうる。
【発明の実施の形態】以下、添付した図面に基づき本発
明に係るＬＣ素子の実施例として高域通過フィルタにつ
いて説明する。例えば、図４Ａ及び図４Ｂに示した通
り、高域通過フィルタは基板１００と、基板１００上に
形成された支持層１２０と、支持層１２０の上面及び下
面のうちいずれか一方に形成されるインダクタＬ及び支
持層１２０の他方に形成されるキャパシタＣを有してい
る。また、インダクタＬとキャパシタＣを電気的に連結
するために連結部１２１が支持層１２０に設けられる。
図４Ａに示された高域通過フィルタの構造では、インダ
クタＬが支持層１２０の下面に形成され、キャパシタＣ
は支持層１２０の上部に形成されている。また、図４Ｂ
に示された高域通過フィルタの構造では、インダクタＬ
とキャパシタＣは支持層１２０について図４Ａと逆に形
成されている。また、連結部１２２は支持層１２０を通
してインダクタＬとキャパシタＣを電気的に連結するた
めに提供される。基板１００はシリコンで形成され、す
なわち半導体及び誘電体のうちいずれか一つで形成され
る。支持層１２０は低誘電(low-k)物質で製造される。
例えば、低誘電物質としてはＢＣＢ、ポリマー系の物質
などである。すなわち、低誘電物質１２０を基板１００
上に塗布することにより基板１００をなす物質であるシ
リコン(Si)によりインダクタＬの特性が基板１００及び
キャパシタＣによって低下されることを防ぐことができ
る。インダクタＬとキャパシタＣは金属物質、例えば銅
(Cu)などのような物質で製造され、支持層１２０の上下
面に配置することによりインダクタＬとキャパシタＣは
スタック構造で配置される。この際、支持層１２０の下
部の基板１００は食刻され支持層の上下面に形成された
インダクタ１１０及びキャパシタ１３０はそれぞれ空気
中に配置される。以上では本発明に係るＬＣ素子のうち
高域通過フィルタの構造を例として説明したが、図５
Ａ、図５Ｂに示した通り、低域通過フィルタの場合であ
ってもデザインは多様に構成でき、またその他のＬＣ素
子に適用して多様にインダクタとキャパシタをデザイン
できることは勿論である。以下、図６Ａないし図６Ｉに
基づき本発明に係るＬＣ素子の一実施例である高域通過
フィルタ(図４Ａ)に対する作製工程を詳述する。まず、
図６Ａに示した通り、インダクタを形成するためにイン
ダクタが形成される基板１００の領域を食刻して凹部８
０を形成する。図６Ｂに示した通り、マスクとして使用
される酸化膜１０１を基板１００の上下部に蒸着する。
次いで、基板１００の食刻領域８０、すなわちインダク
タ１１０を形成される領域にシード金属層(seed layer)
１１１を形成し、メッキ工程のためにパターンされたフ
ォトレジスト層１０２を基板１００上に形成する。その
後、金属物質(Cu)をインダクタの形成のために食刻され
た基板１００に充填することによりインダクタ１１０を
形成する。インダクタ１１０の作製工程が完了した後、
図６Ｃに示した通り、フォトレジスト層１０２を除去
し、インダクタ１１０が形成された基板１００上に低誘
電物質の支持層１２０を形成する。また、後述するキャ
パシタ１３０と電気的に連結するための連結ホール１２
１をパターン化する。低誘電物質としては例えば、ＢＣ
Ｄ、ポリマー系の物質が使用される。次いで、メッキ工
程により図６Ｄに示した通り連結ホール１２１に金属物
質を充填することにより連結部１２２を形成する。基板
１００に形成されたインダクタ１１０の位置にスタック
構造でキャパシタ１３０が配置されるようにするため、
図６Ｅに示した通り、支持層１２０の下部に形成された
インダクタ１１０の位置に対応する支持層１２０上部に
キャパシタ１３０の下部電極層１３１を形成する。この
際、下部電極層１３１はインダクタ１１０と連結される
よう金属物質(Pt)を蒸着してパターン化することにより
連結部１２２と接触させる。その後、高誘電物質、例え
ばＳｉＯ2、ＳｉＮ4、ＳＴＯなどのキャパシタ物質１３
２を図６Ｆに示した通り、下部電極層１３１上に蒸着し
てパターンした後、その上に上極電極層１３３が形成さ
れるよう金属物質(Cu)を蒸着してパターン化する。イン
ダクタ１１０とキャパシタ１３０はスタック構造で配置
され、低誘電物質の支持層１２０により支持される。次
いで、インダクタ１１０が形成された支持層１２０の下
方に位置する基板１００を食刻するため、図６Ｇに示し
た通り、基板１００の上面及び下面にそれぞれ保護膜１
４０を形成し、基板１００の食刻される領域に対応して
保護膜１４０をパターン化する。インダクタ１１０の形
成された支持層１２０の下面に対応する基板１００領域
を食刻する。すなわち、基板１００の下面に形成された
保護膜１４０は図６Ｇに示した通り、インダクタ１１０
が形成された支持層１２０の領域に対応する領域の保護
膜が除去されるようパターン化する。保護膜１４０が除
去された領域のマスク酸化膜１０１は食刻される。イン
ダクタ１１０が形成された支持層１２０の下方に位置す
る基板１００を図６Ｈに示したように食刻し、基板１０
０の上面及び下面に形成された保護膜１４０を除去する
ことによって、図６Ｉに示したような高域通過フィルタ
を作製する。従って、インダクタ１１０とキャパシタ１
３０が低誘電物質の支持層１２０についてスタック構造
で配置されＬＣ素子の空間活用を最大化できる。また、
基板食刻を通してインダクタ１１０が低誘電物質に支持
され空気中に配置されることによってインダクタの特性
(Ｑ値)が向上する。一方、図７Ａないし図７Ｉを参照し
て本発明に係るＬＣ素子である高域通過フィルタ(図４
Ｂ)の他の実施例に対する作製工程を詳述し、前述した
同一な構成要素に対する図面符号は同様に付する。ま
ず、図７Ａに示した通り、キャパシタを形成するために
キャパシタが形成される基板１００の領域を食刻して凹
部９０を形成する。図７Ｂに示した通り、後述する基板
１００の食刻のためにマスクとして使用される酸化膜１
０１を蒸着し、キャパシタ１３０の下部電極層１３１を
形成するために金属物質(Pt)を蒸着してパターン化す
る。次いで、高誘電物質のキャパシタ物質１３２を図７
Ｃに示した通り、下部電極層１３１上に蒸着してパター
ンした後、その上に上部電極層１３３が形成されるよう
金属物質(Cu)を蒸着してパターン化する。その後、図７
Ｄに示した通り、低誘電物質１２０をキャパシタ１３０
が形成された基板１００上にコーティングして後述する
インダクタ１１０が支持される支持層を形成し、キャパ
シタ１３０とインダクタ１１０を電気的に連結するため
の連結ホール１２１をパターン化する。インダクタ１１
０を形成するため、図７Ｅに示した通り、低誘電物質１
２０上にシード金属層１１１を形成するために金属物質
(Cu)を蒸着した後、インダクタ１１０の形成される領域
がパターン化されたモールド１６０を形成する。メッキ
工程によりパターン化された部分と連結ホール１２１に
金属物質を充填してインダクタ１１０と連結部１２２を
形成する。次いで、図７Ｆに示した通り、モールド１６
０を除去した後シード金属層１１１をパターン化する。
図７Ｇに示した通り、基板１００の上面及び下面にそれ
ぞれ保護膜１４０を形成し、基板１００にキャパシタ１
３０が形成された部分の保護膜１４０をパターン化して
酸化膜１０１を食刻する。その後、図７Ｈに示した通り
キャパシタ１３０が形成された部分の基板１００を食刻
する。基板１００の上面及び下面に形成された保護膜１
４０を除去すれば、図７Ｉに示した通り、他の実施例の
高域通過フィルタが作製される。図５Ａ及び図５Ｂに示
した通り、本発明に係る低域通過フィルタも前述した高
域通過フィルタについてインダクタＬ及びキャパシタＣ
の数とデザインが違うだけであってその構造は同一であ
る。以上の実施例のように、基板上の低誘電物質で形成
された支持層の上下部にインダクタＬとキャパシタＣを
スタック構造で配置することによって、基板上の空間を
最大限に活用できる。また、既存の誘電体基板によりイ
ンダクタＬとキャパシタＣが支持されることによる基板
損失の問題点を低誘電物質の支持層により支持させるこ
とにより基板損失を最小化してインダクタ特性(Ｑ値)を
向上させうる。本発明によれば、従来の基板上に１層で
素子を配置する構造に比べて、基板上の低誘電物質で形
成された支持層によりスタック構造でインダクタとキャ
パシタを配置することにより空間活用を最大化できる。
また、従来のインダクタ特性に悪影響を与えた基板との
寄生効果を最小化するために低誘電物質でインダクタを
支持させ、また該当する基板を食刻してインダクタを空
気中に配置させることによってインダクタ特性(Ｑ値)を
向上させうる。本発明の望ましい実施例について示しか
つ説明したが、本発明は前述した特定の実施例に限ら
ず、請求の範囲で請求する本発明の要旨を逸脱せず当該
発明の属する技術分野において通常の知識を持つ者なら
ば誰でも多様な変形実施が可能なことは勿論、そのよう
な変更は請求の範囲の記載内にある。
【図面の簡単な説明】
【図１Ａ】一般の高域/低域通過フィルタの原理図。
【図１Ｂ】一般の高域/低域通過フィルタの原理図。
【図２】従来のＬＣ素子である高域通過フィルタの断面
図。
【図３】従来のＬＣ素子である低域通過フィルタの断面
図。
【図４Ａ】本発明に係る高域通過フィルタの断面図。
【図４Ｂ】本発明に係る高域通過フィルタの断面図。
【図５Ａ】本発明に係る低域通過フィルタの断面図。
【図５Ｂ】本発明に係る低域通過フィルタの断面図。
【図６Ａ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｂ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｃ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｄ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｅ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｆ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｇ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｈ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図６Ｉ】本発明に係る一実施例であって、図４Ａの高
域通過フィルタを作製する工程を順次に示した図。
【図７Ａ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｂ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｃ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｄ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｅ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｆ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｇ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｈ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
【図７Ｉ】本発明に係る他の実施例であって、図４Ｂの
高域通過フィルタを作製する工程を順次に示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 弘 榮 澤 大韓民国京畿道水原市八達区二儀洞681− １ (72)発明者 鄭 誠 慧 大韓民国大田市東区龍田洞クンソルアパー ト102−109 (72)発明者 洪 秉 裕 大韓民国ソウル特別市江南区驛三２洞716 東部ハエオルムアパート101−910 Ｆターム(参考） 5E062 DD01 5E070 AA05 AB01 AB02 CB02 5E082 BB01 BC39 DD08 EE05 EE37 FG03 FG42 KK08 5J024 AA01 BA03 DA04 DA29 EA01 EA02

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】基板と、 該基板上に形成され、互いに対向する上面及び下面を有
    する支持層と、 前記支持層の上面及び下面のうちいずれか一方に形成さ
    れるインダクタと、 前記支持層の前記上面及び下面のうち他方に形成される
    キャパシタと、を備えることを特徴とするＬＣ素子。
  2. 【請求項２】前記支持層は低誘電定数を有する物質で形
    成されることを特徴とする請求項１に記載のＬＣ素子。
  3. 【請求項３】前記支持層の前記物質は低誘電定数を有す
    るＢＣＤ(bicyclobutene)またはポリマー系物質である
    ことを特徴とする請求項２に記載のＬＣ素子。
  4. 【請求項４】前記支持層は、前記支持層の下面に形成さ
    れる前記インダクタまたは前記キャパシタを空気中に露
    出させるためにパターン化された基板により支持される
    ことを特徴とする請求項１に記載のＬＣ素子。
  5. 【請求項５】前記支持層を貫通して形成され、前記支持
    層の上面及び下面に形成される前記インダクタ及び前記
    キャパシタを電気的に連結させる連結部をさらに備える
    ことを特徴とする請求項１に記載のＬＣ素子。
  6. 【請求項６】前記インダクタと前記キャパシタは、前記
    支持層の前記上面及び下面に相互間にスタック構造で形
    成されることを特徴とする請求項１に記載のＬＣ素子。
  7. 【請求項７】基板内にインダクタ及びキャパシタのうち
    いずれか一方を形成する段階と、 前記インダクタ及び前記キャパシタのうちいずれか一方
    が形成される前記基板上に上面及び下面を有する支持層
    を形成する段階と、 前記支持層の上面にインダクタ及びキャパシタのうちの
    他方を形成する段階と、を備えることを特徴とするＬＣ
    素子の作製方法。
  8. 【請求項８】前記キャパシタの形成前に前記インダクタ
    を形成する場合、前記インダクタを形成段階は、 前記インダクタを形成する前に前記基板内に形成される
    前記インダクタのために前記基板内に凹部を食刻する段
    階と、前記凹部が形成された基板の上面及び下面にマス
    ク酸化膜を蒸着する段階と、前記インダクタが形成され
    る領域の前記基板上にシード金属層を蒸着する段階と、
    前記凹部を充填するために前記基板上にフォトレジスト
    層を形成してパターニングする段階と、前記インダクタ
    を形成するために金属で前記凹部を充填し前記フォトレ
    ジスト層を除去する段階を有し、 前記支持層形成段階は、 前記インダクタが下面に配置される支持層を形成するた
    めに前記インダクタが形成された基板上に低誘電定数を
    有する物質を蒸着する段階と、前記支持層内に連結ホー
    ルを形成し連結部を形成するために金属を前記連結ホー
    ルに充填する段階とを有し、 前記キャパシタを形成する段階は、 前記インダクタの位置に対応する前記支持層の上面に下
    部電極層を形成する段階と、前記連結部により前記イン
    ダクタに接続されるキャパシタを形成するために前記下
    部電極層上に誘電体と上極電極層を形成する段階を有
    し、 前記インダクタを空気に露出させる段階は、 前記基板の上面及び上面に保護層を形成する段階と、前
    記インダクタが形成された前記支持層に対応する領域の
    保護膜が除去されるよう前記基板の下面に保護膜をパタ
    ーニングする段階と、前記基板の領域と前記インダクタ
    の周りの前記マスク酸化膜を除去するためにパターニン
    グされた前記保護膜領域の前記基板と前記マスク酸化膜
    を食刻する段階と、前記保護膜の残留部を除去する段階
    と、を備えることを特徴とする請求項７に記載のＬＣ素
    子の作製方法。
  9. 【請求項９】前記インダクタの形成前に前記キャパシタ
    を形成する場合は、 前記キャパシタの形成段階は、 前記基板内に形成される前記キャパシタのために前記基
    板内に凹部を形成する段階と、前記凹部が形成された基
    板の上面及び下面にマスク酸化膜を蒸着する段階と、前
    記基板内に形成された前記凹部内に金属の下部電極層を
    形成する段階と、高誘電定数を有するキャパシタ誘電体
    を前記凹部内の前記下部電極層上に形成し前記キャパシ
    タを形成するために前記キャパシタ誘電体上に金属の上
    極電極層を形成する段階とを有し、 前記支持層を形成する段階は、 前記キャパシタが形成された前記基板上に低誘電定数を
    有する物質を蒸着する段階と、前記キャパシタと前記イ
    ンダクタを電気的に連結するために前記支持層内に連結
    ホールを形成する段階を有し、 前記インダクタを形成する段階は、 前記インダクタが形成される領域の前記基板上にシード
    金属層を蒸着する段階と、前記インダクタが形成される
    領域と前記連結ホールに開口部を有する前記基板上にマ
    スクを形成する段階と、前記インダクタ及び前記連結ホ
    ール内に連結部を形成するために金属を前記マスクの開
    口部と前記連結ホールに充填する段階と、前記マスクを
    除去する段階とを有し、 前記キャパシタを空気に露出させる段階は、 前記基板の上面及び下面に保護膜を形成する段階と、前
    記キャパシタが形成される前記基板に対応する領域の前
    記保護膜が除去されるよう前記基板の下面に前記保護膜
    をパターニングする段階と、前記基板の領域と前記キャ
    パシタの周りの前記マスク酸化膜を除去するためにパタ
    ーニングされた前記保護膜領域の前記基板と前記マスク
    酸化膜を食刻する段階と、前記保護膜の残留部を除去す
    る段階と、を有することを特徴とする請求項７に記載の
    ＬＣ素子の作製方法。
  10. 【請求項１０】前記インダクタまたは前記キャパシタが
    形成される前に前記インダクタまたは前記キャパシタを
    形成するために前記基板内に凹部を食刻する段階をさら
    に備えることを特徴とする請求項７に記載のＬＣ素子の
    作製方法。
  11. 【請求項１１】前記支持層は前記低誘電定数を有する物
    質であることを特徴とする請求項７に記載のＬＣ 素子
    の作製方法。
  12. 【請求項１２】前記支持層は低誘電定数を有する物質で
    形成されることを特徴とする請求項１１に記載のＬＣ素
    子の作製方法。
  13. 【請求項１３】前記支持層を貫通する連結部を形成する
    段階をさらに備えることを特徴とする請求項７に記載の
    ＬＣ素子の作製方法。
  14. 【請求項１４】前記インダクタと前記キャパシタはスタ
    ック構造で形成されることを特徴とする請求項７に記載
    のＬＣ素子の作製方法。
  15. 【請求項１５】前記インダクタと前記キャパシタが形成
    される前記基板の領域を食刻する段階をさらに備え、 前記基板の領域は前記支持層の下部に設けられ、前記イ
    ンダクタと前記キャパシタは前記支持層の空気に露出さ
    れることを特徴とする請求項７に記載のＬＣ素子の作製
    方法。
JP2003056947A 2002-03-05 2003-03-04 インダクタとキャパシタを有する素子及びその作製方法 Expired - Fee Related JP4034669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-011721 2002-03-05
KR10-2002-0011721A KR100438160B1 (ko) 2002-03-05 2002-03-05 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법

Publications (2)

Publication Number Publication Date
JP2003273684A true JP2003273684A (ja) 2003-09-26
JP4034669B2 JP4034669B2 (ja) 2008-01-16

Family

ID=27751987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003056947A Expired - Fee Related JP4034669B2 (ja) 2002-03-05 2003-03-04 インダクタとキャパシタを有する素子及びその作製方法

Country Status (4)

Country Link
US (2) US7169684B2 (ja)
EP (1) EP1343249A3 (ja)
JP (1) JP4034669B2 (ja)
KR (1) KR100438160B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041767A (ja) * 2016-09-05 2018-03-15 アンリツ株式会社 波形整形回路及びその製造方法とパルスパターン発生器
CN119731788A (zh) * 2022-08-25 2025-03-28 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348654B2 (en) * 2002-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd Capacitor and inductor scheme with e-fuse application
US6800534B2 (en) * 2002-12-09 2004-10-05 Taiwan Semiconductor Manufacturing Company Method of forming embedded MIM capacitor and zigzag inductor scheme
EP1596403A1 (en) * 2004-05-13 2005-11-16 Seiko Epson Corporation Planar inductor and method of manufacturing it
KR100631214B1 (ko) * 2005-07-29 2006-10-04 삼성전자주식회사 밸룬이 장착된 밸런스 필터 패키징 칩 및 그 제조방법
TWI268745B (en) * 2005-12-08 2006-12-11 Ind Tech Res Inst A multilayer printed circuit board embedded with a filter
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
KR101326355B1 (ko) * 2012-08-02 2013-11-11 숭실대학교산학협력단 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로
CN104519661B (zh) * 2013-10-08 2017-11-10 中国科学院上海微系统与信息技术研究所 电容电感复合结构及其制造方法
CN105742251B (zh) * 2014-12-09 2019-10-18 联华电子股份有限公司 具有电感和金属-绝缘层-金属电容的结构
US9966182B2 (en) 2015-11-16 2018-05-08 Globalfoundries Inc. Multi-frequency inductors with low-k dielectric area
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10292269B1 (en) 2018-04-11 2019-05-14 Qualcomm Incorporated Inductor with metal-insulator-metal (MIM) capacitor
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11552236B2 (en) 2020-01-24 2023-01-10 International Business Machines Corporation Superconducting qubit capacitance and frequency of operation tuning

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1A (en) 1836-07-13 John Ruggles Locomotive steam-engine for rail and other roads
JPS50117744U (ja) 1974-03-08 1975-09-26
JPS5820549Y2 (ja) 1976-09-06 1983-04-28 古河電気工業株式会社 包装用発泡プラスチック緩衝材
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH04337913A (ja) 1991-05-15 1992-11-25 Matsushita Electric Ind Co Ltd チップ形ノイズ除去フィルタ
JPH05234811A (ja) 1992-02-24 1993-09-10 Toho Aen Kk 面実装型ｌｃノイズフィルター及びその製造方法
DE69321907T2 (de) * 1992-03-19 1999-04-22 Tdk Corp., Tokio/Tokyo Hybrider koppler
JPH06163321A (ja) 1992-11-26 1994-06-10 Tdk Corp 高周波ｌｃ複合部品
JPH0637255A (ja) * 1992-07-14 1994-02-10 Rohm Co Ltd Ｌｃ回路の構造
JPH06151181A (ja) 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd 直列結合型ｌｃ複合素子とその製造方法
US5351163A (en) * 1992-12-30 1994-09-27 Westinghouse Electric Corporation High Q monolithic MIM capacitor
DE4432727C1 (de) * 1994-09-14 1996-03-14 Siemens Ag Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement
DE69524730T2 (de) * 1994-10-31 2002-08-22 Koninklijke Philips Electronics N.V., Eindhoven Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
JPH08236353A (ja) 1995-02-23 1996-09-13 Mitsubishi Materials Corp 小型インダクタ及びその製造方法
JPH08250962A (ja) * 1995-03-10 1996-09-27 Tdk Corp Ｌｃフィルタ
KR0137070Y1 (ko) * 1995-07-14 1999-04-01 오세종 칩 적층형 lc 필터
JPH09294040A (ja) * 1996-04-26 1997-11-11 Tokin Corp 薄膜ｌｃフィルタ
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
JPH1065476A (ja) * 1996-08-23 1998-03-06 Ngk Spark Plug Co Ltd Ｌｃローパスフィルタ
US5773870A (en) * 1996-09-10 1998-06-30 National Science Council Membrane type integrated inductor and the process thereof
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH10214722A (ja) 1997-01-31 1998-08-11 Hokuriku Electric Ind Co Ltd チップ部品
US5841350A (en) * 1997-06-27 1998-11-24 Checkpoint Systems, Inc. Electronic security tag useful in electronic article indentification and surveillance system
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
JP4093327B2 (ja) 1997-09-26 2008-06-04 Ｔｄｋ株式会社 高周波部品およびその製造方法
EP0915513A1 (en) * 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
KR100580162B1 (ko) * 1999-10-15 2006-05-16 삼성전자주식회사 박막형 대역 통과 필터 및 그 제조방법
JP2001308667A (ja) 2000-04-24 2001-11-02 Hitachi Ltd Ｌｃフィルタ
SG98398A1 (en) * 2000-05-25 2003-09-19 Inst Of Microelectronics Integrated circuit inductor
JP4256575B2 (ja) 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto
KR100382765B1 (ko) * 2001-06-15 2003-05-09 삼성전자주식회사 송수신용 수동소자와 그 집적모듈 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041767A (ja) * 2016-09-05 2018-03-15 アンリツ株式会社 波形整形回路及びその製造方法とパルスパターン発生器
CN119731788A (zh) * 2022-08-25 2025-03-28 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Also Published As

Publication number Publication date
US20030168716A1 (en) 2003-09-11
US7939909B2 (en) 2011-05-10
EP1343249A3 (en) 2009-09-09
US7169684B2 (en) 2007-01-30
US20070115702A1 (en) 2007-05-24
KR20030072145A (ko) 2003-09-13
JP4034669B2 (ja) 2008-01-16
KR100438160B1 (ko) 2004-07-01
EP1343249A2 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP2003273684A (ja) インダクタとキャパシタを有する素子及びその作製方法
US6514878B2 (en) Method of fabricating a semiconductor device having a multilayered interconnection structure
US6344964B1 (en) Capacitor having sidewall spacer protecting the dielectric layer
US6365480B1 (en) IC resistor and capacitor fabrication method
TWI278983B (en) A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
US8653648B2 (en) Zigzag pattern for TSV copper adhesion
US7304339B2 (en) Passivation structure for ferroelectric thin-film devices
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
CN101364532A (zh) Mim电容器及其制造方法、半导体器件及其制造方法
CN108649142B (zh) 一种掩膜版及其制造方法
US7169665B2 (en) Capacitance process by using passivation film scheme
JP5891753B2 (ja) 半導体装置の製造方法
US6518141B2 (en) Method for manufacturing a radio frequency integrated circuit on epitaxial silicon
US20070293014A1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
US7344941B2 (en) Methods of manufacturing a metal-insulator-metal capacitor
US8772164B2 (en) Method for forming interconnection pattern and semiconductor device
US7544580B2 (en) Method for manufacturing passive components
US6777284B2 (en) Method of manufacturing an electronic device
US7507623B2 (en) Fabricating method of semiconductor device
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
US7307018B2 (en) Method of fabricating conductive lines
US20070026663A1 (en) A semiconductor device and method for manufacturing the semiconductor device
CN117855198A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees