JP2003304131A

JP2003304131A - 信号増幅器および集積回路

Info

Publication number: JP2003304131A
Application number: JP2002104707A
Authority: JP
Inventors: Yasuyuki Suzuki; 康之鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-04-08
Filing date: 2002-04-08
Publication date: 2003-10-24
Anticipated expiration: 2022-04-08
Also published as: WO2003085823A1; JP4075438B2; US20060125556A1; AU2003220806A1; CN1653685A; US7368997B2; CN100459425C

Abstract

(57)【要約】【課題】より広い帯域にわたって高い利得と高出力を
得ることが可能な信号増幅器および集積回路を提供す
る。【課題手段】外部からの信号を入力する前段回路と、
前記前段回路から出力された信号を増幅し出力する後段
回路と、を備える信号増幅器であって、１桁以上の周波
数範囲で前記前段回路の入力インピーダンスおよび前記
後段回路の出力インピーダンスが、外部インピーダンス
と整合するように設定されており、前記前段回路の出力
インピーダンスと、後段回路の入力インピーダンスと
が、前記後段回路の出力インピーダンスより低いインピ
ーダンスで整合するように設定されているように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅器に係わり、特
に、広帯域なデータ信号を高出力に増幅する信号増幅器
および集積回路に関する。

【０００２】

【従来の技術】近年、高度の情報の信号処理が求められ
るにつれ、より広帯域な信号が処理できる集積回路が必
要になっている。特に、光通信システムにおいては、伝
送速度は著しく向上し、２．４ギガビット／秒（Ｇbp
s）及び１０Ｇbpsの伝送速度が実用化されており、さら
には、４０Ｇbps以上の研究開発も盛んである。このよ
うな光通信システムで多重化された信号は、数十キロヘ
ルツ（ｋHz）から数十ギガヘルツ(ＧHz)の周波数成分を
持つために、送受信器に使用される信号増幅器として
は、数十ｋHzから数十ＧHzまでの広帯域かつ平坦な利得
が必要とされる。

【０００３】また、光通信システムの送信器に用いられ
る外部変調器を駆動する回路やレーザダイオードを直接
駆動する回路では、最大６Ｖの振幅が必要であり、上記
の広帯域かつ平坦な利得特性と共に、高出力が要求され
る。広帯域な信号増幅器としては、図９に示すような分
布型増幅器（分布型増幅回路）が報告されている（AMon
olithic GaAs 1-13 GHz Traveling-Wave Amplifier・ I
EEE Trans. , Vol. MTT-30, No. 7, July 1982, pp. 97
6-981）。図９において、５１は入力端子、５２は出力
端子、５７は電解効果トランジスタ（以下、「ＦＥＴ」
という）、５８はＦＥＴ５７の入力端子、５９はＦＥＴ
５７の出力端子、６０はＦＥＴ５７の接地端子、６１は
入力側終端用抵抗、６２は出力側終端用抵抗、６３及び
６４は分布定数線路、６５は位相調整用線路である。

【０００４】このような分布型増幅器では、各分布定数
線路６３と、これに隣接して配置された各ＦＥＴ５７の
ゲート・ソース間のキャパシタンスＣ_gsとで特性インピ
ーダンスＺ_gを持つ擬似的分布定数線路が形成され、入
力側終端抵抗６１とで入力側結合回路６６が構成され
る。また、各ＦＥＴ５７のドレイン・ソース間キャパシ
タンスＣ_dsと、各位相調整用線路６５および各分布定数
線路６４とで疑似的分布定数線路が形成され、出力側終
端用抵抗６２とで出力側結合回路６７が構成される。

【０００５】次に、このような分布型増幅器の動作につ
いて説明する。入力端子５１から入力された信号は、各
分布定数線路６３を入力側終端用抵抗６１の方向に伝搬
していく。このように伝搬していく信号の大部分は各Ｆ
ＥＴ５７に順々に分配され、増幅される。一方、各ＦＥ
Ｔ５７に分配されなかった不要の信号は、入力側終端用
抵抗６１にて吸収される。このため、上記構成の入力側
結合回路６６は、一般的に、整合回路を用いることな
く、広帯域にわたり良好な入力反射特性が得られる。

【０００６】一方、各ＦＥＴ５７に入力された信号は、
各ＦＥＴ５７のゲート幅に応じて増幅され、各位相調整
用線路６５及び各分布定数線路６４を経て出力端子５２
の方向に伝搬していく。また、入力端子５１から出力端
子５２までのそれぞれの伝搬経路における電気長が等し
くなるように選ばれるため、各ＦＥＴ５７で増幅された
信号は、出力側結合回路６７において順々に合成され、
出力端子５２に出力される。このような出力側結合回路
６７の構成により、入力側と同様に広帯域にわたり良好
な反射特性が得られる。

【０００７】ところで、このような分布型増幅器の高出
力化を図る一般的な方法としては、周期的に配置するＦ
ＥＴ５７の個数を増加させたり、各ＦＥＴ５７のゲート
幅を増大させることが考えられる。また、このような分
布型増幅器の利得Ｇは、近似的に、

【０００８】

【数１】で表される。

【０００９】ここで、α_gはゲート側回路の単位長当た
りの減衰定数、ｌ_gはＦＥＴ５７の単位セル当たりのゲ
ート側線路長、Ｚ_gはゲート側線路の特性インピーダン
ス、ｎはＦＥＴ５７の個数である。

【００１０】上記式より、ＦＥＴ５７の個数ｎが、増加
せず、下記式を満たす場合には、利得Ｇは増加しなくな
る。

【００１１】

【数２】従って、ＦＥＴ５７の数をこれ以上増加させても利得Ｇ
は増加せず、結果として、分布型増幅器の出力も増大し
なくなる。

【００１２】また、各ＦＥＴ５７のゲート幅を増大させ
ると、ゲート・ソース間キャパシタＣ_gsが増加し、分布
型増幅器の遮断周波数が低下し、広帯域に出力を得るこ
とができなくなる。

【００１３】このような問題点を解消するため、特開平
４−１４５７１２号公報には、図１０に示すような分布
型増幅器が開示されている。なお、図１０において、図
９に示す分布型増幅器と同様の構成要素については、同
一符号を付し、説明を省略する。

【００１４】図１０において、７６は入力側インピーダ
ンス整合回路、７７は入力側伝送線路、７８は出力側伝
送線路、７９は出力側インピーダンス整合回路である。
入力側インピーダンス整合回路７６は、外部入力ライン
側の外部インピーダンス（例えば、５０オーム（Ω））
と、分布型増幅器の入力側の合成線路インピーダンスと
の整合をとり、外部入力ライン側からの入力信号を反射
させることなく出力する回路であり、例えば、マッチン
グ用線路２５Ω、長さ９００μｍで構成されている。入
力側インピーダンス整合回路７６には、入力側伝送線路
７７が接続されている。

【００１５】入力側伝送線路７７は、分布定数線路７３
（例えば、特性インピーダンス３５Ω、長さ８０μmの
ライン）と、入力側終端抵抗７１（例えば、８Ω）を用
いて構成されており、ＦＥＴ５７に接続されている。

【００１６】出力側伝送線路７８は、分布定数線路７４
（例えば、特性インピーダンス４５Ω、長さ８０μｍの
ライン）と、出力側終端抵抗７２（例えば、２０Ω）を
用いて構成されており、出力側インピーダンス整合回路
７９に接続されている。

【００１７】出力側インピーダンス整合回路７９は、外
部出力ライン側の外部インピーダンス（例えば、５０
Ω）と、分布型増幅器の出力側の合成線路インピーダン
スとの整合をとるための回路であり、例えば、マッチン
グ用線路２５Ω、長さ６００μｍで構成されている。

【００１８】図１０に示す分布型増幅器の利点は、入力
側及び出力側の合成線路特性インピーダンスを、ＦＥＴ
５７のゲート幅に基づき、外部インピーダンスに比べ低
く設定したため、単位伝送線路長当たりに付加できるＦ
ＥＴ５７のゲート幅を増大させることができ、分布型増
幅器の高出力化を実現できる点にある。

【００１９】図１１は、図１０に示す分布型増幅器の利
得（Ｓ₁₁）、入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）
の周波数特性を示す図である。図１１に示すように、約
２０〜３０ＧHzの帯域において、利得Ｇ（Ｓ₁₁）、入力
反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の夫々が良好な特
性を示している。

【００２０】

【発明が解決しようとする課題】しかしながら、図１０
に示す分布型増幅器では、上述の通り、入出力側の合成
線路特性インピーダンスを、外部インピーダンスに比べ
低く設定したことにより、図１１に示すように、約２０
〜３０ＧHzの帯域（つまり、１桁を超えない周波数範
囲）において良好な特性が認められるものの、光通信シ
ステムの送受信器に使用される増幅器として必要な数十
ｋHzから数十ＧHzまでの広帯域にわたって、良好な特性
を実現することはできない。

【００２１】本発明は、上記課題に鑑みてなされたもの
であり、より広い帯域にわたって高い利得と高出力を得
ることが可能な信号増幅器および集積回路を提供するも
のである。

【００２２】

【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の発明は、外部からの信号を入力す
る前段回路と、前記前段回路から出力された信号を増幅
し出力する後段回路と、を備える信号増幅器であって、
１桁以上の周波数範囲で前記前段回路の入力インピーダ
ンスおよび前記後段回路の出力インピーダンスが、外部
インピーダンスと整合するように設定されており、前記
前段回路の出力インピーダンスと、後段回路の入力イン
ピーダンスとが、前記後段回路の出力インピーダンスよ
り低いインピーダンスで整合するように設定されている
ように構成する。

【００２３】ここで、前段回路から出力された信号は、
直接、後段回路に入力されてもよいし、例えば、キャパ
シタ、或いは、その他の回路を通過した後、後段回路に
入力されてもよい。

【００２４】請求項１に記載の発明によれば、１桁以上
の周波数範囲で前段回路の入力インピーダンスおよび後
段回路の出力インピーダンスが、外部インピーダンスと
整合し、前段回路の出力インピーダンスと、後段回路の
入力インピーダンスとが、後段回路の出力インピーダン
スより低いインピーダンスで整合するように構成したの
で、高い電圧振幅を得るためにトランジスタのサイズや
段数の増加によって生じる遮断周波数の低下や入力反射
損失の劣化を抑制し、例えば、数十ｋHzから数十ＧHz
（６桁程度の周波数範囲）の広帯域にわたって高利得と
高出力を得ることができる。

【００２５】請求項２に記載の発明は、請求項１に記載
の信号増幅器において、前記後段回路は、分布型増幅回
路から構成されているように構成する。

【００２６】請求項２に記載の発明によれば、後段回路
の入力インピーダンスが小さくなるために、当該分布型
増幅回路内のトランジスタ（または、ＦＥＴ）のサイズ
や段数を増加させても、入力反射損失特性も向上させる
ことができる。

【００２７】請求項３に記載の発明は、請求項１または
２に記載の信号増幅器において、前記前段回路は、イン
ピーダンス変換回路から構成されているように構成す
る。

【００２８】請求項４に記載の発明は、請求項３に記載
の信号増幅器において、前記インピーダンス変換回路
は、分布型増幅回路を備えているように構成する。

【００２９】請求項５に記載の発明は、請求項３に記載
の信号増幅器において、前記インピーダンス変換回路
は、エミッタフォロワ回路またはソースフォロワ回路を
備えているように構成する。

【００３０】請求項６に記載の発明は、請求項３に記載
の信号増幅器おいて、前記インピーダンス変換回路は、
差動回路を備えているように構成する。

【００３１】請求項３乃至６の何れか一項に記載の発明
によれば、当該インピーダンス変換回路によって、前段
回路の入力インピーダンスより、前段回路の出力インピ
ーダンスを低くすることができる。従って、前段回路の
出力インピーダンスと、後段回路の入力インピーダンス
とを低いインピーダンスで整合することができる。

【００３２】請求項７に記載の発明は、請求項１乃至６
の何れか一項に記載の信号増幅器おいて、前記前段回路
の出力部と前記後段回路の入力部とは、キャパシタを介
して接続されているように構成する。

【００３３】請求項７に記載の発明によれば、前段回路
から後段回路へ、所望の帯域の信号を伝送することがで
きる。

【００３４】請求項８に記載の発明は、請求項１乃至７
の何れか一項に記載の信号増幅器における前段回路と後
段回路とが同一基板上に形成されているように構成す
る。

【００３５】請求項８に記載の発明によれば、数十ｋHz
から数十ＧHz（６桁程度の周波数範囲）の広帯域にわた
って高利得と高出力が可能な集積回路を提供することが
できる。

【００３６】

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて説明する。

【００３７】（第１実施形態）先ず、本発明の第１実施
形態に係る信号増幅器の構成について、図１を参照して
説明する。

【００３８】図１は、第１実施形態に係る信号増幅器の
概要構成例を示す図である。

【００３９】図１に示すように、信号増幅器１は、外部
からの信号を入力する前段回路１０と、前段回路１０か
ら出力された信号を増幅し出力する後段回路１１とを備
えている。また、前段回路１０の出力端子１４と、後段
回路１１の入力端子１５とは、キャパシタ１２を介して
接続されている。かかるキャパシタ１２として、例え
ば、３０ｋHz以上の信号が通過するように、０．３５ｍ
Ｆのコンデンサを適用する。

【００４０】なお、第１実施形態においては、後段回路
１１は、分布型増幅回路から構成されており、前段回路
１０は、分布型増幅回路を備えることによってインピー
ダンス変換回路としての機能を有することになる。

【００４１】また、前段回路１０と後段回路１１とは、
図示しないＤＣ（直流）のバイアス回路とともに、同一
基板上に形成され、集積回路として構成される。

【００４２】図１に示す前段回路１０において、２０は
バイポーラトランジスタ（以下、単に、「トランジス
タ」という）、２１は入力側終端用抵抗、２２は出力側
終端用抵抗、２３及び２４は分布定数線路、２５は位相
調整用線路である。このような前段回路１０では、各分
布定数線路２３と、これに隣接して配置された各トラン
ジスタ２０のベース・エミッタ間のキャパシタンスＣ
_be1とで特性インピーダンスＺ_g11を持つ擬似的分布定数
線路が形成され、入力側終端抵抗２１とで入力側結合回
路２６が構成される。また、各トランジスタ２０のコレ
クタ・エミッタ間キャパシタンスＣ_ce1と、各位相調整
用線路２５および各分布定数線路２４とで特性インピー
ダンスＺ_g12を持つ疑似的分布定数線路が形成され、出
力側終端用抵抗２２とで出力側結合回路２７が構成され
る。

【００４３】また、図１に示す後段回路１１において、
３０はトランジスタ、３１は入力側終端用抵抗、３２は
出力側終端用抵抗、３３及び３４は分布定数線路、３５
は位相調整用線路である。このような後段回路１１で
は、各分布定数線路３３と、これに隣接して配置された
各トランジスタ３０のベース・エミッタ間のキャパシタ
ンスＣ_be2とで特性インピーダンスＺ_g21を持つ擬似的分
布定数線路が形成され、入力側終端抵抗３１とで入力側
結合回路３６が構成される。また、各トランジスタ３０
のコレクタ・エミッタ間キャパシタンスＣ_ce2と、各位
相調整用線路３５および各分布定数線路３４とで疑似的
分布定数線路が形成され、出力側終端用抵抗３２とで出
力側結合回路３７が構成される。

【００４４】なお、このような信号増幅器１の内部動作
については、図９を用いて説明した従来の分布型増幅器
と同様であるので、説明を省略する。

【００４５】以上のような信号増幅器１の構成におい
て、前段回路１０の入力インピーダンス（入力側結合回
路２６のインピーダンス）および後段回路１１の出力イ
ンピーダンス（出力側結合回路３７のインピーダンス）
が、外部インピーダンスと整合するように設定されてい
る。ここで、前段回路１０に、分布型増幅回路を備える
ことによって、１桁以上の周波数範囲で前段回路１０の
入力インピーダンスおよび後段回路１１の出力インピー
ダンスが、外部インピーダンスと整合するようになる。

【００４６】また、前段回路１０の出力インピーダンス
（出力側結合回路２７のインピーダンス）と、後段回路
１１の入力インピーダンス（入力側結合回路３６のイン
ピーダンス）とが、後段回路１１の出力インピーダンス
（出力側結合回路３７のインピーダンス）より低いイン
ピーダンスで整合するように設定されている。

【００４７】例えば、後段回路１１の出力側外部インピ
ーダンスを５０Ωとすると（例えば、の出力端子１６
に、入力インピーダンス５０Ωの変調器が接続される場
合）、後段回路１１の出力インピーダンスは、かかる出
力側外部インピーダンスと整合するように５０Ωに設定
される。また、前段回路１０の入力側外部インピーダン
スを５０Ωとすると、前段回路１０の入力インピーダン
スは、かかる入力側外部インピーダンスと整合するよう
に５０Ωに設定される。

【００４８】そして、前段回路１０の出力インピーダン
スと、後段回路１１の入力インピーダンスとが、後段回
路１１の出力インピーダンス５０Ωより低いインピーダ
ンスで整合するように１５Ωで設定される。

【００４９】なお、かかる場合、後段回路１１における
各トランジスタ３０の出力の負荷は、後段回路１１の出
力側外部インピーダンスを５０Ωと、後段回路１１の出
力インピーダンス５０Ωとで２５Ωとなる。後段回路１
１の出力端子１６に接続された変調器を駆動できるのに
必要な出力振幅を３．５Ｖp-pとすると、後段回路１１
から供給するのに必要な電流は１４０ｍＡ（３．５Ｖ／
２５Ω）である。そして、１段のトランジスタ３０に最
大３０ｍＡ流れるとすると、図１に示すように、５段の
トランジスタ３０を設ければよいことになる。

【００５０】次に、上記信号増幅器１の構成により奏す
る効果について、図２および図３を参照して説明する。

【００５１】図２は、後段回路１１の分布型増幅回路に
おける集中定数回路を示す図である。図２において、Ｌ
_aは分布定数線路（３３及び３５）のインダクタンス成
分、Ｃ_cは疑似分布定数線路の容量成分、Ｃπはトラン
ジスタ３０の入力容量成分、Ｃμはトランジスタ３０の
出力容量成分である。

【００５２】ここで、後段回路１１の入力側及び出力側
のインピーダンスをそれぞれＺ_in、Ｚ_outとすると、

【００５３】

【数３】となる。

【００５４】また、後段回路１１の分布型増幅回路の遮
断周波数ｆは、

【００５５】

【数４】で与えられる。

【００５６】ここで、上述したように、後段回路１１の
入力インピーダンスは、外部インピーダンス５０Ωより
低い１５Ωで整合しているため、遮断周波数ｆは、

【００５７】

【数５】となり、帯域の向上を実現することができる。

【００５８】さらに、後段回路１１の入力インピーダン
スが小さいために、トランジスタ３０のサイズを増大さ
せても、入力反射損失特性も向上する。

【００５９】また、信号増幅器１の利得Ｇは、後段回路
１１の分布型増幅回路が支配的になるため、前段回路１
０の分布型増幅回路の利得は小さくてもよく、トランジ
スタ２０の段数を小さくできることから、遮断周波数を
高くすることができる。

【００６０】図３は、従来のように分布型増幅回路を１
段とした構成の場合（図３（Ａ））と、上記信号増幅器
１の構成にした場合（図３（Ｂ））との利得Ｇ
（Ｓ₁₁）、入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の
周波数特性の比較を示すための図である。

【００６１】図３に示すように、信号増幅器１の構成で
は、従来のように分布型増幅回路を１段とした構成と比
較すると、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および
出力反射特性（Ｓ₂₂）が向上していることがわかる。ま
た、図３では、横軸の周波数の単位は、「ＧHz」である
が、実験結果より、数十ｋHz（例えば、約３０ｋHz）か
ら５０ＧHzの広帯域（６桁程度の周波数範囲）にわたっ
て、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および出力反
射特性（Ｓ₂₂）が向上していることを確認した。

【００６２】なお、実験結果の傾向から判断すると、さ
らに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８
桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ₁₁）や入
反射特性（Ｓ₂₁）および出力反射特性（Ｓ₂₂）を向上さ
せることができると考えられる。

【００６３】以上説明したように、第１実施形態によれ
ば、１桁以上の周波数範囲で前段回路１０の入力インピ
ーダンスおよび後段回路１１の出力インピーダンスが、
外部インピーダンスと整合し、前段回路１０の出力イン
ピーダンスと、後段回路１１の入力インピーダンスと
が、後段回路１１の出力インピーダンスより低いインピ
ーダンスで整合するように構成したので、高い電圧振幅
を得るためにトランジスタのサイズや段数の増加によっ
て生じる遮断周波数の低下や入力反射損失の劣化を抑制
し、数十ｋHzから数十ＧHz（６桁程度の周波数範囲）の
広帯域にわたって高利得と高出力を得ることができる。

【００６４】なお、上記第１実施形態においては、前段
回路１０および後段回路１１をエミッタ接地のトランジ
スタにより構成したが、エミッタ接地トランジスタとベ
ース接地トランジスタを接続したカスコード構成の分布
型増幅回路においても、上記と同様の効果を得ることが
できる。

【００６５】また、上記第１実施形態においては、前段
回路１０および後段回路１１を、バイポーラトランジス
タを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Metal
Oxide Semiconductor Field-Effect Transistor）な
ど、他の増幅素子を用いて構成してもよい。

【００６６】（第２実施形態）次に、本発明の第２実施
形態に係る信号増幅器の構成について、図４を参照して
説明する。

【００６７】図４は、第２実施形態に係る信号増幅器の
概要構成例を示す図である。

【００６８】なお、第２実施形態における信号増幅器１
ａのうち、第１実施形態における信号増幅器１と同様の
構成部分については、同一符号を付し、重複する説明を
省略する。

【００６９】図４に示すように、信号増幅器１ａは、外
部からの信号を入力する前段回路１０ａと、前段回路１
０ａから出力された信号を増幅し出力する後段回路１１
とを備えている。

【００７０】また、前段回路１０ａと後段回路１１と
は、図示しないＤＣ（直流）のバイアス回路とともに、
同一基板上に形成され、集積回路として構成される。

【００７１】図４に示す前段回路１０ａは、トランジス
タ４０を含んで構成される２段のエミッタフォロワ回路
を備えており、このエミッタフォロワ回路は、周知の如
く、出力インピーダンスが小さい回路である。つまり、
前段回路１０ａは、このエミッタフォロワ回路を備える
ことによってインピーダンス変換回路としての機能を有
することになる。また、この前段回路１０ａにおいて、
入力側抵抗４１は、前段回路１０ａの入力インピーダン
スを決定するものであり、出力側抵抗４２は、前段回路
１０ａの出力インピーダンスを決定するものである。

【００７２】以上のような信号増幅器１ａの構成におい
て、例えば、入力側外部インピーダンスを５０Ωとする
と、前段回路１０ａの入力インピーダンス（入力側抵抗
４１のインピーダンス）が、入力側外部インピーダンス
と整合するように５０Ωに設定される。ここで、前段回
路１０ａに、エミッタフォロワ回路を備えることによっ
て、１桁以上の周波数範囲で前段回路１０ａの入力イン
ピーダンスおよび後段回路１１の出力インピーダンス
が、外部インピーダンスと整合するようになる。また、
後段回路１１の出力インピーダンス（出力側結合回路３
７のインピーダンス）は、第１実施形態と同様、出力側
外部インピーダンスと整合するように５０Ωに設定され
る。そして、前段回路１０ａの出力インピーダンス（出
力側抵抗４２のインピーダンス）と、後段回路１１の入
力インピーダンス（入力側結合回路３６のインピーダン
ス）とが、後段回路１１の出力インピーダンス（出力側
結合回路３７のインピーダンス）より低いインピーダン
スで整合するように、例えば、１５Ωに設定される。

【００７３】図５は、前段回路１０ａの入出力インピー
ダンスの周波数特性を示す図である。

【００７４】図５に示すように、広帯域の周波数範囲に
わたって、前段回路１０ａの入力インピーダンスが約５
０Ωに、出力インピーダンスが約１５Ωになっており、
それぞれ、入力側外部インピーダンスと、後段回路１１
の入力インピーダンスと整合する。実験結果では、数十
ｋHz（例えば、約３０ｋHz）から５０ＧHzの広帯域の周
波数範囲にわたって整合していることを確認した。

【００７５】また、前段回路１０ａの２段のエミッタフ
ォロワ回路は、利得がない（利得が１）ものの帯域は広
く、信号増幅器１ａの帯域と利得Ｇは、後段回路１１の
分布型増幅回路で決定される。その結果、後段回路１１
の入力インピーダンスが小さく設定したために、後段回
路１１の分布型増幅回路における遮断周波数の向上が実
現でき、さらに入力反射損失特性も向上することができ
る。

【００７６】図６は、信号増幅器１ａの構成にした場合
の利得Ｇ（Ｓ₁₁）、入力反射（Ｓ₂₁）および出力反射
（Ｓ₂₂）の周波数特性の比較を示すための図である。

【００７７】図６に示すように、信号増幅器１ａの構成
でも、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および出力
反射特性（Ｓ₂₂）が向上していることがわかる。また、
図６の例でも、横軸の周波数の単位は、「ＧHz」である
が、実験結果より、数十ｋHz（例えば、約３０ｋHz）か
ら５０ＧHzの広帯域（６桁程度の周波数範囲）にわたっ
て、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および出力反
射特性（Ｓ₂₂）が向上していることを確認した。

【００７８】なお、実験結果の傾向から判断すると、さ
らに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８
桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ₁₁）や入
反射特性（Ｓ₂₁）および出力反射特性（Ｓ₂₂）を向上さ
せることができると考えられる。

【００７９】以上説明したように、第２実施形態によれ
ば、前段回路１０ａにエミッタフォロワ回路を設けるよ
うに構成しても、第１実施形態と同様、遮断周波数の低
下や入力反射損失の劣化を抑制し、数十ｋHzから数十Ｇ
Hzまでの広帯域（６桁程度の周波数範囲）にわたって高
利得と高出力を得ることができる。

【００８０】なお、上記第２実施形態においては、前段
回路１０ａが２段のエミッタフォロワ回路で構成した場
合について説明したが、１段でも３段以上でも前段回路
１０ａの出力インピーダンスが、後段回路１１の入力イ
ンピーダンスと整合できれば、同様の効果を得ることが
できる。

【００８１】また、上記第２実施形態においては、後段
回路１１をエミッタ接地のトランジスタにより構成した
が、エミッタ接地トランジスタとベース接地トランジス
タを接続したカスコード構成の分布型増幅回路において
も、上記と同様の効果を得ることができる。

【００８２】また、上記第３実施形態においては、前段
回路１０ａおよび後段回路１１を、バイポーラトランジ
スタを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Meta
l Oxide Semiconductor Field-Effect Transistor）な
ど、他の増幅素子を用いて構成してもよい。前段回路１
０ａにおいて、ＦＥＴやＭＯＳＦＥＴを適用する場合、
ソースフォロワ回路を備えるように構成する。

【００８３】（第３実施形態）次に、本発明の第３実施
形態に係る信号増幅器の構成について、図７を参照して
説明する。

【００８４】図７は、第３実施形態に係る信号増幅器の
概要構成例を示す図である。

【００８５】なお、第３実施形態における信号増幅器１
ｂのうち、第１実施形態における信号増幅器１と同様の
構成部分については、同一符号を付し、重複する説明を
省略する。

【００８６】図７に示すように、信号増幅器１ｂは、外
部からの信号を入力する前段回路１０ａと、前段回路１
０ｂから出力された信号を増幅し出力する後段回路１１
とを備えている。

【００８７】また、前段回路１０ｂと後段回路１１と
は、図示しないＤＣ（直流）のバイアス回路とともに、
同一基板上に形成され、集積回路として構成される。

【００８８】図７に示す前段回路１０ｂは、トランジス
タ４３を含んで構成される１段の差動回路を備えてお
り、前段回路１０ｂは、この差動回路を備えることによ
ってインピーダンス変換回路としての機能を有すること
になる。また、この前段回路１０ｂにおいて、各分布定
数線路４５と、入力側終端抵抗４４などで入力側結合回
路４６が構成される。また、出力側終端用抵抗４７と、
各分布定数線路４８と、位相調整用線路４９などで出力
側結合回路５０が構成される。

【００８９】以上のような信号増幅器１ｂの構成におい
て、例えば、入力側外部インピーダンスを５０Ωとする
と、前段回路１０ｂの入力インピーダンス（入力側結合
回路４６のインピーダンス）が、入力側外部インピーダ
ンスと整合するように５０Ωに設定される。ここで、前
段回路１０に、差動回路を備えることによって、１桁以
上の周波数範囲で前段回路１０の入力インピーダンスお
よび後段回路１１の出力インピーダンスが、外部インピ
ーダンスと整合するようになる。また、後段回路１１の
出力インピーダンス（出力側結合回路３７のインピーダ
ンス）は、第１実施形態と同様、出力側外部インピーダ
ンスと整合するように５０Ωに設定される。そして、前
段回路１０ｂの出力インピーダンス（出力側結合回路５
０のインピーダンス）と、後段回路１１の入力インピー
ダンス（入力側結合回路３６のインピーダンス）とが、
後段回路１１の出力インピーダンス（出力側結合回路３
７のインピーダンス）より低いインピーダンスで整合す
るように、例えば、１５Ωに設定される。

【００９０】また、前段回路１０ｂの差動回路の利得が
少なくても、上記第１および第２実施形態と同様、信号
増幅器１ｂの利得Ｇは、後段回路１１の分布型増幅回路
で決定される。

【００９１】図８は、信号増幅器１ｂの構成にした場合
の利得Ｇ（Ｓ₁₁）、入力反射（Ｓ₂₁）および出力反射
（Ｓ₂₂）の周波数特性の比較を示すための図である。

【００９２】図８に示すように、信号増幅器１ｂの構成
でも、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および出力
反射特性（Ｓ₂₂）が向上していることがわかる。また、
図８の例でも、横軸の周波数の単位は、「ＧHz」である
が、実験結果より、数十ｋHz（例えば、約３０ｋHz）か
ら５０ＧHzの広帯域（６桁程度の周波数範囲）にわたっ
て、利得Ｇ（Ｓ₁₁）や入反射特性（Ｓ₂₁）および出力反
射特性（Ｓ₂₂）が向上していることを確認した。

【００９３】なお、実験結果の傾向から判断すると、さ
らに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８
桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ₁₁）や入
反射特性（Ｓ₂₁）および出力反射特性（Ｓ₂₂）を向上さ
せることができると考えられる。

【００９４】以上説明したように、第３実施形態によれ
ば、前段回路１０ｂに差動回路を設けるように構成して
も、第１実施形態と同様、遮断周波数の低下や入力反射
損失の劣化を抑制し、数十ｋHzから数十ＧHzまでの広帯
域（６桁程度の周波数範囲）にわたって高利得と高出力
を得ることができる。

【００９５】なお、上記第３実施形態においては、前段
回路１０ｂが１段の差動回路と分布定数線路を含んで構
成した場合について説明したが、差動回路が２段以上で
も、またエミッタフォロワ回路を含んでいても、前段回
路１０ｂの出力インピーダンスが、後段回路１１の入力
インピーダンスと整合できれば、上記と同様の効果を得
ることができる。

【００９６】また、上記第３実施形態においては、後段
回路１１をエミッタ接地のトランジスタにより構成した
が、エミッタ接地トランジスタとベース接地トランジス
タを接続したカスコード構成の分布型増幅回路において
も、上記と同様の効果を得ることができる。

【００９７】また、上記第３実施形態においては、前段
回路１０ｂおよび後段回路１１を、バイポーラトランジ
スタを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Meta
l Oxide Semiconductor Field-Effect Transistor）な
ど、他の増幅素子を用いて構成してもよい。

【００９８】また、上記第１から第３実施形態におい
て、キャパシタを、前段回路および後段回路と同一基板
上に形成してもよいし、また、当該基板上の外部に、チ
ップコンデンサとして設けるように構成してもよい。

【００９９】また、上記第１〜第３実施形態において
は、前段回路および後段回路を同一基板上に形成するよ
うに構成したが、前段回路と後段回路とを別々の基板に
形成し、基板外部で、キャパシタとしてのチップコンデ
ンサを用いて接続するように構成してもよい。

【０１００】また、上記第１〜第３実施形態において、
前段回路と後段回路のＤＣバイアスが一致するように電
源電圧を選ぶように構成すれば、キャパシタを省略する
ことができる。

【０１０１】また、上記第１〜第３実施形態において、
前段回路から出力された信号は、キャパシタ１２を介し
て、後段回路に入力されるように構成したが、増幅回路
など、その他の回路を介して、後段回路に入力されるよ
うに構成してもよい。

【０１０２】

【発明の効果】以上説明したように本発明によれば、１
桁以上の周波数範囲で前段回路の入力インピーダンスお
よび後段回路の出力インピーダンスが、外部インピーダ
ンスと整合し、前段回路の出力インピーダンスと、後段
回路の入力インピーダンスとが、後段回路の出力インピ
ーダンスより低いインピーダンスで整合するように構成
したので、高い電圧振幅を得るためにトランジスタのサ
イズや段数の増加によって生じる遮断周波数の低下や入
力反射損失の劣化を抑制し、例えば、数十ｋHzから数十
ＧHz（６桁程度の周波数範囲）の広帯域にわたって高利
得と高出力を得ることができる。

【図面の簡単な説明】

【図１】第１実施形態に係る信号増幅器の概要構成例を
示す図である。

【図２】後段回路１１の分布型増幅回路における集中定
数回路を示す図である。

【図３】従来のように分布型増幅回路を１段とした構成
の場合と、信号増幅器１の構成にした場合との利得Ｇ
（Ｓ₁₁）、入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の
周波数特性の比較を示すための図である。

【図４】第２実施形態に係る信号増幅器の概要構成例を
示す図である。

【図５】前段回路１０ａの入出力インピーダンスの周波
数特性を示す図である。

【図６】信号増幅器１ａの構成にした場合の利得Ｇ（Ｓ
₁₁）、入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の周波
数特性の比較を示すための図である。

【図７】第３実施形態に係る信号増幅器の概要構成例を
示す図である。

【図８】信号増幅器１ｂの構成にした場合の利得Ｇ（Ｓ
₁₁）、入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の周波
数特性の比較を示すための図である。

【図９】従来の分布型増幅器（分布型増幅回路）の概要
構成例を示す図である。

【図１０】従来の分布型増幅器（分布型増幅回路）の概
要構成例を示す図である。

【図１１】図１０に示す分布型増幅器の利得（Ｓ₁₁）、
入力反射（Ｓ₂₁）および出力反射（Ｓ₂₂）の周波数特性
を示す図である。

【符号の説明】

１、１ａ、１ｂ信号増幅器１０、１０ａ、１０ｂ前段回路１１後段回路１２キャパシタ１３、１５入力端子１４、１６出力端子２０、３０、４０、４３バイポーラトランジスタ２１、３１、４４入力側終端用抵抗２２、３２、４７出力側終端用抵抗２３、２４、３３、３４、４５、４８分布定数線路２５、３５、４９位相調整用線路２６、３６、４６入力側結合回路２７、３７、４７出力側結合回路４１入力側抵抗４２出力側抵抗Ｌ_a分布定数線路のインダクタンス成分Ｃ_c疑似分布定数線路の容量成分Ｃπトランジスタの入力容量成分Ｃμ トランジスタの出力容量成分Ｓ₁₁利得ＧＳ₂₁ 入力反射Ｓ₂₂ 出力反射

フロントページの続きＦターム(参考） 5J067 AA01 AA04 AA35 CA21 CA35 CA62 CA71 CA73 CA75 FA15 HA02 HA09 HA10 HA25 HA29 HA32 HA33 KA02 KA03 KA29 KA68 KS18 LS01 MA01 MA02 MA08 SA14 TA03 5J090 AA01 AA04 AA35 CA21 CA35 CA62 CA71 CA73 CA75 FA15 GN01 HA02 HA09 HA10 HA25 HA29 HA32 HA33 KA02 KA03 KA29 KA68 MA01 MA02 MA08 SA14 TA03 5J500 AA01 AA04 AA35 AC21 AC35 AC62 AC71 AC73 AC75 AF15 AH02 AH09 AH10 AH25 AH29 AH32 AH33 AK02 AK03 AK29 AK68 AM01 AM02 AM08 AS14 AT03

Claims

【特許請求の範囲】

【請求項１】外部からの信号を入力する前段回路と、
前記前段回路から出力された信号を増幅し出力する後段
回路と、を備える信号増幅器であって、１桁以上の周波数範囲で前記前段回路の入力インピーダ
ンスおよび前記後段回路の出力インピーダンスが、外部
インピーダンスと整合するように設定されており、前記前段回路の出力インピーダンスと、後段回路の入力
インピーダンスとが、前記後段回路の出力インピーダン
スより低いインピーダンスで整合するように設定されて
いることを特徴とする信号増幅器。
【請求項２】請求項１に記載の信号増幅器において、前記後段回路は、分布型増幅回路から構成されているこ
とを特徴とする信号増幅器。
【請求項３】請求項１または２に記載の信号増幅器に
おいて、前記前段回路は、インピーダンス変換回路から構成され
ていることを特徴とする信号増幅器。
【請求項４】請求項３に記載の信号増幅器において、前記インピーダンス変換回路は、分布型増幅回路を備え
ていることを特徴とする信号増幅器
【請求項５】請求項３に記載の信号増幅器において、前記インピーダンス変換回路は、エミッタフォロワ回路
またはソースフォロワ回路を備えていることを特徴とす
る信号増幅器。
【請求項６】請求項３に記載の信号増幅器おいて、前記インピーダンス変換回路は、差動回路を備えている
ことを特徴とする信号増幅器。
【請求項７】請求項１乃至６の何れか一項に記載の信
号増幅器おいて、前記前段回路の出力部と前記後段回路の入力部とは、キ
ャパシタを介して接続されていることを特徴とする信号
増幅器。
【請求項８】請求項１乃至７の何れか一項に記載の信
号増幅器における前段回路と後段回路とが同一基板上に
形成されていることを特徴とする集積回路。