JP2004247581A - 不揮発性半導体記録装置およびその製造方法 - Google Patents
不揮発性半導体記録装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004247581A JP2004247581A JP2003036871A JP2003036871A JP2004247581A JP 2004247581 A JP2004247581 A JP 2004247581A JP 2003036871 A JP2003036871 A JP 2003036871A JP 2003036871 A JP2003036871 A JP 2003036871A JP 2004247581 A JP2004247581 A JP 2004247581A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- silicon
- silicon nitride
- nitride film
- containing gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ＭＯＮＯＳ型やＭＮＯＳ型などの不揮発性半導体記録装置において、経時での記録保持特性を向上する。
【解決手段】積層構造のゲート絶縁膜を基板側から順次、ＳｉＯ２の第１絶縁層２１、ＳｉＮの第２絶縁層２２、ＳｉＮの第３絶縁層２３とする。そして、第３絶縁層２３の水素結合密度は第２絶縁層２２より小さくする。主に電荷蓄積手段として機能する第２絶縁層の水素原子が拡散することを防止できるため、経時での記録保持特性が向上する。
【選択図】 図１
【解決手段】積層構造のゲート絶縁膜を基板側から順次、ＳｉＯ２の第１絶縁層２１、ＳｉＮの第２絶縁層２２、ＳｉＮの第３絶縁層２３とする。そして、第３絶縁層２３の水素結合密度は第２絶縁層２２より小さくする。主に電荷蓄積手段として機能する第２絶縁層の水素原子が拡散することを防止できるため、経時での記録保持特性が向上する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜に、電荷を捕獲して蓄積する電荷蓄積手段を有する不揮発性半導体記録装置とその製造方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記録装置は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜の内部に電荷蓄積手段を有する。不揮発性半導体記録装置は、ホットキャリアの発生やトンネル現象などによって、電荷蓄積手段に電荷を注入または引き抜くことを基本動作とする。電荷蓄積手段に注入された電荷は、装置の電源を切った後でも保持される。このため、不揮発性半導体記録装置は、その電荷を情報として記録することができる。この情報記録機能は、絶縁膜中に蓄積された電荷が容易には拡散しない性質を利用している。
【０００３】
不揮発性半導体記録装置は、電荷蓄積手段の相違から、ＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）型とＭＩＯＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に大別される。前者のＦＧ型は、ＭＩＳ構造トランジスタのゲート絶縁膜に導電性ポリシリコンなどのフローティングゲート電極が埋め込まれ、このフローティングゲート電極を電荷蓄積手段とする。一方、後者のＭＩＯＳ型は、ＭＩＳ構造トランジスタのゲート絶縁膜が積層構造であり、積層構造のうちシリコン窒化膜などの電荷を捕獲し蓄積できる絶縁層および積層構造の絶縁層との界面を電荷蓄積手段とする。
【０００４】
ＦＤ型における導電性のフローティングゲート電極は、ゲート絶縁膜に埋め込まれ周囲を覆われている。このため、フローティングゲート電極に注入された電荷は、フローティングゲート電極とゲート絶縁膜との間のエネルギー障壁が大きいため、容易に拡散しない。一方、ＭＩＯＳ型の絶縁膜に捕捉された電荷は、絶縁膜中に蓄積されるのでエネルギー障壁が小さい。したがって、一般に、ＦＤ型はＭＩＯＳ型より記録保持特性が優れる。
【０００５】
しかしながら、ＦＤ型はフローティングゲート電極と基板のチャネル領域との間に部分的なリークが発生した場合、フローティングゲート電極が導電性を有するために、注入された電荷を容易に喪失してしまう。このため、チャネル領域とフローティングゲート電極との間に位置するゲート絶縁膜は十分なエネルギー障壁となり得るために、厚く形成する必要があり薄膜化が困難である。したがって、ＦＤ型はＭＩＯＳ型よりも情報の書き込み電圧を低電圧化することが容易でなく、これに対応するために微細化することが困難である。
【０００６】
近年、半導体装置は高集積化され、微細化が強く要求されている。不揮発性半導体記録装置も同様に微細化の要求が強く、ＭＩＯＳ型が注目されている。
【０００７】
ＭＩＯＳ型はＭＩＳ構造トランジスタのゲート部の積層構造により、たとえば、ＭＮＯＳ（Ｍｅｔａｌ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型とＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類される。
【０００８】
ＭＮＯＳ型は、一般に、ゲート絶縁膜の積層構造として、チャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有する。第１絶縁層は、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となると共に、蓄積された電荷がゲート電極へ拡散することを防止する。
【０００９】
ＭＯＮＯＳ型は、一般に、ＭＮＯＳ型と同様にチャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有するが、さらに、シリコン酸化膜の第３絶縁層とを具備する。第１絶縁層は、ＭＮＯＳ型と同様に、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となる。第３絶縁層は、蓄積された電荷がゲート電極へ拡散することを防止する。シリコン酸化膜は、シリコン窒化膜よりも絶縁性が優れ、電荷の拡散を防止する機能が好適である。このため、ＭＯＮＯＳ型は、電荷蓄積手段となる絶縁層と、ゲート電極へ電荷が拡散することを防止する絶縁層を分離している。一方、ＭＮＯＳ型はシリコン窒化膜の膜厚を厚く形成して、ゲート電極へ電荷が拡散することを防止する機能を具備させている。したがってＭＯＮＯＳ型は、ＭＮＯＳ型よりもゲート絶縁膜の薄膜化が容易であり、微細化がより可能である。
【００１０】
従来のＭＯＮＯＳ型におけるゲート絶縁膜は、一般に、以下の製造方法により形成される。シリコン酸化膜の第１絶縁層は、たとえば、シリコンの基板を熱酸化により形成される。また、シリコン窒化膜の第２絶縁層は、たとえば、シリコン元素含有ガスと窒素元素含有ガスとを用いるＣＶＤ法により形成される。そして、シリコン酸化膜の第３絶縁層は、たとえば、シリコン元素含有ガスと酸素元素含有ガスとを用いるＣＶＤ法や、シリコン窒化膜の第２絶縁層を熱酸化して形成される。ＭＮＯＳ型はＭＯＮＯＳ型と同様な製造方法で形成されるが、前述したようにシリコン酸化膜の第３絶縁層を形成せず、シリコン窒化膜の第２絶縁層の層厚を厚く形成して構成される。
【００１１】
ＭＩＯＳ型は、前述したように、主にシリコン窒化膜の第２絶縁層に電荷を捕捉し蓄積する。電荷を捕捉する能力は、電荷トラップ密度によって表わすことができ、電荷トラップ密度が大きくなれば電荷をより多く捕捉することができる。この電荷トラップ密度は、シリコン窒化膜中に存在するダングリングボンド密度に影響されることが知られている。ダングリングボンドとは、たとえば、シリコン窒化膜中におけるシリコン元素の４つの結合手中で結合していない未結合手や、窒素元素の３つの結合手中で結合していない未結合手をいう。ダングリングボンド密度が大きいほど、自由電子の捕獲が容易となるため、電荷トラップ密度が大きくなり、また、電気伝導度が大きくなる。
【００１２】
また、ダングリングボンド密度は、シリコン窒化膜の形成時に未反応で水素終端となる元素が多い場合に大きくなることが知られている。すなわち、シリコン窒化膜中のシリコン−水素（Ｓｉ−Ｈ）結合密度と窒素−水素（Ｎ−Ｈ）結合密度の水素結合密度が大きいほど、ダングリングボンド密度が大きくなり、電荷トラップ密度が大きくなる。
【００１３】
前述したようにＭＩＯＳ型は記録保持特性などの信頼性がＦＧ型と比べて不利である。従来において、信頼性向上のため、さまざまなＭＩＯＳ型の不揮発性半導体記録装置が提案されている（たとえば、特許文献１）。
【００１４】
【特許文献１】
特開２００２−２１７３１７号公報（第２−７頁、図１、図３−６）
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のＭＩＯＳ型は、記録保持特性の経時変化が発生していたため、十分ではなかった。
【００１６】
ＭＩＯＳ型のＭＯＮＯＳ型において、第３絶縁層は、シリコン酸化膜を用いていた。シリコン酸化膜は、絶縁性に優れるため第２絶縁層に蓄積された電荷の拡散を防止するためには好適であった。しかし、シリコン酸化膜を第３絶縁層に用いた場合、第２絶縁層を形成するシリコン窒化膜の水素結合密度が経時にて減少し、これに伴って電荷トラップ密度が低下して記録保持特性が劣化していた。このように、記録保持特性の経時変化は、ＭＯＮＯＳ型において第３絶縁層のシリコン酸化膜が第２絶縁層のシリコン窒化膜中に存在する水素元素の拡散防止に対して十分でないことに起因していた。
【００１７】
また、ＭＩＯＳ型のＭＮＯＳ型においては、前述したように、第２絶縁層を電荷拡散防止手段として十分に機能させるためには、第２絶縁層を厚く形成する必要があり、微細化が困難であった。
【００１８】
したがって、本発明は、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、基板と、前記基板のチャネル形成領域の上に位置し電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の両側端部の前記基板に形成されソースおよびドレインとして機能するソースドレイン領域と、を具備する不揮発性半導体記録装置であって、前記積層構造のゲート絶縁膜は、第１絶縁層と、前記第１絶縁層の上に位置するシリコン窒化膜の第２絶縁層と、前記第２絶縁層の上に位置するシリコン窒化膜の第３絶縁層と、を有し、前記第３絶縁層のシリコン窒化膜の水素結合密度が前記第２絶縁層のシリコン窒化膜の水素結合密度よりも低い不揮発性半導体記録装置である。本発明によれば、第３絶縁層のシリコン窒化膜の水素結合密度が第２絶縁層のシリコン窒化膜の水素結合密度よりも低いため、第２絶縁層の水素元素の拡散が防止でき、また、第２絶縁層に捕捉され蓄積された電荷が拡散することを防止できる。
【００２０】
本発明は、基板のチャネル形成領域の上に電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の両側端部の前記基板にソースおよびドレインとして機能するソースドレイン領域を形成する工程と、を具備する不揮発性半導体記録装置の製造方法であって、前記積層構造のゲート絶縁膜を形成する工程は、第１絶縁層を形成する第１工程と、前記第１絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第２絶縁層を形成する第２工程と、前記第２絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第３絶縁層を形成する第３工程と、を有し、前記第３工程のシリコン元素含有ガスは前記第２工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいものを用い、前記第３工程においてシリコン窒化膜を形成する際の基板温度は前記第２工程の基板温度よりも高くする不揮発性半導体記録装置の製造方法である。本発明によれば、第３工程で用いるシリコン元素含有ガスは第２工程で用いるシリコン元素含有ガスより水素元素の組成比が小さいため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりも低く形成できる。また、第３工程においてシリコン窒化膜を形成する際の基板温度が第２工程の基板温度よりも高いため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりもさらに低く形成できる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照して説明する。図１〜図４は本発明を実施する形態の一例であり、各工程で形成される半導体装置の概略断面図である。
【００２２】
図１に、本実施形態に係るｎ型チャネル領域を有する不揮発性半導体記録装置の断面構造を示す。本実施形態に係る不揮発性半導体記録装置は、ＭＩＳ構造トランジスタであり、ｐ型導電性の基板１１と、素子分離絶縁層１２と、ｎ型チャネル形成領域４２と、ｎ型導電性のソースドレイン領域４１と、ゲート絶縁膜２０と、ゲート電極３１とを具備する。ゲート絶縁膜２０は積層構造であり、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、を有する。
【００２３】
ｐ型導電性の基板１１は、たとえばｐ型シリコン半導体基板、ｐ型ウェルを有するシリコン半導体基板、ｐ型シリコン半導体層を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｉｎｇ ｓｕｂｓｔａｎｃｅ）型基板などである。基板１１は表面領域に素子分離絶縁層１２を具備し、素子分離絶縁層１２が形成されていない基板１１の表面部分が素子を形成する活性領域となる。素子分離絶縁層１２は、たとえばシリコン酸化膜を用いて形成される。チャネル形成領域４２は、活性領域の基板１１中に位置する。
【００２４】
ゲート絶縁膜２０は、基板１１中のチャネル形成領域４２の上に位置し、電荷を捕捉して蓄積する電荷蓄積手段を有する積層構造である。積層構造のゲート絶縁膜２０は、チャネル形成領域４２側から順次、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３を有する。
【００２５】
第１絶縁層２１は、第２絶縁層２２に基板１１側から電荷を蓄積する際または第２絶縁層２２に蓄積された電荷が基板１１側へ拡散する際に電位障壁となる。第１絶縁層２１は、たとえばシリコン酸化膜を用いて形成される。第１絶縁層２１の層厚は１ｎｍ〜８ｎｍ程度であり、本実施形態では２ｎｍ程度である。
【００２６】
第２絶縁層２２は、主に電荷蓄積手段を担い、電荷を捕捉し蓄積する。第２絶縁層２２は、プールフランケル型の電気伝導特性を有する。第２絶縁層２２はシリコン窒化膜を用いて形成される。第２絶縁層２２の層厚は８ｎｍ〜２０ｎｍ程度であり、本実施形態では１６ｎｍ程度である。第２絶縁層２２の水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度は１０１８〜１０２２／ｃｍ３、窒素−水素（Ｎ−Ｈ）結合密度は１０２２〜１０２４／ｃｍ３が好ましい。本範囲を超える場合、書き込み耐久回数が劣る場合があり、また、本範囲を下回る場合、電荷を捕捉しにくくなる。
【００２７】
第３絶縁層２３は、第２絶縁層２２とゲート電極３１の間に位置し、第２絶縁層２２により蓄積された電荷のゲート電極３１への拡散を防止する。第３絶縁層２３はシリコン窒化膜を用いて形成される。第３絶縁層２３の層厚は、３ｎｍ〜１０ｎｍ程度であり、本実施形態では４ｎｍ程度である。ここで、第３絶縁層２３の水素結合密度は、第２絶縁層２２の水素結合密度よりも小さい。第３絶縁層２３の水素結合密度は電荷の拡散防止のために電気伝導度が小さいほど好ましい。このため、電気伝導度に影響がある水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度が１０１９／ｃｍ３以下、窒素−水素（Ｎ−Ｈ）結合密度が１０２２／ｃｍ３以下とすることが好ましい。
【００２８】
ゲート電極３１は、ゲート絶縁膜２０の上に形成されて導電性を有する。ゲート電極３１は、たとえば、高濃度に不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１の層厚は、５０ｎｍ〜２００ｎｍ程度であり、本実施形態では１００ｎｍ程度である。また、ゲート電極３１のチャネル方向の長さ、すなわちゲート長は、０．３μｍ〜１０μｍ程度であり、本実施形態では １μｍ程度である。
【００２９】
また、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面には、シリコン酸化膜のサイドウォール５１が設けられている。
【００３０】
ソースドレイン領域４１は、基板１１と逆導電型のｎ型導電性を有し、ゲート電極３１の両側端部の基板１１中に一対で形成され、ソースおよびドレインとして機能する。本実施形態のソースドレイン領域４１は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造である。ＬＤＤ構造のソースドレイン領域４１は、低濃度の不純物領域、いわゆるＬＤＤ領域４１ａと、ＬＤＤ領域４１ａよりも深い接合であり不純物濃度が高濃度である高濃度不純物拡散領域４１ｂと、を有する。
【００３１】
以下、本実施形態の不揮発性半導体記録装置の製造方法を、図１〜図４を参照しながら説明する。各図は、本実施形態に係る不揮発性半導体記録装置の製造工程における概略断面図である。
【００３２】
本実施形態に係る不揮発性半導体記録装置の製造方法は、順次、素子分離絶縁層形成工程、ゲート絶縁膜形成工程、ゲート電極形成工程、ソースドレイン領域形成工程を実施する。ゲート絶縁膜形成工程は、順次、第１絶縁層形成工程、第２絶縁層形成工程、第３絶縁層形成工程を実施する。各工程について以下に説明する。
【００３３】
図２（ａ）に示す素子分離絶縁層形成工程にて、基板１１の上に素子分離絶縁層１２を形成する。素子分離絶縁層１２は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などにより形成される。素子分離絶縁層１２が形成されていない基板１１の表面部分は、素子を形成する活性領域となる。また、必要に応じて、半導体記録装置のしきい値電圧を調整するための不純物ドーピングを、たとえばイオン注入法により行うことができる。
【００３４】
次に、ゲート絶縁膜形成工程において、基板１１中のチャネル形成領域４２の上に電荷を捕捉し蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜２０を形成する。ゲート絶縁膜形成工程は、順次、図２（ｂ）に示す第１絶縁層形成工程、図２（ｃ）に示す第２絶縁層形成工程、図３（ｄ）に示す第３絶縁層形成工程を実施する。
【００３５】
まず、図２（ｂ）に示す第１絶縁層形成工程にて、基板１１のチャネル形成領域にシリコン酸化膜の第１絶縁層２１を形成する。第１絶縁層２１であるシリコン酸化膜は、たとえば、短時間高温熱処理法（ＲＴＯ法）によりＯ２またはＮ２Ｏを用いて形成される。ここで、基板温度は８００〜１０００℃が好ましく、本実施形態では１０００℃とし、１０秒程度の時間で実施をし、所定の層厚の第１絶縁層２１とする。
【００３６】
次に、図２（ｃ）に示す第２絶縁層形成工程にて、第１絶縁層２１の上に、シリコン窒化膜の第２絶縁層２２を形成する。シリコン窒化膜の第２絶縁層２２は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ＣＶＤ法は、化学反応を用いて気相成膜して膜を堆積する方法である。第２絶縁層形成工程のシリコン元素含有ガスは、シランおよびその誘導体のガスが好適であり、たとえば、クロルシランＳｉＨＸ１Ｃｌ４−Ｘ１（Ｘ１＝２，３）、クロルジシランＳｉ２ＨＹ１Ｃｌ６−Ｙ１（Ｙ１＝２，３，４，５）などの塩化シラン類、その他、モノシランＳｉＨ４またはジシランＳｉ２Ｈ６などのシラン類が好適である。シリコン元素含有ガスは、第２絶縁層２２の所望な電荷トラップ密度や水素結合密度を得るため、任意に選択可能である。一般に、水素元素の組成比が大きい方が、水素結合密度が大きくなり、電荷トラップ密度が大きくなる。窒素元素含有ガスは、アンモニアＮＨ３、ヒドラジンＮ２Ｈ４などの窒素化合物が好適である。本実施形態において、第２絶縁層２２のシリコン窒化膜は、ジクロルシランＳｉＨ２Ｃｌ２とアンモニアＮＨ３を用いて形成される。ここで、ジクロルシランとアンモニアの各流量は３０〜１５０ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、ジクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６００〜７００℃とすることが好ましく、本実施形態では６５０℃とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第２絶縁層２２を形成する。
【００３７】
次に、図３（ｄ）に示す第３絶縁層形成工程にて、第２絶縁層２２の上に、シリコン窒化膜の第３絶縁層２３を形成する。シリコン窒化膜の第３絶縁層２３は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法により形成される。第３絶縁層形成工程は、第２絶縁層形成工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいシリコン元素含有ガスを用いる。第３絶縁層形成工程においてシリコン元素含有ガスは、シラン誘導体であり、たとえば、クロルシランＳｉＨＸ２Ｃｌ４−Ｘ２（Ｘ２＝１，２）、クロルジシランＳｉ２ＨＹ２Ｃｌ６−Ｙ２（Ｙ２＝１，２，３，４）またはテトラクロルシランＳｉＣｌ４などの塩化シラン類が好適である。特に、本工程におけるシリコン元素含有ガスは、テトラクロルシランＳｉＣｌ４が好適である。窒素元素含有ガスは、第２絶縁層２２の場合と同様に、アンモニアＮＨ３、ヒドラジンＮ２Ｈ４などの窒素化合物が好適である。本実施形態において、第３絶縁層２３のシリコン窒化膜は、テトラクロルシランＳｉＣｌ４とアンモニアＮＨ３を用いて形成される。ここで、テトラクロルシランとアンモニアの流量は、３０〜１００ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、テトラクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６５０〜８００℃とすることが好ましく、本実施形態では７００℃とする。第３絶縁層形成工程における基板温度は、第２絶縁層形成工程よりも高い基板温度とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第３絶縁層２３を形成する。
【００３８】
次に、図３（ｅ）および図４（ｆ）に示すゲート電極形成工程にて、ゲート絶縁膜２０の上にゲート電極３１を形成する。図３（ｅ）に示すように、ゲート電極３１は、ゲート絶縁膜２０の第３絶縁層２３の上に高濃度不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１となる多結晶シリコンは、たとえば、モノシランＳｉＨ４，ジクロルシランＳｉＣｌ２Ｈ２，テトラクロルシランＳｉＣｌ４などのシリコン元素含有ガスを原料としたＣＶＤ法、または、多結晶シリコンをターゲットとしたスパッタリング法を用いる。本実施形態は、基板温度を６５０℃とし、ＣＶＤ法により多結晶シリコンを所定の層厚で形成する。また、必要に応じて、多結晶シリコン上に、金属、高融点金属、その金属シリサイドを含む合金などを積層する。この場合は、銅Ｃｕ，アルミニウムＡｌ，金Ａｕ，タングステンＷ，チタンＴｉ，タングステンシリサイドＷＳｉ２，タンタルシリサイドＴａＳｉ２，チタンナイトライドＴｉＮなどを用いる。
【００３９】
そして、図４（ｆ）に示すように、たとえば、レジストマスクを形成後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によってゲート電極３１および第３絶縁層２３，第２絶縁層２２を一括してパターニングし、所定のゲート長とする。
【００４０】
次に、図４（ｇ）および図１に示すソースドレイン領域形成工程にて、ゲート電極３１の両側端部の基板１１中にソースドレイン領域４１を一対で形成する。ソースドレイン領域４１は、ｎ−型導電性のＬＤＤ領域７ａとｎ＋型導電性の高濃度不純物拡散領域７ｂからなるＬＤＤ構造を有する。まず、図４（ｇ）に示すように、ゲート電極３１の両側端部の基板１１中にＬＤＤ領域４１ａを形成する。ＬＤＤ領域４１ａは、たとえば、ゲート電極３１および第３絶縁層２３，第２絶縁層２２を自己整合マスクとし、また、第１絶縁層２１をスルー膜として、活性領域の表面にｎ型不純物を低濃度でイオン注入し形成する。このイオン注入では、たとえば砒素Ａｓイオンを１×１０１３ｃｍ−２のドーズ量、加速電圧を３５ｋｅＶの条件でドーピングする。その後、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面にサイドウォール５１を形成する。サイドウォール５１は、ＣＶＤ法により、基板１１の全面にＳｉＯ２膜を１００ｎｍ程度堆積し、これをＲＩＥ法によりエッチバックして形成する。
【００４１】
そして、図１に示すように、ゲート電極３１の両側端部の基板１１中に高濃度不純物拡散領域４１ｂを形成する。高濃度不純物拡散領域４１ｂは、ｎ型不純物をＬＤＤ領域４１ａより高濃度でイオン注入して形成される。イオン注入は、たとえば、ゲート電極３１、第３絶縁層２３，第２絶縁層２２およびサイドウォール５１を自己整合マスクとし、砒素Ａｓイオンを１×１０１５ｃｍ−２のドーズ量、加速電圧を２５ｋｅＶの条件でドーピングし行われる。そして、９５０℃にてアニールすることにより、イオン注入された砒素Ａｓが拡散し、ＬＤＤ構造のソースドレイン領域４１が形成される。その後、層間絶縁膜（図示なし）およびソースドレイン領域４１のそれぞれに接続する配線層（図示なし）の形成などを行って、本実施形態の不揮発性半導体記録装置とする。
【００４２】
以下に、本実施形態の不揮発性半導体記録装置およびその製造方法の効果について説明する。
【００４３】
本実施形態に係る不揮発性半導体記録装置によれば、シリコン酸化膜を第３絶縁層２３に用いたことを除いて本実施形態と同様な従来例と比べて、経時の記録保持特性を向上させることができる。
【００４４】
これは、本実施形態において、従来のシリコン酸化膜の第３絶縁層２３と異なり、シリコン窒化膜を用いたことに起因する。水素の拡散係数は、シリコン酸化膜が７×１０−６ｃｍ２／ｓであり、シリコン窒化膜が５×１０−１５ｃｍ２／ｓである。このようにシリコン窒化膜は、シリコン酸化膜よりも水素元素の拡散係数が小さい。このため、第２絶縁層２２の水素元素の拡散を向上することができ、経時の記録保持特性が向上する。
【００４５】
また、本実施形態の第３絶縁層２３のシリコン窒化膜は、図５に示すように、第２絶縁層２２よりも水素結合密度が小さい。つまり、本実施形態の第３絶縁層２３は、ダングリングボンドが少なく、電荷トラップ密度が小さい。このため、第２絶縁層２２で捕捉された電荷がゲート電極３１へ拡散することが困難となる。そして、本実施形態の第３絶縁層２３は、シリコン−水素（Ｓｉ−Ｈ）結合よりも結合エネルギーが大きい結合を多く含む。このため、第２絶縁層２２の水素元素は、第３絶縁層２３のシリコン窒化膜へ拡散することが困難となる。したがって、本実施形態の不揮発性半導体記録装置のように、第３絶縁層２３にシリコン窒化膜を用い、シリコン窒化膜の水素結合密度が第２絶縁層２２より第３絶縁層２３を小さくすることで、第２絶縁層２２中の電荷および水素の拡散防止を向上でき、結果として経時での記録保持特性を向上できる。さらに、第３絶縁層２３により電荷および水素の拡散防止を向上できるため、従来のＭＮＯＳ型より薄膜化が可能となり微細化できる。なお、図５中、水素結合密度は、ＦＴ−ＩＲを用いて測定した数値である。
【００４６】
本実施形態に係る製造方法によれば、従来のシリコン酸化膜の第３絶縁層２３を用いた場合と比べて、経時の記録保持特性を向上できる不揮発性半導体記録装置を製造できる。本実施形態の製造方法において、第２絶縁層２２および第３絶縁層２３のシリコン窒化膜は、異なるシリコン元素含有ガスを用いている。本実施形態の製造方法においては、第２絶縁層２２はジクロルシランを用い、また、第３絶縁層２３はテトラクロルシランを用いてＣＶＤ法により形成している。テトラクロルシランはジクロルシランより水素元素の組成比が小さく、よって、シリコン−水素（Ｓｉ−Ｈ）結合が少ない。このため、第３絶縁層２３のシリコン窒化膜は、第２絶縁層２２の場合よりも水素結合密度よりも小さい。
【００４７】
また、テトラクロルシランはシリコン−水素（Ｓｉ−Ｈ）結合を含まない。このため、テトラクロルシランは、他のシリコン元素含有ガスよりも、水素結合密度を小さく形成できる。したがって、テトラクロルシランは、第３絶縁層形成工程にて、より好適なシリコン元素含有ガスとして用いることができる。
【００４８】
また、第３絶縁層２３は、第２絶縁層２２よりも基板温度が高い条件でＣＶＤ法により形成されている。基板温度が高い場合、シリコン元素含有ガスと窒素元素含有ガスの分解が促進されるため、反応性が向上し未反応が抑制できる。このため、第３絶縁層２３のシリコン窒化膜は第２絶縁層２２よりも水素結合密度よりも小さい。
【００４９】
したがって、本実施形態の製造方法のように、シリコン元素含有ガスの水素元素の組成比は第２絶縁層形成工程よりも第３絶縁層形成工程の方を小さく、また、基板温度が第２絶縁層形成工程よりも第３絶縁層形成工程の方を高くすることで、経時の記録保持特性を向上でき、また、微細化が可能な不揮発性半導体記録装置を製造できる。
【００５０】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することできる。
【００５１】
たとえば、ゲート絶縁膜２０は４層以上であってもよく、少なくとも、シリコン窒化膜の第３絶縁層２３と、第３絶縁層２３よりの水素結合密度よりも小さいシリコン窒化膜の第２絶縁層２２を具備する。
【００５２】
また、第１絶縁層２１は、シリコン酸化膜に限定されず、たとえば、窒化シリコンＳｉＮｘ，酸化窒化シリコンＳｉＮｘＯｙ，酸化アルミニウムＡｌ２Ｏ３，酸化タンタルＴａ２Ｏ５，酸化ジルコニウムＺｒＯ２，酸化ハフニウムＨｆＯ２などのいずれかの材料から形成することができる。
【００５３】
【発明の効果】
本発明によれば、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係る不揮発性半導体装置およびその製造方法における製造工程を示す概略断面図である。
【図２】図２は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図３】図３は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図４】図４は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図５】図５は本発明の実施形態に係る不揮発性半導体装置の水素結合密度を示す図である。
【符号の説明】
１１…基板、１２…素子分離絶縁層、２０…ゲート絶縁膜、２１…第１絶縁層、２２…第２絶縁層、２３…第３絶縁層、３１…ゲート電極、４１…ソースドレイン領域、４２…チャネル形成領域、５１…サイドウォール
【発明の属する技術分野】
本発明は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜に、電荷を捕獲して蓄積する電荷蓄積手段を有する不揮発性半導体記録装置とその製造方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記録装置は、ＭＩＳ構造トランジスタのチャネル形成領域とゲート電極の間に位置するゲート絶縁膜の内部に電荷蓄積手段を有する。不揮発性半導体記録装置は、ホットキャリアの発生やトンネル現象などによって、電荷蓄積手段に電荷を注入または引き抜くことを基本動作とする。電荷蓄積手段に注入された電荷は、装置の電源を切った後でも保持される。このため、不揮発性半導体記録装置は、その電荷を情報として記録することができる。この情報記録機能は、絶縁膜中に蓄積された電荷が容易には拡散しない性質を利用している。
【０００３】
不揮発性半導体記録装置は、電荷蓄積手段の相違から、ＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）型とＭＩＯＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に大別される。前者のＦＧ型は、ＭＩＳ構造トランジスタのゲート絶縁膜に導電性ポリシリコンなどのフローティングゲート電極が埋め込まれ、このフローティングゲート電極を電荷蓄積手段とする。一方、後者のＭＩＯＳ型は、ＭＩＳ構造トランジスタのゲート絶縁膜が積層構造であり、積層構造のうちシリコン窒化膜などの電荷を捕獲し蓄積できる絶縁層および積層構造の絶縁層との界面を電荷蓄積手段とする。
【０００４】
ＦＤ型における導電性のフローティングゲート電極は、ゲート絶縁膜に埋め込まれ周囲を覆われている。このため、フローティングゲート電極に注入された電荷は、フローティングゲート電極とゲート絶縁膜との間のエネルギー障壁が大きいため、容易に拡散しない。一方、ＭＩＯＳ型の絶縁膜に捕捉された電荷は、絶縁膜中に蓄積されるのでエネルギー障壁が小さい。したがって、一般に、ＦＤ型はＭＩＯＳ型より記録保持特性が優れる。
【０００５】
しかしながら、ＦＤ型はフローティングゲート電極と基板のチャネル領域との間に部分的なリークが発生した場合、フローティングゲート電極が導電性を有するために、注入された電荷を容易に喪失してしまう。このため、チャネル領域とフローティングゲート電極との間に位置するゲート絶縁膜は十分なエネルギー障壁となり得るために、厚く形成する必要があり薄膜化が困難である。したがって、ＦＤ型はＭＩＯＳ型よりも情報の書き込み電圧を低電圧化することが容易でなく、これに対応するために微細化することが困難である。
【０００６】
近年、半導体装置は高集積化され、微細化が強く要求されている。不揮発性半導体記録装置も同様に微細化の要求が強く、ＭＩＯＳ型が注目されている。
【０００７】
ＭＩＯＳ型はＭＩＳ構造トランジスタのゲート部の積層構造により、たとえば、ＭＮＯＳ（Ｍｅｔａｌ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型とＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類される。
【０００８】
ＭＮＯＳ型は、一般に、ゲート絶縁膜の積層構造として、チャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有する。第１絶縁層は、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となると共に、蓄積された電荷がゲート電極へ拡散することを防止する。
【０００９】
ＭＯＮＯＳ型は、一般に、ＭＮＯＳ型と同様にチャネル領域側から順次、シリコン酸化膜の第１絶縁層と、シリコン窒化膜の第２絶縁層とを有するが、さらに、シリコン酸化膜の第３絶縁層とを具備する。第１絶縁層は、ＭＮＯＳ型と同様に、電荷を蓄積する際または蓄積された電荷が基板側へ拡散する際にエネルギー障壁となる。第２絶縁層は、主に電荷蓄積手段となる。第３絶縁層は、蓄積された電荷がゲート電極へ拡散することを防止する。シリコン酸化膜は、シリコン窒化膜よりも絶縁性が優れ、電荷の拡散を防止する機能が好適である。このため、ＭＯＮＯＳ型は、電荷蓄積手段となる絶縁層と、ゲート電極へ電荷が拡散することを防止する絶縁層を分離している。一方、ＭＮＯＳ型はシリコン窒化膜の膜厚を厚く形成して、ゲート電極へ電荷が拡散することを防止する機能を具備させている。したがってＭＯＮＯＳ型は、ＭＮＯＳ型よりもゲート絶縁膜の薄膜化が容易であり、微細化がより可能である。
【００１０】
従来のＭＯＮＯＳ型におけるゲート絶縁膜は、一般に、以下の製造方法により形成される。シリコン酸化膜の第１絶縁層は、たとえば、シリコンの基板を熱酸化により形成される。また、シリコン窒化膜の第２絶縁層は、たとえば、シリコン元素含有ガスと窒素元素含有ガスとを用いるＣＶＤ法により形成される。そして、シリコン酸化膜の第３絶縁層は、たとえば、シリコン元素含有ガスと酸素元素含有ガスとを用いるＣＶＤ法や、シリコン窒化膜の第２絶縁層を熱酸化して形成される。ＭＮＯＳ型はＭＯＮＯＳ型と同様な製造方法で形成されるが、前述したようにシリコン酸化膜の第３絶縁層を形成せず、シリコン窒化膜の第２絶縁層の層厚を厚く形成して構成される。
【００１１】
ＭＩＯＳ型は、前述したように、主にシリコン窒化膜の第２絶縁層に電荷を捕捉し蓄積する。電荷を捕捉する能力は、電荷トラップ密度によって表わすことができ、電荷トラップ密度が大きくなれば電荷をより多く捕捉することができる。この電荷トラップ密度は、シリコン窒化膜中に存在するダングリングボンド密度に影響されることが知られている。ダングリングボンドとは、たとえば、シリコン窒化膜中におけるシリコン元素の４つの結合手中で結合していない未結合手や、窒素元素の３つの結合手中で結合していない未結合手をいう。ダングリングボンド密度が大きいほど、自由電子の捕獲が容易となるため、電荷トラップ密度が大きくなり、また、電気伝導度が大きくなる。
【００１２】
また、ダングリングボンド密度は、シリコン窒化膜の形成時に未反応で水素終端となる元素が多い場合に大きくなることが知られている。すなわち、シリコン窒化膜中のシリコン−水素（Ｓｉ−Ｈ）結合密度と窒素−水素（Ｎ−Ｈ）結合密度の水素結合密度が大きいほど、ダングリングボンド密度が大きくなり、電荷トラップ密度が大きくなる。
【００１３】
前述したようにＭＩＯＳ型は記録保持特性などの信頼性がＦＧ型と比べて不利である。従来において、信頼性向上のため、さまざまなＭＩＯＳ型の不揮発性半導体記録装置が提案されている（たとえば、特許文献１）。
【００１４】
【特許文献１】
特開２００２−２１７３１７号公報（第２−７頁、図１、図３−６）
【００１５】
【発明が解決しようとする課題】
しかしながら、従来のＭＩＯＳ型は、記録保持特性の経時変化が発生していたため、十分ではなかった。
【００１６】
ＭＩＯＳ型のＭＯＮＯＳ型において、第３絶縁層は、シリコン酸化膜を用いていた。シリコン酸化膜は、絶縁性に優れるため第２絶縁層に蓄積された電荷の拡散を防止するためには好適であった。しかし、シリコン酸化膜を第３絶縁層に用いた場合、第２絶縁層を形成するシリコン窒化膜の水素結合密度が経時にて減少し、これに伴って電荷トラップ密度が低下して記録保持特性が劣化していた。このように、記録保持特性の経時変化は、ＭＯＮＯＳ型において第３絶縁層のシリコン酸化膜が第２絶縁層のシリコン窒化膜中に存在する水素元素の拡散防止に対して十分でないことに起因していた。
【００１７】
また、ＭＩＯＳ型のＭＮＯＳ型においては、前述したように、第２絶縁層を電荷拡散防止手段として十分に機能させるためには、第２絶縁層を厚く形成する必要があり、微細化が困難であった。
【００１８】
したがって、本発明は、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、基板と、前記基板のチャネル形成領域の上に位置し電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の両側端部の前記基板に形成されソースおよびドレインとして機能するソースドレイン領域と、を具備する不揮発性半導体記録装置であって、前記積層構造のゲート絶縁膜は、第１絶縁層と、前記第１絶縁層の上に位置するシリコン窒化膜の第２絶縁層と、前記第２絶縁層の上に位置するシリコン窒化膜の第３絶縁層と、を有し、前記第３絶縁層のシリコン窒化膜の水素結合密度が前記第２絶縁層のシリコン窒化膜の水素結合密度よりも低い不揮発性半導体記録装置である。本発明によれば、第３絶縁層のシリコン窒化膜の水素結合密度が第２絶縁層のシリコン窒化膜の水素結合密度よりも低いため、第２絶縁層の水素元素の拡散が防止でき、また、第２絶縁層に捕捉され蓄積された電荷が拡散することを防止できる。
【００２０】
本発明は、基板のチャネル形成領域の上に電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の両側端部の前記基板にソースおよびドレインとして機能するソースドレイン領域を形成する工程と、を具備する不揮発性半導体記録装置の製造方法であって、前記積層構造のゲート絶縁膜を形成する工程は、第１絶縁層を形成する第１工程と、前記第１絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第２絶縁層を形成する第２工程と、前記第２絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第３絶縁層を形成する第３工程と、を有し、前記第３工程のシリコン元素含有ガスは前記第２工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいものを用い、前記第３工程においてシリコン窒化膜を形成する際の基板温度は前記第２工程の基板温度よりも高くする不揮発性半導体記録装置の製造方法である。本発明によれば、第３工程で用いるシリコン元素含有ガスは第２工程で用いるシリコン元素含有ガスより水素元素の組成比が小さいため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりも低く形成できる。また、第３工程においてシリコン窒化膜を形成する際の基板温度が第２工程の基板温度よりも高いため、第３絶縁層のシリコン窒化膜の水素結合密度は第２絶縁層のシリコン窒化膜の水素結合密度よりもさらに低く形成できる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照して説明する。図１〜図４は本発明を実施する形態の一例であり、各工程で形成される半導体装置の概略断面図である。
【００２２】
図１に、本実施形態に係るｎ型チャネル領域を有する不揮発性半導体記録装置の断面構造を示す。本実施形態に係る不揮発性半導体記録装置は、ＭＩＳ構造トランジスタであり、ｐ型導電性の基板１１と、素子分離絶縁層１２と、ｎ型チャネル形成領域４２と、ｎ型導電性のソースドレイン領域４１と、ゲート絶縁膜２０と、ゲート電極３１とを具備する。ゲート絶縁膜２０は積層構造であり、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、を有する。
【００２３】
ｐ型導電性の基板１１は、たとえばｐ型シリコン半導体基板、ｐ型ウェルを有するシリコン半導体基板、ｐ型シリコン半導体層を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｉｎｇ ｓｕｂｓｔａｎｃｅ）型基板などである。基板１１は表面領域に素子分離絶縁層１２を具備し、素子分離絶縁層１２が形成されていない基板１１の表面部分が素子を形成する活性領域となる。素子分離絶縁層１２は、たとえばシリコン酸化膜を用いて形成される。チャネル形成領域４２は、活性領域の基板１１中に位置する。
【００２４】
ゲート絶縁膜２０は、基板１１中のチャネル形成領域４２の上に位置し、電荷を捕捉して蓄積する電荷蓄積手段を有する積層構造である。積層構造のゲート絶縁膜２０は、チャネル形成領域４２側から順次、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３を有する。
【００２５】
第１絶縁層２１は、第２絶縁層２２に基板１１側から電荷を蓄積する際または第２絶縁層２２に蓄積された電荷が基板１１側へ拡散する際に電位障壁となる。第１絶縁層２１は、たとえばシリコン酸化膜を用いて形成される。第１絶縁層２１の層厚は１ｎｍ〜８ｎｍ程度であり、本実施形態では２ｎｍ程度である。
【００２６】
第２絶縁層２２は、主に電荷蓄積手段を担い、電荷を捕捉し蓄積する。第２絶縁層２２は、プールフランケル型の電気伝導特性を有する。第２絶縁層２２はシリコン窒化膜を用いて形成される。第２絶縁層２２の層厚は８ｎｍ〜２０ｎｍ程度であり、本実施形態では１６ｎｍ程度である。第２絶縁層２２の水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度は１０１８〜１０２２／ｃｍ３、窒素−水素（Ｎ−Ｈ）結合密度は１０２２〜１０２４／ｃｍ３が好ましい。本範囲を超える場合、書き込み耐久回数が劣る場合があり、また、本範囲を下回る場合、電荷を捕捉しにくくなる。
【００２７】
第３絶縁層２３は、第２絶縁層２２とゲート電極３１の間に位置し、第２絶縁層２２により蓄積された電荷のゲート電極３１への拡散を防止する。第３絶縁層２３はシリコン窒化膜を用いて形成される。第３絶縁層２３の層厚は、３ｎｍ〜１０ｎｍ程度であり、本実施形態では４ｎｍ程度である。ここで、第３絶縁層２３の水素結合密度は、第２絶縁層２２の水素結合密度よりも小さい。第３絶縁層２３の水素結合密度は電荷の拡散防止のために電気伝導度が小さいほど好ましい。このため、電気伝導度に影響がある水素結合密度は、たとえば、シリコン−水素（Ｓｉ−Ｈ）結合密度が１０１９／ｃｍ３以下、窒素−水素（Ｎ−Ｈ）結合密度が１０２２／ｃｍ３以下とすることが好ましい。
【００２８】
ゲート電極３１は、ゲート絶縁膜２０の上に形成されて導電性を有する。ゲート電極３１は、たとえば、高濃度に不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１の層厚は、５０ｎｍ〜２００ｎｍ程度であり、本実施形態では１００ｎｍ程度である。また、ゲート電極３１のチャネル方向の長さ、すなわちゲート長は、０．３μｍ〜１０μｍ程度であり、本実施形態では １μｍ程度である。
【００２９】
また、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面には、シリコン酸化膜のサイドウォール５１が設けられている。
【００３０】
ソースドレイン領域４１は、基板１１と逆導電型のｎ型導電性を有し、ゲート電極３１の両側端部の基板１１中に一対で形成され、ソースおよびドレインとして機能する。本実施形態のソースドレイン領域４１は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造である。ＬＤＤ構造のソースドレイン領域４１は、低濃度の不純物領域、いわゆるＬＤＤ領域４１ａと、ＬＤＤ領域４１ａよりも深い接合であり不純物濃度が高濃度である高濃度不純物拡散領域４１ｂと、を有する。
【００３１】
以下、本実施形態の不揮発性半導体記録装置の製造方法を、図１〜図４を参照しながら説明する。各図は、本実施形態に係る不揮発性半導体記録装置の製造工程における概略断面図である。
【００３２】
本実施形態に係る不揮発性半導体記録装置の製造方法は、順次、素子分離絶縁層形成工程、ゲート絶縁膜形成工程、ゲート電極形成工程、ソースドレイン領域形成工程を実施する。ゲート絶縁膜形成工程は、順次、第１絶縁層形成工程、第２絶縁層形成工程、第３絶縁層形成工程を実施する。各工程について以下に説明する。
【００３３】
図２（ａ）に示す素子分離絶縁層形成工程にて、基板１１の上に素子分離絶縁層１２を形成する。素子分離絶縁層１２は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などにより形成される。素子分離絶縁層１２が形成されていない基板１１の表面部分は、素子を形成する活性領域となる。また、必要に応じて、半導体記録装置のしきい値電圧を調整するための不純物ドーピングを、たとえばイオン注入法により行うことができる。
【００３４】
次に、ゲート絶縁膜形成工程において、基板１１中のチャネル形成領域４２の上に電荷を捕捉し蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜２０を形成する。ゲート絶縁膜形成工程は、順次、図２（ｂ）に示す第１絶縁層形成工程、図２（ｃ）に示す第２絶縁層形成工程、図３（ｄ）に示す第３絶縁層形成工程を実施する。
【００３５】
まず、図２（ｂ）に示す第１絶縁層形成工程にて、基板１１のチャネル形成領域にシリコン酸化膜の第１絶縁層２１を形成する。第１絶縁層２１であるシリコン酸化膜は、たとえば、短時間高温熱処理法（ＲＴＯ法）によりＯ２またはＮ２Ｏを用いて形成される。ここで、基板温度は８００〜１０００℃が好ましく、本実施形態では１０００℃とし、１０秒程度の時間で実施をし、所定の層厚の第１絶縁層２１とする。
【００３６】
次に、図２（ｃ）に示す第２絶縁層形成工程にて、第１絶縁層２１の上に、シリコン窒化膜の第２絶縁層２２を形成する。シリコン窒化膜の第２絶縁層２２は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ＣＶＤ法は、化学反応を用いて気相成膜して膜を堆積する方法である。第２絶縁層形成工程のシリコン元素含有ガスは、シランおよびその誘導体のガスが好適であり、たとえば、クロルシランＳｉＨＸ１Ｃｌ４−Ｘ１（Ｘ１＝２，３）、クロルジシランＳｉ２ＨＹ１Ｃｌ６−Ｙ１（Ｙ１＝２，３，４，５）などの塩化シラン類、その他、モノシランＳｉＨ４またはジシランＳｉ２Ｈ６などのシラン類が好適である。シリコン元素含有ガスは、第２絶縁層２２の所望な電荷トラップ密度や水素結合密度を得るため、任意に選択可能である。一般に、水素元素の組成比が大きい方が、水素結合密度が大きくなり、電荷トラップ密度が大きくなる。窒素元素含有ガスは、アンモニアＮＨ３、ヒドラジンＮ２Ｈ４などの窒素化合物が好適である。本実施形態において、第２絶縁層２２のシリコン窒化膜は、ジクロルシランＳｉＨ２Ｃｌ２とアンモニアＮＨ３を用いて形成される。ここで、ジクロルシランとアンモニアの各流量は３０〜１５０ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、ジクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６００〜７００℃とすることが好ましく、本実施形態では６５０℃とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第２絶縁層２２を形成する。
【００３７】
次に、図３（ｄ）に示す第３絶縁層形成工程にて、第２絶縁層２２の上に、シリコン窒化膜の第３絶縁層２３を形成する。シリコン窒化膜の第３絶縁層２３は、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法により形成される。第３絶縁層形成工程は、第２絶縁層形成工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいシリコン元素含有ガスを用いる。第３絶縁層形成工程においてシリコン元素含有ガスは、シラン誘導体であり、たとえば、クロルシランＳｉＨＸ２Ｃｌ４−Ｘ２（Ｘ２＝１，２）、クロルジシランＳｉ２ＨＹ２Ｃｌ６−Ｙ２（Ｙ２＝１，２，３，４）またはテトラクロルシランＳｉＣｌ４などの塩化シラン類が好適である。特に、本工程におけるシリコン元素含有ガスは、テトラクロルシランＳｉＣｌ４が好適である。窒素元素含有ガスは、第２絶縁層２２の場合と同様に、アンモニアＮＨ３、ヒドラジンＮ２Ｈ４などの窒素化合物が好適である。本実施形態において、第３絶縁層２３のシリコン窒化膜は、テトラクロルシランＳｉＣｌ４とアンモニアＮＨ３を用いて形成される。ここで、テトラクロルシランとアンモニアの流量は、３０〜１００ｓｃｃｍの範囲とすることが好適であり、流量比は１とする。本実施形態では、テトラクロルシランおよびアンモニアの流量は共に５０ｓｃｃｍとする。また、圧力条件は、１０〜３０Ｐａが好ましく、本実施形態では２０Ｐａの条件とする。また、基板温度は、６５０〜８００℃とすることが好ましく、本実施形態では７００℃とする。第３絶縁層形成工程における基板温度は、第２絶縁層形成工程よりも高い基板温度とする。そして、所定時間経過後にＣＶＤ法によるシリコン窒化膜の堆積を停止して、所定の層厚の第３絶縁層２３を形成する。
【００３８】
次に、図３（ｅ）および図４（ｆ）に示すゲート電極形成工程にて、ゲート絶縁膜２０の上にゲート電極３１を形成する。図３（ｅ）に示すように、ゲート電極３１は、ゲート絶縁膜２０の第３絶縁層２３の上に高濃度不純物がドーピングされた多結晶シリコンを用いて形成される。ゲート電極３１となる多結晶シリコンは、たとえば、モノシランＳｉＨ４，ジクロルシランＳｉＣｌ２Ｈ２，テトラクロルシランＳｉＣｌ４などのシリコン元素含有ガスを原料としたＣＶＤ法、または、多結晶シリコンをターゲットとしたスパッタリング法を用いる。本実施形態は、基板温度を６５０℃とし、ＣＶＤ法により多結晶シリコンを所定の層厚で形成する。また、必要に応じて、多結晶シリコン上に、金属、高融点金属、その金属シリサイドを含む合金などを積層する。この場合は、銅Ｃｕ，アルミニウムＡｌ，金Ａｕ，タングステンＷ，チタンＴｉ，タングステンシリサイドＷＳｉ２，タンタルシリサイドＴａＳｉ２，チタンナイトライドＴｉＮなどを用いる。
【００３９】
そして、図４（ｆ）に示すように、たとえば、レジストマスクを形成後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によってゲート電極３１および第３絶縁層２３，第２絶縁層２２を一括してパターニングし、所定のゲート長とする。
【００４０】
次に、図４（ｇ）および図１に示すソースドレイン領域形成工程にて、ゲート電極３１の両側端部の基板１１中にソースドレイン領域４１を一対で形成する。ソースドレイン領域４１は、ｎ−型導電性のＬＤＤ領域７ａとｎ＋型導電性の高濃度不純物拡散領域７ｂからなるＬＤＤ構造を有する。まず、図４（ｇ）に示すように、ゲート電極３１の両側端部の基板１１中にＬＤＤ領域４１ａを形成する。ＬＤＤ領域４１ａは、たとえば、ゲート電極３１および第３絶縁層２３，第２絶縁層２２を自己整合マスクとし、また、第１絶縁層２１をスルー膜として、活性領域の表面にｎ型不純物を低濃度でイオン注入し形成する。このイオン注入では、たとえば砒素Ａｓイオンを１×１０１３ｃｍ−２のドーズ量、加速電圧を３５ｋｅＶの条件でドーピングする。その後、ゲート電極３１，第３絶縁層２３，第２絶縁層２２の側面にサイドウォール５１を形成する。サイドウォール５１は、ＣＶＤ法により、基板１１の全面にＳｉＯ２膜を１００ｎｍ程度堆積し、これをＲＩＥ法によりエッチバックして形成する。
【００４１】
そして、図１に示すように、ゲート電極３１の両側端部の基板１１中に高濃度不純物拡散領域４１ｂを形成する。高濃度不純物拡散領域４１ｂは、ｎ型不純物をＬＤＤ領域４１ａより高濃度でイオン注入して形成される。イオン注入は、たとえば、ゲート電極３１、第３絶縁層２３，第２絶縁層２２およびサイドウォール５１を自己整合マスクとし、砒素Ａｓイオンを１×１０１５ｃｍ−２のドーズ量、加速電圧を２５ｋｅＶの条件でドーピングし行われる。そして、９５０℃にてアニールすることにより、イオン注入された砒素Ａｓが拡散し、ＬＤＤ構造のソースドレイン領域４１が形成される。その後、層間絶縁膜（図示なし）およびソースドレイン領域４１のそれぞれに接続する配線層（図示なし）の形成などを行って、本実施形態の不揮発性半導体記録装置とする。
【００４２】
以下に、本実施形態の不揮発性半導体記録装置およびその製造方法の効果について説明する。
【００４３】
本実施形態に係る不揮発性半導体記録装置によれば、シリコン酸化膜を第３絶縁層２３に用いたことを除いて本実施形態と同様な従来例と比べて、経時の記録保持特性を向上させることができる。
【００４４】
これは、本実施形態において、従来のシリコン酸化膜の第３絶縁層２３と異なり、シリコン窒化膜を用いたことに起因する。水素の拡散係数は、シリコン酸化膜が７×１０−６ｃｍ２／ｓであり、シリコン窒化膜が５×１０−１５ｃｍ２／ｓである。このようにシリコン窒化膜は、シリコン酸化膜よりも水素元素の拡散係数が小さい。このため、第２絶縁層２２の水素元素の拡散を向上することができ、経時の記録保持特性が向上する。
【００４５】
また、本実施形態の第３絶縁層２３のシリコン窒化膜は、図５に示すように、第２絶縁層２２よりも水素結合密度が小さい。つまり、本実施形態の第３絶縁層２３は、ダングリングボンドが少なく、電荷トラップ密度が小さい。このため、第２絶縁層２２で捕捉された電荷がゲート電極３１へ拡散することが困難となる。そして、本実施形態の第３絶縁層２３は、シリコン−水素（Ｓｉ−Ｈ）結合よりも結合エネルギーが大きい結合を多く含む。このため、第２絶縁層２２の水素元素は、第３絶縁層２３のシリコン窒化膜へ拡散することが困難となる。したがって、本実施形態の不揮発性半導体記録装置のように、第３絶縁層２３にシリコン窒化膜を用い、シリコン窒化膜の水素結合密度が第２絶縁層２２より第３絶縁層２３を小さくすることで、第２絶縁層２２中の電荷および水素の拡散防止を向上でき、結果として経時での記録保持特性を向上できる。さらに、第３絶縁層２３により電荷および水素の拡散防止を向上できるため、従来のＭＮＯＳ型より薄膜化が可能となり微細化できる。なお、図５中、水素結合密度は、ＦＴ−ＩＲを用いて測定した数値である。
【００４６】
本実施形態に係る製造方法によれば、従来のシリコン酸化膜の第３絶縁層２３を用いた場合と比べて、経時の記録保持特性を向上できる不揮発性半導体記録装置を製造できる。本実施形態の製造方法において、第２絶縁層２２および第３絶縁層２３のシリコン窒化膜は、異なるシリコン元素含有ガスを用いている。本実施形態の製造方法においては、第２絶縁層２２はジクロルシランを用い、また、第３絶縁層２３はテトラクロルシランを用いてＣＶＤ法により形成している。テトラクロルシランはジクロルシランより水素元素の組成比が小さく、よって、シリコン−水素（Ｓｉ−Ｈ）結合が少ない。このため、第３絶縁層２３のシリコン窒化膜は、第２絶縁層２２の場合よりも水素結合密度よりも小さい。
【００４７】
また、テトラクロルシランはシリコン−水素（Ｓｉ−Ｈ）結合を含まない。このため、テトラクロルシランは、他のシリコン元素含有ガスよりも、水素結合密度を小さく形成できる。したがって、テトラクロルシランは、第３絶縁層形成工程にて、より好適なシリコン元素含有ガスとして用いることができる。
【００４８】
また、第３絶縁層２３は、第２絶縁層２２よりも基板温度が高い条件でＣＶＤ法により形成されている。基板温度が高い場合、シリコン元素含有ガスと窒素元素含有ガスの分解が促進されるため、反応性が向上し未反応が抑制できる。このため、第３絶縁層２３のシリコン窒化膜は第２絶縁層２２よりも水素結合密度よりも小さい。
【００４９】
したがって、本実施形態の製造方法のように、シリコン元素含有ガスの水素元素の組成比は第２絶縁層形成工程よりも第３絶縁層形成工程の方を小さく、また、基板温度が第２絶縁層形成工程よりも第３絶縁層形成工程の方を高くすることで、経時の記録保持特性を向上でき、また、微細化が可能な不揮発性半導体記録装置を製造できる。
【００５０】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することできる。
【００５１】
たとえば、ゲート絶縁膜２０は４層以上であってもよく、少なくとも、シリコン窒化膜の第３絶縁層２３と、第３絶縁層２３よりの水素結合密度よりも小さいシリコン窒化膜の第２絶縁層２２を具備する。
【００５２】
また、第１絶縁層２１は、シリコン酸化膜に限定されず、たとえば、窒化シリコンＳｉＮｘ，酸化窒化シリコンＳｉＮｘＯｙ，酸化アルミニウムＡｌ２Ｏ３，酸化タンタルＴａ２Ｏ５，酸化ジルコニウムＺｒＯ２，酸化ハフニウムＨｆＯ２などのいずれかの材料から形成することができる。
【００５３】
【発明の効果】
本発明によれば、経時での記録保持特性または微細化に優れた不揮発性半導体記録装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係る不揮発性半導体装置およびその製造方法における製造工程を示す概略断面図である。
【図２】図２は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図３】図３は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図４】図４は本発明の実施形態に係る不揮発性半導体装置の製造工程を示す。
【図５】図５は本発明の実施形態に係る不揮発性半導体装置の水素結合密度を示す図である。
【符号の説明】
１１…基板、１２…素子分離絶縁層、２０…ゲート絶縁膜、２１…第１絶縁層、２２…第２絶縁層、２３…第３絶縁層、３１…ゲート電極、４１…ソースドレイン領域、４２…チャネル形成領域、５１…サイドウォール
Claims (5)
- 基板と、前記基板のチャネル形成領域の上に位置し電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の両側端部の前記基板に形成されソースおよびドレインとして機能するソースドレイン領域と、を具備する不揮発性半導体記録装置であって、
前記積層構造のゲート絶縁膜は、
第１絶縁層と、
前記第１絶縁層の上に位置するシリコン窒化膜の第２絶縁層と、
前記第２絶縁層の上に位置するシリコン窒化膜の第３絶縁層と、
を有し、
前記第３絶縁層のシリコン窒化膜の水素結合密度が前記第２絶縁層のシリコン窒化膜の水素結合密度よりも低い
不揮発性半導体記録装置。 - 前記第２絶縁層のシリコン窒化膜の水素結合密度について、シリコン−水素結合密度が１０１８〜１０２２／ｃｍ３であり、窒素−水素結合密度が１０２２〜１０２４／ｃｍ３である
請求項１記載の不揮発性半導体記録装置。 - 前記第３絶縁層のシリコン窒化膜の水素結合密度について、シリコン−水素結合密度は１０１９／ｃｍ３以下であり、窒素−水素結合密度は１０２２／ｃｍ３以下である
請求項１記載の不揮発性半導体記録装置。 - 基板のチャネル形成領域の上に電荷を捕獲して蓄積する電荷蓄積手段を有する積層構造のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の両側端部の前記基板にソースおよびドレインとして機能するソースドレイン領域を形成する工程と、を具備する不揮発性半導体記録装置の製造方法であって、
前記積層構造のゲート絶縁膜を形成する工程は、
第１絶縁層を形成する第１工程と、
前記第１絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第２絶縁層を形成する第２工程と、
前記第２絶縁層の上に、シリコン元素含有ガスと窒素元素含有ガスとを原料に用いたＣＶＤ法によりシリコン窒化膜の第３絶縁層を形成する第３工程と、
を有し、
前記第３工程のシリコン元素含有ガスは前記第２工程に用いるシリコン元素含有ガスよりも水素元素の組成比が小さいものを用い、
前記第３工程においてシリコン窒化膜を形成する際の基板温度は前記第２工程の基板温度よりも高くする
不揮発性半導体記録装置の製造方法。 - 前記第２工程のシリコン元素含有ガスが、クロルシランＳｉＨＸ１Ｃｌ４−Ｘ１（Ｘ１＝２，３）、クロルジシランＳｉ２ＨＹ１Ｃｌ６−Ｙ１（Ｙ１＝２，３，４，５）、モノシランＳｉＨ４またはジシランＳｉ２Ｈ６の少なくともいずれか１つであり、
前記第３工程のシリコン元素含有ガスが、クロルシランＳｉＨＸ２Ｃｌ４−Ｘ２（Ｘ１＞Ｘ２，Ｘ２＝１，２）、クロルジシランＳｉ２ＨＹ２Ｃｌ６−Ｙ２（Ｙ１＞Ｙ２，Ｙ２＝１，２，３，４）またはテトラクロルシランＳｉＣｌ４の少なくともいずれか１つである
請求項４に記載の不揮発性半導体記録装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036871A JP2004247581A (ja) | 2003-02-14 | 2003-02-14 | 不揮発性半導体記録装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036871A JP2004247581A (ja) | 2003-02-14 | 2003-02-14 | 不揮発性半導体記録装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247581A true JP2004247581A (ja) | 2004-09-02 |
Family
ID=33021843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036871A Pending JP2004247581A (ja) | 2003-02-14 | 2003-02-14 | 不揮発性半導体記録装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247581A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173398A (ja) * | 2005-12-20 | 2007-07-05 | Sharp Corp | 半導体記憶装置およびその製造方法 |
| JP2008205392A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2008117798A1 (ja) * | 2007-03-26 | 2008-10-02 | Tokyo Electron Limited | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 |
| WO2008123264A1 (en) * | 2007-03-23 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2009076885A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2009188092A (ja) * | 2008-02-05 | 2009-08-20 | Nec Corp | メモリー素子およびその製造方法 |
| US7598559B2 (en) | 2005-03-04 | 2009-10-06 | Sharp Kabushiki Kaisha | Semiconductor storage device, manufacturing method therefor, and portable electronic equipment |
| CN114628411A (zh) * | 2022-03-21 | 2022-06-14 | 京东方科技集团股份有限公司 | 显示基板 |
-
2003
- 2003-02-14 JP JP2003036871A patent/JP2004247581A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598559B2 (en) | 2005-03-04 | 2009-10-06 | Sharp Kabushiki Kaisha | Semiconductor storage device, manufacturing method therefor, and portable electronic equipment |
| JP2007173398A (ja) * | 2005-12-20 | 2007-07-05 | Sharp Corp | 半導体記憶装置およびその製造方法 |
| JP2008205392A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8350313B2 (en) | 2007-03-23 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory transistor |
| TWI485859B (zh) * | 2007-03-23 | 2015-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| WO2008123264A1 (en) * | 2007-03-23 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008270766A (ja) * | 2007-03-23 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101402103B1 (ko) * | 2007-03-23 | 2014-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR101402102B1 (ko) * | 2007-03-23 | 2014-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제작 방법 |
| JP2013225691A (ja) * | 2007-03-23 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び、半導体装置の作製方法 |
| US7851296B2 (en) | 2007-03-23 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| CN102522430A (zh) * | 2007-03-23 | 2012-06-27 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN101652843B (zh) * | 2007-03-26 | 2011-07-20 | 东京毅力科创株式会社 | 氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置 |
| US8318614B2 (en) | 2007-03-26 | 2012-11-27 | Tokyo Electron Limited | Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus |
| JPWO2008117798A1 (ja) * | 2007-03-26 | 2010-07-15 | 東京エレクトロン株式会社 | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 |
| WO2008117798A1 (ja) * | 2007-03-26 | 2008-10-02 | Tokyo Electron Limited | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 |
| JP2009076885A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101531543B1 (ko) * | 2007-08-31 | 2015-06-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조방법 |
| JP2009188092A (ja) * | 2008-02-05 | 2009-08-20 | Nec Corp | メモリー素子およびその製造方法 |
| CN114628411A (zh) * | 2022-03-21 | 2022-06-14 | 京东方科技集团股份有限公司 | 显示基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042054B1 (en) | SONOS structure including a deuterated oxide-silicon interface and method for making the same | |
| JP3637332B2 (ja) | 半導体装置及びその製造方法 | |
| CN101523613B (zh) | 非易失性电荷俘获存储器件的氘化薄膜封装结构 | |
| KR101947363B1 (ko) | Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법 | |
| US9553175B2 (en) | SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same | |
| US10002878B2 (en) | Complementary SONOS integration into CMOS flow | |
| US9018693B2 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| TW201924028A (zh) | 具有高介電常數金屬閘極的埋藏sonos及其之製造方法 | |
| TW200419633A (en) | Manufacturing method of semiconductor device | |
| CN104769724B (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP4609980B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP2004247581A (ja) | 不揮発性半導体記録装置およびその製造方法 | |
| JP2009170660A (ja) | 半導体記憶装置およびその製造方法 | |
| US10157932B2 (en) | Semiconductor device and production method thereof | |
| JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20160064226A1 (en) | Method of manufacturing semiconductor device | |
| US20070173023A1 (en) | Semiconductor device manufacturing method | |
| JP2008078376A (ja) | 半導体記憶装置 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JP2009016688A (ja) | 半導体装置の製造方法 | |
| US20230389307A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2011210999A (ja) | 半導体装置及びその製造方法 | |
| TW457570B (en) | Self-aligned process for stack gate radio frequency transistor | |
| JP2007235043A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |