JPH061839B2 - 不揮発性記憶装置の製造方法 - Google Patents
不揮発性記憶装置の製造方法Info
- Publication number
- JPH061839B2 JPH061839B2 JP58110121A JP11012183A JPH061839B2 JP H061839 B2 JPH061839 B2 JP H061839B2 JP 58110121 A JP58110121 A JP 58110121A JP 11012183 A JP11012183 A JP 11012183A JP H061839 B2 JPH061839 B2 JP H061839B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- memory device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、MNOS（金属−窒化膜−酸化膜−半導体）型の
電界トランジスタからなる不揮発性記憶装置の製造方法
に関するものである。
電界トランジスタからなる不揮発性記憶装置の製造方法
に関するものである。
（従来例の構成とその問題点） 一般に、MNOS型の不揮発性記憶装置は、ゲート絶縁膜と
して薄い二酸化シリコン膜と窒化シリコン膜との二層を
用いて、これらをシリコン基板上に順次積層し、さらに
窒化シリコン膜上にアルミニウムからなるゲート電極を
形成したもので、これら二層の絶縁膜の界面または窒化
シリコン膜のバルク中に分布するトラップに、シリコン
基板側から薄い二酸化シリコン膜を通してのトンネル注
入により電荷を捕獲し、その蓄積によりトランジスタの
閾値電圧を変化させて情報を記憶するものである。
して薄い二酸化シリコン膜と窒化シリコン膜との二層を
用いて、これらをシリコン基板上に順次積層し、さらに
窒化シリコン膜上にアルミニウムからなるゲート電極を
形成したもので、これら二層の絶縁膜の界面または窒化
シリコン膜のバルク中に分布するトラップに、シリコン
基板側から薄い二酸化シリコン膜を通してのトンネル注
入により電荷を捕獲し、その蓄積によりトランジスタの
閾値電圧を変化させて情報を記憶するものである。
ここで、近年では半導体装置の寸法微細化、高集積化お
よび高速化が推進されているが、ゲート電極をアルミニ
ウムで形成していると、現在要求されている高度な寸法
微細化および高集積化を達成することが困難になってい
る。そのため、MOS型半導体装置などでは、ゲート電極
をポリシリコンまたは高融点金属で形成するとともにセ
ルファライン技術を用いて高集積化を実現している。
よび高速化が推進されているが、ゲート電極をアルミニ
ウムで形成していると、現在要求されている高度な寸法
微細化および高集積化を達成することが困難になってい
る。そのため、MOS型半導体装置などでは、ゲート電極
をポリシリコンまたは高融点金属で形成するとともにセ
ルファライン技術を用いて高集積化を実現している。
そこで従来、MNOS型の不揮発性記憶装置においても、高
集積化を実現するためにゲート電極をポリシリコンまた
は高融点金属で形成し、且つセルファライン技術を用い
て構成したものが提案されていて、この場合、シリコン
基板上に薄い二酸化シリコン膜を形成し、その上に窒化
シリコン膜を成長させた後、ポリシリコンまたは高融点
金属からなるゲート電極を形成し、さらに、ソースおよ
びドレインの形成、保護膜の形成などの工程を経て構成
されている。
集積化を実現するためにゲート電極をポリシリコンまた
は高融点金属で形成し、且つセルファライン技術を用い
て構成したものが提案されていて、この場合、シリコン
基板上に薄い二酸化シリコン膜を形成し、その上に窒化
シリコン膜を成長させた後、ポリシリコンまたは高融点
金属からなるゲート電極を形成し、さらに、ソースおよ
びドレインの形成、保護膜の形成などの工程を経て構成
されている。
しかしながら、このような従来のMNOS型の不揮発性記憶
装置では、上記の製造工程においてソースおよびドレイ
ンの押し込み、保護膜の緻密化などのために1000℃程度
の高温処理を必要とするので、記憶保持特性が悪化する
ことが知られている。このため、元来他の不揮発性記憶
装置に比べて記憶保持特性がやや劣るMNOS型の不揮発性
記憶装置では、上記の高集積化に伴う記憶保持特性の悪
化が実用上の最大の問題となっていた。
装置では、上記の製造工程においてソースおよびドレイ
ンの押し込み、保護膜の緻密化などのために1000℃程度
の高温処理を必要とするので、記憶保持特性が悪化する
ことが知られている。このため、元来他の不揮発性記憶
装置に比べて記憶保持特性がやや劣るMNOS型の不揮発性
記憶装置では、上記の高集積化に伴う記憶保持特性の悪
化が実用上の最大の問題となっていた。
（発明の目的） 本発明は、上記従来例の欠点に鑑みてなされたもので、
ゲート電極にポリシリコンまたは高融点金属を用いて高
集積化を可能にし、且つ記憶保持特性を向上させること
ができる不揮発性記憶装置の製造方法を提供するもので
ある。
ゲート電極にポリシリコンまたは高融点金属を用いて高
集積化を可能にし、且つ記憶保持特性を向上させること
ができる不揮発性記憶装置の製造方法を提供するもので
ある。
（発明の構成） 上記目的を達成するために、本発明は、半導体基板上に
ゲート絶縁膜として薄い二酸化シリコン膜と窒化シリコ
ン膜とを積層して形成し、その上にゲート電極を形成
し、さらに半導体基板内にソースおよびドレインを形成
した後に、水素イオン注入を行うことにより窒化シリコ
ン膜の水素の含有量を増加させるようにしたものであ
る。
ゲート絶縁膜として薄い二酸化シリコン膜と窒化シリコ
ン膜とを積層して形成し、その上にゲート電極を形成
し、さらに半導体基板内にソースおよびドレインを形成
した後に、水素イオン注入を行うことにより窒化シリコ
ン膜の水素の含有量を増加させるようにしたものであ
る。
（実施例の説明） 実施例を説明する前に記憶保持特性の悪化について述べ
ると、この記憶保持特性の悪化は、ソースおよびドレイ
ンの押し込みなどのための熱処理に起因するものである
が、窒化シリコン膜の形成条件にも関係があり、熱処理
の温度が窒化シリコン膜の成長温度よりも高い場合に記
憶保持特性の悪化が生じ、熱処理の温度が窒化シリコン
膜の成長温度よりも低い場合には記憶保持特性の悪化が
ほとんど生じない。これは、窒化シリコン膜の成長温度
よりも高い温度で熱処理したとき、窒化シリコン膜の中
に含まれる水素、とくにSi-H結合の数が少なくなり、不
安定なトラップが附加増大されるためである。
ると、この記憶保持特性の悪化は、ソースおよびドレイ
ンの押し込みなどのための熱処理に起因するものである
が、窒化シリコン膜の形成条件にも関係があり、熱処理
の温度が窒化シリコン膜の成長温度よりも高い場合に記
憶保持特性の悪化が生じ、熱処理の温度が窒化シリコン
膜の成長温度よりも低い場合には記憶保持特性の悪化が
ほとんど生じない。これは、窒化シリコン膜の成長温度
よりも高い温度で熱処理したとき、窒化シリコン膜の中
に含まれる水素、とくにSi-H結合の数が少なくなり、不
安定なトラップが附加増大されるためである。
従って、本発明は、窒化シリコン膜の成長温度よりも高
い温度を必要とする熱処理を行った後に、水素イオンを
注入して窒化シリコン膜の水素の含有量を増加させ、さ
らに注入した水素イオンの活性化のために、窒化シリコ
ン膜の成長温度よりも低い温度で熱処理を行うことによ
り、MNOS型の不揮発性記憶装置の高集積化に伴う記憶保
持特性の悪化を防止するようにしたものであり、以下、
図面により本発明の実施例を具体的に説明する。
い温度を必要とする熱処理を行った後に、水素イオンを
注入して窒化シリコン膜の水素の含有量を増加させ、さ
らに注入した水素イオンの活性化のために、窒化シリコ
ン膜の成長温度よりも低い温度で熱処理を行うことによ
り、MNOS型の不揮発性記憶装置の高集積化に伴う記憶保
持特性の悪化を防止するようにしたものであり、以下、
図面により本発明の実施例を具体的に説明する。
第１図(A)ないし(F)は、本発明の一実施例の工程を示す
図である。まず、第１(A)に示すように、Ｐ型のシリコ
ン基板１の一主面に二酸化シリコン膜２を500Å形成
し、その上に窒化シリコン膜３を1200Å程度形成した後
に、フォトエッチング技術を用いてシリコン基板１上の
素子分離領域となる部分の二酸化シリコン膜２および窒
化シリコン膜３を除去する。次に、第１図(B)に示すよ
うに、熱酸化法によりシリコン基板１の表面が露出した
部分に素子分離用のフィールド酸化膜４を１μｍ程度形
成させる。その後、第１図(C)に示すように、窒化シリ
コン膜３とその下の二酸化シリコン膜２とを順次エッチ
ングにより除去し、新たに２０Å程度の薄い二酸化シリ
コン膜５を、800℃、酸素雰囲気中で酸化して形成す
る。次いで、第１図(D)に示すように、二酸化シリコン
膜５上に、ジクロルシラン(SiH2Cl2)とアンモニア(NH3)
の化学反応に基づく減圧気相成長法により窒化シリコン
膜６を形成する。本実施例では、成長温度800℃、ガス
流量比NH3/SiH2Cl2＝100の条件下で、窒化シリコン膜６
を500Å形成した。そして窒化シリコン膜６上にポリシ
リコン膜を形成した後、ゲート電極７となる部分だけを
残してフォトエッチングにより除去して、窒化シリコン
膜６上にポリシリコンからなるゲート電極７を形成す
る。その後、このゲート電極７とフィールド酸化膜４を
マスクとし、リンを加速エネルギー100kevで、注入量４
×1015cm-2だけ注入して、ソース８およびドレイン９を
打ち込むとともに、ポリシリコンからなるゲート電極７
にもリンを注入する。次に、第１(E)に示すように、表
面保護膜として二酸化シリコン膜10を気相成長法により
被着した後、ソースおよびドレイン9の押し込みと、二
酸化シリコン膜10の緻密化と、ゲート電極７のアニール
のために、1000℃で２０分、Ｎ２雰囲気中で熱処理を行
う。その後、水素イオン11を注入する。本実施例では、
水素イオン11としてＨ２ ＋イオンを用いて、注入条件は
加速エネルギー10KeV、注入量５×1015cm-2とした。さ
らに、注入イオンの活性化のために、窒化シリコン膜６
の成長温度よりも低い温度で熱処理を行う。本実施例で
は、700℃で２０分、Ｎ２雰囲気中で熱処理を行った。
最後に、第１図(F)に示すように、ソース8およびドレイ
ン9にそれぞれ電極を設けるために、シリコン基板１上
に積層された二酸化シリコン膜５、窒化シリコン膜６お
よび二酸化シリコン膜10を貫通し、シリコン基板１内の
ソース８およびドレイン９にそれぞれ到達するコンタク
ト孔をエッチングにより開孔し、アルミニウム膜を主面
に被着した後、フォトエッチングによりソース８および
ドレイン９と接続したアルミニウム電極12をそれぞれ形
成する。こうして、MNOS型のＮチャンネル型不揮発性記
憶装置が完成する。
図である。まず、第１(A)に示すように、Ｐ型のシリコ
ン基板１の一主面に二酸化シリコン膜２を500Å形成
し、その上に窒化シリコン膜３を1200Å程度形成した後
に、フォトエッチング技術を用いてシリコン基板１上の
素子分離領域となる部分の二酸化シリコン膜２および窒
化シリコン膜３を除去する。次に、第１図(B)に示すよ
うに、熱酸化法によりシリコン基板１の表面が露出した
部分に素子分離用のフィールド酸化膜４を１μｍ程度形
成させる。その後、第１図(C)に示すように、窒化シリ
コン膜３とその下の二酸化シリコン膜２とを順次エッチ
ングにより除去し、新たに２０Å程度の薄い二酸化シリ
コン膜５を、800℃、酸素雰囲気中で酸化して形成す
る。次いで、第１図(D)に示すように、二酸化シリコン
膜５上に、ジクロルシラン(SiH2Cl2)とアンモニア(NH3)
の化学反応に基づく減圧気相成長法により窒化シリコン
膜６を形成する。本実施例では、成長温度800℃、ガス
流量比NH3/SiH2Cl2＝100の条件下で、窒化シリコン膜６
を500Å形成した。そして窒化シリコン膜６上にポリシ
リコン膜を形成した後、ゲート電極７となる部分だけを
残してフォトエッチングにより除去して、窒化シリコン
膜６上にポリシリコンからなるゲート電極７を形成す
る。その後、このゲート電極７とフィールド酸化膜４を
マスクとし、リンを加速エネルギー100kevで、注入量４
×1015cm-2だけ注入して、ソース８およびドレイン９を
打ち込むとともに、ポリシリコンからなるゲート電極７
にもリンを注入する。次に、第１(E)に示すように、表
面保護膜として二酸化シリコン膜10を気相成長法により
被着した後、ソースおよびドレイン9の押し込みと、二
酸化シリコン膜10の緻密化と、ゲート電極７のアニール
のために、1000℃で２０分、Ｎ２雰囲気中で熱処理を行
う。その後、水素イオン11を注入する。本実施例では、
水素イオン11としてＨ２ ＋イオンを用いて、注入条件は
加速エネルギー10KeV、注入量５×1015cm-2とした。さ
らに、注入イオンの活性化のために、窒化シリコン膜６
の成長温度よりも低い温度で熱処理を行う。本実施例で
は、700℃で２０分、Ｎ２雰囲気中で熱処理を行った。
最後に、第１図(F)に示すように、ソース8およびドレイ
ン9にそれぞれ電極を設けるために、シリコン基板１上
に積層された二酸化シリコン膜５、窒化シリコン膜６お
よび二酸化シリコン膜10を貫通し、シリコン基板１内の
ソース８およびドレイン９にそれぞれ到達するコンタク
ト孔をエッチングにより開孔し、アルミニウム膜を主面
に被着した後、フォトエッチングによりソース８および
ドレイン９と接続したアルミニウム電極12をそれぞれ形
成する。こうして、MNOS型のＮチャンネル型不揮発性記
憶装置が完成する。
上記のように作製されたMNOS型の不揮発性記憶装置の記
憶保持特性を第２図に示す。第２図において、横軸は書
き込み消去直後の閾値電圧、縦軸はその時に蓄積された
電荷減衰率（∂Vth/∂logt;Vthは閾値電圧、ｔは時間）
を示していて、直線の傾きが小さいほど記憶特性が優れ
ていることを示している。また、直線13は本実施例によ
り作製さた不揮発性記憶装置の記憶保持特性を示してい
て、水素イオン注入を行わない従来の不揮発性記憶装置
の記憶保持特性を示す直線14に比べて傾きが小さく、優
れた記憶保持特性を有していることがわかる。
憶保持特性を第２図に示す。第２図において、横軸は書
き込み消去直後の閾値電圧、縦軸はその時に蓄積された
電荷減衰率（∂Vth/∂logt;Vthは閾値電圧、ｔは時間）
を示していて、直線の傾きが小さいほど記憶特性が優れ
ていることを示している。また、直線13は本実施例によ
り作製さた不揮発性記憶装置の記憶保持特性を示してい
て、水素イオン注入を行わない従来の不揮発性記憶装置
の記憶保持特性を示す直線14に比べて傾きが小さく、優
れた記憶保持特性を有していることがわかる。
なお、本実施例では、Ｐ型のシリコン基板１を用いてＮ
チャンネル型の不揮発性記憶装置を作製する場合につい
て説明したが、Ｎ型のシリコン基板を用いてＰチャンネ
ル型のものを作製できることはもちろんであり、さら
に、ゲート電極７としては、ポリシリコンだけでなく高
融点金属でも同様に作製できることな自明である。ま
た、本実施例では、水素イオン11としてＨ２ ＋イオンを
用いたが、Ｈ＋イオンおよびＨ３ ＋イオンなどを用いて
も同様な効果が得られる。
チャンネル型の不揮発性記憶装置を作製する場合につい
て説明したが、Ｎ型のシリコン基板を用いてＰチャンネ
ル型のものを作製できることはもちろんであり、さら
に、ゲート電極７としては、ポリシリコンだけでなく高
融点金属でも同様に作製できることな自明である。ま
た、本実施例では、水素イオン11としてＨ２ ＋イオンを
用いたが、Ｈ＋イオンおよびＨ３ ＋イオンなどを用いて
も同様な効果が得られる。
（発明の効果） 以上説明したように、本発明は、不揮発性記憶装置を作
製する際に、窒化シリコン膜を形成した後にそれの成長
温度よりも高い温度の熱処理を施す場合、その熱処理後
に水素イオン注入を行うことにより、前記保持特性の悪
化のない非常に優れた不揮発性記憶装置を作製すること
ができるので、ゲート電極にポリシリコンまたは高融点
金属を用いて高集積化を図る際の記憶保持特性の悪化を
解消し、不揮発性記憶装置の高集積化および高性能化を
可能にするものである。
製する際に、窒化シリコン膜を形成した後にそれの成長
温度よりも高い温度の熱処理を施す場合、その熱処理後
に水素イオン注入を行うことにより、前記保持特性の悪
化のない非常に優れた不揮発性記憶装置を作製すること
ができるので、ゲート電極にポリシリコンまたは高融点
金属を用いて高集積化を図る際の記憶保持特性の悪化を
解消し、不揮発性記憶装置の高集積化および高性能化を
可能にするものである。
第１図は、本発明の一実施例の工程図、第２図は、本発
明の一実施例により作製された不揮発性記憶装置の記憶
保持特性を示す図である。 １……シリコン基板、2，5，10……二酸化シリコン膜、
3，6……窒化シリコン膜、４……フィールド酸化膜、７
……ゲート電極、８……ソース、９……ドレイン、11…
…水素イオン、12……アルミニウム電極。
明の一実施例により作製された不揮発性記憶装置の記憶
保持特性を示す図である。 １……シリコン基板、2，5，10……二酸化シリコン膜、
3，6……窒化シリコン膜、４……フィールド酸化膜、７
……ゲート電極、８……ソース、９……ドレイン、11…
…水素イオン、12……アルミニウム電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−93289（ＪＰ，Ａ) 特開 昭59−69973（ＪＰ，Ａ) 特開 昭55−30846（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板の一主面に薄い二酸化シリコン
膜を選択的に形成する工程と、前記二酸化シリコン膜上
に窒化シリコン膜を形成する工程と、前記窒化シリコン
膜上にゲート電極となるポリシリコン膜または高融点金
属膜を形成する工程と、前記工程で形成したゲート電極
をマスクとして不純物を自己整合的に注入したのち、前
記窒化シリコン膜の成長温度よりも高い温度の熱処理を
施してソース領域およびドレイン領域を形成する工程
と、前記熱処理後に水素イオンを注入し、さらに前記窒
化シリコン膜の成長温度よりも低い温度の熱処理を施し
て前記窒化シリコン膜の水素含有量を増加させる工程を
有することを特徴とする不揮発性記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110121A JPH061839B2 (ja) | 1983-06-21 | 1983-06-21 | 不揮発性記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110121A JPH061839B2 (ja) | 1983-06-21 | 1983-06-21 | 不揮発性記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603159A JPS603159A (ja) | 1985-01-09 |
| JPH061839B2 true JPH061839B2 (ja) | 1994-01-05 |
Family
ID=14527560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110121A Expired - Lifetime JPH061839B2 (ja) | 1983-06-21 | 1983-06-21 | 不揮発性記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061839B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0665232B2 (ja) * | 1984-07-30 | 1994-08-22 | 松下電子工業株式会社 | 半導体記憶装置の製造方法 |
| JPH0693452B2 (ja) * | 1986-01-29 | 1994-11-16 | 株式会社日立製作所 | 枚葉式薄膜形成法および薄膜形成装置 |
| JPH0739676B2 (ja) * | 1989-03-15 | 1995-05-01 | 東洋運搬機株式会社 | バランス装置を備えた車両 |
| JPH0423363A (ja) * | 1990-05-14 | 1992-01-27 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| EP1385213A4 (en) | 2002-02-21 | 2008-08-06 | Matsushita Electric Industrial Co Ltd | SEMICONDUCTOR MEMBER COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893289A (ja) * | 1981-11-30 | 1983-06-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS5969973A (ja) * | 1982-10-15 | 1984-04-20 | Nec Corp | 半導体装置 |
-
1983
- 1983-06-21 JP JP58110121A patent/JPH061839B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS603159A (ja) | 1985-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| US6486028B1 (en) | Method of fabricating a nitride read-only-memory cell vertical structure | |
| CN101517714B (zh) | Sonos ono堆栈等比缩小 | |
| JPH08167664A (ja) | 酸化膜を形成する方法、改良された酸化膜を形成する方法、高品質の酸化膜を形成する方法、ならびにトンネルおよびゲート酸化膜を形成する方法 | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN101640176A (zh) | 在快闪存储器件中形成隧道绝缘层的方法 | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JP2004247581A (ja) | 不揮発性半導体記録装置およびその製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
| JP2008078376A (ja) | 半導体記憶装置 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| US10756098B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH0422031B2 (ja) | ||
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH02265279A (ja) | 半導体装置の製造方法 | |
| JP2009016688A (ja) | 半導体装置の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH0259631B2 (ja) | ||
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0334672B2 (ja) | ||
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 |