JP2005294859A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】 絶縁膜表面に、結晶質を改良し、またその成長速度も改良した横成長法の単結晶に匹敵する半導体薄膜を形成することを可能にし、高性能の半導体装置を安価に提供する。
【解決手段】 基板１００上に、下地絶縁膜１０３として熱酸化膜を形成し、表面の凹凸１０５ａ〜１０５ｄを平滑化する。平滑化された下地絶縁膜１０３上に非晶質半導体薄膜を形成し、結晶化することで前記下地絶縁膜１０３上に複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜を形成することを特徴とする。
【選択図】図１

Description

本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜およびそれを活性層とする半導体装置に関する。特に、半導体薄膜として珪素（シリコン）を主成分とする非晶質半導体薄膜を結晶化した薄膜を利用する。

また、薄膜トランジスタの如き半導体装置で構成された半導体回路および電気光学装置並びにそれらを搭載した電子機器の構成に関する。

なお、本明細書中では上記薄膜トランジスタ、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、薄膜トランジスタ等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは特に画像表示装置（例えば液晶表示装置）のスイッチング素子としての開発が急がれている。

例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。

現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要とされる。

例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質珪素膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。

特に、触媒元素を非選択的に導入することにより、結晶成長の方向を制御し、素子に好ましい結晶構造を有する珪素膜を得る技術も知られている（例えば、特開平７−４５５１９号公報、同８−２１３６３４号公報）。この技術は横成長法と呼ばれている。横成長法では、結晶粒界が、成長方向に平行に存在し、素子の電流の向きを成長方向と平行とすることにより、粒界の効果を極限まで低下させることができる。その結果、多結晶でありながら、単結晶材料と同等な特性をも得ることができる。

横成長法について簡単に説明する。横成長法は非晶質珪素膜上に酸化珪素等のマスク膜を形成し、これに選択的に窓を形成する。スパッタ法、気相成長法、塗布法等のさまざまな方法によって窓から触媒元素が導入される。

そして、熱結晶化をおこなうと、触媒元素の導入部を出発点として結晶成長が進行する。これは、触媒元素が珪素膜中に拡散しつつ、非晶質珪素膜を結晶化させるためである。一般に、高温、長時間ほどより遠くまで結晶化が進行する。詳細については、上述の特許公開公報に記述されている。

本発明者らは、これまで結晶粒界を有する結晶性珪素膜（ポリシリコン膜と呼ばれる）の結晶性を向上させるために様々な思考錯誤を繰り返してきた。その最大の目的は結晶粒界の実質的な無害化にある。即ち、結晶粒界を実質的になくし、キャリア（電子または正孔）の移動を円滑に行わせることにある。

上記公報に記載された半導体膜に共通の概念は、結晶粒界の実質的な無害化にある。即ち、結晶粒界を実質的になくし、キャリア（電子または正孔）の移動を円滑に行わせることが最大の課題であった。

理想的には、より高温、長時間のアニールをおこなえば、無限に大きな横成長を得ることもできるはずであるが、上記公報に記載された半導体膜をもってしても横成長領域は拡大するが、全体的に結晶の質が低下することが観察された。ロジック回路が要求する高速動作を行うには不十分と言える。即ち、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。

現在の技術では、触媒元素としてニッケルを用いた横成長法において、結晶の乱れのない横成長の幅は最大で５０〜６０μｍであるが、素子を大きくするには、より横成長領域を大きくすることが必要である。

従来のアニールによる結晶化においては、半導体薄膜の下地は凹凸が大きい方が結晶核が発生しやすく、また、結晶成長時間も短いとされてきた。これは、凹凸部が結晶化の核として機能するためであると考えられる。しかしながら、本発明人はさまざまな実験結果から、横成長法においては、下地の凹凸は結晶の質を低下させ、かつ、横成長の速度を低下させるので、可能な限り少ない方が好ましいことを発見した。

横成長方法の特徴は、添加した触媒元素のみを結晶成長核とすることで、ほぼ単結晶に近い結晶性の半導体薄膜を得ることができることにある。しかしながら、下地の凹凸部は結晶成長核となりやすく、この結晶成長により横成長領域の結晶性を乱してしまい。更に横成長を阻害してしまう。また凹凸によって結晶粒にひずみ等が発生し、結晶軸のずれなどを引き起こすことになる。また、半導体薄膜の下地の凹凸は不規則であるため、場所毎、あるいは基板毎に結晶性が異なるおそれがある。

一般に液晶パネルには石英基板が用いられており、ＡＦＭ（原子間力顕微鏡）で石英基板の凹凸を観察した。図２０にＡＦＭ写真を示す。図２０（Ａ）は一般的に液晶パネルに使用される石英基板であり、ここでは試料Ａと呼ぶ、また図２０（Ｂ）は、試料Ｂよりも高品位な石英基板であり、ここでは試料Ｂとよぶ。なおそれぞれの観察領域は１０×１０μｍ²である。

試料Ａでは、自乗平均面粗さＲmsは凡そ１〜１．５ｎｍ程度であったが、十点平均粗さＲzは１０〜３０ｎｍ程度となり、観察領域での最大高低差Ｐ−Ｖは２０〜５０ｎｍである。このような高低差は試料Ａの粗さＡＦＭによる断面曲線では急角度に陥没した凹部として観察された。図２０（Ａ）に示す写真では、黒点として確認される。自乗平均面粗さＲmsとは基準面から指定面までの偏差の自乗を平均した値の平方根である。

他方、これは図２０（Ｂ）の高品位な試料Ｂの観察写真では、図２０（Ａ）のような黒点が全く存在していない。高品位の試料Ｂについては、自乗平均面粗さＲms凡そ０．４〜０．６ｎｍ程度であり、十点平均粗さＲzは２〜４ｎｍ程度であり、観察領域での最大高低差Ｐ−Ｖは４〜９ｎｍである。これら数値が示すように、試料Ｂは凹部の深さが数ｎｍのオーダであり、試料Ａと比較して非常に平坦な表面を有していることがわかる。

たとえば、液晶パネルを作製する場合には、図１９（Ａ）に示すように、試料Ａのように活性層の膜厚と１〜１／２程度の凹部２を有する石英基板１上に非晶質珪素膜３を成膜し、結晶化している。しかしながら、図１９（Ｂ）に示すように、凹部２の深さは非晶質珪素膜３の膜厚のほぼ１〜１／２程度であるため、凹部２の形状を反映して、非晶質珪素膜３表面にも凹部５が形成されてしまう。このような非晶質珪素膜を結晶化した場合には、この凹部５のために結晶軸が乱れ、単結晶に匹敵する結晶性を有する膜を得ることは困難である。なお、図１９（Ｂ）は凹部２付近４の拡大図である。

また、図２０（Ａ）で示されているように、石英基板１表面の凹部２は不規則に存在しているため、結晶性半導体薄膜の結晶性も不規則に乱されることになる。この結果、同一基板においてＴＦＴ等の半導体素子毎の特性がばらつき、信頼性が損なわれてしまう。

従って、この様な半導体薄膜を用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。

このような凹部による問題は、図２０（Ｂ）に示す試料Ｂの如く高品位の石英基板を用いれば解消されるが、基板が高価になるため、コストパフォーマンスが低くなってしまう。

本発明の目的は、図２０（Ａ）に示す試料Ａの如く低級な基板であっても、実質的に単結晶と見なせる結晶性を有する半導体薄膜を形成することを可能にする。

即ち本発明の目的は、上述した課題を解決し、半導体薄膜が形成される基板表面もしくは基板に形成された下地膜表面を平滑化、平均化することによって、この表面に実質的に単結晶と見なせる結晶性を有する半導体薄膜を形成し、従来のＴＦＴでは作製不可能であった様な高速ロジック回路のような高性能の半導体装置を得ることにある。

また、本発明の目的は、図２０（Ａ）に示す試料Ａの如く低級な基板であっても、実質的に単結晶と見なせる結晶性を有する半導体薄膜を形成することを可能にし、高性能の半導体装置を安価に提供することにある。

上述した課題を解決するために、本発明に係る半導体装置の構成は、珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜を用いた半導体装置であって、
前記半導体薄膜の下地となる絶縁物の表面は凹部を有し、
隣接する前記凹部間の距離は、棒状または扁平棒状結晶の短辺の幅の３倍以上であることを特徴とする。

また、他の発明の半導体装置においては、隣接する前記凹部間の距離Ｌは、０．３μｍ以上であることを特徴とする。

本明細書で開示する絶縁物上に非晶質半導体薄膜を形成し結晶化することによって、実質的に単結晶と見なせる結晶性を有する半導体薄膜を形成することができる。そして、その様な半導体薄膜を利用することで単結晶上に作製したＭＯＳＦＥＴに匹敵する、或いは凌駕しうる高い性能を有したＴＦＴを実現することができる。

以上の様なＴＦＴを用いて構成される半導体回路や電気光学装置およびそれらを搭載した電子機器は、極めて高い性能を有し、機能性、携帯性、信頼性の面で非常に優れた製品となる。

図１を用いて、本発明の実施形態を説明する。

図１は本実施形態の下地絶縁層の断面図であり、下地絶縁層上には、珪素を主成分とする複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜が形成される。

図１（Ａ）に示すように、石英もしくは半導体基板１００上に、下地絶縁層を構成する絶縁膜１０３が成膜される。この絶縁膜１０３の表面には、基板１００の凹部１０１ａ〜１０１ｄに対応する凹部１０５ａ〜１０５ｄが形成されてしまう。

次に、図１（Ｂ）に示すように、絶縁膜１０３表面を平坦化し、下地絶縁層１０４を形成する。この平坦化工程において、１０７で示すように凹部１０５ｃを平坦化して、凹部１０６の数を減少させることにより、絶縁層１０４において、隣接する凹部１０６の距離Ｌ1、Ｌ2、．．．Ｌｎを０．３μｍ以上、より好ましくは０．５μｍ以上とする。なお、図２に凹部１０６付近の拡大図を示す。

本実施形態の半導体薄膜は、非晶質半導体薄膜を結晶化させたものであり、図８（Ｂ）に示すように珪素を主成分とする複数の棒状または扁平棒状結晶粒２５１〜２５３の集合体である。この棒状または扁平棒状結晶粒は＜１１１＞方向に結晶成長する。この結晶成長距離（長辺の長さ）は数十μｍであり、他方短辺方向の幅ｗはおよそ０．１μｍ程度である。

本実施形態では、隣接する凹部１０６の距離Ｌを短辺の幅ｗの３倍以上、即ち０．３μｍ以上の下地絶縁層１０４を形成することによって、半導体薄膜の結晶成長を阻害しないようにしている。隣接する凹部１０６の距離Ｌはより好ましくは短辺の幅ｗの５倍以上、即ち０．５μｍ以上とする。距離Ｌが長いほど、絶縁層１０４の表面の平坦化度が高いことを示す。現在のサブミクロンデバイスのデザインルールでは、チャネル長は０．３５μｍ程度であり、距離Ｌを０．３μｍ以上とすることにより、１つのチャネル形成領域をほぼ平坦な表面に形成することが可能になる。

また凹部１０６間の距離Ｌはより好ましくは、短辺方向のみでなく、横成長方向である長辺の長さに相当する横成距離程度まで長くするとよい。平坦化工程によって、距離Ｌを１０μｍ以上、更に１００μｍとすることができる。

さらに、図１（Ｂ）に示すように平坦化工程によって、凹部１０６の数を減少することによって、凹部１０６の単位面積当たり個数（密度）を１００個／cm²以下とすることができる。本発明においては、横成長が阻害されないためには、横成距離１００μｍ程度であるため、単位面積当たりの個数が１個÷（１００×１００μｍ²）＝１００００個／cm²以下であれば、絶縁層１０４の凹部１０６
が横成長に与える影響は自然結晶化よりも小さくなると考えられる。

なお、上記の距離Ｄや凹部の密度は、図２０で示したように、ＡＦＭ写真の黒点の箇所を凹部として、計測すればよい。

しかしながら、凹部１０６間の距離Ｌが長くなり、その数を少なくしても、凹部１０６が深ければ、その凹部での半導体薄膜の被覆性は損なわれ、また凹部１０６で横成長が中断されてしまう。このような問題を解消するため、平坦化工程によって、絶縁層１０４の凹部１０６の深さＤは半導体薄膜の膜厚よりも浅くする。ＴＦＴの活性層は１０〜数百ｎｍ程度の膜厚であるので、Ｄは活性よりも薄く１０ｎｍ以下とし、好ましくは５ｎｍ以下、より好ましくは３ｎｍ以下とする。かつ平坦化工程によって、絶縁層１０４の自乗平均面粗さＲmsが０．３ｎｍ以下、０．３〜０．２ｎｍの範囲になるようにした。より好ましくはＲmsを０．１５ｎｍ以下となるようにする。これらの値はＡＦＭで計測した。

また、本実施形態では、隣接する凹部１０６間の距離Ｌの平均値をＬａとし、凹部１０６の深さＤの平均値をＤaとした場合、平滑度・平坦度の他の指標としてＤa／Ｌａを用いる。これは前記凹部間の距離Ｌが長くても凹部１０５が深ければ、絶縁層１０４上に形成される半導体薄膜の表面に凹部が形成されてしまう。そこで、ＤaをＬａよりも小さくする。即ちＤa／Ｌａを１以下となる平滑な表面の絶縁層１０４を形成する。

上述したように、凹部の深さＤはＴＦＴの活性層の膜厚よりも浅く、１０〜数百ｎｍのオーダとなる。他方凹部間の距離Ｌは０．１〜１μｍのオーダとなる。従って、Ｄa／Ｌａは０．１以下、より好ましくは０．０１とする。Ｄa／Ｌａの下限はプロセス精度により、０．００１程度となる。

また、絶縁層１０４の凹部にステップカバレッジ良く、半導体薄膜を形成するには、凹部１０６の側面の傾斜を緩和させると良い。半導体薄膜は１０〜１００ｎｍ程度の厚さであるため、図２に示すように側面の傾斜は、曲率半径ｒで表すと５０ｎｍ以上となるようにする。また、ステップカバレッジの点から、凹部１０６の入り口の直径φは１０ｎｍ以上であることが好ましく、下記の実施例の作製工程によりこの条件を満たすことができる。また凹部１０６の直径φは基板の凹部１１よりも小さく１μｍ以下である。

本発明の実施例を図１〜図１８を用いて説明する。

本実施例では、石英基板表面に平滑な絶縁膜を形成する工程、、この絶縁膜上に単結晶とみなせる結晶性を有する半導体薄膜を形成する工程、得られた半導体薄膜を用いてＴＦＴを作製する工程を説明する。

図３は本実施例の下地膜の作製工程の説明図である。図３（Ａ）に示すように、安価な低級グレードの石英基板１００を用意する。ＡＦＭ（原子間力顕微鏡）によると、石英基板１００の自乗平均面粗さＲmsは凡そ１〜１．５ｎｍ程度であが、深さ３０〜６０ｎｍに達し急角度で陥没している凹部１０１が不規則に存在している。

次に、図３（Ｂ）に示すように、石英基板１００上に、プラズマＣＶＤ法やスッパタ法にて非晶質珪素膜１０２を形成する。ここではプラズマＣＶＤ法にて非晶質珪素膜１０３を３５０ｎｍの厚さに成膜する。ここでは図示しないが、非晶質珪素膜１０３の表面には、図１、２に示すように0基板１００の凹部１０１のため、凹みが生ずる。

次に、図３（Ｃ）に示すように、ハロゲン化物ガス（本実施例ではＨＣｌ）を含有する雰囲気で非晶質珪素膜１０２を熱酸化して、熱酸化膜１０３を形成する。ハロゲンを添加することにより、より緻密で界面準位の低い熱酸化膜を得ることができる。熱酸化膜１０３の膜厚はほぼ７００ｎｍ程度である。

図１（Ａ）に図３（Ｃ）の拡大図を示す。非晶質珪素膜１０２に凹みがあるため、熱酸化膜１０３の表面には、凹部１０１ａ〜１０１ｄに対応する凹部１０５ａ〜１０５ｄが形成されてしまう。従って、隣接する基板の凹部１０１の間隔が０．３μｍ以下となるような凹部１０１があると、隣接する凹部１０１の間隔ｐ1、ｐ2、ｐ3．．．が０．３μｍ以下となるような箇所がある。更に、非常に
深い凹部１０１ａ〜１０１ｄあれば、熱酸化膜１０３は１０５の深さが１０ｎｍ以上となる凹部１０５が存在する可能性がある。

このため、本実施例では図３（D）に示すように、熱酸化膜１０３を平坦化し、絶縁層の凹部の間隔が０．３以上となり、またその深さが１０ｎｍ以下となるように、熱酸化膜１０３の表面を平坦化する。図１（Ｂ）に図３（D ）の拡大図を示す。

平坦化の手段として、機械的研磨、化学的機械的研磨（ＣＭＰ）、ＥＬＩＤ（Electrolytic In−Process Dressing）等が利用できる。ＥＬＩＤとは、ダイヤモンド微粒子を混入させた鋳鉄の粉を焼成した砥石を用いた研削法である。被研磨物を水槽に浸し、砥石を陽極にし水を陰極にして電界を生ずることにより、砥石の鉄が溶けて砥石の表面にダイヤモンド微粒子が現れる。従って、研削中に常に砥石の目立てが行われ、半導体材料、ガラス材料等を高精度に鏡面研削することができる。

本実施例では、ＣＭＰにて熱酸化膜１０３表層を５００ｎｍ程度研磨する。残存した熱酸化膜１０３が下地膜１０４である。したがって、非晶質珪素膜１０２の膜厚は、平坦化工程で除去される厚さを考慮して決定する。

図１（Ｂ）に示すように、下地膜１０４の凹部１０６ａ〜１０６ｃの深さはより浅くなり、１０ｎｍ以下、さらには５nm以下とすることができる。また、点線で示すように研磨によって、比較的浅い凹部１０６ｃは平坦化され、平滑な表面１０７を得ることができる。従って、凹部１０５が減少するため、間隔Ｌ2のように、絶縁層１０４の凹部１０６間の距離が実質的に長くなり、０．３μｍ以上となった。また、凹部１０５の単位面積当たりの個数は１００個／cm² 以下とした。

また、平坦化工程によって自乗平均粗さＲmsを０．３〜０．２ｎｍ程度にし、また凹部１０５の側面の傾斜は緩和され、側面の曲率半径ｒ（図２参照）を５０ｎｍ以上とした。傾斜を緩和させることにより、凹部１０５の側面でのステップカバレッジが向上できる。曲率半径ｒ（図２参照）を５０ｎｍ以上とすることで、厚さ１００ｎｍ〜１０ｎｍ程度の薄い半導体薄膜を被覆性良く形成することができる。

図３に示した工程によって、平滑な表面を有する下地膜１０４を形成することが可能になる。平坦化工程後、アニールすることによって研磨工程で損傷した下地膜１０４の表層の転位や欠陥を消滅、減少させる。即ちアニールすることで、下地膜１０４上に形成される結晶性珪素膜の結晶成長を損なう原因をできるだけ除去することは重要である。

なお、本実施例では、熱酸化工程の後、平坦化工程を行ったが、先ず非晶質珪素膜１０２を平坦化した後、熱酸化することによって、実施形態で述べた条件を備えた下地膜を形成することも可能である。

以下、図４を用いてこのような平滑な表面を有する下地膜１０４上に結晶化半導体薄膜を形成する方法を説明する。図４（Ａ）に示すように下地膜１０４上に非晶質珪素膜１１０を形成する。非晶質珪素膜１１０の膜厚は、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となるように調節する。本実施例では成膜を減圧熱ＣＶＤ法で行い、下記条件に従って形成する。
成膜温度：465 ℃
成膜圧力：0.5torr
成膜ガス：Ｈｅ（ヘリウム）300sccm
Ｓｉ₂ Ｈ₆ （ジシラン）250sccm

なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質珪素膜１１０中では結晶化を阻害する不純物であるＣ（炭素）及びＮ（窒素）の濃度はいずれも 5×10¹⁸atoms/cm³ 未満（代表的には5×10¹⁷atoms/cm³ 以下、好ましくは 2×10¹⁷atoms/cm³ 以下）、Ｏ（酸素）は1.5 ×10¹⁹atoms/cm³ 未満（代表的には 1×10¹⁸atoms/cm³ 以下、好ましくは 5×10¹⁷atoms/cm³ 以下）となるように管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。

ここで本実施例の条件で作製した非晶質珪素膜中の不純物濃度をＳＩＭＳ（質量二次イオン分析）で調べた結果を図１８に示す。なお、試料はシリコンウェハー上に0.5 μｍの膜厚の非晶質珪素膜を成膜したものを用いた。その結果、図１８に示す様にＣ、Ｎ、Ｏいずれの元素も上記濃度範囲内に納まることが確認された。ただし、本明細書中において膜中の元素濃度は、ＳＩＭＳの測定結果における最小値で定義される。

上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図ることが望ましい。ドライクリーニングは、 200〜400 ℃程度に加熱した炉内に 100〜300sccm のＣｌＦ₃ （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。

なお、本発明者らの知見によれば炉内温度300 ℃とし、ＣｌＦ₃ （フッ化塩素）ガスの流量を300sccm とした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができる。

また、非晶質珪素膜１１０中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１１０の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。

次に、非晶質珪素膜１１０の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。

特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１１１を形成する。そして、非晶質珪素膜１１０の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１１２を形成する。（図４（Ａ））

なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を用いることができる。

また、上記触媒元素の添加工程はスピンコート法に限らず、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。

次に、触媒元素の添加工程が終了したら、450 ℃、１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜１１０の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。

この時、非晶質珪素膜１１０の結晶化はニッケルを添加した領域１１３で発生した核から優先的に進行し、基板１００の基板面に対してほぼ平行に成長した結晶領域１１４が形成される。本発明者らはこの結晶領域１１４を横成長領域と呼んでいる。横成長領域１１４は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図４（Ｂ））

結晶化のための加熱処理が終了後、図４（Ｃ）に示すようにマスク絶縁膜１１１を除去し、パターニングを行い、横成長領域１１４のみでなる島状半導体層１１６を形成する。次に、ゲイト絶縁膜を構成する堆積膜１１７を成膜する。堆積膜１１７として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜を成膜すればよい。また膜厚は後の熱酸化工程によるゲイト酸化膜の増加分も考慮して、20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。

次に、図４（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。

なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため加熱処理温度を好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。

代表的な実施例としては酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記濃度以上とすると、活性層１１６の表面に膜厚程度の凹凸が生じてしまうため好ましくない。

また、ハロゲン元素を含む化合物してはＨＣｌガス以外にもＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることができる。

この工程においては島状領域１１６中のニッケルが、塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱される。そして、このゲッタリング工程により島状領域１１６中のニッケルの濃度は 5×10¹⁷atoms/cm³ 以下（代表的には 2×10¹⁷atoms/cm³ 以下）にまで低減される。このニッケルが低減された領域１２０がＴＦＴの活性層を構成する。なお、本発明者らの経験によれば、ニッケル濃度が 1×10¹⁸atoms/cm³ 以下（好ましくは 5×10¹⁷atoms/cm³ 以下）であればＴＦＴ特性に悪影響はでない。

また、上記ゲッタリング処理はニッケル以外の他の金属元素にも効果的である。工程中、珪素膜中に混入する可能性のある金属元素としては、主に成膜チャンバーの構成元素（代表的にはアルミニウム、鉄、クロム等）が考えられるが、上記ゲッタリング処理を行なえば、それら金属元素の濃度も 5×10¹⁷atoms/cm³ 以下（好ましくは 2×10¹⁷atoms/cm³ 以下）にすることが可能である。上記ゲッタリング処理を行うと、島状領域１２０中にはゲッタリング処理に使用したハロゲン元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存する。

また、上記加熱処理により島状領域１１６と酸化膜１１７の界面では熱酸化反応が進行し熱酸化膜１１８が形成される、熱酸化されない島状領域１１６がＴＦＴの活性層１２０となる。また熱酸化膜１１８と堆積膜１１７がゲイト絶縁膜を構成する。このように、堆積膜１１７を成膜してから熱酸化膜１１８を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層１２０端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。

さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行うことで、ゲイト絶縁膜の膜質の向上を図ることも有効である。

次に、導電膜を成膜しパターニングによって後のゲイト電極の原型１２１を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。他にタンタル膜、導電性を有する珪素膜等を用いることもできる。（図４（Ｅ））

ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。以下にその技術について簡単に説明する。

まず、図５（Ａ）に示すように、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜１２３を形成する。この膜厚が後に低濃度不純物領域の長さになるのでそれに合わせて膜厚を制御する。

次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜１２４が形成される。膜厚は70〜120 nmで良い。

そして、上述の２回におよぶ陽極酸化処理の後に残ったアルミニウム膜１２５が実質的にゲイト電極として機能する。（図５（Ａ））

次にゲイト電極１２５、多孔性の陽極酸化膜１２３をマスクとして堆積膜１１７、熱酸化膜１１８をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜１２３を除去する。ゲイト絶縁膜１２６は堆積膜１１７、熱酸化膜１１８でなる多層膜であり、ゲイト絶縁膜１２６の端部は多孔性の陽極酸化膜１２３の膜厚分だけ露出した状態となる。（図５（Ｂ））

次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＩｎ（インジウム）を用いれば良い。

この工程では、まず１回目の不純物添加を高加速電圧で行い、ｎ^- 領域を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は露出した活性層１２０の表面だけでなく、露出したゲイト絶縁膜１２６の端部の下にも添加される。さらに、２回目の不純物添加を低加速電圧で行い、ｎ⁺ 領域を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜１２６はマスクとして機能する。

以上の工程で形成された不純物領域は、ｎ⁺ 領域がソース領域１２７、ドレイン領域１２８となり、ｎ^- 領域が一対の低濃度不純物領域（ＬＤＤ領域とも呼ばれる）１２９となる。また、ゲイト電極１２５直下の領域は不純物元素が添加されず、真性または実質的に真性なチャネル形成領域１３０となる。（図５（Ｃ））

以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物の活性化と同時に、添加工程で受けた活性層の損傷も修復する。

次に、層間絶縁膜１３１を500 nmの厚さに形成する。層間絶縁膜１３１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。

次に、コンタクトホールを形成した後、ソース電極１３２、ドレイン電極１３３を形成する。最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。以上の工程によって、図５（Ｄ）に示す様な構造のＴＦＴを作製することができる。

なお、本願発明の主要な構成は、活性層を構成する半導体薄膜および半導体薄膜の下地に関する技術であるので、その他の構造および構成は何ら本願発明を限定するものではない。従って、本願発明は本実施例以外の構造および構成を有するＴＦＴに対しても容易に適用することが可能である。

また本実施例では半導体膜として珪素膜を用いる例を示したが、Ｓｉ_X Ｇｅ_1-X （０＜Ｘ＜１、好ましくは0.05≦Ｘ≦0.95）で示される様にゲルマニウムを１〜１０％含有した珪素膜を用いることも有効である。

この様な化合物半導体膜を用いた場合、Ｎ型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧を小さくできる。また、電界効果移動度（モビリティと呼ばれる）を大きくすることができる。

〔活性層の結晶構造に関する知見〕
図３、図４に示した作製工程に従って形成した活性層１２０は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。

ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図２３に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。

ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。

ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。

図２３（Ａ）は本願発明で得られる結晶性珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶粒が写真左上から右下にかけて見られる結晶粒界で接した状態が観察されている。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であった。

なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。なお、多数観察した中には（０１１）面や（２００）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。

ところで、図２３（Ａ）に図示した様に、面内には｛１１１｝面、｛１００｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。

なお、図２３（Ａ）において格子縞の見え方に差が見られるのは、結晶粒の微妙な傾きの違いによるものである。即ち、片方の結晶粒の結晶面に垂直に電子線が照射される様に設定すると、他方の結晶粒は僅かに斜めから電子線が照射される状態になるため、格子縞の見え方が変わるのである。

ここで｛１１１｝面に対応する格子縞に注目する。図２３（Ａ）において粒界を挟んで上側の結晶粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の｛１１１｝面に対応する格子縞と約70°（正確には70.5°）の角度をなして交わっている。

この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。

なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図２３（Ｂ）に示す。図２３（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図２３（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。

図２３（Ｂ）を詳細に観察して見ると、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。

ただし、確かに本願発明の結晶性珪素膜にも図２３（Ｂ）に示した様な未結合手は存在する。これは本願発明の結晶性珪素膜が多結晶である以上しかたのないことである。しかしながら、本願発明の結晶性珪素膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様な未結合手はごく僅かであることが判明している。

本出願人が調べた限りでは、全体の９０％以上（典型的には９５％以上）の結晶粒界に結晶格子の連続性が見られ、図２３（Ｂ）に示した様な未結合手は殆ど見つけることができなかった。この事からも本願発明の結晶性珪素膜は従来の高温ポリシコンとは明らかに異なる半導体膜であると言えよう。

次に本願発明の半導体薄膜を電子線回折によって調べた結果を図６（Ａ）に示す。また、リファレンスとして従来の高温ポリシリコン膜の電子線回折パターンを図６（Ｂ）に示す。なお、図６（Ａ）、（Ｂ）において電子線の照射エリアの径はそれぞれ、4.25μｍ、1.35μｍである。本実施例では複数箇所を測定したうちの代表的な写真を示す。

図６（Ａ）の場合、〈１１０〉入射に対応する回折スポット（回折斑点）が比較的きれいに現れており、電子線の照射エリア内では殆ど全ての結晶粒が｛１１０｝配向していることが確認できる。

なお、本出願人は特開平７−３２１３３９号公報に記載した手法に従ってＸ線回折を行い、本願発明の半導体薄膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。

本願発明の半導体薄膜の配向性をＸ線回折で調べた結果、Ｘ線回折パターンには（２２０）面に相当するピークが現れた。勿論、（２２０）は｛１１０｝と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向面であり、配向比率は0.7 以上（典型的には0.9 以上）であることが判明した。

一方、図６（Ｂ）に示す従来の高温ポリシリコン膜の場合、回折スポットには明瞭な規則性が見られず、ほぼランダムに配向している、換言すれば｛１１０｝面以外の面方位の結晶粒が不規則に混在することが判明した。

なお、各回折スポットは同心円上の広がりを僅かにもっているが、これは結晶軸を中心にある程度の回転角の分布をもつためと予想される。この事について以下に説明する。

図６（Ａ）に示した電子線回折パターンの一部を模式的に図７（Ａ）に示す。図７（Ａ）において、２０１で示される複数の輝点は〈１１０〉入射に対応する回折スポットである。複数の回折スポット２０１は照射エリアの中心点２０２を中心にして同心円状に分布している。

ここで、点線で囲まれた領域２０３を拡大したものを図７（Ｂ）に示す。図７（Ｂ）に示す様に、図６（Ａ）に示す電子線回折パターンを詳細に観察すると、照射エリアの中心点２０２に対して回折スポット２０１が約±1.5 °の広がり（ゆらぎ）を持っていることが判る。

即ち、電子線照射エリアの中心点２０２から回折スポット２０１に対して引いた接線２０４と、電子線照射エリアの中心点２０２と回折スポットの中心点２０５とを結ぶ線分と、がなす角（回転角の１／２に相当する）は1.5 °以下となることを意味している。この時、接線は２本引けるので、回折スポット２０１の広がりは結局±1.5 °以内の範囲に納まることになる。

この傾向は図６（Ａ）に示した電子線回折パターンの全域で見受けられ、全体としては±2.5 °以内（典型的には±1.5 °以内、好ましくは±0.5 °以内）に納まっている。前述の「各回折スポットは同心円上の広がりを僅かにもっている」という言葉はこの事を指している。

また、半導体薄膜の下地を限りなく平坦にすることで、回折スポット２０１の短軸の長さ（ａ）と長軸の長さ（ｂ）との比（ａ／ｂ）を１/1（円形を意味する）〜1/1.5 としうる。これは、回折スポットが円形または実質的に円形になることを意味している。

回折スポットが円形になるためには複数の結晶粒間に存在する回転角を非常に小さくしなければならない。単結晶の電子線回折パターンでは回折スポットが完全に円形になることを考えれば、回折スポットが円形になるという事は本願発明の半導体薄膜が限りなく単結晶に近づくことに他ならない。

図８に結晶粒の面方位と結晶軸との関係を模式的に示す。図８（Ａ）は面方位が｛１１０｝である場合の結晶軸と、結晶面内に含まれる軸の関係を表している。この様に、結晶面が｛１１０｝配向であれば結晶軸は〈１１０〉軸であり、その結晶面内には〈１１１〉軸、〈１００〉軸などが含まれる。

また、以前に本発明者らがＨＲ−ＴＥＭを利用して上記棒状結晶の成長方向を調べた結果、概略〈１１１〉軸方向に向かって成長することが確かめられている（特開平7-321339号公報参照）。従って、本願発明の半導体薄膜の一部を拡大すると図８（Ｂ）の様になっていると考えられる。

図８（Ｂ）において、２５１〜２５３はそれぞれ異なる棒状結晶であり、個々の結晶粒の結晶軸は概略〈１１０〉軸である。また、結晶成長は平均的には概略〈１１１〉軸方向に向かって進行するので、棒状結晶の延在する方向と〈１１１〉軸方向とはほぼ一致する。なお、点線で示されるのは結晶粒界である。

この時、任意の結晶粒２５１の面内に含まれる〈１１１〉軸２６１を基準軸とすると、近傍に存在する他の棒状結晶２５２、２５３の面内に含まれる〈１１１〉軸２６２、２６３は、基準軸２６１に一致するか、若しくはそれぞれ僅かづつずれて基準軸２６１に対してある程度の角度を持つ様になる。本明細書中ではこの角度を回転角と呼んでいる。

なお、前述の回折スポットの広がりが±2.5 °以内（典型的には±1.5 °以内、好ましくは±0.5 °以内）に納まっているという事は、換言すれば回転角の絶対値が５°以内（典型的には３°以内、好ましくは１°以内）に納まっているという事と同義である。

この関係を判りやすく図８（Ｃ）にまとめると、本願発明の半導体薄膜では軸２６２が基準軸２６１となす角（α）および軸２６３が基準軸２６１となす角（β）が回転角である。そして、この回転角が少なくとも５°以内に納まっているのである。

そして、図８（Ｂ）の様に微妙な回転角を有する個々の結晶粒はそれぞれ異なる回折スポットとして電子線回折パターン上に現れる。例えば、結晶粒２５２、２５３の回折スポットは、結晶粒２５１の回折スポットから回転角α、β分だけ同心円上にずれて現れる。

即ち、電子線の照射エリア内に複数の結晶粒が存在すれば、同心円上に複数の結晶粒に対応する回折スポットが連続的に並ぶことになり、回折スポットは見かけ上、楕円に近い形状を示す様になる。これが図６（Ａ）の電子線回折パターンに回折スポットの広がりが見られた理由である。

なお、本実施例では〈１１１〉等の様に表記しているが、その中には［１１１］や［１−１１］など等価な複数の軸が含まれる（マイナス記号は反転を意味する）。即ち、等価な軸全てに対応して回折スポットが現れ、その結果として図６（Ａ）の様な電子線回折パターンを形成しているので、結晶粒が回転角分だけ回転すれば電子線回折パターンも全体的に回転角分だけ回転する。そのため、全ての回折スポットが同心円上に広がりを持つ。

以上の様に、本願発明の半導体薄膜を電子線回折で調べた結果として図６（Ａ）の様な回折パターンが得られたのは、電子線の照射エリア内に複数の棒状結晶が存在し、それぞれが僅かに異なる回転角を有するためと解釈できる。また、その回折スポットの広がり具合から、回転角の絶対値は５°以内（典型的には３°以内、好ましくは１°以内）と考えられる。

これは、本願発明の半導体薄膜を構成する全結晶粒のうち、最も大きな回転角を有する二つの結晶粒間においても、任意の基準軸のずれが少なくとも５°以内に収まっていることを意味している。

ここで、一般的に行われている結晶粒界の分類に乗っ取り、本願発明の半導体薄膜における各種結晶粒界の存在度について説明する。次に示す表は、本願発明の半導体薄膜に関するデータを考慮したものである。

なお、表１に示した形態の結晶粒界は電子線回折、ＨＲ−ＴＥＭ、断面ＴＥＭ等を駆使することで識別が可能であり、さらにはより詳細な情報を得ることができる。なお、本明細書で取り扱う回転角の値は、上記手法を組み合わせて様々な角度から結晶粒界を解析することで測定している。

前述の結晶軸まわりの回転は「粒界面に含まれる方位についての回転」であるので小傾角粒界に含まれる。このような結晶粒界を形成する場合、模式的には図９（Ａ）に示す様な関係で二つの結晶粒２７１、２７２は接し、回転軸となる軸２７３を有する。この場合、二つの結晶粒の接する面が粒界面である。本願発明の半導体薄膜ではこの結晶軸まわりの回転角が±2.5 °以内と極めて小さい。

また、小傾角粒界には図９（Ｂ）に示す様な場合もある。図９（Ｂ）の形態の場合、回転軸２７３となる軸が図９（Ａ）とは異なっている。しかし、粒界面に含まれる軸を中心にして二つの結晶粒２８１、２８２がある回転角２８３を有する関係にある点は、図９（Ａ）と同様である。本願発明の半導体薄膜では、この場合の回転角も±2.5 °以内（典型的には±1.5 °以内、好ましくは0.5 °以内）であるので、この様な結晶粒界２８１、２８２は殆ど存在しないと見なすことができる。

また、図９（Ａ）、（Ｂ）に示した小傾角粒界とは区別されるが、同じ低角粒界の分類にねじれ粒界と呼ばれる形態がある。これは図９（Ｃ）に示す様に、粒界面に垂直な方位について回転した場合に相当する。

この場合も、二つの結晶粒２９１、２９２がある回転角２９３を有する関係にある点は小傾角粒界と同様であり、本願発明の半導体薄膜では回転角が±2.5 °以内（典型的には±1.5 °以内、好ましくは0.5 °以内）に収まっている。即ち、ねじれ粒界も殆ど存在しないと見なすことができる。

以上の様に、本願発明の半導体薄膜には一般的に低角粒界と呼ばれる電気的に活性な結晶粒界がない又は実質的にないと考えられる。なお、「電気的に活性」とはキャリアにとってトラップとして機能しうることを意味している。

また、「実質的にない」とは、例えば５μｍ平方の範囲に含まれる結晶粒界を調べた時に、該当する粒界（例えば低角粒界等）が、観察されても１つや２つである様な場合を指す。

また、特殊な高角粒界では双晶粒界とその他の対応粒界とがあるが、本願発明の半導体薄膜の殆どがこの双晶粒界であることが確認されている。この対応粒界は例え存在しても電気的に不活性（キャリアのトラップとして機能しない）であることが判っている。

特に、本願発明の半導体薄膜はΣ３の対応粒界（｛１１１｝双晶粒界）が全体の９０％以上（典型的には９５％以上）を占めており、極めて整合性の良い結晶粒界が形成されていることが広い範囲において証明されている。

なお、Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い結晶粒界であることが知られている。Σ値の定義については「材料評価のための高分解能電子顕微鏡法；進藤大輔，平賀賢二共著，pp.54 〜60，共立出版株式会社，1996」に詳しい。

二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。

従って、図２３（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が70.5°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。

なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も若干ながら存在した。

この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。

また、ランダムな高角粒界とは有意な方位関係を持たずに不規則な方位の結晶粒が並んだだけの半導体薄膜に見られる粒界であり、従来の高温ポリシリコンなどの様な半導体薄膜に多く見られる。本願発明の半導体薄膜では、当然、高角粒界は殆ど存在しない。

表１に示した低角粒界、ランダムな高角粒界の双方がない又は極めてその数が少ない場合、活性な結晶粒界は存在しないと見なせる。即ち、その様な結晶構造を有する半導体薄膜は実質的に結晶粒界のない単結晶又は実質的に単結晶と見なすことができる。

以上の様に、本願発明の半導体薄膜は、薄膜を構成する個々の結晶粒（棒状結晶）が互いに完全に一致する方位関係にあるか、ある程度の回転角を有した関係にある。そして、その回転角は±2.5 °以内という非常に小さなものであり、実質的に結晶粒界を形成しないと見なして良いレベルである。

本発明者らは、この様な半導体薄膜が得られた理由として、下地の平坦性を重要視している。本発明者らの経験では、下地に凹凸があるとそれが結晶成長の際に大きく影響する。即ち、下地の凹凸等によって結晶粒にひずみ等が発生し、結晶軸のずれなどを引き起こすことになる。

本願発明の半導体薄膜は、本実施例に示した様な方法で形成された非常に平坦性の高い下地膜上に形成されている。従って、結晶成長を阻害する要因を極力排除した状態で成長させることができるため、非常に高い結晶性を維持したまま結晶粒同士が接合する。その結果として、前述の様に実質的に単結晶と見なせる結晶性を有する半導体薄膜が得られたものと考えられる。

なお、本発明の半導体薄膜を形成するにあたって結晶化温度（シリコンの結晶化工程で施した熱処理の温度）以上の温度でのアニール工程（本実施例の場合、図４（Ｄ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。

図２１（Ａ）は図４（Ｂ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。

この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２１（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。

一方、図２１（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。

即ち、図２１（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。

この様に、図２１（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図２１（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。

本出願人は図４（Ｄ）に示した工程によって起こる現象について次の様なモデルを考えている。まず、図２１（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。

しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。

勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。

また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。

また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。

結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図２１（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。

この事について、図２２を用いて説明する。図２２（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ₁ ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。

ここで図２２（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、１０は絶縁表面を有する基板、１１は結晶シリコン膜である。この時、結晶シリコン膜１１と基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。

即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜１１は基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。

こうして得られた結晶シリコン膜が図２１（Ａ）に示した様な状態となるのである。そしてその後、図２２（Ａ）に示す様に温度（ｔ₂ ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。

ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜が絶縁表面を有する基板に固着され、基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と基板（下地）との固着工程を兼ねていると考えられる。

こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、基板１０とアニール後の結晶シリコン膜１４との界面１５が非常に密着性の高い状態となっている点である。（図２２（Ｃ））

この様に密着性が高いと基板１０に対して結晶シリコン膜１４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。

なお、図２２（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。

こうして得られた本発明の結晶シリコン膜（図２１（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。

この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×10¹⁷spins/cm³ 以下（好ましくは 3×10¹⁷spins/cm³ 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。

以上の様な結晶構造および特徴を有する本発明の結晶シリコン膜を本出願人は連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。

（対応粒界に関する知見）
先に説明した様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。

ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。

図２４（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。

他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２４（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。

なお、本出願人はここに示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が確保されていることを確認している。これらの観察結果から、任意の結晶粒界において結晶格子に連続性が保たれており、平面状粒界が形成されていることが確認された。

実施例１では、石英基板１００上に形成した熱酸化膜を半導体薄膜の下地として用いたが、シリコン基板の表面を熱酸化した熱酸化膜を用いることも可能である。この場合も、シリコン基板表面の熱酸化工程は塩素等のハロゲンを含む雰囲気で行うことで、より緻密な酸化膜が得られるので好ましい。

シリコン基板表面を熱酸化し、熱酸化膜にＣＭＰ等の平坦化処理を施すことにより、自乗平均面粗さＲmsを０．３ｎｍ以下、凹部の深さが１０ｎｍ以下の平坦な下地絶縁膜を得ることができる。またこの下地絶縁膜において、凹部の単位面積当たりの個数を１００個／cm²以下であり、隣接する凹部間の距離を０．３μｍ以下とすることができる。

実施例１では、石英基板１００上に形成した熱酸化膜を半導体薄膜の下地として用いたが、本実施例では、ＣＶＤ法等で成膜した堆積膜を用いる。図１０を用いて、本実施例を説明する。

図１０（Ａ）に示すように、安価な低級グレードの石英基板２００を用意する。石英基板２００の表面は概ね平坦であるが、急角度で陥没している凹部２０１が不規則に存在している。

図１０（Ｂ）に示すように、石英基板２００上に、プラズマＣＶＤ法やスッパタ法にて、酸化珪素、窒化珪素、もしくは酸化窒化でなる堆積膜２０２を成膜する。ここではプラズマＣＶＤ法にて酸化珪素膜を５００ｎｍの厚さに成膜する。堆積膜２０２の表面は凹部２０１のため凹部が存在している。

次に、図１０（Ｃ）に示すように、機械的研磨、化学的機械的研磨（ＣＭＰ）、ＥＬＩＤ（Electrolytic In−Process Dressing）等により堆積膜２０２を平坦化する。平坦化の手段として、機械的研磨、化学的機械的研磨（ＣＭＰ）、ＥＬＩＤ（Electrolytic In−Process Dressing）等が利用できる。平坦化工程後、アニールすることによって研磨工程で損傷した下地膜２０３の結晶性を改善する。

本実施例では、ＣＭＰにて堆積膜２０２表層を３００ｎｍ程度研磨除去する。残存した堆積膜２０２が下地膜２０３である。平坦化によって、下地膜２０３の凹部の間隔は０．３以上となり、またその深さが１０ｎｍ以下となるようにすることができる。また、下地膜２０３の自乗平均面粗さＲmsを０．３ｎｍ以下とすることができ、また凹部の単位面積当たりの個数を１００個／cm²以下とすることができる。

そして、実施例１で説明した方法に従って、平滑な表面を有する下地膜２０３上に結晶化珪素薄膜を形成する。下地膜２０３が平滑化されているため、ほぼ実施例１で説明した単結晶とみなせる半導体薄膜を得ることができる。

実施例１、３では石英基板上に絶縁膜を形成して、基板表面の凹部を吸収して平滑な絶縁表面を得る方法を説明した。本実施例では、石英基板の表面を研磨する場合を説明する。

まず石英基板を用意する。次に、その石英基板をＣＭＰ（化学機械研磨）等の手法によりその表面層を研磨し、平坦化する。平坦化工程終了後、石英基板をアニールし、結晶性を改善する。

この結果、凹部が浅くなり、石英基板の自乗平均面粗さＲmsを０．５ｎｍ以下、更に０．３ｎｍ以下とすることができ、最大高低差Ｐ−Ｖは１０ｎｍ以下、５〜３nm程度にすることができる。また、図２０（Ａ）で観察されていた凹部は、１０×１０μｍ²範囲で、観察されない箇所もあり、隣接する凹部間の距離Ｌを実質的に０．３μｍ以上とすることができ、また凹部の数を単位面積当たり１００００個／cm²以下、更に１００個／cm²とすることができる。

この様に、安価な石英基板であっても研磨によって優れた平坦性を有する絶縁性基板として利用することができる。石英基板を用いると非常に下地が緻密となるので下地／半導体薄膜界面の安定度が高い。また、基板からの汚染の影響も殆どないので非常に利用価値が高い。

また、この平坦化・平滑化された石英基板上に実施例１、３で説明した方法にて、絶縁性の下地膜を形成することによって、より平坦性の優れた表面を得ることが可能になる。

実施例１では珪素の結晶化を助長する触媒元素をゲッタリングする工程においてハロゲン元素を用いる例を示した。本願発明では、触媒元素のゲッタリング工程にリン元素を用いることも可能である。

先ず、実施例１に説明した方法に従って、図４（Ｂ）に示す構成をうる。次に図１１（Ａ）に示すように、マスク１１１を除去した後、活性層となる領域を少なくとも覆うレジストマスク１５０を形成する。

図１１（Ａ）に示すように、レジストマスク１５０によって、活性層となる領域以外の領域にリンを添加し、ゲッタリング領域１５１を形成する。添加方法は、イオンドーピング法等の気相法や、スピンコート法等の液相法、リンを含有する膜をスパッタ法、CVD法にて形成する固相法が使用できる。リンが添加されなかった横成長領域１１４を被ゲッタリング領域１５２と呼ぶ。

図１１（Ａ）に示すように、レジストマスク１５０を除去した後、400〜1050℃（好ましくは 600〜750 ℃）の温度で、１min 〜20hr（典型的には30min 〜３hr）の加熱処理を行えば良い。この加熱処理によりリンを添加した領域に触媒元素がゲッタリングされ、被ゲッタリング領域１５２中の触媒元素の濃度は 5×10¹⁷atoms/cm³ 以下にまで低減される。

こうしてゲッタリング工程を終えたら、被ゲッタリング領域１５２をパターニングして活性層１５３を形成する。後は、実施例１の工程に従えば実施例１と同じ特徴を有する半導体装置が得られる。

勿論、ゲイト絶縁膜となる熱酸化膜を形成する際にハロゲン元素を含む雰囲気中で加熱処理を行えば、本実施例のリン元素によるゲッタリング効果とハロゲン元素によるゲッタリング効果との相乗効果が得られる。

本実施例では実施例１に示した半導体装置を利用して反射型液晶パネルを構成する場合の例を示す。図１２に示すのはアクティブマトリクス型液晶パネルの断面図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。ライバー回路やロジック回路、画素マトリクス回路は石英基板３００上に形成された下地膜３０１上に作製される。下地膜３０１は、実施例１〜４において説明した方法によって作製されている。

ＣＭＯＳ回路はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて作製する。ＣＭＯＳ回路を構成する個々のＴＦＴの構成および作製方法は実施例１で説明したので省略する。

また、画素ＴＦＴはドライバー回路等を構成するＴＦＴにさらに工夫を加える必要がある。図１２において３０３は窒化珪素膜であり、ＣＭＯＳ回路のパッシベーション膜を兼ねると同時に、補助容量を構成する絶縁体として機能する。

窒化珪素膜３０３上にはチタン膜３０５が形成され、チタン膜３０４とドレイン電極３０５との間で補助容量が形成される。この時、絶縁体は比誘電率の高い窒化珪素膜３０３であるので、容量を大きくすることができる。また反射型では開口率を考慮する必要がないので、図１２のような構造としても問題がない。

次に、３０６は有機性樹脂膜でなる層間絶縁膜であり、本実施例ではアクリルを用いている。この層間絶縁膜３０６は膜厚を２μｍ程度と厚くして十分な平坦性を確保しておくことが好ましい。こうすることで、優れた平坦性を持つ画素電極３０７を形成することができる。

画素電極３０７はアルミニウムまたはアルミニウムを主成分とする材料で構成する。なるべく反射率の高い材料を用いる方が良い。また、優れた平坦性を確保しておくことで画素電極表面での乱反射損失を低減することができる。

画素電極３０７の上には配向膜３０８を形成する。配向膜３０８はラビングによって溝が形成される。以上がＴＦＴ側基板（アクティブマトリクス基板）の構成に関する説明である。

一方、対向基板側は、透過性基板３０９上に透明導電膜３１０、配向膜３１１を形成して構成される。これ以外にも必要に応じてブラックマスクやカラーフィルターを設けることもできる。

そして、スペーサ散布、シール材印刷を行った後、液晶層３１２を封入して、図１２に示す様な構造の反射型液晶パネルが完成する。液晶層３１２は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって自由に選定することができる。

また、図１２に示した様な反射型液晶パネルを構成するアクティブマトリクス基板の外観を図１３に簡略化して示す。図１３において、３００は石英基板であり、実施例１の工程に従って、石英基板３００上には熱酸化膜でなる下地膜３０１が形成されている。下地膜３０１上には画素マトリクス回路４０４、ソースドライバー回路４０５、ゲイトドライバー回路４０６、ロジック回路４０７が配置される。

ロジック回路４０７は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するため、それ以外の信号処理回路（メモリ、Ｄ／Ａコンバータ、クロックジェネレータ等）を指す。

また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。

本実施例では実施例１に示した半導体装置を利用して透過型液晶パネルを構成する例を図１４に示す。透過型パネルは、実施例１もしくは実施例３で説明した下地膜５０１が形成された基板５００上に作製されている。パネルの基本的な構造は実施例４に示した反射型液晶パネルと同じであるので、構成の異なる点を特に説明する。

図１４に示す透過型液晶パネルの場合、ブラックマスク５０３の構成が反射型液晶パネルと大きく異なる。即ち、透過型では開口率を稼ぐ必要があるのでＴＦＴ部および配線部以外は極力ブラックマスク５０３が重ならない様な構成とすることが重要である。

そのため、本実施例ではＴＦＴ部の上にドレイン電極５０４が重なる様に形成しておき、その上でブラックマスク５０５との間に補助容量を形成する。この様に、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率を広くすることが可能である。

また、５０５は画素電極となる透明導電膜である。透明導電膜５０５としてはＩＴＯが最も多用されるが、他の材料（酸化スズ系など）を用いても良い。

本実施例は、ゲイト電極として導電性を有する珪素膜を用いた、いわゆるシリコンゲイトＴＦＴに適用した場合の例である。本実施例のパネルは実施例１もしくは実施例３で説明した下地膜６０１が形成された基板６００上に作製されている。基本的な構成は実施例１で作製したＴＦＴとほぼ同様であるので、相違点のみに着目して説明する。

図１５において、６０３はＮチャネル型ＴＦＴのゲイト電極、６０４はＰチャネル型ＴＦＴのゲイト電極、６０５は画素ＴＦＴのゲイト電極である。ゲイト電極６０３〜６０５はリンまたは砒素を添加したＮ型ポリシリコン膜、或いはボロンまたはインジウムを添加したＰ型ポリシリコンを用いる。

また、ＣＭＯＳ回路ではＮチャネル型ＴＦＴにＮ型ポリシリコンゲイトを用い、Ｐチャネル型ＴＦＴにＰ型ポリシリコンゲイトを用いたデュアルゲイト型ＣＭＯＳ回路を構成しても良い。

この様にゲイト電極として珪素膜を用いる利点としては、耐熱性が高いこと、珪素膜であるので扱いが容易であることなどが挙げられる。また、金属膜との反応を利用してサリサイド構造（ポリサイド構造も含む）をとることができる。

そのためには、ゲイト電極１１〜１３を形成した後にサイドウォール６０６〜６０８を形成して、チタン、タングステン等の金属膜（図示せず）を成膜し、加熱処理を行って金属シリサイド１７〜１９を形成する。金属シリサイド６０９〜６１１はソース／ドレイン領域およびゲイト電極の一部に形成される。

この様にサイドウォール等を用いて自己整合的に金属シリサイドを形成する構造をサリサイド構造と呼ぶ。この様な構造とすると取り出し電極（ソース／ドレイン電極等）とのオーミック接触が良好なものとなるので有効である。

本願発明のＴＦＴは実質的に単結晶と見なせる半導体薄膜を活性層として利用しているため、単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。

（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。

（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm²/Vs （代表的には250 〜300cm²/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm²/Vs （代表的には150 〜200cm²/Vs ）と大きい。

（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。

以上の様に、本発明で得られるＴＦＴは極めて優れたスイッチング特性および高速動作特性を有している。そのため、これまでＭＯＳＦＥＴで構成されてきたＬＳＩなどの集積化回路をＴＦＴで構成することが可能となる。

さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体装置（半導体回路）を構成することも可能となる。

図１６に示す半導体回路は、本願発明のＴＦＴを用いた三次元構造の半導体回路の一例を示している。図１６（Ａ）は下側にＴＦＴ層、上側にイメージセンサを積層した三次元回路である。また、図１６（Ｂ）は上層及び下層にＴＦＴ層を配置した三次元回路であり、下側のＴＦＴ層は、実施例１〜４で説明した下地膜７０１が形成された石英もしくはシリコン基板７００上に作製されている。

図１６（Ａ）において、７０３は光電変換層であり非晶質珪素膜等を用いることができる。その上には上部電極（透明導電膜）７０４が設けられ、光を受光して電気信号に変換する受光部を構成している。

なお、ＴＦＴの作製工程は実施例１で既に説明したので省略する。また、三次元回路を構成するための積層技術は、公知の手段を用いれば良い。ただし、上側のＴＦＴ層を形成する場合、下層のＴＦＴの耐熱性を考慮する必要がある。

例えば、下層を本願発明のＴＦＴで構成し、上層を従来の低温形成のＴＦＴとする構成でも良い。また、下層のＴＦＴを耐熱性の高い材料で形成しておき、上層に本願発明のＴＦＴを形成する様な構造としても良い。

また、上層となるイメージセンサは受光部だけで構成した下層のＴＦＴで上層の受光部を制御する構成としても良い。

次に、図１６（Ｂ）において、下層はシリコンゲイト構造を用いたＴＦＴ層であり、上層はシリコンゲイト構造または他の金属膜（アルミニウムを主成分とする膜等）をゲイト電極として用いた構造のＴＦＴ層である。なお、図１６（Ｂ）もＴＦＴ構造の説明は省略する。

この様な構造においても、上層のＴＦＴを形成する際に下層のＴＦＴの耐熱性を十分に考慮した上で作製することが必要である。

また、図１６（Ａ）、（Ｂ）のどちらも、下層のＴＦＴを形成した後に厚めに層間絶縁膜７０５、７０６を形成し、それをＣＭＰ（化学機械研磨）等で研磨して平坦化した後に上層のＴＦＴを形成することが望ましい。

以上の様に、本願発明のＴＦＴを用いて三次元構造の半導体回路を構成することで、非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路という意味で用いている。

また、本願発明のＴＦＴを用いてＬＣＤドライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。即ち、本願発明のＴＦＴを用いることで従来のＩＣチップやＬＳＩチップをＴＦＴで作製することが可能である。

本願発明は液晶表示装置以外にも、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置等の他の電気光学装置を作製することも可能である。また、イメージセンサやＣＣＤを作製することも可能である。

なお、電気光学装置とは電気信号を光学的信号に変換する装置またはその逆を行う装置という意味で用いている。

本実施例では、本発明を利用した電気光学装置を利用する電子機器（応用製品）の一例を図１７に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品のことを意味している。

本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ（パーソナルハンディフォンシステム）等）などが挙げられる。

図１７（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。

図１７（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。

図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。

図１７（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。

図１７（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。

図１７（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。

実施例の下地膜の作製工程を示す図。 実施例１の下地膜の凹部の拡大図。 実施例１の下地膜の作製工程を示す図。 実施例１の結晶性珪素膜の作製工程を示す図。 実施例１の半導体装置の作製工程を示す図。 半導体薄膜の電子回折パターンを示す写真。 電子線回折パターンを模式的に表した図。 半導体薄膜の方位関係を説明するための図。 結晶粒界の形態を示す図。 実施例３の下地膜の作製工程を示す図。 実施例５のリンゲッタリング工程の説明図。 実施例６のアクティブマトリクス基板の断面を示す図。 実施例６のアクティブマトリクス基板の外観を示す図。 実施例７のアクティブマトリクス基板の断面を示す図。 実施例８のアクティブマトリクス基板の断面を示す図。 実施例９の半導体回路の一例を示す図。 実施例１１の電子機器の一例を示す図。 ＳＩＭＳ測定結果を示す図。 従来例の下地膜の断面図。 石英基板表面の原子間力顕微鏡（ＡＦＭ）写真。 結晶シリコン膜の結晶粒を示すＴＥＭ写真。 欠陥の生成および消滅に関するモデルを説明するための図。 半導体薄膜の結晶粒を示すＴＥＭ写真。 半導体薄膜の暗視野像を示すＴＥＭ写真。

符号の説明

１００ 石英基板
１０１ 凹部
１０２ 非晶質珪素膜
１０３ 熱酸化膜
１０４ 下地膜

Claims (9)

1. 基板表面を平滑化し、
   平滑化された前記基板上に絶縁膜を形成し、
   前記絶縁膜上に複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜を形成することを特徴とする半導体装置の作製方法。
2. 基板表面を平滑化し、
   平滑化された前記基板上に絶縁膜を形成し、
   前記絶縁膜上に非晶質半導体薄膜を形成し、
   前記非晶質半導体薄膜を結晶化することにより、複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜を形成することを特徴とする半導体装置の作製方法。
3. 複数の凹部を有する基板表面を平滑化することにより、隣接する前記凹部間の距離を０．３μｍ以上とし、
   平滑化された前記基板上に絶縁膜を形成し、
   前記絶縁膜上に複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜を形成することを特徴とする半導体装置の作製方法。
4. 複数の凹部を有する基板表面を平滑化することにより、隣接する前記凹部間の距離を０．３μｍ以上とし、
   平滑化された前記基板上に絶縁膜を形成し、
   前記絶縁膜上に非晶質半導体薄膜を形成し、
   前記非晶質半導体薄膜を結晶化することにより、複数の棒状または扁平棒状結晶の集合体からなる半導体薄膜を形成することを特徴とする半導体装置の作製方法。
5. 請求項３または４において、
   前記基板表面の平滑化により、前記凹部の深さを１０ｎｍ以下とすることを特徴とする半導体装置の作製方法。
6. 請求項３または４において、
   前記基板表面の平滑化により、前記凹部の数を１００個／ｃｍ²以下とすることを特徴とする半導体装置の作製方法。
7. 請求項１乃至６のいずれか一項において、
   前記基板表面の平滑化は、研磨により行われることを特徴とする半導体装置の作製方法。
8. 請求項１乃至６のいずれか一項において、
   前記基板表面の平滑化は、化学機械研磨により行われることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一項において、
   前記基板は石英基板であることを特徴とする半導体装置の作製方法。