JPH0350713A - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JPH0350713A JPH0350713A JP18444989A JP18444989A JPH0350713A JP H0350713 A JPH0350713 A JP H0350713A JP 18444989 A JP18444989 A JP 18444989A JP 18444989 A JP18444989 A JP 18444989A JP H0350713 A JPH0350713 A JP H0350713A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film
- polishing
- supporting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置用基板の製造方法、特にシリコン・オン・イ
ンシュレータ（ＳＯＩ）基板の製造方法に関し、 張り合わせＳｏｌ基板の製造において、素子を形成する
側の薄膜用基板を平坦化する方法を提供することを目的
とし、 支持基板に薄膜用基板を張り合わせ、次いで薄膜用基板
の研削、研磨によってシリコン薄膜を支持基板上に残す
シリコン・オン・インシュレータ（ＳＯＩ ）基板の製
造において、該支持基板を両面ラッピング加工し、次い
で該支持基板の表裏両面に酸化膜を形成し、一方側の酸
化膜を研磨により平坦化し、しかる後に薄膜用基板を支
持基板の酸化膜を研磨した表面に接着することを特徴と
する半導体装置用基板の製造方法を含み構成する。
ンシュレータ（ＳＯＩ）基板の製造方法に関し、 張り合わせＳｏｌ基板の製造において、素子を形成する
側の薄膜用基板を平坦化する方法を提供することを目的
とし、 支持基板に薄膜用基板を張り合わせ、次いで薄膜用基板
の研削、研磨によってシリコン薄膜を支持基板上に残す
シリコン・オン・インシュレータ（ＳＯＩ ）基板の製
造において、該支持基板を両面ラッピング加工し、次い
で該支持基板の表裏両面に酸化膜を形成し、一方側の酸
化膜を研磨により平坦化し、しかる後に薄膜用基板を支
持基板の酸化膜を研磨した表面に接着することを特徴と
する半導体装置用基板の製造方法を含み構成する。
本発明は半導体装置用基板の製造方法、特にシリコン・
オン・インシュレータ（ＳＯＩ）基板の製造方法に関す
る。
オン・インシュレータ（ＳＯＩ）基板の製造方法に関す
る。
Ｓｏｌは高速、低消費電力の素子が得られるものとして
注目されているが、そのなかでも、バルりの結晶性が生
かせる張り合わせ技術を用いたＳＯＩ構造に関心が向け
られている。
注目されているが、そのなかでも、バルりの結晶性が生
かせる張り合わせ技術を用いたＳＯＩ構造に関心が向け
られている。
〔従来の技術］
従来のＳｏ １ｉ板の作成方法は第３図に示される。先
ず、同図（ａ）に示されるように、片面を鏡面研磨した
シリコン基板（シリコンウェハ）の１枚を支持基板１１
とし、他の１枚を素子形成のための薄膜用基板１２とし
、これら２枚の基板を通常の技術を用い熱酸化して表面
に酸化膜（ＳｉＯ□膜）１３を形成し、鏡面側を合わせ
、同図ら）に示されるように張り合わせてＳＯＩ基板を
作る。なお同図において、シリコン基板の鏡面研磨した
面としてない面は、それぞれ平坦な面と凹凸をもった面
として表示し、双方の基板の酸化膜１３が接着して作る
接着層は符号１６で示す。
ず、同図（ａ）に示されるように、片面を鏡面研磨した
シリコン基板（シリコンウェハ）の１枚を支持基板１１
とし、他の１枚を素子形成のための薄膜用基板１２とし
、これら２枚の基板を通常の技術を用い熱酸化して表面
に酸化膜（ＳｉＯ□膜）１３を形成し、鏡面側を合わせ
、同図ら）に示されるように張り合わせてＳＯＩ基板を
作る。なお同図において、シリコン基板の鏡面研磨した
面としてない面は、それぞれ平坦な面と凹凸をもった面
として表示し、双方の基板の酸化膜１３が接着して作る
接着層は符号１６で示す。
次に、図の上側の薄膜用基板１２を研削して同図（Ｃ）
に示すように薄膜化する。最後に、研削の際に作られた
ダメージ１４（図には誇張して×印で示す、）を除去し
、表面の凹凸をさらに低減するために研磨を行ない、同
図（ｄ）に示されるように仕上げてダメージの除去され
たシリコン薄膜１５を残し、このシリコン薄膜１５に所
望の素子を形成する。
に示すように薄膜化する。最後に、研削の際に作られた
ダメージ１４（図には誇張して×印で示す、）を除去し
、表面の凹凸をさらに低減するために研磨を行ない、同
図（ｄ）に示されるように仕上げてダメージの除去され
たシリコン薄膜１５を残し、このシリコン薄膜１５に所
望の素子を形成する。
このようにして形成されたＳＯＩ基板においては、シリ
コン薄膜１５の厚さが均一であることが要求される。し
かし、現在の技術では、張り合わせる前の鏡面研磨基板
の面内の厚みのばらつきが３μｍ程度と大きい。
コン薄膜１５の厚さが均一であることが要求される。し
かし、現在の技術では、張り合わせる前の鏡面研磨基板
の面内の厚みのばらつきが３μｍ程度と大きい。
第４図（ａ）には、張り合わせ前の支持基板１１と薄膜
用基板１２とが、鏡面研磨した面がそれぞれ平坦面でな
く、厚みのばらつきで波のうねったような形状で示され
ている。これら２枚の基板を張り合わせると、同図（ｂ
）に示されるように、上の基板と下の基板のＳｉＯ□膜
１３が接着して作られる接着層１６が、平坦でなくやは
り波のうねったような形状を呈する。張り合わせた薄膜
用基板１２を次に同図（Ｃ）に示すように研削し、ダメ
ージ１４を除去して同図（ｄ）にみられるように数−の
シリコン薄膜１５を残すのであるが、このとき、シリコ
ン薄膜１５の厚みのばらつきはその厚さを３踊にすると
して、３−±１、Ｏｎであることが確認され、これでは
微細化するＬＳＩの作成には問題がある。
用基板１２とが、鏡面研磨した面がそれぞれ平坦面でな
く、厚みのばらつきで波のうねったような形状で示され
ている。これら２枚の基板を張り合わせると、同図（ｂ
）に示されるように、上の基板と下の基板のＳｉＯ□膜
１３が接着して作られる接着層１６が、平坦でなくやは
り波のうねったような形状を呈する。張り合わせた薄膜
用基板１２を次に同図（Ｃ）に示すように研削し、ダメ
ージ１４を除去して同図（ｄ）にみられるように数−の
シリコン薄膜１５を残すのであるが、このとき、シリコ
ン薄膜１５の厚みのばらつきはその厚さを３踊にすると
して、３−±１、Ｏｎであることが確認され、これでは
微細化するＬＳＩの作成には問題がある。
そこで本発明は、張り合わせＳＯＩ基板の製造において
、素子を形成する側の薄膜用基板を平坦化する方法を提
供することを目的とする。
、素子を形成する側の薄膜用基板を平坦化する方法を提
供することを目的とする。
上記課題は、支持基板に薄膜用基板を張り合わせ、次い
で薄膜用基板の研削、研磨によってシリコン薄膜を支持
基板上に残すシリコン・オン・インシュレータ（ＳＯＩ
）基板の製造において、該支持基板を両面ラッピング加
工し、次いで該支持基板の表裏両面に酸化膜を形成し、
−吉例の酸化膜を研磨により平坦化し、しかる後に薄膜
用基板を支持基板の酸化膜を研磨した表面に接着するこ
とを特徴とする半導体装置用基板の製造方法によって解
決される。
で薄膜用基板の研削、研磨によってシリコン薄膜を支持
基板上に残すシリコン・オン・インシュレータ（ＳＯＩ
）基板の製造において、該支持基板を両面ラッピング加
工し、次いで該支持基板の表裏両面に酸化膜を形成し、
−吉例の酸化膜を研磨により平坦化し、しかる後に薄膜
用基板を支持基板の酸化膜を研磨した表面に接着するこ
とを特徴とする半導体装置用基板の製造方法によって解
決される。
［作用］
すなわち本発明では、張り合わせＳｏｌ基板の支持基板
として、ラッピング加工した基板（ラップ基板）を用い
る。ラップ基板は、面内の厚みばらつきが、鏡面研磨基
板に比べて小さい。従って、支持基板にラップ基板を用
いると、従来の鏡面研磨基板と比較して、シリコン薄膜
の膜厚を面内で均一にすることができる。しかし、ラッ
プ基板には表面に短い周期の凹凸が存在するから、熱酸
化したままでは熱酸化膜の表面にも小さいながら凹凸が
存在し、張り合わせることができない。そこで、熱酸化
膜をも研磨してこの凹凸をさらに小さくし、平坦な張り
合わせを可能にする。
として、ラッピング加工した基板（ラップ基板）を用い
る。ラップ基板は、面内の厚みばらつきが、鏡面研磨基
板に比べて小さい。従って、支持基板にラップ基板を用
いると、従来の鏡面研磨基板と比較して、シリコン薄膜
の膜厚を面内で均一にすることができる。しかし、ラッ
プ基板には表面に短い周期の凹凸が存在するから、熱酸
化したままでは熱酸化膜の表面にも小さいながら凹凸が
存在し、張り合わせることができない。そこで、熱酸化
膜をも研磨してこの凹凸をさらに小さくし、平坦な張り
合わせを可能にする。
以下、本発明を図示の実施例により具体的に説明する。
第１図は本発明の方法を実施する工程におけるＳＯＩ基
板の断面を示す図である。先ず、同図（ａ）に示される
ように、支持基板として、両面ラッピング加工した基板
（２１） （ラップ基板）と、鏡面研磨し、熱酸化によ
って表面に酸化膜（ＳｉＯ□膜）２３が形成された薄膜
用基板２２とを用意する。
板の断面を示す図である。先ず、同図（ａ）に示される
ように、支持基板として、両面ラッピング加工した基板
（２１） （ラップ基板）と、鏡面研磨し、熱酸化によ
って表面に酸化膜（ＳｉＯ□膜）２３が形成された薄膜
用基板２２とを用意する。
基板面内での厚みのばらつきは、Ｔ Ｔ Ｖ （Ｔｏｔ
ａｌＴｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）という
値で評価される。この値は、基板内の最も厚い部分と最
も薄い部分との厚みの差であり、フラットネステスター
なる名称の知られた装置で測定される。
ａｌＴｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）という
値で評価される。この値は、基板内の最も厚い部分と最
も薄い部分との厚みの差であり、フラットネステスター
なる名称の知られた装置で測定される。
本発明者の測定によると、基板（ウェハ）にラッピング
加工を施したラップ基板のＴＴＶは、０．６ ｔｒｍ±
０ 、２ｐｔｘであり、鏡面研磨基板のＴＴＶは２．０
−±１．０μｍであった。
加工を施したラップ基板のＴＴＶは、０．６ ｔｒｍ±
０ 、２ｐｔｘであり、鏡面研磨基板のＴＴＶは２．０
−±１．０μｍであった。
第１図（ａ）に示される支持基板２１の作成方法につい
て第２図を参照すると、ラッピング加工した支持基板２
１（同図（ａ））を熱酸化すると、その表面に同図（ｂ
）に示されるように約１μｍの膜厚の酸化膜２３が形成
される。同図の円Ａで囲まれる熱酸化膜２３の一部を詳
細に観察したところ、同図（Ｃ）に示されるように細か
い起伏が形成されたものであった。
て第２図を参照すると、ラッピング加工した支持基板２
１（同図（ａ））を熱酸化すると、その表面に同図（ｂ
）に示されるように約１μｍの膜厚の酸化膜２３が形成
される。同図の円Ａで囲まれる熱酸化膜２３の一部を詳
細に観察したところ、同図（Ｃ）に示されるように細か
い起伏が形成されたものであった。
そこで、酸化膜２３を研磨して同図（ｄ）に示されるよ
うに張り合わせ面を平坦にした。しかる後に、同図（ｂ
）に示したと同じ円Ａの部分を観察したところ、その部
分は同図（ｅ）に示すように同図（Ｃ）の凹凸がほぼ消
滅したものとなった。
うに張り合わせ面を平坦にした。しかる後に、同図（ｂ
）に示したと同じ円Ａの部分を観察したところ、その部
分は同図（ｅ）に示すように同図（Ｃ）の凹凸がほぼ消
滅したものとなった。
ここで第１図に戻ると、同図（ｂ）に示すように、鏡面
研磨した薄膜用基板２２を、支持基板２１のランピング
加工した面に張り合わせる。このとき、２枚の基板が接
着するところでは、酸化膜の接着層２６が作られる。な
お、支持基板２１のラッピング加工した表面の下にはダ
メージ２４が作られている。
研磨した薄膜用基板２２を、支持基板２１のランピング
加工した面に張り合わせる。このとき、２枚の基板が接
着するところでは、酸化膜の接着層２６が作られる。な
お、支持基板２１のラッピング加工した表面の下にはダ
メージ２４が作られている。
しかし、これは後に作られるシリコン薄膜になんの影響
も与えないのでそのまま放置しても支障はない。
も与えないのでそのまま放置しても支障はない。
次に、第１図（Ｃ）に示されるように、薄膜用基板２２
を表面から研削する。このとき、ダメージ２４が作られ
、このダメージを除くための研磨を行って、シリコン薄
膜２５を得た。シリコン薄膜２５の膜厚のばらつきは、
従来例では前述のように３ＩＩＷｉ±１．０μｍであっ
たのに対して３μｍ±０．３−であった。
を表面から研削する。このとき、ダメージ２４が作られ
、このダメージを除くための研磨を行って、シリコン薄
膜２５を得た。シリコン薄膜２５の膜厚のばらつきは、
従来例では前述のように３ＩＩＷｉ±１．０μｍであっ
たのに対して３μｍ±０．３−であった。
以上のように本発明によれば、ラッピング加工した基板
を支持基板側として用いたことによって、張り合わせＳ
Ｏ■基板のシリコン薄膜の面内の膜厚ばらつきが０．３
ｎ程度に抑えられた。従来の鏡面研磨基板２枚を張り合
わせた場合の膜厚ばらつきは１ｕｒＲ以上あったのであ
るから、本発明の方法により、シリコン薄膜の面内の膜
厚ばらつきは著しく低減されたものである。
を支持基板側として用いたことによって、張り合わせＳ
Ｏ■基板のシリコン薄膜の面内の膜厚ばらつきが０．３
ｎ程度に抑えられた。従来の鏡面研磨基板２枚を張り合
わせた場合の膜厚ばらつきは１ｕｒＲ以上あったのであ
るから、本発明の方法により、シリコン薄膜の面内の膜
厚ばらつきは著しく低減されたものである。
第１図（ａ）〜（ｄ）は本発明実施例断面図、第２図（
ａ）〜（ｅ）はラッピング加工を示す断面図、第３図（
ａ）〜（ｄ）は従来例断面図、第４図（ａ）〜（ｄ）は
従来例の問題点を示す断面図である。 図中、 １１と２１は支持基板、 １２と２２は薄膜用基板、 １３と２３は酸化膜、 １４と２４はダメージ、 １５と２５はシリコン薄膜、 １６と２６は接着層 を示す。
ａ）〜（ｅ）はラッピング加工を示す断面図、第３図（
ａ）〜（ｄ）は従来例断面図、第４図（ａ）〜（ｄ）は
従来例の問題点を示す断面図である。 図中、 １１と２１は支持基板、 １２と２２は薄膜用基板、 １３と２３は酸化膜、 １４と２４はダメージ、 １５と２５はシリコン薄膜、 １６と２６は接着層 を示す。
Claims (1)
- 支持基板（２１）に薄膜用基板（２２）を張り合わせ、
次いで薄膜用基板（２２）の研削、研磨によってシリコ
ン薄膜（２５）を支持基板（２１）上に残すシリコン・
オン・インシュレータ（ＳＯＩ）基板の製造において、
該支持基板（２１）を両面ラッピング加工し、次いで該
支持基板（２１）の表裏両面に酸化膜（２３）を形成し
、一方側の酸化膜（２３）を研磨により平坦化し、しか
る後に薄膜用基板（２２）を支持基板（２１）の酸化膜
（２３）を研磨した表面に接着することを特徴とする半
導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444989A JPH0350713A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444989A JPH0350713A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350713A true JPH0350713A (ja) | 1991-03-05 |
Family
ID=16153345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18444989A Pending JPH0350713A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184056B1 (en) | 1998-05-19 | 2001-02-06 | Sharp Kabushiki Kaisha | Process for producing solar cells and solar cells produced thereby |
| JP2005294859A (ja) * | 1997-08-26 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1989
- 1989-07-19 JP JP18444989A patent/JPH0350713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294859A (ja) * | 1997-08-26 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6184056B1 (en) | 1998-05-19 | 2001-02-06 | Sharp Kabushiki Kaisha | Process for producing solar cells and solar cells produced thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| US5459104A (en) | Process for production of semiconductor substrate | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH04148569A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0350713A (ja) | 半導体装置用基板の製造方法 | |
| JPH10501101A (ja) | エレクトロニクスもしくはオプトエレクトロニクス半導体構成部材のための半製品 | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH02267950A (ja) | 半導体基板 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JP2604488B2 (ja) | 接合ウエハおよびその製造方法 | |
| JPH09232197A (ja) | 貼り合わせ半導体ウエーハの製造方法 | |
| JPH0546100B2 (ja) | ||
| JPH043910A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JP2799035B2 (ja) | 半導体装置の製造方法 | |
| JP3573237B2 (ja) | 張り合わせ用支持基板およびその作製方法 | |
| JPH04144113A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JPH0218948A (ja) | 半導体装置の製造方法 | |
| JPH04313211A (ja) | 貼り合わせ基板の製造方法 |