JP2006186231A - チップ抵抗器及びその製造方法 - Google Patents
チップ抵抗器及びその製造方法 Download PDFInfo
- Publication number
- JP2006186231A JP2006186231A JP2004380438A JP2004380438A JP2006186231A JP 2006186231 A JP2006186231 A JP 2006186231A JP 2004380438 A JP2004380438 A JP 2004380438A JP 2004380438 A JP2004380438 A JP 2004380438A JP 2006186231 A JP2006186231 A JP 2006186231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating substrate
- films
- electrode
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000007639 printing Methods 0.000 claims abstract description 11
- 239000011253 protective coating Substances 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 238000001035 drying Methods 0.000 claims 1
- 230000000740 bleeding effect Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 13
- 238000007665 sagging Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 238000002679 ablation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Laser Beam Processing (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【解決手段】 分割溝が予め刻設されていない絶縁基板を使用し、絶縁基板の所定領域に一対の電極膜を複数形成し、各一対の電極膜の一部に重畳するように帯状の抵抗膜を複数印刷した後に乾燥させ、乾燥した帯状の抵抗膜の不要部を除去し、除去後に残された抵抗膜を焼成し、抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設することを特徴とする。
【選択図】 図1
Description
これに対して、特許文献1に記載のチップ抵抗器の製造方法に依れば、抵抗ペーストの印刷に伴なう滲みやダレを防止し、焼成された抵抗膜の厚みを均一にすることは可能であるが、下記のように幾つかの課題が残されている。
(1)ガイド壁の形成に伴ない材料や工程が増加する。
(2)ガイド壁はガラスペーストのスクリーン印刷により形成されるため、この印刷時にガイド壁内の領域まで滲みやダレが生じ、ガイド壁内の抵抗膜の形状に影響を与えて抵抗膜にバラツキを生じさせる。
(3)保護コートは個々の抵抗膜を覆うように個々の微小領域に印刷形成するものであるため、保護コートの断面が御椀形状になり、実装機における吸着ミスを増大させる。
(4)製造プロセスの中間において、絶縁基板に予め設けられた第一及び第二のブレーク溝に沿って絶縁基板を分割するので、小型で薄い絶縁基板にあっては、製造プロセス中の焼成に伴なう加熱の繰り返しによる絶縁基板の反りや熱歪みによる分割溝間隔の不均一が生じて分割後の分割形状が安定せず、製造プロセス中の絶縁基板の破損が生じやすい。
(1)絶縁基板はブレードにより縦横に切断されるため、切断に多大な時間を要する。
(2)切削されるブレード幅分を見越した大きさの絶縁基板を要するため無駄が生じる。
(3)保護コート膜面の平坦性を確保するために厳格な品質管理が求められ、また硬度と被削性の異なる材料が貼り合わされた絶縁基板の採用を余儀なくされるので材料費が上昇する。
(4)粘着シートによる材料費の上昇と、粘着シートに固定する工程が必要になる。
前記絶縁基板は予め分割溝が刻設されていないものを使用し、該絶縁基板の所定領域に導電ペーストを用いて一対の電極膜を複数形成し、該電極膜の一部に重畳するように帯状の抵抗ペーストを印刷して乾燥し、乾燥した帯状の抵抗膜の不要部にレーザービームを照射して除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、レーザービームの照射によって、少なくと保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設し、該分割溝に沿って分割した絶縁基板の分割面と、保護コート膜及び電極膜の分断面とが略面一に形成されたものであるチップ抵抗器。
上記(1)の製造方法では、焼成前の乾燥した状態で帯状の抵抗膜の不要部を除去するので、厚膜の抵抗ペーストを使用しても、抵抗膜の幅を自由に設定することができて、チップ抵抗器に負荷できる消費電力も大きく設定することができる。
上記(1)の製造方法では、厚膜の抵抗ペーストを使用しても、ダレや滲みの発生が無くなり、抵抗膜の膜厚が両側縁に至るまで略均一に且つ良好に仕上げることができる。これにより、抵抗膜を焼成した後の抵抗値分布のバラツキを抑制できる。
上記(2)の製造方法では、抵抗膜のパターン化、電極膜及び保護コート膜等の分断、絶縁基板への分割溝の刻設を、レーザービームの照射により行うため、隣接するチップ抵抗器どうしの間隔を狭小にできて、一枚の絶縁基板から生産し得るチップ抵抗器の個数を増加させることができる。
上記(2)の製造方法では、UV波長領域を有するレーザービーム照射することにより、電極膜及び保護コート膜を分断するので、アブレーション効果による分断時の飛散物を大幅に抑制することができる。また厚さ0.2mm以下等の極薄の絶縁基板であっても、絶縁基板を透過して切断してしまうこと無く、安定した分割溝を刻設することができる。
上記(2)製造方法では、レーザービームの照射により電極膜及び保護コート膜をそれぞれ所定の間隔で分断し、その際にレーザービームは絶縁基板の表面まで達し、絶縁基板に分割溝をも刻設する。したがって、電極膜の分断面と絶縁基板の分割面とが略面一に形成され、また保護コート膜の分断面と絶縁基板の分割面とも略面一に形成される。
これにより、平面的な外形寸法が、例えば0.6mm×0.3mmや0.4mm×0.2mm、絶縁基板の厚さが0.2mm以下といった超小型・薄型のチップ抵抗器の製造に際して、特許文献1のようなガイド壁を不要とし、且つ厚膜の抵抗ペーストの印刷に伴なうダレや滲みを抑制し、膜厚が抵抗膜の両側部に至るまで略均一になり、抵抗膜を焼成した後の抵抗値分布のバラツキも抑制できる。絶縁基板に予め形成された分割溝が無く、且つ薄い絶縁基板であっても、製造プロセスにおける加熱の繰り返しによる絶縁基板の反りが無く、分割溝間の平行度の歪みも無く、製造プロセスにおける絶縁基板の破損が回避できて、分割に伴なう外形寸法精度を良好に維持できる。保護コート膜を個々のチップ抵抗器毎の狭小範囲に形成する従来方法に比べて、保護コート膜の両側面にダレや滲みが生じず、範囲も広く略平坦な保護コート膜が得られ、回路基板への実装に際して実装機の吸着ミスの低減ができる。
図1は超小型で薄型のチップ抵抗器を製造する工程を示す概略図である。図1において、一枚の絶縁基板から得られるチップ抵抗器の個数は、実際の製造工程によりも少なく図示されているが、実際の超小型チップ抵抗器の製造工程では、大型絶縁基板から数百個以上のチップ抵抗器が製造される。
図1(a)では、平面的な外形寸法が0.6×0.3mm以下の超小型チップ抵抗器を製造することを目的に、分割溝が予め刻設されていない厚さ0.2mm以下のアルミナセラミック基板11が使用される。最初に、メタルグレーズ系又はレジネートによる導体ペーストを用いて、電極膜12をアルミナセラミック基板の個々の領域毎に形成する。
なお、フェースアップ実装を目的とするチップ抵抗器を製造する場合には、表側の電極膜12に対応するように基板裏側にも電極膜(図示せず)を形成する。この裏側の電極膜は個々の領域毎又は所定の領域毎に帯状に形成する。
抵抗膜の不要部を除去するレーザービームは、Nd:YAG、Nd:YLF、Nd:YVO4などの発振装置から発振された基本波(波長がほぼ1064nm)、または基本波を波長変換したUV波長領域(波長がほぼ262〜266nm)を有するレーザーを用いることができる。基本波の場合で、出力が0.5W、Qレートが10kHz、速度40mm/秒となる。またUV波長領域を有するレーザーの場合で、出力が0.5W、Qレートが30kHz、速度40mm/秒となる。なお、レーザービームは、作業効率を考慮して出力、Qレート、速度などを適宜調整する。
乾燥した抵抗膜の不要部を、UV波長領域を有するレーザービーム照射で除去した場合にはUVレーザー特有のアブレーション、すなわち、非熱発生的な効果が得られ、一方、基本波の波長領域を有するレーザービームを照射して除去した場合には、乾燥した抵抗膜にレーザービームを照射するので、焼成した抵抗膜で見られる熱歪によるマイクロクラックが抵抗膜側縁に発生することはない。
なお、図2は図1(f)におけるX−X線に沿った部分的な断面図である。
ここで、レーザービームは、Nd:YAG、Nd:YLF、Nd:YVO4などのレーザー発振装置から発振された基本波を波長変換したUV波長領域を有するUVレーザー、例えば、波長領域がほぼ266nm乃至ほぼ355nm、出力が0.5W、Qレートが30kHzのものを用いることができる。UVレーザーは絶縁基板の厚さ及び分割溝の深さに応じて、出力及びQレートが適宜調整される。
このように電極膜12や保護コート膜16の分断及び刻設時に、UVレーザーを使用することにより、特に、分断・刻設箇所の周辺への飛散物を抑制することが可能であり、UVレーザービーム照射に伴なうアブレーション効果をも有効活用することができる。
短冊状基板20に端面電極膜21を形成した後に、縦方向(二次方向)の分割溝17bに沿って分割し、図3(b)に示したような個々のチップ抵抗器22が製造される。
このチップ抵抗器22では、回路基板における電極ランド(図示せず)と主にチップ抵抗器の端面電極とのはんだフィレット接合を主目的とするフェースダウン又はフェースアップの両面実装が可能である。
この製造方法では、図1と同様なアルミナセラミック基板30を使用し、図4(a)に示したように、最初に、この基板30に帯状の抵抗膜31を複数印刷して乾燥させる。そして、抵抗膜31の乾燥後に、図4(b)に示したように、各抵抗膜31の一部に重畳するように、複数の電極膜32を帯状に形成する。つまり、抵抗膜31と電極膜32が、図1とは逆の順序で形成されるものであり、これ以降は、図1(c)〜(h)と同様の工程を行うことによりチップ抵抗器が製造できる。
11 絶縁基板
12 電極膜
13a 抵抗膜
13b 抵抗膜
16 保護コート膜
17a 分割溝(一次方向)
17b 分割溝(二次方向)
19 電極膜
22 チップ抵抗器
31 抵抗膜
32 電極膜
Claims (3)
- 分割溝が予め刻設されていない絶縁基板を使用し、該絶縁基板の所定領域に一対の電極膜を複数形成し、各一対の電極膜の一部に重畳するように帯状の抵抗膜を複数印刷した後に乾燥させ、該乾燥した帯状の抵抗膜の不要部を除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、該少なくとも保護コート膜及び該電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設することを特徴とするチップ抵抗器の製造方法。
- 前記帯状の抵抗膜の不要部は、基本波又はUV波長の領域を有するレーザービームを照射して除去し、
前記電極膜及び前記少なくとも保護コート膜を縦横に所定の間隔で分断すると同時に絶縁基板への分割溝刻設は、UV波長領域を有するレーザービームを照射して成ることを特徴とする請求項1に記載のチップ抵抗器の製造方法。 - 絶縁基板、電極膜、抵抗膜及び保護コート膜とを備えたチップ抵抗器であって、
前記絶縁基板は予め分割溝が刻設されていないものを使用し、該絶縁基板の所定領域に導電ペーストを用いて一対の電極膜を複数形成し、該電極膜の一部に重畳するように帯状の抵抗ペーストを印刷して乾燥し、乾燥した帯状の抵抗膜の不要部にレーザービームを照射して除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、レーザービームの照射によって、少なくとも保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設し、該分割溝にそって分割した絶縁基板の分割面と、保護コート膜及び電極膜の分断面とが略面一に形成されたものであるチップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004380438A JP4881557B2 (ja) | 2004-12-28 | 2004-12-28 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004380438A JP4881557B2 (ja) | 2004-12-28 | 2004-12-28 | チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006186231A true JP2006186231A (ja) | 2006-07-13 |
| JP4881557B2 JP4881557B2 (ja) | 2012-02-22 |
Family
ID=36739105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004380438A Expired - Fee Related JP4881557B2 (ja) | 2004-12-28 | 2004-12-28 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4881557B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214667A (ja) * | 2012-04-03 | 2013-10-17 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
| CN116031172A (zh) * | 2023-01-09 | 2023-04-28 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
| JP2024059518A (ja) * | 2022-10-18 | 2024-05-01 | 太陽社電気株式会社 | チップ抵抗器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127806B1 (ko) | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
| KR102127807B1 (ko) | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288402A (ja) * | 1985-06-15 | 1986-12-18 | 沖電気工業株式会社 | 抵抗体アレイの製造方法 |
| JPH02198872A (ja) * | 1989-01-27 | 1990-08-07 | Aisin Seiki Co Ltd | サーマルヘッドの抵抗体トリミング方法 |
| JPH0347289Y2 (ja) * | 1985-06-15 | 1991-10-08 | ||
| JPH05267025A (ja) * | 1992-03-23 | 1993-10-15 | Towa Electron Kk | チップ部品の製造法及び電子部品の製造法 |
| JPH07211525A (ja) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
| JPH11111513A (ja) * | 1997-09-30 | 1999-04-23 | Kyocera Corp | チップ抵抗器の製造方法 |
| JP2001167914A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | 絶縁基板の分割溝形状 |
| JP2002110401A (ja) * | 2000-09-29 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JP2002313613A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | チップ電子部品の製造方法 |
| JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
-
2004
- 2004-12-28 JP JP2004380438A patent/JP4881557B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288402A (ja) * | 1985-06-15 | 1986-12-18 | 沖電気工業株式会社 | 抵抗体アレイの製造方法 |
| JPH0347289Y2 (ja) * | 1985-06-15 | 1991-10-08 | ||
| JPH02198872A (ja) * | 1989-01-27 | 1990-08-07 | Aisin Seiki Co Ltd | サーマルヘッドの抵抗体トリミング方法 |
| JPH05267025A (ja) * | 1992-03-23 | 1993-10-15 | Towa Electron Kk | チップ部品の製造法及び電子部品の製造法 |
| JPH07211525A (ja) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
| JPH11111513A (ja) * | 1997-09-30 | 1999-04-23 | Kyocera Corp | チップ抵抗器の製造方法 |
| JP2001167914A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | 絶縁基板の分割溝形状 |
| JP2002110401A (ja) * | 2000-09-29 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JP2002313613A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | チップ電子部品の製造方法 |
| JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214667A (ja) * | 2012-04-03 | 2013-10-17 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
| JP2024059518A (ja) * | 2022-10-18 | 2024-05-01 | 太陽社電気株式会社 | チップ抵抗器 |
| JP7849726B2 (ja) | 2022-10-18 | 2026-04-22 | 太陽社電気株式会社 | チップ抵抗器の製造方法 |
| CN116031172A (zh) * | 2023-01-09 | 2023-04-28 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
| CN116031172B (zh) * | 2023-01-09 | 2024-02-13 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4881557B2 (ja) | 2012-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006527666A (ja) | セラミック金属基板の製造方法 | |
| JP4881557B2 (ja) | チップ抵抗器の製造方法 | |
| JPH091530A (ja) | ブレークラインの形成方法 | |
| JP6615637B2 (ja) | チップ抵抗器の製造方法 | |
| JP4277633B2 (ja) | チップ抵抗器の製造方法 | |
| JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
| JP4745027B2 (ja) | チップ抵抗器の製造方法 | |
| US20060261924A1 (en) | Method of forming passive electronic components on a substrate by direct write technique using shaped uniform laser beam | |
| JPH10270813A (ja) | ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JP6749752B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP6731246B2 (ja) | チップ抵抗器の製造方法 | |
| JP3065743B2 (ja) | 電子部品用セラミック製絶縁基板の製造方法 | |
| JP7370192B2 (ja) | 電子デバイス用回路基板の製造方法 | |
| JP2005086131A (ja) | セラミック電子部品の製造方法 | |
| JP2001118705A (ja) | チップ型抵抗器 | |
| TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
| WO2022045140A1 (ja) | セラミック板及びその製造方法、接合基板及びその製造方法、並びに、回路基板及びその製造方法 | |
| JP3712520B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2007173282A (ja) | 電子部品の製造方法 | |
| JP2653981B2 (ja) | セラミック回路基板の製造方法 | |
| WO2022131337A1 (ja) | セラミック板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JP2002343615A (ja) | 厚膜型チップ抵抗器の製造方法 | |
| JP3801843B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4881557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |