JP2006186231A - チップ抵抗器及びその製造方法 - Google Patents

チップ抵抗器及びその製造方法 Download PDF

Info

Publication number
JP2006186231A
JP2006186231A JP2004380438A JP2004380438A JP2006186231A JP 2006186231 A JP2006186231 A JP 2006186231A JP 2004380438 A JP2004380438 A JP 2004380438A JP 2004380438 A JP2004380438 A JP 2004380438A JP 2006186231 A JP2006186231 A JP 2006186231A
Authority
JP
Japan
Prior art keywords
film
insulating substrate
films
electrode
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004380438A
Other languages
English (en)
Other versions
JP4881557B2 (ja
Inventor
Toshihide Yoshida
俊秀 吉田
Suguru Toyama
英 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP2004380438A priority Critical patent/JP4881557B2/ja
Publication of JP2006186231A publication Critical patent/JP2006186231A/ja
Application granted granted Critical
Publication of JP4881557B2 publication Critical patent/JP4881557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】 所定寸法の絶縁基板から可能な限り多くのチップ抵抗器が生産できて、抵抗ペーストの印刷に伴なう滲みやダレの防止が図れ、抵抗膜の厚さを均一にできて、保護コート膜の分断面及び絶縁基板分割に伴なう分割面の形状精度が良好な超小型且つ薄型のチップ抵抗器及びその製造方法を提供する。
【解決手段】 分割溝が予め刻設されていない絶縁基板を使用し、絶縁基板の所定領域に一対の電極膜を複数形成し、各一対の電極膜の一部に重畳するように帯状の抵抗膜を複数印刷した後に乾燥させ、乾燥した帯状の抵抗膜の不要部を除去し、除去後に残された抵抗膜を焼成し、抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設することを特徴とする。
【選択図】 図1

Description

本発明は外形の仕上りと抵抗値歩留が良好なチップ抵抗器及びその製造方法に関する。
チップ抵抗器を製造するための従来方法としては、例えば、特開2001−118703号公報(特許文献1)に記載されたものを挙げることができる。これは、例えば、平面視で0.6mm×0.3mm以下の小型のチップ抵抗器を製造する過程において、電極部の形成後、抵抗体配設面に一対の互いに平行なガイド壁を突設するか、あるいは抵抗体配設面に略矩形枠状のガイド壁を突設し、このガイド壁内に抵抗体ペーストを印刷することにより、抵抗ペーストの印刷に伴なう滲みやダレを防止し、焼成された抵抗膜の厚みを均一にすることを目的とするものである。そして、特許文献1の製造方法では、絶縁基板に第一ブレーク溝と第二ブレーク溝とが予め形成され、所定工程において、これらブレーク溝に沿って分割されてチップ抵抗器が形成される。
また従来のチップ抵抗器の製造工程では、絶縁基板を縦横に切断するため、厚さ40μm、直径50mm程度の円板状ブレードを備えるダイシングソーが使用されている。アルミナセラミック等からなる絶縁基板は、比較的硬度が大きく被削性が乏しいため、これをダイシングソーで切断した場合、厚さ方向に最後まで切断されず、切断面にバリが残るという問題点があった。この問題点は、特許文献1の技術に依っては解決し得るものではない。
この問題を解決し得るものとして、特開2002−313612号公報(特許文献2)に記載されたものを挙げることができる。特許文献2では、集合基板上に複数の抵抗体が形成され、抵抗体の上面側に樹脂材料からなる20〜50μmの保護コート膜が形成され、この保護コート膜が下になるように粘着シート上に集合基板が設置され、集合基板の裏面からブレードで切断される。切断時には、ブレードを挟んで左右に押し広げようとする力が集合基板に作用するものの、基板切断の瞬間においても、保護コート膜部分は繋がっているため、切断途中における基板の割れは防止され、また保護コート膜は基板よりも被削性が優れているため、切断面のバリの発生は防止される。
特開2001−118703号公報 特開2002−313612号公報
各種電子機器の小型化と高機能化に伴なって、超小型チップ抵抗器に対する需要も増加しており、例えば、平面的な外形寸法が0.6mm×0.3mm、あるいは0.4mm×0.2mmといったチップ抵抗器に対する要望がある。
これに対して、特許文献1に記載のチップ抵抗器の製造方法に依れば、抵抗ペーストの印刷に伴なう滲みやダレを防止し、焼成された抵抗膜の厚みを均一にすることは可能であるが、下記のように幾つかの課題が残されている。
(1)ガイド壁の形成に伴ない材料や工程が増加する。
(2)ガイド壁はガラスペーストのスクリーン印刷により形成されるため、この印刷時にガイド壁内の領域まで滲みやダレが生じ、ガイド壁内の抵抗膜の形状に影響を与えて抵抗膜にバラツキを生じさせる。
(3)保護コートは個々の抵抗膜を覆うように個々の微小領域に印刷形成するものであるため、保護コートの断面が御椀形状になり、実装機における吸着ミスを増大させる。
(4)製造プロセスの中間において、絶縁基板に予め設けられた第一及び第二のブレーク溝に沿って絶縁基板を分割するので、小型で薄い絶縁基板にあっては、製造プロセス中の焼成に伴なう加熱の繰り返しによる絶縁基板の反りや熱歪みによる分割溝間隔の不均一が生じて分割後の分割形状が安定せず、製造プロセス中の絶縁基板の破損が生じやすい。
また特許文献2においても、工数の複雑化、工数時間の増加、材料費の上昇等に関して下記のような課題が残されている。
(1)絶縁基板はブレードにより縦横に切断されるため、切断に多大な時間を要する。
(2)切削されるブレード幅分を見越した大きさの絶縁基板を要するため無駄が生じる。
(3)保護コート膜面の平坦性を確保するために厳格な品質管理が求められ、また硬度と被削性の異なる材料が貼り合わされた絶縁基板の採用を余儀なくされるので材料費が上昇する。
(4)粘着シートによる材料費の上昇と、粘着シートに固定する工程が必要になる。
本発明は、上記課題を解決するものであり、その目的は、平面的な外形寸法が0.6mm×0.3mm以下で、且つ比較的薄い絶縁基板を用いた超小型チップ抵抗器を実現するに際して、所定寸法の絶縁基板から可能な限り多くのチップ抵抗器を生産することができて、抵抗ペーストの印刷に伴なう滲みやダレの防止が図れ、焼成された抵抗膜の厚さを均一にできて、保護コート膜の分断面及び絶縁基板分割に伴なう分割面の形状精度が良好で、工数の簡略化及び工数時間の圧縮が実現可能なチップ抵抗器及びその製造方法を提供することにある。
本発明の上記課題は下記の手段によって解決される。
(1)分割溝が予め刻設されていない絶縁基板を使用し、該絶縁基板の所定領域に一対の電極膜を複数形成し、各一対の電極膜の一部に重畳するように帯状の抵抗膜を複数印刷した後に乾燥させ、該乾燥した帯状の抵抗膜の不要部を除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、該少なくとも保護コート膜及び該電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設することを特徴とするチップ抵抗器の製造方法。
(2)前記帯状の抵抗膜の不要部は、基本波又はUV波長の領域を有するレーザービームを照射して除去し、前記電極膜及び前記少なくとも保護コート膜を縦横に所定の間隔で分断すると同時に絶縁基板への分割溝刻設は、UV波長領域を有するレーザービームを照射して成ることを特徴とする上記(1)に記載のチップ抵抗器の製造方法。
(3)絶縁基板、電極膜、抵抗膜及び保護コート膜とを備えたチップ抵抗器であって、
前記絶縁基板は予め分割溝が刻設されていないものを使用し、該絶縁基板の所定領域に導電ペーストを用いて一対の電極膜を複数形成し、該電極膜の一部に重畳するように帯状の抵抗ペーストを印刷して乾燥し、乾燥した帯状の抵抗膜の不要部にレーザービームを照射して除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、レーザービームの照射によって、少なくと保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設し、該分割溝に沿って分割した絶縁基板の分割面と、保護コート膜及び電極膜の分断面とが略面一に形成されたものであるチップ抵抗器。
上記(1)に記載のチップ抵抗器の製造方法では、分割溝が予め刻設されていない絶縁基板を使用し、保護コート膜及び電極膜をそれぞれ所定間隔で分断しながら、同時に絶縁基板にも分割溝を刻設するので、電極膜や抵抗膜等の要素膜形成に伴なう焼成の繰り返しによる絶縁基板の反りや分割溝間隔の歪みが抑制され、例えば、厚さ0.2mm以下等の極薄の絶縁基板を使用する自由度が大きくなることができる。
上記(1)の製造方法では、焼成前の乾燥した状態で帯状の抵抗膜の不要部を除去するので、厚膜の抵抗ペーストを使用しても、抵抗膜の幅を自由に設定することができて、チップ抵抗器に負荷できる消費電力も大きく設定することができる。
上記(1)の製造方法では、厚膜の抵抗ペーストを使用しても、ダレや滲みの発生が無くなり、抵抗膜の膜厚が両側縁に至るまで略均一に且つ良好に仕上げることができる。これにより、抵抗膜を焼成した後の抵抗値分布のバラツキを抑制できる。
上記(2)に記載のチップ抵抗器の製造方法は、従来の製造方法のように微小領域に個々に保護コート膜を形成する際に表面が御椀型に盛り上がったものとは異なり、保護コート膜を帯状に複数形成した後にレーザービームの照射により分断するものであるため、表面を略平坦に形成することができる。このように保護コート膜が平坦であれば、実装機の吸着ミスを低減することができる。
上記(2)の製造方法では、抵抗膜のパターン化、電極膜及び保護コート膜等の分断、絶縁基板への分割溝の刻設を、レーザービームの照射により行うため、隣接するチップ抵抗器どうしの間隔を狭小にできて、一枚の絶縁基板から生産し得るチップ抵抗器の個数を増加させることができる。
上記(2)の製造方法では、UV波長領域を有するレーザービーム照射することにより、電極膜及び保護コート膜を分断するので、アブレーション効果による分断時の飛散物を大幅に抑制することができる。また厚さ0.2mm以下等の極薄の絶縁基板であっても、絶縁基板を透過して切断してしまうこと無く、安定した分割溝を刻設することができる。
上記(2)製造方法では、レーザービームの照射により電極膜及び保護コート膜をそれぞれ所定の間隔で分断し、その際にレーザービームは絶縁基板の表面まで達し、絶縁基板に分割溝をも刻設する。したがって、電極膜の分断面と絶縁基板の分割面とが略面一に形成され、また保護コート膜の分断面と絶縁基板の分割面とも略面一に形成される。
上記(3)に記載のチップ抵抗器は、平面的な外形寸法が0.6mm×0.3mm以下の超小型サイズであっても、抵抗膜には抵抗ペーストの印刷に伴なう滲みやダレがほとんど無く、抵抗膜の厚さが均一で、保護コート膜の分断面や、絶縁基板の分割面の形状精度が良好である。
本発明のチップ抵抗器は、予め分割溝が刻設されていないアルミナセラミックから成る絶縁基板に形成した電極膜間にメタルグレーズによる厚膜の抵抗ペーストを用いて抵抗膜を帯状に印刷し、乾燥させた後に抵抗膜の不要部をレーザービームの照射により除去し、除去後に残された抵抗膜を焼成し、その後、抵抗膜をトリミングして抵抗値調整のための溝を形成し、トリミング溝を含む抵抗膜の所定領域を保護コート膜で覆った後に、レーザービームを照射することにより、電極膜と少なくとも保護コート膜を所定の間隔でそれぞれ分断し、このとき、レーザービームは絶縁基板の表面まで達して分割溝も刻設する。
これにより、平面的な外形寸法が、例えば0.6mm×0.3mmや0.4mm×0.2mm、絶縁基板の厚さが0.2mm以下といった超小型・薄型のチップ抵抗器の製造に際して、特許文献1のようなガイド壁を不要とし、且つ厚膜の抵抗ペーストの印刷に伴なうダレや滲みを抑制し、膜厚が抵抗膜の両側部に至るまで略均一になり、抵抗膜を焼成した後の抵抗値分布のバラツキも抑制できる。絶縁基板に予め形成された分割溝が無く、且つ薄い絶縁基板であっても、製造プロセスにおける加熱の繰り返しによる絶縁基板の反りが無く、分割溝間の平行度の歪みも無く、製造プロセスにおける絶縁基板の破損が回避できて、分割に伴なう外形寸法精度を良好に維持できる。保護コート膜を個々のチップ抵抗器毎の狭小範囲に形成する従来方法に比べて、保護コート膜の両側面にダレや滲みが生じず、範囲も広く略平坦な保護コート膜が得られ、回路基板への実装に際して実装機の吸着ミスの低減ができる。
以下、本発明の実施形態について、図面を参照して更に詳細に説明するが、本発明は下記の実施形態に限定されるものではない。
図1は超小型で薄型のチップ抵抗器を製造する工程を示す概略図である。図1において、一枚の絶縁基板から得られるチップ抵抗器の個数は、実際の製造工程によりも少なく図示されているが、実際の超小型チップ抵抗器の製造工程では、大型絶縁基板から数百個以上のチップ抵抗器が製造される。
図1(a)では、平面的な外形寸法が0.6×0.3mm以下の超小型チップ抵抗器を製造することを目的に、分割溝が予め刻設されていない厚さ0.2mm以下のアルミナセラミック基板11が使用される。最初に、メタルグレーズ系又はレジネートによる導体ペーストを用いて、電極膜12をアルミナセラミック基板の個々の領域毎に形成する。
なお、フェースアップ実装を目的とするチップ抵抗器を製造する場合には、表側の電極膜12に対応するように基板裏側にも電極膜(図示せず)を形成する。この裏側の電極膜は個々の領域毎又は所定の領域毎に帯状に形成する。
次に、図1(b)に示したように、一対の表電極となる電極膜12の一部に重畳するように、メタルグレーズ系の厚膜の抵抗ペーストを用いて抵抗膜13aを印刷し、これを乾燥する。ここでは、抵抗膜13aは帯状に形成したものを図示したが、厚膜の抵抗ペーストによるダレや滲みの範囲を予め考慮し、表電極となる電極膜よりも幅広となるように抵抗膜を個々に形成することも可能である。
次に、印刷後に乾燥された帯状の抵抗膜13aにおいて、絶縁基板11の縦方向(一次方向)における帯状の抵抗膜13aの不要部、もしくは表電極となる電極膜よりも幅広の抵抗膜のダレや滲みの範囲となった不要部(図示せず)をレーザービームの照射により除去する。図1(c)では、不要部をそれぞれ除去した絶縁基板11を示した。このように不要部をレーザービームの照射で除去することにより、個々の独立した抵抗膜13bが得られ、且つ、乾燥した状態でレーザービームを照射することにより不要部を除去した抵抗膜13bの一次方向の側縁部は、特許文献1のガイド壁に優る効果を発揮する。そして、続く抵抗膜の焼成工程を経ることにより、抵抗ペーストのダレや滲みのない抵抗膜の側縁部に至る略均一な膜厚を形成することができて、絶縁基板上に複数個形成される抵抗膜間の抵抗値分布のバラツキを抑制し、抵抗膜の形成範囲、及びこれの隣接間隔配設の自由度も大きくなり、絶縁基板の有効利用が可能になる。
抵抗膜の不要部を除去するレーザービームは、Nd:YAG、Nd:YLF、Nd:YVO4などの発振装置から発振された基本波(波長がほぼ1064nm)、または基本波を波長変換したUV波長領域(波長がほぼ262〜266nm)を有するレーザーを用いることができる。基本波の場合で、出力が0.5W、Qレートが10kHz、速度40mm/秒となる。またUV波長領域を有するレーザーの場合で、出力が0.5W、Qレートが30kHz、速度40mm/秒となる。なお、レーザービームは、作業効率を考慮して出力、Qレート、速度などを適宜調整する。
乾燥した抵抗膜の不要部を、UV波長領域を有するレーザービーム照射で除去した場合にはUVレーザー特有のアブレーション、すなわち、非熱発生的な効果が得られ、一方、基本波の波長領域を有するレーザービームを照射して除去した場合には、乾燥した抵抗膜にレーザービームを照射するので、焼成した抵抗膜で見られる熱歪によるマイクロクラックが抵抗膜側縁に発生することはない。
抵抗膜を焼成した後、図1(d)に示したように、ガラスペースト厚膜により抵抗膜の上にアンダーコート膜14を形成し、アンダーコート膜14上からレーザービームを照射して抵抗値調整のためのトリミング溝15を形成する。ここでは、トリミング溝15の溝壁及び側縁がレーザービーム照射による熱的影響を軽減し、アンダーコート膜14が、レーザービーム照射に伴う飛散物が抵抗膜上へ付着することを防止する。
次に、図1(e)に示したように、アンダーコート膜14を覆ってトリミング溝15を埋めるように、ガラスペースト又は樹脂ペーストを用いて保護コート膜16を帯状に形成する。
保護コート膜16の形成後、絶縁基板の横方向(一次方向)及び縦方向(二次方向)に直交するようにUV波長領域を有するレーザービームを照射すると、図1(f)及び図2に示したような分割溝17a,17bが絶縁基板11に刻設される。すなわち、レーザービームは、表面の電極膜12や保護コート膜16(帯状のアンダーコート膜14も含む)を分断し、さらに下方の絶縁基板11まで達して分割溝17a,17bを絶縁基板11へ刻設する。
なお、図2は図1(f)におけるX−X線に沿った部分的な断面図である。
ここで、レーザービームは、Nd:YAG、Nd:YLF、Nd:YVO4などのレーザー発振装置から発振された基本波を波長変換したUV波長領域を有するUVレーザー、例えば、波長領域がほぼ266nm乃至ほぼ355nm、出力が0.5W、Qレートが30kHzのものを用いることができる。UVレーザーは絶縁基板の厚さ及び分割溝の深さに応じて、出力及びQレートが適宜調整される。
このように電極膜12や保護コート膜16の分断及び刻設時に、UVレーザーを使用することにより、特に、分断・刻設箇所の周辺への飛散物を抑制することが可能であり、UVレーザービーム照射に伴なうアブレーション効果をも有効活用することができる。
絶縁基板に分割溝17a,17bを刻設した後に、横方向(一次方向)の分割溝17aに沿って絶縁基板を分割し、図1(g)に示したような短冊状の基板18を形成し、さらに、各短冊状基板18を縦方向(二次方向)の分割溝17bに沿って分割し、図1(h)に示したような個々のチップ状にする。ここで、図1(h)のチップ抵抗器は電極膜の露出部にめっき膜19を形成したものであり、フェースダウン実装に対応する超小型チップ抵抗器として使用される。
次に、図3(a)は図1(g)とは異なる短冊状基板20の平面図であり、これは、絶縁基板の表裏の対応する位置に電極膜を形成し、絶縁基板を短冊状に分割したものであり、各短冊状基板20には表裏の電極膜を接続するための端面電極膜21が形成されている。端面電極膜21は、保護コート膜16に応じた材質により形成される。すなわち、保護コート膜16がガラスペーストから形成されている場合には、メタルグレーズの導電性ペーストを用いて端面電極膜21を形成し、一方、保護コート膜16が樹脂ペーストから形成されている場合には、導電性樹脂ペーストを用いて端面電極膜21を形成する。また端面電極膜は、短冊状の絶縁基板を積み重ねて、蒸着法やスパッター法で形成することができる。
短冊状基板20に端面電極膜21を形成した後に、縦方向(二次方向)の分割溝17bに沿って分割し、図3(b)に示したような個々のチップ抵抗器22が製造される。
このチップ抵抗器22では、回路基板における電極ランド(図示せず)と主にチップ抵抗器の端面電極とのはんだフィレット接合を主目的とするフェースダウン又はフェースアップの両面実装が可能である。
次に、図4(a)(b)は図1とは異なるチップ抵抗器の製造方法における一部工程を示す平面図である。
この製造方法では、図1と同様なアルミナセラミック基板30を使用し、図4(a)に示したように、最初に、この基板30に帯状の抵抗膜31を複数印刷して乾燥させる。そして、抵抗膜31の乾燥後に、図4(b)に示したように、各抵抗膜31の一部に重畳するように、複数の電極膜32を帯状に形成する。つまり、抵抗膜31と電極膜32が、図1とは逆の順序で形成されるものであり、これ以降は、図1(c)〜(h)と同様の工程を行うことによりチップ抵抗器が製造できる。
(a)〜(h)は本発明の製造方法における各工程を示す平面図である。 図1(f)におけるX−X線に沿った部分的な断面図である。 (a)(b)は図1とは異なる短冊状基板とチップ抵抗器の平面図である。 図1とは異なる製造方法における一部工程を示す平面図である。
符号の説明
10 チップ抵抗器
11 絶縁基板
12 電極膜
13a 抵抗膜
13b 抵抗膜
16 保護コート膜
17a 分割溝(一次方向)
17b 分割溝(二次方向)
19 電極膜
22 チップ抵抗器
31 抵抗膜
32 電極膜

Claims (3)

  1. 分割溝が予め刻設されていない絶縁基板を使用し、該絶縁基板の所定領域に一対の電極膜を複数形成し、各一対の電極膜の一部に重畳するように帯状の抵抗膜を複数印刷した後に乾燥させ、該乾燥した帯状の抵抗膜の不要部を除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、該少なくとも保護コート膜及び該電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設することを特徴とするチップ抵抗器の製造方法。
  2. 前記帯状の抵抗膜の不要部は、基本波又はUV波長の領域を有するレーザービームを照射して除去し、
    前記電極膜及び前記少なくとも保護コート膜を縦横に所定の間隔で分断すると同時に絶縁基板への分割溝刻設は、UV波長領域を有するレーザービームを照射して成ることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  3. 絶縁基板、電極膜、抵抗膜及び保護コート膜とを備えたチップ抵抗器であって、
    前記絶縁基板は予め分割溝が刻設されていないものを使用し、該絶縁基板の所定領域に導電ペーストを用いて一対の電極膜を複数形成し、該電極膜の一部に重畳するように帯状の抵抗ペーストを印刷して乾燥し、乾燥した帯状の抵抗膜の不要部にレーザービームを照射して除去し、除去後に残された抵抗膜を焼成し、該抵抗膜の上に少なくとも保護コート膜を帯状に複数形成し、レーザービームの照射によって、少なくとも保護コート膜及び電極膜を縦横に所定の間隔で分断すると同時に絶縁基板にも分割溝を刻設し、該分割溝にそって分割した絶縁基板の分割面と、保護コート膜及び電極膜の分断面とが略面一に形成されたものであるチップ抵抗器。
JP2004380438A 2004-12-28 2004-12-28 チップ抵抗器の製造方法 Expired - Fee Related JP4881557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004380438A JP4881557B2 (ja) 2004-12-28 2004-12-28 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004380438A JP4881557B2 (ja) 2004-12-28 2004-12-28 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2006186231A true JP2006186231A (ja) 2006-07-13
JP4881557B2 JP4881557B2 (ja) 2012-02-22

Family

ID=36739105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004380438A Expired - Fee Related JP4881557B2 (ja) 2004-12-28 2004-12-28 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4881557B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214667A (ja) * 2012-04-03 2013-10-17 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
CN116031172A (zh) * 2023-01-09 2023-04-28 上海泽丰半导体科技有限公司 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板
JP2024059518A (ja) * 2022-10-18 2024-05-01 太陽社電気株式会社 チップ抵抗器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127806B1 (ko) 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법
KR102127807B1 (ko) 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288402A (ja) * 1985-06-15 1986-12-18 沖電気工業株式会社 抵抗体アレイの製造方法
JPH02198872A (ja) * 1989-01-27 1990-08-07 Aisin Seiki Co Ltd サーマルヘッドの抵抗体トリミング方法
JPH0347289Y2 (ja) * 1985-06-15 1991-10-08
JPH05267025A (ja) * 1992-03-23 1993-10-15 Towa Electron Kk チップ部品の製造法及び電子部品の製造法
JPH07211525A (ja) * 1994-01-25 1995-08-11 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JPH11111513A (ja) * 1997-09-30 1999-04-23 Kyocera Corp チップ抵抗器の製造方法
JP2001167914A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 絶縁基板の分割溝形状
JP2002110401A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002313613A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd チップ電子部品の製造方法
JP2003086408A (ja) * 2001-09-11 2003-03-20 Mitsubishi Materials Corp チップ抵抗器の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288402A (ja) * 1985-06-15 1986-12-18 沖電気工業株式会社 抵抗体アレイの製造方法
JPH0347289Y2 (ja) * 1985-06-15 1991-10-08
JPH02198872A (ja) * 1989-01-27 1990-08-07 Aisin Seiki Co Ltd サーマルヘッドの抵抗体トリミング方法
JPH05267025A (ja) * 1992-03-23 1993-10-15 Towa Electron Kk チップ部品の製造法及び電子部品の製造法
JPH07211525A (ja) * 1994-01-25 1995-08-11 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JPH11111513A (ja) * 1997-09-30 1999-04-23 Kyocera Corp チップ抵抗器の製造方法
JP2001167914A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 絶縁基板の分割溝形状
JP2002110401A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002313613A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd チップ電子部品の製造方法
JP2003086408A (ja) * 2001-09-11 2003-03-20 Mitsubishi Materials Corp チップ抵抗器の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214667A (ja) * 2012-04-03 2013-10-17 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2024059518A (ja) * 2022-10-18 2024-05-01 太陽社電気株式会社 チップ抵抗器
JP7849726B2 (ja) 2022-10-18 2026-04-22 太陽社電気株式会社 チップ抵抗器の製造方法
CN116031172A (zh) * 2023-01-09 2023-04-28 上海泽丰半导体科技有限公司 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板
CN116031172B (zh) * 2023-01-09 2024-02-13 上海泽丰半导体科技有限公司 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板

Also Published As

Publication number Publication date
JP4881557B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
JP2006527666A (ja) セラミック金属基板の製造方法
JP4881557B2 (ja) チップ抵抗器の製造方法
JPH091530A (ja) ブレークラインの形成方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP5042420B2 (ja) チップ抵抗器の製造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
US20060261924A1 (en) Method of forming passive electronic components on a substrate by direct write technique using shaped uniform laser beam
JPH10270813A (ja) ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JP3358990B2 (ja) チップ型抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP3065743B2 (ja) 電子部品用セラミック製絶縁基板の製造方法
JP7370192B2 (ja) 電子デバイス用回路基板の製造方法
JP2005086131A (ja) セラミック電子部品の製造方法
JP2001118705A (ja) チップ型抵抗器
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
WO2022045140A1 (ja) セラミック板及びその製造方法、接合基板及びその製造方法、並びに、回路基板及びその製造方法
JP3712520B2 (ja) 多層セラミック基板の製造方法
JP2007173282A (ja) 電子部品の製造方法
JP2653981B2 (ja) セラミック回路基板の製造方法
WO2022131337A1 (ja) セラミック板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JPH11111513A (ja) チップ抵抗器の製造方法
JP2002343615A (ja) 厚膜型チップ抵抗器の製造方法
JP3801843B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

R150 Certificate of patent or registration of utility model

Ref document number: 4881557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees