JP2006303003A

JP2006303003A - プリント基板、および情報処理装置

Info

Publication number: JP2006303003A
Application number: JP2005119579A
Authority: JP
Inventors: Makoto Tanaka; 田中　　誠; Yuichi Koga; 裕一古賀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-04-18
Filing date: 2005-04-18
Publication date: 2006-11-02
Also published as: US20080271914A1; US20060231912A1; US7453704B2

Abstract

【課題】プリント基板の面積を縮小を図る。
【解決手段】第１の重複領域ＯＬ＿Ｒ１内の第１パッド２０１の少なくとも一部と第１の重複領域ＯＬ＿Ｒ１内の第２パッド２１７の少なくとも一部とが、第１配線層２０２、第１ブラインドビア２０４、第２配線層２０６、第１ベリードビア２０７、第３配線層２０９、ベースビア２１１、第４配線層２１０、第５配線層２０９、第２ベリードビア２１３、第５配線層２１４、第２ブラインドビア２１６、および第６配線層２１８によって電気的に接続されている。少なくとも第１の重複領域ＯＬ＿Ｒ１内において第１パッド２０１は、直接または第１配線層２０２を介して第１ブラインドビア２０４に接続され、スルービアに接続されていない。また、少なくとも第１の重複領域ＯＬ＿Ｒ１内において、第２パッド２１７は、直接または第６配線層２１８を介して第２ブラインドビア２１６に接続され、スルービアに接続されていない。
【選択図】図６

Description

本発明は、半導体チップを両面実装可能なプリント基板、およびこのプリント基板を有する情報処理装置に関する。

半導体チップや抵抗等の電子部品をプリント基板に実装する技術が、近年注目を集めている。情報処理装置の小型化に伴い、半導体チップや抵抗等の電子部品が実装されるプリント基板の小型が図られている。プリント基板の小型化を図るために、電子部品の小型化、並びに電子部品の配置密度を高くすること等が行われている。さらなるプリント基板の小型化を図るために、プリント基板の表裏両面に電子部品を実装する両面実装技術がある（特許文献１）。
特開２００１−３３９０３７号公報

両面実装を行うことでプリント基板の小型化を図ることができる。しかし、更なる情報処理装置の小型化を図るために、プリント基板の面積を縮小することが求められている。

本発明の目的は、面積の縮小を図り得るプリント基板、およびこのプリント基板を用いた情報処理装置を提供することにある。

本発明の一例に係わるプリント基板は、表面配線層が設けられた表面と、裏面配線層が設けられた裏面とを有する基板本体と、前記表面上の第１領域に設けられ、第１の半導体チップの下面に配置された端子が接続可能な第１のパッドと、前記第１領域の一部に重なった前記裏面上の第２領域に設けられ、第２の半導体チップの下面に配置された端子が接続可能な第２のパッドと、前記第１領域と前記第２領域とが重なった重複領域内に配置された前記第１のパッドと前記重複領域内に配置された第２のパッドとを電気的に接続するための層間配線とを具備することを特徴とする。

本発明によれば、プリント基板の面積の縮小を図り得る。

本発明の実施の形態を以下に図面を参照して説明する。

図１は本発明の一実施形態に係る情報処理装置としてのノートブック型のパーソナルコンピュータの構成の一例を示す図である。

パーソナルコンピュータは、コンピュータ本体１２と、ディスプレイユニット１４とから構成されている。

ディスプレイユニット１４は、コンピュータ本体１２の上面を覆う開放位置とコンピュータ本体１２の上面が露出する閉塞位置との間を回動自在に変化するように、コンピュータ本体１２の奥手側の端部に設けられたヒンジ（支持部）１８に取り付けられている。ディスプレイユニット１４には、表示パネルであるパネル駆動信号に応じて表示エリアに画像を表示するＬＣＤ（Liquid Crystal Display）パネル１６が組み込まれている。

コンピュータ本体１２は箱形の筐体を有しており、その筐体上面中央部には、キーボード２０が設けられる。コンピュータ本体１２の手前側の筐体部分上面にはパームレストが形成されている。パームレストのほぼ中央部には、ＬＣＤ１６に表示されるポインタを移動させるためのマウスポイント２２、コントロールボタン２６が設けられる。コンピュータ本体１２の奥側の筐体部分上面には、コンピュータ本体１２の電源をオン／オフするためのパワーボタン２８が配置されている。

本コンピュータは、図２に示されているように、ＣＰＵ（セントラル・プロセッシング・ユニット）１０２、ノースブリッジ１０４、主メモリ１１４、グラフィクスコントローラ１０８、サウスブリッジ１０６、ＢＩＯＳ−ＲＯＭ１３６、ハードディスクドライブ（ＨＤＤ）１２６、およびエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１２を備えている。

ＣＰＵ１０２は本コンピュータの動作を制御するために設けられるプロセッサであり、ハードディスクドライブ（ＨＤＤ）１２６から主メモリ１１４にロードされる、オペレーティングシステム（ＯＳ）および各種アプリケーションプログラムを実行する。

また、ＣＰＵ１０２は、ＢＩＯＳ−ＲＯＭ１３６に格納されたシステムＢＩＯＳ（Basic Input Output System）を主メモリ１１４にロードした後、実行する。システムＢＩＯＳはハードウェア制御のためのプログラムである。

ノースブリッジ１０４はＣＰＵ１０２のローカルバスとサウスブリッジ１０６との間を接続するブリッジデバイスである。ノースブリッジ１０４には、主メモリ１１４をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１０４は、ＡＧＰ（Accelerated Graphics Port）バスなどを介してグラフィクスコントローラ１０８との通信を実行する機能も有している。

グラフィクスコントローラ１０８は本コンピュータのディスプレイモニタとして使用されるＬＣＤ１６を制御する表示コントローラである。このグラフィクスコントローラ１０８はビデオメモリ（ＶＲＡＭ）を有しており、ＯＳ／アプリケーションプログラムによってビデオメモリに描画された表示データから、ＬＣＤ１６に表示すべき表示イメージを形成する映像信号を生成する。グラフィクスコントローラ１０８によって生成された映像信号はライン１に出力される。

ＥＣ／ＫＢＣ１１２はパワーボタン２８の操作に応じてコンピュータをパワーオン／パワーオフするための制御を行う。ＥＣ／ＫＢＣ１１２は、ＣＰＵ１０２の制御の下、キーボード（ＫＢ）２０、マウスポイント２２、およびコントロールボタン２６を制御する。

ＣＰＵ１０２、ノースブリッジ１０４、およびサウスブリッジ１０６は、ハンダボールが設けられたボール・グリッド・アレイ（ＢＧＡ：Ball Grid Array）型でパッケージされている。プリント基板に例えばＣＰＵを実装する場合、ＣＰＵに設けられたハンダボールに対応してプリント基板上に二次元配置されたパッドにＣＰＵを載置した後、リフローしてハンダボールを溶融させる。

図３に示すように、ＣＰＵ１０２は、プリント基板に対向する面にハンダボール（端子）１０２Ａが二次元配置された、ボール・グリッド・アレイ（ＢＧＡ：Ball Grid Array）型でパッケージされている。また、図４に示すように、ノースブリッジ１０４は、プリント基板に対向する面にハンダボール（端子）１０６Ａが二次元配置された、ボール・グリッド・アレイ（ＢＧＡ：Ball Grid Array）型でパッケージされている。

図３に示すＣＰＵ１０２のハンダボール１０２Ａの一部と図４に示すノースブリッジ１０４のハンダボール１０４Ａの一部とは、専用の高速バスを介して接続される。本実施形態では、図５に示すように、プリント基板２００の表面の第１領域Ｒ１にＣＰＵ１０２を実装し、第１領域Ｒ１の一部に重なりプリント基板２００の裏面の第２領域Ｒ２にノースブリッジ１０４を実装する。ＣＰＵ１０２とノースブリッジ１０４とを接続する高速バス（配線）を短くするために、ＣＰＵ１０２のハンダボール１０２Ａの少なくとも一部とノースブリッジ１０４のハンダボール１０４Ａの少なくとも一部とが第１領域Ｒ１と第２領域Ｒ２とが重なった第１の重複領域ＯＬ＿Ｒ１内に配置されるようにする。

第１の重複領域ＯＬ＿Ｒ１内に、接続すべきハンダボール１０２Ａの少なくとも一部とハンダボール１０４Ａの少なくとも一部が配置されていることによって、配線長を短くすることができる。通常、複数の信号線を有する高速バスは信号の遅延を防止するために、配線長をある許容範囲内に納める配線長マッチングを行う必要がある。ＣＰＵとノースブリッジとを重ね合わせない場合、マッチング基準配線長が１００ｍｍ、マッチング許容範囲が±１０ｍｍであり、配線長マッチングを９０ｍｍ〜１１０ｍｍの間で行う必要がある。通常、配線長マッチングを行うために配線を引き回すことが行われ、配線エリアが増加する。

本実施形態の場合、配線長が短いのでマッチング基準配線長が１０ｍｍである。マッチング基準配線長が１００ｍｍの時と同様にマッチング許容範囲を±１０ｍｍにすると、配線長マッチングを０〜２０ｍｍの間で行えばよい。よって、配線エリアを削減することができ、プリント基板の面積を縮小することができる。

なお、配線エリアを削減するためには、接続されるハンダボール１０２Ａの少なくとも一部とハンダボール１０６Ａの少なくとも一部とが重なるように実装することが好ましい。

図６に第１の重複領域ＯＬ＿Ｒ１の断面を示す。ＣＰＵ１０２はプリント基板２００の表面上に設けられた複数の第１パッド２０１にハンダボール１０２Ａを介して実装され、ハンダボール１０２Ａと第１パッド２０１とが電気的に接続される。プリント基板２００の表面には第１配線層（表面配線層）２０２が設けられている。第１パッド２０１と第１配線層２０２の一部とは電気的に接続されている。第１パッド２０１および第１配線層２０２は、第１絶縁基板２０３の表面上に形成されている。

第１絶縁基板２０３内に、第１パッド２０１または第１配線層２０２に接続された、第１ブラインドビア（第１の層間配線）２０４が設けられている。第１絶縁基板２０３は第２絶縁基板２０５の表面上に形成されている。第２絶縁基板２０５の表面上には第２配線層（第１の層間配線）２０６が形成されている。第２配線層２０６の一部は第１ブラインドビア２０４に接続されている。

第２絶縁基板２０５内に第２配線層２０６の一部に接続する第１ベリードビア（第１の層間配線）２０７が形成されている。第２絶縁基板２０５は、ベース絶縁基板２０８の表面上に形成されている。ベース絶縁基板２０８上に第３配線層（第１の層間配線）２０９が形成されている。第３配線層２０９の一部は第１ベリードビア２０７に接続されている。ベース絶縁基板２０８の裏面上に第４配線層（第１の層間配線）２１０が形成されている。ベース絶縁基板２０８に第５配線層（第１の層間配線）２０９と第４配線層２１０とを接続するベースビア（第１の層間配線）２１１が形成されている。ベース絶縁基板２０８は、第３絶縁基板２１２の表面上に形成されている。

第３絶縁基板２１２内に第４配線層層２１０の一部に接続する第２ベリードビア（第１の層間配線）２１３が形成されている。第３絶縁基板２１２の裏面上に第５配線層（第１の層間配線）２１４が形成されている。第５配線層２１４の一部は第２ベリードビア２１３に接続されている。第３絶縁基板２１２は、第４絶縁基板２１５の表面上に形成されている。

第４絶縁基板２１５内に第２ブラインドビア（第１の層間配線）２１６が形成されている。第２ブラインドビア２１６は、第５配線層２１４の一部に接続されている。第４絶縁基板２１５の裏面上に複数の第２パッド２１７、および第６配線層（裏面配線層）２１８が形成されている。第２パッド２１７上にノースブリッジ１０４が実装されている。プリント基板２００の表面側および裏面側に第１コート層２１９および第２コート層２２０が形成されている。

図６に示すように、第１の重複領域ＯＬ＿Ｒ１内の第１パッド２０１の少なくとも一部と第１の重複領域ＯＬ＿Ｒ１内の第２パッド２１７の少なくとも一部とが、第１配線層２０２、第１ブラインドビア２０４、第２配線層２０６、第１ベリードビア２０７、第３配線層２０９、ベースビア２１１、第４配線層２１０、第５配線層２０９、第２ベリードビア２１３、第５配線層２１４、第２ブラインドビア２１６、および第６配線層２１８によって電気的に接続されている。

また、少なくとも第１の重複領域ＯＬ＿Ｒ１内において第１パッド２０１は、直接または第１配線層２０２を介して第１ブラインドビア２０４に接続され、スルービアに接続されていない。また、少なくとも第１の重複領域ＯＬ＿Ｒ１内において、第２パッド２１７は、直接または第６配線層２１８を介して第２ブラインドビア２１６に接続され、スルービアに接続されていない。

図６に示すように、本実施形態のプリント基板２００は、スタック構造である。スルービアを用いた従来のプリント基板では、ピッチの異なる２つの半導体チップの一部が重なるように両面実装することが出来ない。本実施形態のように、スタック構造のプリント基板２００を用いることによって、ハンダボールの配置ピッチが異なる２つの半導体チップの一部が重なるように両面実装することができる。

以下に、プリント基板２００の面積を更に縮小するための構成について説明する。

図２のブロック図に示すようにノースブリッジ１０４とサウスブリッジ１０６とが接続されている。図７に示すサウスブリッジ（第３の半導体チップ）１０６の裏面に二次元配列されたハンダボール１０６Ａのハンダボール１０６Ａの一部が、図４に示すノースブリッジ１０４のハンダボール１０４Ａの一部に専用高速バスを介して電気的に接続される。そこで、図８に示すように、サウスブリッジ１０６が、ノースブリッジ１０４に重なるプリント基板表面上の第３領域Ｒ３に実装される。ノースブリッジ１０４とサウスブリッジ１０６とを接続する高速バス（配線）を短くするために、第２領域Ｒ２と第３領域Ｒ３とが重なった第２の重複領域ＯＬ＿Ｒ２内に電気的に接続されるノースブリッジ１０４のハンダボール１０４Ａの少なくとも一部とサウスブリッジ１０６のハンダボール１０６Ａの少なくとも一部とが配置されるようにする。第２の重複領域ＯＬ＿Ｒ２内に、接続すべきハンダボール１０４Ａの少なくとも一部とハンダボール１０６Ａの少なくとも一部が配置されていることによって、配線長を短くすることができる。

第２の重複領域ＯＬ＿Ｒ２の断面を図９に示す。図９において、図６と同一な部位には同一符号を付し詳細な説明を省略する。

図９に示すように、サウスブリッジ１０６は、プリント基板の表面に設けられた第３パッド２３１にハンダボール１０６Ａを介して接続されている。そして、第２の重複領域ＯＬ＿Ｒ２内の第１パッド２０１の少なくとも一部と第２の重複領域ＯＬ＿Ｒ２内の第３パッド２１７の少なくとも一部とが、第１配線層２０２、第１ブラインドビア２０４、第２配線層２０６、第１ベリードビア２０７、第３配線層２０９、ベースビア２１１、第４配線層２１０、第５配線層２０９、第２ベリードビア２１３、第５配線層２１４、第２ブラインドビア２１６、および第６配線層２１８によって電気的に接続されている。

また、図２のブロック図に示すように、ノースブリッジ１０４と主メモリ１１４とが電気的に接続されている。主メモリ１１４は基板上にメモリチップが実装されたメモリモジュールで構成されている。メモリモジュールは、プリント基板２００に実装されたコネクタに挿入されることによって、ノースブリッジと電気的に接続される。

図１０に示すように、メモリモジュールが挿入されるコネクタ３００は、ノースブリッジ１０４が配置された第２領域Ｒ２の一部に重なるプリント基板２００の表面の第４領域Ｒ４に実装されている。そして、ノースブリッジ１０４とコネクタ３００とが重なった第３の重複領域ＯＬ＿Ｒ３内のノースブリッジ１０４のハンダボール１０４Ａの少なくとも一部と、第３の重複領域ＯＬ＿Ｒ３内のコネクタの端子の少なくとも一部とが電気的に接続される。第３の重複領域ＯＬ＿Ｒ３内に、接続すべきハンダボール１０４Ａの少なくとも一部とコネクタ３００の端子の少なくとも一部が配置されていることによって、配線長を短くすることができる。

また、図１１は、発熱の大きい、ＣＰＵ１０２およびノースブリッジ１０４にそれぞれ第１放熱機構４０１および第２放熱機構４０２を装着させた場合を示す図である。プリント基板２００には、第１放熱機構４０１を取り付けるための第１の取付穴４０３、第２放熱機構４０２を取り付けるための第２の取付穴４０４、および第１放熱機構４０１および第２放熱機構４０２を取り付けるための第３の取付穴４０５が設けられている。第３の取付穴４０５は第１放熱機構４０１および第２放熱機構４０２を固定するための共通な取付穴となっている。このように、第１放熱機構４０１および第２放熱機構４０２を固定するための取付穴の一部を共通にすることで、デッドスペースが減り、配線エリア、実装エリアを確保することができる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

本発明の一実施形態に係わるパーソナルコンピュータの概略構成を示す斜視図。本発明の一実施形態に係わるパーソナルコンピュータの回路構成を示すブロック図。本発明の一実施形態に係わるＣＰＵの裏面側の構成を示す平面図。本発明の一実施形態に係わるノースブリッジの裏面側の構成を示す平面図。ＣＰＵおよびノースブリッジをプリント基板に両面実装した状態を示す図。ＣＰＵとノースブリッジとが重なった第１の重複領域ＯＬ＿Ｒ１のプリント基板の構成を示す断面図。本発明の一実施形態に係わるサウスブリッジの裏面側の構成を示す平面図。サウスブリッジおよびノースブリッジをプリント基板に両面実装した状態を示す図。サウスブリッジとノースブリッジとが重なった第２の重複領域ＯＬ＿Ｒ２のプリント基板の構成を示す断面図。ノースブリッジにメモリモジュールが挿入されるコネクタが重なった状態を示す図。ＣＰＵおよびノースブリッジに第１および第２の放熱機構を装着した状態を示す図。

符号の説明

１２…コンピュータ本体，１４…ディスプレイユニット，１６…ＬＣＤパネル，１８…ヒンジ，２０…キーボード，２２…マウスポイント，２６…コントロールボタン，２８…パワーボタン，１０２…ＣＰＵ，１０２Ａ…ハンダボール，１０４…ノースブリッジ，１０４Ａ…ハンダボール，１０６…サウスブリッジ，１０８…グラフィクスコントローラ，１１２…キーボードコントローラＩＣ，１１４…主メモリ，１２６…ハードディスクドライブ，１３６…ＢＩＯＳ−ＲＯＭ，２００…プリント基板，２０１…第１パッド，２０２…第１配線層，２０３…第１絶縁基板，２０４…第１ブラインドビア，２０５…第２絶縁基板，２０６…第２配線層，２０７…第１ベリードビア，２０８…ベース絶縁基板，２０９…第３配線層，２１０…第４配線層，２１１…インナービア，２１２…第３絶縁基板，２１３…第２ベリードビア，２１４…第５配線層，２１５…第４絶縁基板，２１６…第２ブラインドビア，２１７…第２パッド，２１８…第６配線層

Claims

表面配線層が設けられた表面と、裏面配線層が設けられた裏面とを有する基板本体と、
前記表面上の第１領域に設けられ、第１の半導体チップの下面に配置された端子が接続可能な第１のパッドと、
前記第１領域の一部に重なった前記裏面上の第２領域に設けられ、第２の半導体チップの下面に配置された端子が接続可能な第２のパッドと、
前記第１領域と前記第２領域とが重なった重複領域内に配置された前記第１のパッドと前記重複領域内に配置された第２のパッドとを電気的に接続するための層間配線と
を具備することを特徴とするプリント基板。
第１の半導体チップの下面に設けられた端子の配置ピッチと、第２の半導体チップの下面に設けられた端子の配置ピッチとが異なることを特徴とする請求項１記載のプリント基板。
前記重複領域内で、前記第１のパッド、および前記第２のパッドに接続する第１の層間配線は、ブラインドビアであることを特徴とする請求項１記載のプリント基板。
前記第２領域の一部に重なった前記裏面上の第３領域に設けられ、第３の半導体チップの下面に配置された端子が接続可能な第３のパッドと、
前記第２の領域と前記第３の領域とが重なった第２の重複領域内に配置された第２のパッドと前記第２の重複領域内に配置された第３のパッドとを接続する第２の層間配線とを更に具備することを特徴とする請求項１記載のプリント基板。
前記第２領域の一部に重なった前記裏面上の第４領域に設けられ、第４の半導体チップが実装された基板を挿入するためのコネクタを更に具備することを特徴とする請求項１記載のプリント基板。
前記基板本体に設けられ、前記第１の半導体チップの表面に設けられる第１の放熱機構を取り付け可能な第１の取付穴と、
前記基板本体に設けられ、前記第２の半導体チップの表面に設けられる第２の放熱機構を取り付け可能な第２の取付穴と、
第１の放熱機構および第２の放熱機構を取り付け可能な第３の取付穴とを更に具備することを特徴とする請求項１記載のプリント基板。
前記第１の半導体チップおよび前記第２の半導体チップは、ボール・グリッド・アレイ型のパッケージであって、
前記第１の半導体チップは前記第１のパッドに接続され、前記第２の半導体チップは前記第２のパッドに接続されていることを特徴とする請求項１記載のプリント基板。
第１の端子を有するセントラル・プロセッシング・ユニットと、
第２の端子を有するブリッジ回路チップと、
表面配線層が設けられた表面と、前記表面に対向する前記裏面配線層が設けられた裏面とを有する基板本体と、
前記表面上の第１領域に設けられ、前記セントラル・プロセッシング・ユニットの前記第１の端子と接続される第１のパッドと、
前記第１領域の一部に重なった前記裏面上の第２領域に設けられ、前記ブリッジ回路チップの前記第２の端子と接続される第２のパッドと、
前記第１領域と前記第２領域とが重なった重複領域内に配置された前記第１のパッドと前記重複領域内に配置された前記第２のパッドとを電気的に接続するための層間配線と
を具備することを特徴とする情報処理装置。
前記第１の端子の配置ピッチと、前記第２の端子の配置ピッチとが異なることを特徴とする請求項８記載の情報処理装置。
前記基板本体はスタック構造を有することを特徴とする請求項８記載の情報処理装置。
前記重複領域内で、前記第１のパッド、および前記第２のパッドに接続する第１の層間配線は、ブラインドビアであることを特徴とする請求項８記載の情報処理装置。
第３の端子を有する第２のブリッジ回路チップと、
前記第２領域の一部に重なった前記表面上の第３領域に設けられ、前記第２のブリッジ回路チップの前記第３の端子と接続される第３のパッドと、
前記第２の領域と前記第３の領域とが重なった第２の重複領域内に配置された第２のパッドと前記第２の重複領域内に配置された第３のパッドとを接続する第２の層間配線とを更に具備することを特徴とする請求項８記載の情報処理装置。
前記第２領域の一部に重なった前記表面上の第４領域に設けられ、メモリモジュールを挿入するためのコネクタを更に具備することを特徴とする請求項８記載の情報処理装置。
前記第１の半導体チップの表面に設けられた第１の放熱機構と、
前記第２の半導体チップの表面に設けられた第２の放熱機構とを更に具備し、
前記基板本体は、前記第１の放熱機構を取り付けるための第１の取付穴と、前記第２の放熱機構を取り付けるための第２の取付穴と、前記第１の放熱機構および第２の放熱機構を取り付けるための第３の取付穴とを有することを特徴とする請求項８記載の情報処理装置。
前記第１の半導体チップおよび前記第２の半導体チップは、ボール・グリッド・アレイ型のパッケージであることを特徴とする請求項８記載の情報処理装置。