JP2007158105A - 集積回路およびその製造方法 - Google Patents

集積回路およびその製造方法 Download PDF

Info

Publication number
JP2007158105A
JP2007158105A JP2005352396A JP2005352396A JP2007158105A JP 2007158105 A JP2007158105 A JP 2007158105A JP 2005352396 A JP2005352396 A JP 2005352396A JP 2005352396 A JP2005352396 A JP 2005352396A JP 2007158105 A JP2007158105 A JP 2007158105A
Authority
JP
Japan
Prior art keywords
conductivity type
region
impurity
integrated circuit
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005352396A
Other languages
English (en)
Inventor
Chika Seto
千夏 瀬戸
Mikiya Uchida
幹也 内田
Emi Kanezaki
恵美 金崎
Ken Mimuro
研 三室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005352396A priority Critical patent/JP2007158105A/ja
Priority to TW095142498A priority patent/TW200729498A/zh
Priority to US11/562,126 priority patent/US7851867B2/en
Priority to KR1020060116129A priority patent/KR20070059960A/ko
Priority to CNA2006101640725A priority patent/CN1979862A/zh
Priority to EP06256228A priority patent/EP1796161A3/en
Publication of JP2007158105A publication Critical patent/JP2007158105A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】しきい値、変調度のばらつきが小さく、かつ変調度が大きい、少なくとも一方の導電型のトランジスタにおいて、しきい値が異なるトランジスタを有する、エンハンスメント型とディプレッション型の両方のＭＯＳトランジスタを有する集積回路、集積回路を備えた固体撮像装置、及びそれらの製造方法を提供する。
【解決手段】第１導電型の半導体基板１と、半導体基板に形成され、ゲート電極１２の下にチャネル領域を有するエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備え、ディプレッション型ＭＯＳトランジスタの少なくとも１つには、ゲート電極側のチャネル領域に、半導体基板と同じ濃度の第１導電型の不純物、および逆導電型となる第２導電型の不純物を有する注入領域５ａが形成され、注入領域の第２導電型の不純物濃度は、第１導電型の不純物濃度より高い。
【選択図】図１Ｉ

Description

本発明は、集積回路に関するもので、特にしきい値の異なる複数のディプレッション型ＭＯＳトランジスタを備えた集積回路およびその製造方法に関する。
図７は、一般的な固体撮像装置の一部を示す回路図である。フォトダイオード１０３、転送ゲート１０４、リセットトランジスタ１０５および増幅トランジスタ１０６によって構成される感光セル１０１が、マトリックス状に配列されている。感光セル１０１には、トランジスタ１１１、１１３とキャパシタ１１２、１１４で構成される雑音抑圧回路１０２が接続されている。雑音抑圧回路１０２は、水平ドライバ回路１２２により制御される水平トランジスタ１２１を介して、水平信号線１２４と接続されている。
上記回路は画素の代表的な回路であり、リセットトランジスタ１０５や、水平トランジスタ１２１、また電源電圧に対するトランジスタ１１３、１２３のような電位リセット、電位伝達などの用途に、しきい値の異なるＭＯＳトランジスタが使われる。これらは一般に、しきい値が負の値をもつディプレッション型トランジスタが用いられる。
このようなディプレッション型トランジスタは、従来から、エンハンスメント型トランジスタのチャネル領域に、ドープされた不純物と逆導電型の不純物を導入することによって形成される。
また、複数のトランジスタに対して、第２導電型である基板と逆の導電型（第１導電型）の不純物をチャネルに導入して、しきい値を制御する方法がある（例えば特許文献１参照）。しきい値が異なる複数のＭＯＳトランジスタから構成されるＣＭＯＳ半導体装置において、まず基板上に第２導電型のウェル領域と第１導電型のウェル領域を形成する。次に、第１導電型のウェル領域の表面領域にイオン注入工程により、しきい値制御のための第１導電型不純物層を形成する。次に、第１導電型不純物層が形成されたウェル領域、および第１導電型不純物層が形成されていないウェル領域の少なくとも１つに、その表面領域に、イオン注入工程により形成されたしきい値制御のための第２導電型不純物層を形成する。この製造方法により、しきい値の種類よりも少ないイオン注入数で、トランジスタを形成することができる。
また、砒素を用いてディプレッション型トランジスタのしきい値を制御する方法がある（例えば特許文献２参照）。これによれば、砒素の注入量を変化させることによりしきい値を制御し、リソグラフィやドライエッチングなどの加工精度、ＬＯＣＯＳ法等によるフィールド酸化膜の侵入、およびチャネルストッパーの侵入等の影響をほとんど受けない、極めて高精度のトランジスタを得ることができる。
図８Ａ〜８Ｇは、従来のディプレッション型ＮＭＯＳトランジスタを備えた半導体装置の製造方法の一例を示す断面図である。Ａ領域には図７の増幅トランジスタ１０６に代表されるＮチャネルエンハンスメント型トランジスタが形成され、Ｂ領域には図７のリセットトランジスタ１０５に代表されるディプレッション型トランジスタが形成される。
まず、図８Ａに示すように、シリコン基板１３１内に素子分離領域１４４を選択的に形成する。次に、図８Ｂに示すように、レジスト１５１をマスクとして、ｐ型不純物を注入し、シリコン基板１３１上にｐウェル領域１３２を形成する。次に、同じマスク（レジスト１５１）を用いて、同様にｐ型不純物を注入し、チャネルストップ層１３３を形成する。次に、同じマスク（レジスト１５１）を用いて、さらにｐ型不純物の注入を行い、ｐ型不純物層１６１、１６２を形成し、レジスト１５１を除去する。
次に、図８Ｃに示すように、Ａ領域を覆い、Ｂ領域に開口を有するレジスト１５４をパターン形成する。そして、レジスト１５４をマスクとして、Ｂ領域のｐ型不純物層１６２に、ｐ型と逆導電型のｎ型不純物を注入して、ｎ型不純物層１６３を形成するとともに、ディプレッション型トランジスタのしきい値を決定する。次に、図８Ｄに示すように、レジスト１５４を除去し、酸化膜１５６とポリシリコン１５７を形成する。次に、レジスト１５８をパターン形成する。
次に、レジスト１５８をマスクとして、ポリシリコン１５７および酸化膜１５６をドライエッチングし、レジスト１５８を除去することにより、図８Ｅに示すように、ゲート電極１４２およびゲート酸化膜１４１を規定する。次に、ｎ型不純物を注入することによりＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１３６、１３７を形成し、注入領域１３４、１３５を規定する。次に図８Ｆに示すように、ゲート電極１４２の側面に、ゲート側壁絶縁膜(サイドウォール絶縁膜)１４３を形成する。
次に、図８Ｇに示すように、ゲート電極１４２とゲート側壁絶縁膜１４３をマスクとして、ｎ型不純物を注入することにより、ＬＤＤ領域１３６、１３７内にソース／ドレイン領域１３９、１４０を形成する。
このようにして、同一基板上に、異なるしきい値を有するＭＯＳトランジスタを複数、形成することができる。
また、固体撮像装置の特性向上のために、ディプレッション型トランジスタのチャネル領域における表面ポテンシャルの、ゲート電圧に対する変動率を大きくし、フローティングディフュージョン１０７のダイナミックレンジを大きくすることが必要となっている。ダイナミックレンジは少しでも大きい方がよい。フローティングディフュージョン１０７において、ダイナミックレンジは、リセットトランジスタＯＦＦ時の信号とＯＮ時の信号との比率のことである。
ここで、ディプレッション型トランジスタのチャネル領域における表面ポテンシャルの、ゲート電圧に対するポテンシャルの変動率を、“変調度”と定義する。変調度は、ディプレッショント型トランジスタの能力を表す指標の１つである。図９は、ＭＯＳトランジスタの空乏化を示すバンド図である。ゲート電圧に対する表面ポテンシャルΦsは、ゲート電圧ＶＧがゲート酸化膜厚容量Ｃｏｘと空乏層容量Ｃｄｅｐによって分圧され、
Φs＝［Ｃｏｘ／（Ｃｏｘ＋Ｃｄｅｐ）］×ＶＧ
と表される。ゲート電圧ＶＧの変動量ΔＶＧに対する表面ポテンシャルΦsの変動量ΔΦsが変調度あるので、
変調度＝ΔΦs/ΔＶＧ＝Ｃｏｘ／（Ｃｏｘ＋Ｃｄｅｐ） ・・・（式１）
となる。表面ポテンシャルをゲート電圧のとおりに変動させることができれば、変調度は１となる。
図１０は、例えば図７に示すリセットトランジスタ１０５として、ディプレッション型トランジスタを用いた際のソース、ゲート、ドレインの導通時（ＯＮ）と遮断時（ＯＦＦ）における内部ポテンシャルを示す図である。図１０（ａ）は変調度が大きい場合、（ｂ）は変調度が小さい場合を示す。
図１０に示すように、ゲート電圧に対するゲート直下の表面ポテンシャルの変化量をΔΦs１、ΔΦs２とする。図１０の（ａ）、（ｂ）に示すように、ゲートに同じ電圧（ＶＧ＝ＶON）を印加したときに生じるΔΦs１とΔΦs２の差は、変調度の差によるものである。変調度が大きければ、表面ポテンシャルの変化量も大きく、導通時にゲート直下の表面ポテンシャルをリセット電位以下とすることが可能である。この場合、図１０（ａ）に示すように、遮断時においてソース領域に一時的に蓄積されていた信号電荷１５１は、ほとんどすべてがドレイン領域に排出されてソース領域に残る信号電荷は少なくなる。
これに対して、変調度が小さければ、表面ポテンシャルの変化量ΔΦsが小さい。そのため、図１０（ｂ）に示すように、ゲート直下の表面ポテンシャルがリセット電位より高くなり、信号電荷１５１のうちゲート直下の表面ポテンシャルを越えることができない残存信号電荷１５２が生じる。
特開２０００−３２３５８７号公報 特開昭６０−１３４４６８号公報
集積回路の低電圧化、小型化に伴い、トランジスタの微細化が進むと、エンハンスメント型トランジスタのチャネル領域（特に注入領域）において、ショートチャネル効果によるパンチスルーが生じ、リーク電流が顕著になるという問題が発生する。この問題に対して、ソース、ドレインに接したポケット拡散層を形成することにより、リーク電流の抑制を図っている。一方、すでに図７で説明したようにトランジスタ１０５、１２１、１２３などは、ディプレッション型ＭＯＳトランジスタであるが、回路中において通常のスイッチングトランジスタとして機能するために、オフ状態が存在する。そのため、ディプレッション型ＭＯＳであっても、ショートチャンネル効果によるパンチスルーリーク電流が発生しないように、形成されなければならない。
しかし、上記従来のディプレッション型トランジスタは、単に半導体基板の導電型と逆導電型の不純物を注入することによって、ＬＤＤ領域とソース／ドレイン領域を形成するような簡易な方法で形成され、パンチスルーリーク電流を防止する構成ではない。そのため、この構成を微細化し、注入領域のソース−ドレイン間長さが短くなると、パンチスルーリーク電流が生じやすい。
また、上記従来のディプレッション型トランジスタは、変調度とそのばらつきを制御することが困難であり、さらにゲート寸法の微細化により、しきい値のばらつきが大きくなるという問題も発生する。
しきい値のばらつきは、注入領域に、第１導電型不純物と第２導電型不純物を同時に導入する形成方法に原因がある。第１導電型不純物と第２導電型不純物を１：１で注入したとしても、完全に打ち消し合うわけではない。つまり、打ち消された不活性な第１導電型不純物と、打ち消した不活性な第２導電型不純物、また、打ち消され損なった第１導電型不純物と、しきい値を制御する活性な第２導電型不純物とが、ひとつの注入領域に同居している状態になる。活性状態の第１導電型不純物と第２導電型不純物は、プロセス工程中の熱処理や寸法のばらつきにより大きくばらつく。このばらつきは、ゲート寸法の微細化に伴い、さらに顕著になってきている。
また、式１より、変調度は表面近傍の空乏層幅に依存することが判る。空乏層幅を大きくすると、空乏層容量Ｃｄｅｐは小さくなり、変調度は大きくなる。つまり、空乏層幅を大きくすることによって、変調度は大きくなる。ところが、従来の注入領域形成方法では、第１導電型不純物が注入された注入領域に、第２導電型不純物をうち返すことから、半導体表面近傍に濃いｐｎ接合が形成され、空乏層幅が小さくなる。従って、変調度を大きくすることが困難である。さらに、上記しきい値のばらつきと同じ理由で、変調度のばらつきも制御困難である。
特許文献１には、製造コストに対する課題解決方法が示されているが、これらばらつきに対する記述はなく、上記問題の解決は困難である。また、特許文献２に記載の構造では、微細化が進むことによって顕著となった上記問題の解決は困難である。
本発明の目的は、変調度が大きく、かつしきい値および変調度のばらつきが小さいトランジスタにおいて、エンハンスメント型とディプレッション型の両方のＭＯＳトランジスタを有する集積回路、集積回路を備えた固体撮像装置、及びそれらの製造方法を提供することである。
上記目的を達成するために、本発明の第１の集積回路は、第１導電型の半導体基板と、前記半導体基板に形成され、ゲート電極の下にチャネル領域を有するエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備え、前記ディプレッション型ＭＯＳトランジスタの少なくとも１つには、前記ゲート電極側の前記チャネル領域に、前記半導体基板と同じ濃度の第１導電型の不純物、および逆導電型となる第２導電型の不純物を有する注入領域が形成され、前記注入領域の第２導電型の不純物濃度は、前記第１導電型の不純物濃度より高いことを特徴とする。
上記目的を達成するために、本発明の第２の集積回路は、第１導電型の半導体基板と、前記半導体基板に形成され、ゲート電極の下にチャネル領域を有するエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備え、前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、前記チャネル領域が、前記半導体基板より不純物濃度が高い前記第１導電型の不純物、および前記第１導電型不純物より濃度が高く、前記第１導電型と逆導電型となる第２導電型の不純物を有する注入領域と、前記注入領域の下に形成された第１導電型のポケット注入領域とを有し、前記第２導電型の不純物は、前記ポケット注入領域よりも浅く注入されたことを特徴とする。
本発明の固体撮像装置は、上記第１または第２の集積回路を備える。
上記目的を達成するために、本発明の第１の集積回路の製造方法は、第１導電型の半導体基板に形成されたエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備えた集積回路の製造方法において、前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、前記半導体基板の表面に、前記第１導電型不純物と逆導電型の不純物である第２導電型の不純物を注入し、前記第２導電型として機能する注入領域を形成し、前記注入領域上にゲート電極を形成し、前記ゲート電極をマスクとして、前記半導体基板に第２導電型の不純物を注入して、ドレイン、ソース領域を形成することを特徴とする。
上記目的を達成するために、本発明の第２の集積回路の製造方法は、第１導電型の半導体基板と、前記半導体基板に形成されたエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備えた集積回路の製造方法において、前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、前記半導体基板の表面に、第１導電型の不純物を注入し、前記第１導電型の不純物が注入された半導体基板の表面に、前記第１導電型の不純物より重く、第１導電型と逆導電型である第２導電型半導体として機能する量の第２導電型の不純物を注入して注入領域を形成し、前記注入領域上の一部にゲート電極を形成し、前記ゲート電極をマスクとして、前記注入領域の下に、第１導電型の不純物を注入しポケット領域を形成し、前記ゲート電極をマスクとして、上に前記ゲート電極が形成されていない前記注入領域に第２導電型の不純物を注入し、ドレイン、ソース領域を形成することを特徴とする。
上記目的を達成するために、本発明固体撮像装置の製造方法は、上記の集積回路の製造方法を用いることを特徴とする。
本発明によれば、しきい値、変調度のばらつきが小さく、かつ変調度が大きい、少なくとも一方の導電型のトランジスタが複数のしきい値を有し、エンハンスメント型とディプレッション型の両方のＭＯＳトランジスタを有する集積回路、集積回路を備えた固体撮像装置、及びそれらの製造方法を提供することができる。
ＭＯＳトランジスタのしきい値のばらつきは、チャネルの注入領域に、第１導電型不純物と第２導電型不純物を同時に導入する形成方法に原因がある。第１導電型不純物と第２導電型不純物を１：１で注入したとしても、完全に打ち消し合うわけではない。つまり、打ち消された不活性な第１導電型不純物と、打ち消した不活性な第２導電型不純物、また、打ち消され損なった第１導電型不純物と、しきい値を制御する活性な第２導電型不純物とが、ひとつの注入領域に同居している状態になる。活性状態の第１導電型不純物と第２導電型不純物は、プロセス工程中の熱処理や寸法のばらつきにより大きくばらつく。
本発明の第１の集積回路は、チャネル領域には、第１導電型不純物層と本来しきい値を制御するべき活性な第２導電型不純物層がひとつのトランジスタに同居することは無いため、しきい値ばらつきを小さくすることができる。
空乏層幅は次の式で表される。
Ｗ=［２εs｛（ＮA＋ＮD）／ＮAＮD｝Ｖｂｉ］1/2
Ｖｂｉ＝ｋＴｌｎ（ＮAＮD／ｎi 2）
ここでεs：半導体基板の誘電率、ＮA：アクセプタ（Ｐ型）不純物濃度、ＮD：ドナー（Ｎ型）不純物濃度、ｎi：真性半導体のキャリヤ濃度である。
上記式より、従来のようなチャンネル領域に比較的濃度の高い大きいＮAを導入してからさらに比較的濃度の高い大きいＮDでＮAを打ち消してしきい値電圧を制御するよりも、本発明のように、濃度の小さいＮAを有するウェルや基板に濃度の小さいＮDを導入してＮAを打ち消し、しきい値電圧を制御する方が空乏層幅Ｗは大きくなる。本発明の第１の集積回路は、第１導電型不純物層と本来しきい値を制御するべき活性な第２導電型不純物層がひとつのトランジスタに同居することは無く、従来のチャネルよりも不純物濃度を小さくすることができるため、より空乏層を大きくすることができ、変調度を大きくすることができる。
また、前記チャネル領域内に、パンチスルーを抑制するために前記注入領域の下に形成された第１導電型のポケット注入領域を有し、前記第２導電型の不純物は、前記ポケット注入領域よりも浅く注入された構成にすることもできる。
また、前記チャネル領域に注入された第２導電型不純物は、リンである構成にすることもできる。
また、前記チャネル領域に注入された第２導電型不純物は、砒素である構成にすることもできる。
本発明の第２の集積回路は、注入領域に第１導電型不純物と第２導電型不純物を有するので、打ち消された不活性な第１導電型不純物と、打ち消した不活性な第２導電型不純物、また、打ち消され損なった第１導電型不純物と、本来しきい値を制御するべき活性な第２導電型不純物が同居する。しかし、第２導電型不純物に第１導電型不純物より重いイオン種を使うことにより、注入におけるＲｐ（飛距離）の拡がりが小さく、また、熱処理による拡散係数も小さいので、よりばらつきを低減することができる。また、ｐｎ接合の位置が浅くなり、ゲート電極と空乏層の間の距離が短くなり、寄生抵抗による電圧効果の影響が低減できるので、変調度が大きくなる。
また、前記第１導電型の不純物がボロンであり、前記第２導電型の不純物が砒素である構成にすることが好ましい。
また、前記複数のディプレッション型ＭＯＳトランジスタには、他としきい値が異なるディプレッション型ＭＯＳトランジスタがある構成にすることもできる。
本発明の第１の集積回路の製造方法は、チャネル領域に第１導電型不純物をウェル形成以外に注入することはない。従って、ゲート電圧のしきい値ばらつきを低減することができる。
また、前記ゲート電極を形成した後に、前記ゲート電極をマスクとして、前記チャネル領域の下に、第１導電型の不純物を注入しポケット領域を形成してもよい。
本発明の第２の集積回路の製造方法は、チャネル領域に注入する第２導電型不純物を第１導電型不純物を重いイオン種を用いる。従って、第２導電型不純物を浅く注入することができ、寄生抵抗による電圧効果の影響が低減できるため、変調度を大きくすることができる。また、第２導電型不純物が重いイオン種であるため、拡散しにくく、ゲート電圧のしきい値ばらつきおよび変調度のばらつきを抑えることができる。
また、前記ゲート電極を形成した後に、前記ゲート電極をマスクとして、前記注入領域の下に、第１導電型の不純物を注入しポケット領域を形成することもできる。
以下、本発明の固体撮像装置における集積回路（トランジスタ）の実施の形態について、図面を用いて説明する。
(実施の形態１)
まず、本発明の実施の形態１に係る集積回路の構造について説明する。本実施の形態における集積回路は、エンハンスメント型とディプレッション型の、しきい値が異なる複数のトランジスタをそれぞれ有するアナログ／デジタル混載回路である。
図１Ｉは、本実施の形態に係る集積回路の断面図である。Ａ領域は、Ｎチャネルエンハンスメント型トランジスタが形成される領域であり、Ｂ領域は、ディプレッション型トランジスタが形成される領域である。
シリコン基板１に素子分離領域１４が形成され、素子分離領域１４に囲まれた領域にｐウェル領域２が形成されている。ｐウェル領域２には、チャネルストップ領域３が形成されている。素子分離領域１４に囲まれたｐウェル領域２の表面に注入領域４ａ、５ａが形成され、注入領域４ａ、５ａの両側にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域６ａ、７ａが形成されている。ＬＤＤ領域６ａ、７ａには、ソース／ドレイン領域８ａ、９ａが形成され、注入領域４ａ、５ａの下に、ＬＤＤ領域６ａ、７ａに接してポケット注入領域１０が形成されている。
注入領域４ａ、５ａ上にゲート酸化膜１１を介してゲート電極１２が形成されている。ゲート電極１２の下の注入領域４ａ、５ａおよびポケット注入領域１０が形成されている領域がチャネル領域である。ゲート電極１２の側面にゲート側壁絶縁膜（サイドウォール絶縁膜）１３が形成されている。
次に、上記集積回路の製造方法について説明する。図１Ａ〜１Ｉは、本実施の形態に係る集積回路の製造工程断面図である。
まず、図１Ａに示すように、シリコン基板１内に素子分離領域１４を選択的に形成する。次に、図１Ｂに示すように、レジスト２１をパターン形成し、レジスト２１をマスクとして、シリコン基板１にｐ型不純物（第１導電型不純物）を注入してｐウェル領域２を形成する。次に、同じマスク（レジスト２１）を用いて、再びｐ型不純物を注入してｐウェル領域２内にチャネルストップ領域３を形成し、レジスト２１を除去する。次に図１Ｃに示すように、Ｂ領域を覆い、Ａ領域に開口を有するレジスト２２をパターン形成する。次に、レジスト２２をマスクとして、表面領域にｐ型不純物を注入し、ｐ型不純物層２３を形成してＮチャネルトランジスタのしきい値を決定する。その後、レジスト２２を除去する。
次に、図１Ｄに示すように、Ａ領域を覆い、Ｂ領域に開口を有するレジスト２４をパターン形成する。レジスト２４をマスクとして、Ｂ領域にｎ型不純物（第２導電型不純物）を注入してｎ型不純物層２５を形成し、ディプレッション型トランジスタのしきい値を制御する。その後、レジスト２４を除去する。
次に、図１Ｅに示すように、基板表面に酸化膜２６を形成し、酸化膜２６上にポリシリコン２７を堆積する。次に、ポリシリコン２７上にレジスト２８をパターン形成する。次に、レジスト２８をマスクとして、図１Ｆに示すように、ドライエッチングにより、ゲート電極１２およびゲート酸化膜１１を規定する。次に、ゲート電極１２および素子分離領域１４をマスクとして、ｐ型不純物を注入することにより、注入領域２９を形成する。さらに、図１Ｇに示すように、ｎ型不純物を注入することにより、ＬＤＤ領域６ａ、７ａを形成し、ポケット注入領域１０、注入領域４ａ、５ａを規定する。ここで、ｎ型不純物をポケット注入領域１０（図１Ｉ参照）が形成される領域より浅く注入する。注入されたｎ型不純物の濃度とｐ型不純物の濃度が一致する深さが、ポケット注入領域１０内にあると、パンチスルーを生じ易くなるためである。
次に、図１Ｈに示すように、ゲート電極１２の側面に、ゲート側壁絶縁膜(サイドウォール絶縁膜)１３を形成する。次に、図１Ｉに示すように、ゲート電極１２、ゲート側壁絶縁膜１３および素子分離領域１４をマスクとして、ｎ型不純物を注入することにより、ＬＤＤ領域６ａ、７ａにソース／ドレイン領域８ａ、９ａを形成する。
このようにして、Ｎチャネルエンハンスメント型トランジスタとディプレッション型トランジスタが同一基板に形成される。
以上のような製造方法により、しきい値ばらつきが低減したトランジスタを有する集積回路を製造することができる。また、空乏層幅を大きくすることができ、そのため変調度を広くすることができる。
なお、図１Ｃまたは１Ｄにおいて注入するｐ型不純物またはｎ型不純物の濃度を変えることにより、しきい値の異なるトランジスタを形成することができる。
図２は、トランジスタの空乏層を示すシミュレーション結果を示す図である。注入領域５ａのｎ型不純物として、図２（ａ）はボロンが注入された領域にリンをうち返して形成された従来例のトランジスタ、図２（ｂ）は本実施の形態におけるトランジスタを示す。
このシミュレーションでは、ディプレッション型トランジスタのしきい値電圧がＶｔ＝−１．００Ｖになるように、ドーズ量を合わせている。注入条件は、（ａ）従来のトランジスタでは、注入エネルギーが３５ｋｅＶであり、（ｂ）本実施の形態に係るトランジスタでは、注入エネルギーが２５ｋｅＶである。
図２の（ａ）と（ｂ）を比較すると、（ｂ）の方が（ａ）より、空乏層がわずかに広がっている。従って、本実施の形態に係るトランジスタの変調度が、従来例のトランジスタに比べて大きくなっていることが判る。
また、図３は、従来および本実施の形態におけるディプレッション型トランジスタの変調度、および変調度のばらつきを示す実験結果である。図３の横軸がチャネル領域に注入する不純物の注入エネルギーを示し、縦軸が左側に変調度、右側に変調度のばらつきを示す。図３の■は本実施の形態における変調度、◆は従来例の変調度を示し、□は本実施の形態における変調度のばらつき、◇は従来例の変調度のばらつきを示す。なお、変調度のばらつきを示す軸は任意の値で示している。リンの注入エネルギーが小さくなると変調度は変化しないが、ばらつきが小さくなる。ここでいうばらつきは標準偏差である。
本実験では、ディプレッション型トランジスタの閾値電圧がＶｔ＝−１．２１Ｖになるように、ドーズ量を決めている。注入条件は、（ａ）従来のトランジスタでは、注入エネルギー３５ｋｅＶであり、（ｂ）本実施の形態に係るトランジスタでは、注入エネルギー２５ｋｅＶまたは３０ｋｅＶである。
図３は、本実施の形態に係るディプレッション型トランジスタを２つのサンプルについて測定した結果であり、変調度については２つのサンプルのメジアンを、ばらつきについては２つのサンプルの平均値を破線で示す。図３より、変調度は、本実施の形態に係るトランジスタで０．７５（注入エネルギー２５ｅＶ）であり、従来例のトランジスタが０．５（注入エネルギー３５ｅＶ）であるから約１．５倍に向上したことになる。また、ばらつきは、本実施の形態に係るトランジスタで０．５８（注入エネルギー２５ｅＶ）であり、従来例のトランジスタが０．８４（注入エネルギー３５ｅＶ）であるから約０．６９倍に抑えたことになる。
上記トランジスタは、変調度が大きく、ばらつきが少ないことから、このトランジスタを備えた固体撮像素子は、フローティングディフュージョンのダイナミックレンジを大きくすることができる。
また、変調度のばらつきを抑えることができるため、しきい値のばらつきも抑えることができる。また、このトランジスタを用いることで、小型化、高集積化された固体撮像装置を形成することができる。
なお、本実施の形態に係る集積回路のディプレッション型トランジスタのチャネル領域に不純物としてリンを用いたが、砒素を用いることもできる。
(実施の形態２)
本発明の実施の形態２に係る集積回路は、注入領域にドープする不純物を従来のトランジスタに比べて、重い不純物を用いることにより、拡散を抑え、変調度を改善し、変調度のばらつきを抑える。
まず、本実施の形態に係る集積回路の構造について説明する。図４Ｈは、本実施の形態に係る集積回路の断面図であり、実施の形態１で示したディプレッション型トランジスタの注入領域５ａがｐ型不純物、ｎ型不純物を含む注入領域５ｂに置き換わっている。また、ｐ型不純物としてボロン、ｎ型不純物としてリンより重い砒素を用いる。
なお、本実施の形態に係る集積回路は、複数のしきい値を有するディプレッション型ＮＭＯＳトランジスタを有し、少なくともその一つのトランジスタのしきい値は、ｐ型不純物と、ｎ型不純物の両方の注入量により制御されることを特徴とする。
本実施の形態に係る集積回路の構成は、第１の実施の形態に係る集積回路と同様であり、注入領域４ｂ、５ｂ、ＬＤＤ領域６ｂ、７ｂおよびソース／ドレイン領域８ｂ、９ｂの材料が異なる。その他の構成については、実施の形態１と同一の符号を付して構成の説明を省略する。
次に、上記トランジスタの製造方法について説明する。図４Ａ〜４Ｈは、本実施の形態に係る集積回路の工程断面図である。Ａ領域は、ｎチャネルエンハンスメント型トランジスタを示し、Ｂ領域はディプレッション型トランジスタを示す。
まず、図４Ａに示すように、シリコン基板１内に、素子分離領域１４を選択的に形成する。次に、図４Ｂに示すように、レジスト２１をパターン形成する。レジスト２１をマスクとして、シリコン基板１にｐ型不純物（第１導電型不純物）であるボロンを注入し、ｐウェル領域２を形成する。次に、レジスト２１をマスクとして用い、再びボロンを注入し、チャネルストップ領域３を形成する。次にレジスト２１をマスクとして、さらにボロンの注入を行い、ｐ型不純物層３１、３２を形成し、ｎチャネルトランジスタのしきい値を決定する。その後、レジスト２１を除去する。
次に、図４Ｃに示すように、Ａ領域を覆い、Ｂ領域に開口を有するレジスト２４をパターン形成する。レジスト２４をマスクとして、Ｂ領域のｐ型不純物層３２にｎ型不純物（第２導電型不純物）である砒素を注入して不純物層３３を形成し、ディプレッション型トランジスタのしきい値を制御する。その後、レジスト２４を除去する。
次に、図４Ｄに示すように、ｐウェル領域２上に酸化膜２６とポリシリコン２７を堆積する。次に、ポリシリコン２７上にレジスト２８をパターン形成し、レジスト２８をマスクとして、図４Ｅに示すように、ドライエッチングにより、ゲート電極１２およびゲート酸化膜１１を規定する。次に、ゲート電極１２および素子分離領域１４をマスクとしてｐ型不純物を注入することによって、注入領域２９を形成する。さらに、図４Ｆに示すように、ｎ型不純物を注入することによって、注入領域４ｂ、５ｂおよびポケット注入領域１０を規定し、ＬＤＤ領域６ｂ、７ｂを形成する。
ここで、ＬＤＤ領域６ｂ、７ｂを形成するためのｎ型不純物をポケット注入領域１０が形成される領域より浅く注入する。ポケット注入領域１０とＬＤＤ領域６ｂ、７ｂの位置が概ね一致するような深さにすると、ｎ型不純物がｐ型不純物を電気的に相殺してｐ型不純物の実効濃度が低下し、パンチスルーしやすくなるためである。
次に、図４Ｇに示すように、ゲート電極１２の側面に、ゲート側壁絶縁膜(サイドウォール絶縁膜)１３を形成し、図４Ｈに示すように、ゲート電極１２、ゲート側壁絶縁膜１３および素子分離領域１４をマスクとしてｎ型不純物を注入することによって、ソース／ドレイン領域８ｂ、９ｂを形成する。
以上のように本実施の形態に係る集積回路の製造方法を実施することにより、トランジスタのしきい値ばらつきを低減させることができる。また、空乏層幅を広くすることができ、変調度を大きくすることができる。
図５は、ｐ型不純物としてボロン、ｎ型不純物として（ａ）はリンを用いた従来例のトランジスタ、（ｂ）は砒素を用いた本実施の形態におけるトランジスタの空乏層を示すシミュレーション結果を示す図である。
このシミュレーションでは、ディプレッション型トランジスタのしきい値電圧がＶｔ＝−１．００Ｖになるように、ドーズ量を合わせている。例えば注入条件は、（ａ）の従来例のトランジスタでは、注入イオンがリンイオン、注入エネルギーが３５ｋｅＶであり、（ｂ）の本実施の形態に係るトランジスタでは、注入イオンが砒素イオン、注入エネルギーが９０ｋｅＶである。
図５（ａ）と（ｂ）を比較すると、（ｂ）の方が、ｐｎ接合の位置が浅くなっていることがわかる。つまり、砒素イオンを注入した場合は、結果的に不純物注入層が浅くなり不純物濃度が上昇する。従って、チャンネル領域の寄生抵抗が減少し、ゲート電圧がゲート電極直下のチャンネル領域に伝達されやすくなる。
図６は、上記ｎ型不純物としてリンを用いた場合、砒素を用いた場合のディプレッション型トランジスタにおいて、変調度およびそのばらつきの実験結果を示したグラフである。図６は、横軸が注入エネルギーを示し、縦軸が左側に変調度、右側に変調度のばらつきを示す。なお、変調度のばらつきを示す軸は、任意の値で示している。
本実験では、ディプレッション型トランジスタのしきい値電圧がＶｔ＝−１．６０Ｖになるように、ドーズ量を決めている。注入条件（実験条件）は、（ａ）従来のトランジスタでは、注入イオンはリンイオン、注入エネルギーは３５ｋｅＶであり、（ｂ）本実施の形態に係るトランジスタでは、注入イオンは砒素イオン、注入エネルギーは５０ｋｅＶ〜１３０ｋｅＶの間で変化させる。
図６は、■が本実施の形態におけるトランジスタの変調度、◆が従来例の変調度を示し、□が本実施の形態におけるトランジスタの変調度のばらつき、◇が従来例の変調度のばらつきを示す実験結果である。注入エネルギーが大きくなると、変調度が大きくなり、ばらつきが小さくなる。ここでいうばらつきは、標準偏差である。
図６より、本実施の形態に係るトランジスタは、測定したすべての注入エネルギーにおいて、従来例のトランジスタより変調度が大きく、ばらつきが小さい。特に、変調度は、本実施の形態に係るトランジスタで０．５８（注入エネルギー５０ｅＶで最大）であり、従来のトランジスタが０．４５（注入エネルギー３５ｅＶ）であるから約１．２９倍に向上したことになる。また、ばらつきは、本実施の形態に係るトランジスタで０．２２（注入エネルギー５０ｅＶで最小）であり、従来のトランジスタが０．６（注入エネルギー３５ｅＶ）であるから約０．３７倍に抑えたことになる。
つまり、変調度およびばらつきが、改善され、さらに変調度のばらつきの原因の解消により、しきい値のばらつきを抑制することができる。
以上のような構成により、本実施の形態に係る集積回路のディプレッション型トランジスタは、ｐｎ接合の位置が浅いため、変調度が大きく、ばらつきが小さい。従って、しきい値のばらつきを低減することができる。
さらに、固体撮像装置に上記変調度が大きいトランジスタを用いることにより、固体撮像装置のダイナミックレンジを大きくすることができる。
本発明に係る固体撮像装置の製造方法は、エンハンスメント型とディプレッション型両方のＭＯＳトランジスタから構成されるアナログ／デジタル混載回路の半導体装置、及びその製造方法において、しきい値ばらつきを小さく、ダイナミックレンジを大きく、また、ダイナミックレンジのばらつきを小さくするのに有益な方法である。
本発明の実施の形態１に係る集積回路の製造工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上集積回路の断面図 実施の形態１に係るトランジスタと従来のトランジスタの空乏層を比較するシミュレーション結果を示す図 従来および本実施の形態におけるディプレッション型トランジスタの変調度、および変調度のばらつきを表わす実験結果を示すグラフ 本発明の実施の形態２に係る集積回路の製造工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上集積回路の断面図 実施の形態２に係るトランジスタと従来のトランジスタの空乏層を比較するシミュレーション結果を示す図 実施の形態２に係るトランジスタと従来のトランジスタの変調度を測定した実験結果を示すグラフ 従来の固体撮像装置の感光セルおよび雑音制御回路を示す回路図 従来の集積回路の製造工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上製造工程の次の工程を示す断面図 同上集積回路の断面図 従来のＭＯＳトランジスタの空乏化を示すバンド図 従来のトランジスタのソース、ゲート、ドレインの導通時と遮断時におけるポテンシャルを示すエネルギー図
符号の説明
１ シリコン基板
２ ｐウェル領域
３ チャネルストップ領域
４ａ、４ｂ、５ａ、５ｂ 注入領域
６ａ、６ｂ、７ａ、７ｂ ＬＤＤ領域
８ａ、８ｂ、９ａ、９ｂ ソース／ドレイン領域
１０ ポケット注入領域
１１ ゲート酸化膜
１２ ゲート電極
１３ サイドウォール絶縁膜
１４ 素子分離領域
２１、２２、２４、２８ レジスト
２３、３１、３２ ｐ型不純物層
２５ ｎ型不純物層
２６ 酸化膜
２７ ポリシリコン
２９ 注入領域
３３ 不純物層

Claims (12)

  1. 第１導電型の半導体基板と、
    前記半導体基板に形成され、ゲート電極の下にチャネル領域を有するエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備え、
    前記ディプレッション型ＭＯＳトランジスタの少なくとも１つには、前記ゲート電極側の前記チャネル領域に、前記半導体基板と同じ濃度の第１導電型の不純物、および逆導電型となる第２導電型の不純物を有する注入領域が形成され、
    前記注入領域の第２導電型の不純物濃度は、前記第１導電型の不純物濃度より高いことを特徴とする集積回路。
  2. 前記チャネル領域内に、前記注入領域の下に形成された第１導電型のポケット注入領域を有し、
    前記第２導電型の不純物は、前記ポケット注入領域よりも浅く注入されたことを特徴とする請求項１記載の集積回路。
  3. 前記チャネル領域に注入された第２導電型不純物は、リンである請求項２記載の集積回路。
  4. 前記チャネル領域に注入された第２導電型不純物は、砒素である請求項２記載の集積回路。
  5. 第１導電型の半導体基板と、
    前記半導体基板に形成され、ゲート電極の下にチャネル領域を有するエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備え、
    前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、前記チャネル領域が、前記半導体基板より不純物濃度が高い前記第１導電型の不純物、および前記第１導電型不純物より濃度が高く、前記第１導電型と逆導電型となる第２導電型の不純物を有する注入領域と、
    前記注入領域の下に形成された第１導電型のポケット注入領域とを有し、
    前記第２導電型の不純物は、前記ポケット注入領域よりも浅く注入されたことを特徴とする集積回路。
  6. 前記第１導電型の不純物がボロンであり、前記第２導電型の不純物が砒素である請求項５記載の集積回路。
  7. 前記複数のディプレッション型ＭＯＳトランジスタには、他としきい値が異なるディプレッション型ＭＯＳトランジスタがある請求項１〜６のいずれか１項に記載の集積回路。
  8. 請求項１〜７のいずれか１項に記載の集積回路を備えた固体撮像装置。
  9. 第１導電型の半導体基板に形成されたエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備えた集積回路の製造方法において、
    前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、
    前記半導体基板の表面に、前記第１導電型不純物と逆導電型の不純物である第２導電型の不純物を注入し、前記第２導電型として機能する注入領域を形成し、
    前記注入領域上にゲート電極を形成し、
    前記ゲート電極をマスクとして、前記半導体基板に第２導電型の不純物を注入して、ドレイン、ソース領域を形成することを特徴とする集積回路の製造方法。
  10. 前記ゲート電極を形成した後に、
    前記ゲート電極をマスクとして、前記注入領域の下に、第１導電型の不純物を注入しポケット領域を形成する請求項９記載の集積回路の製造方法。
  11. 第１導電型の半導体基板と、前記半導体基板に形成されたエンハンスメント型ＭＯＳトランジスタおよびディプレッション型ＭＯＳトランジスタとを備えた集積回路の製造方法において、
    前記ディプレッション型ＭＯＳトランジスタの少なくとも１つは、
    前記半導体基板の表面に、第１導電型の不純物を注入し、
    前記第１導電型の不純物が注入された半導体基板の表面に、前記第１導電型の不純物より重く、第１導電型と逆導電型である第２導電型半導体として機能する量の第２導電型の不純物を注入して注入領域を形成し、
    前記注入領域上の一部にゲート電極を形成し、
    前記ゲート電極をマスクとして、前記注入領域の下に、第１導電型の不純物を注入しポケット領域を形成し、
    前記ゲート電極をマスクとして、上に前記ゲート電極が形成されていない前記注入領域に第２導電型の不純物を注入し、ドレイン、ソース領域を形成することを特徴とする集積回路の製造方法。
  12. 請求項９〜１１のいずれか一項に記載の集積回路の製造方法を用いる固体撮像装置の製造方法。
JP2005352396A 2005-12-06 2005-12-06 集積回路およびその製造方法 Pending JP2007158105A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005352396A JP2007158105A (ja) 2005-12-06 2005-12-06 集積回路およびその製造方法
TW095142498A TW200729498A (en) 2005-12-06 2006-11-17 Integrated circuit and method of manufacturing the same
US11/562,126 US7851867B2 (en) 2005-12-06 2006-11-21 Integrated circuit and method of manufacturing the same
KR1020060116129A KR20070059960A (ko) 2005-12-06 2006-11-23 집적 회로 및 그 제조 방법
CNA2006101640725A CN1979862A (zh) 2005-12-06 2006-12-06 集成电路及其制造方法
EP06256228A EP1796161A3 (en) 2005-12-06 2006-12-06 Integrated circuit and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005352396A JP2007158105A (ja) 2005-12-06 2005-12-06 集積回路およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007158105A true JP2007158105A (ja) 2007-06-21

Family

ID=37845231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352396A Pending JP2007158105A (ja) 2005-12-06 2005-12-06 集積回路およびその製造方法

Country Status (6)

Country Link
US (1) US7851867B2 (ja)
EP (1) EP1796161A3 (ja)
JP (1) JP2007158105A (ja)
KR (1) KR20070059960A (ja)
CN (1) CN1979862A (ja)
TW (1) TW200729498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229442A (ja) * 2012-04-25 2013-11-07 Sharp Corp 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354718B2 (en) * 2007-05-22 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an arrangement for suppressing short channel effects
KR100871792B1 (ko) * 2007-06-26 2008-12-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
GB2451116A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Polysilicon devices
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP2011129565A (ja) * 2009-12-15 2011-06-30 Elpida Memory Inc 半導体装置およびその製造方法
CN104008974A (zh) * 2013-02-26 2014-08-27 中国科学院微电子研究所 半导体器件及其制造方法
CN104916539B (zh) * 2014-03-12 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103887961B (zh) * 2014-04-18 2015-06-10 杭州士兰微电子股份有限公司 开关电源及其控制器
JP2019033195A (ja) * 2017-08-09 2019-02-28 キヤノン株式会社 撮像装置の製造方法
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置
CN112420752B (zh) * 2019-08-20 2022-12-02 复旦大学 基于半导体衬底的新型单晶体管像素传感器及制备方法
CN115995687B (zh) * 2021-10-20 2026-03-31 群创光电股份有限公司 电子装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516480A (en) * 1978-07-21 1980-02-05 Nippon Telegr & Teleph Corp <Ntt> Insulating gate electrostatic effect transistor and semiconductor integrated circuit device
JPS5586161A (en) * 1978-12-23 1980-06-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5660064A (en) * 1979-10-23 1981-05-23 Fujitsu Ltd Manufacture of semiconductor device
JPS58134475A (ja) * 1982-02-05 1983-08-10 Toshiba Corp 半導体集積回路
JPH06236967A (ja) * 1992-12-14 1994-08-23 Toshiba Corp 半導体装置の製造方法
JPH07130891A (ja) * 1993-11-02 1995-05-19 Sony Corp 半導体装置の製造方法
JPH07297295A (ja) * 1994-04-20 1995-11-10 Sony Corp Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JPH11307650A (ja) * 1998-02-17 1999-11-05 Seiko Instruments Inc 半導体装置
JPH11330264A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000188391A (ja) * 1997-12-24 2000-07-04 Seiko Instruments Inc 半導体集積回路装置の製造方法
JP2003031678A (ja) * 2001-07-16 2003-01-31 Fuji Electric Co Ltd Ｍｏｓ基準電圧回路およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134468A (ja) 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
US5976956A (en) 1997-04-11 1999-11-02 Advanced Micro Devices, Inc. Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
US5885874A (en) 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
JP4326606B2 (ja) * 1998-03-26 2009-09-09 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JPH11354785A (ja) 1998-06-10 1999-12-24 Hitachi Ltd 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法
JP2000323587A (ja) 1999-05-10 2000-11-24 Nikon Corp Ｃｍｏｓ半導体装置及びその製造方法
US6268256B1 (en) * 2000-01-18 2001-07-31 United Microelectronics Corp. Method for reducing short channel effect
US20020058385A1 (en) * 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
JP2002151599A (ja) 2000-11-13 2002-05-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20040005763A1 (en) * 2000-12-05 2004-01-08 United Microelectronics Corp. Method of manufacturing low-leakage, high-performance device
US20040033469A1 (en) * 2002-08-15 2004-02-19 Blacklock Gordon D. Dental implant anchor having internal/external wrench engaging means

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516480A (en) * 1978-07-21 1980-02-05 Nippon Telegr & Teleph Corp <Ntt> Insulating gate electrostatic effect transistor and semiconductor integrated circuit device
JPS5586161A (en) * 1978-12-23 1980-06-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5660064A (en) * 1979-10-23 1981-05-23 Fujitsu Ltd Manufacture of semiconductor device
JPS58134475A (ja) * 1982-02-05 1983-08-10 Toshiba Corp 半導体集積回路
JPH06236967A (ja) * 1992-12-14 1994-08-23 Toshiba Corp 半導体装置の製造方法
JPH07130891A (ja) * 1993-11-02 1995-05-19 Sony Corp 半導体装置の製造方法
JPH07297295A (ja) * 1994-04-20 1995-11-10 Sony Corp Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JP2000188391A (ja) * 1997-12-24 2000-07-04 Seiko Instruments Inc 半導体集積回路装置の製造方法
JPH11307650A (ja) * 1998-02-17 1999-11-05 Seiko Instruments Inc 半導体装置
JPH11330264A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003031678A (ja) * 2001-07-16 2003-01-31 Fuji Electric Co Ltd Ｍｏｓ基準電圧回路およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229442A (ja) * 2012-04-25 2013-11-07 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070228495A1 (en) 2007-10-04
US7851867B2 (en) 2010-12-14
TW200729498A (en) 2007-08-01
KR20070059960A (ko) 2007-06-12
EP1796161A3 (en) 2009-03-04
EP1796161A2 (en) 2007-06-13
CN1979862A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
US7592241B2 (en) Semiconductor device having well with peak impurity concentrations and method for fabricating the same
US20020005552A1 (en) Semiconductor device having different field oxide sizes
US20050082573A1 (en) Threshold voltage adjustment for long channel transistors
JPH09270466A (ja) 半導体装置及びその製造方法
US5891782A (en) Method for fabricating an asymmetric channel doped MOS structure
US20080283922A1 (en) Semiconductor device and manufacturing method thereof
KR100391959B1 (ko) 반도체 장치 및 제조 방법
JP2007158105A (ja) 集積回路およびその製造方法
JP3015253B2 (ja) 半導体装置およびその製造方法
KR100302648B1 (ko) 반도체장치및그제조방법
KR101781220B1 (ko) 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
KR0159141B1 (ko) 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법
US7015554B2 (en) Semiconductor device and method for fabricating the same
KR100496244B1 (ko) 반도체 장치 및 그 제조 방법
JP2001284540A (ja) 半導体装置およびその製造方法
JP3744438B2 (ja) 半導体装置
US20100320570A1 (en) Semiconductor device
US7554163B2 (en) Semiconductor device
KR100254642B1 (ko) 반도체 장치 및 그 제조 방법
JPH1012870A (ja) 半導体装置及びその製造方法
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
US20250366021A1 (en) Pdsoi transistor and method for fabricating same
JP2004221223A (ja) Ｍｉｓ型半導体装置及びその製造方法
KR100574357B1 (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208