JP2009081299A - 電子部品の製造方法 - Google Patents

Abstract

【課題】精度良く端子電極を形成することが可能な電子部品の製造方法を提供する。
【解決手段】準備工程において、貫通する保持穴１１が形成されたラバープレート１０を準備する。保持穴１１は、並び方向Ｘに並んだ幅狭部１６及び幅広部１７，１８を含む。幅広部１７，１８の幅方向Ｙの寸法は、幅狭部１６の幅方向Ｙの寸法より大きい。続いて、挿入工程において、保持穴１１の幅狭部１６によってチップ素体１を保持するように、保持穴１１の一方の開口部１１ａからチップ素体１を挿入する。そして、押出工程において、保持穴１１の他方の開口部１１ｂから幅広部１７，１８に挿入したプレスピン２０で一方の開口部１１ａから挿入されたチップ素体１を押して、チップ素子１における電極形成部Ａを一方の開口部１１ａから露出させる。この状態で、付与工程において、チップ素体１の電極形成部Ａに導体ペーストを塗布する。
【選択図】図４

Description

本発明は、チップ素体に端子電極が形成された電子部品の製造方法に関する。

この種の電子部品を製造するために、チップ素体に端子電極を形成する技術がある。例えば、下記特許文献１には、直方体形状のチップ素体を保持治具により保持してチップ素体の端面に端子電極を形成する技術が記載されている。この保持治具は、ラバープレートであり、チップ素体を弾性により狭持する貫通孔が形成されている。この貫通孔の一方の開口部に合わせてチップ素体を置き、プレスピンでチップ素体を貫通孔に押し込んで、チップ素体を他方の開口から突出させる。これにより、チップ素体の端面がラバープレートから露出した状態で、チップ素体をラバープレートによって保持する。
特開平９−２２８５４号公報

上記特許文献１の技術では、プレスピンを貫通孔に挿入してチップ素体を押し出す。一般的に、電子部品が小型化すると、小型化したチップ素体を保持するために貫通孔の断面も小さくなる。すると、プレスピンを細くする必要がある。しかしながら、細いプレスピンは、精度よく製作することが困難であり、作製しても強度が低いので使用中に曲がったり折れたりする虞がある。このような細いプレスピンを用いてチップ素体の端面をラバープレートから露出させると、露出する部分の寸法制御が困難であり、形成される端子電極の精度が低下するので問題がある。

そこで本発明は、精度良く端子電極を形成することが可能な電子部品の製造方法を提供することを目的とする。

本発明の電子部品の製造方法は、チップ素体を形成するチップ形成工程と、貫通する保持穴であって、一方の開口部に形成されて保持穴の貫通方向と垂直な並び方向に互いに並んで位置する幅狭部と貫通方向及び並び方向に垂直な幅方向の寸法が幅狭部より大きい幅広部とを含む保持穴が形成されたラバープレートを準備する準備工程と、保持穴の幅狭部によってチップ素体を保持するように、保持穴の一方の開口部からチップ素体を挿入する挿入工程と、保持穴の他方の開口部から幅広部に挿入したプレスピンで一方の開口部から挿入されたチップ素体を押して、チップ素子において端子電極を形成する電極形成部を一方の開口部から露出させる押出工程と、チップ素体の一方の開口部から露出した電極形成部に導体ペーストを付与する付与工程と、付与工程において付与された導体ペーストを熱処理して端子電極を形成する熱処理工程と、を備えることを特徴とする。

本発明の電子部品の製造方法では、ラバープレートの保持穴が、その貫通方向と垂直な方向（並び方向）に並ぶ幅狭部と幅広部とを含む。そして、貫通方向及び並び方向に垂直な幅方向の寸法が、幅狭部より幅広部の方が大きい。これにより、幅狭部の幅方向の寸法をチップ素体の寸法に合わせて設定することでチップ素体を保持できる。そして、幅広部の幅方向の寸法は、チップ素体の大きさに影響されずに大きく設定することができる。よって、精度良く製造可能で強度を確保した太さのプレスピンを挿入可能な大きさに、幅広部の幅方向の寸法を設定できる。これにより、チップ素体を押し出す際に、プレスピンが曲がったり折れたりするのを防止できる。従って、幅狭部でチップ素体を保持し、幅広部にプレスピンを挿入してチップ素体を精度よく押し出すことができる。これにより、電極形成部に精度よく導体ペーストを塗布できるので、端子電極を精度よく形成することができる。

本発明の電子部品の製造方法では、チップ素体は、互いに対向する第１の面及び第２の面と、第１及び第２の面に垂直で互いに対向して電極形成部に含まれる第３の面及び第４の面と、第１〜第４の面に垂直で互いに対向する第５の面と第６の面とを有し、第１の面と第２の面との間の高さ寸法は、第３の面と第４の面との間の長さ寸法及び５の面と第６の面との間の幅寸法より小さく、保持穴の幅狭部は、幅方向に対向する第１の内壁と第２の内壁とに囲まれて、当該第１の内壁と当該第２の内壁とでチップ素体の第１の面と第２の面とを狭持することにより、保持穴によってチップ素体を保持することも好ましい。

この場合、チップ素体において最も厚さの薄い部分を幅狭部で狭持するので、チップ素体の最も面積の広い第１及び第２の面に保持穴の第１及び第２の内壁が接触して狭持することとなる。これにより、狭持する際に接触する面積を比較的広く確保できるので、確実にチップ素体を保持することができる。

本発明の電子部品の製造方法では、幅広部の幅方向の寸法は、チップ素体の高さ寸法より大きいことも好ましい。このように幅広部の幅方向の寸法をチップ素体の高さ寸法より大きくすることにより、プレスピンをより太く設定することができる。

本発明の電子部品の製造方法では、幅広部は、幅狭部の両隣にそれぞれ形成され、押出工程では、幅広部にそれぞれプレスピンを挿入してチップ素体を押すことも好ましい。この場合、チップ素体における並び方向の中央部を幅狭部によって狭持し、幅狭部の両隣からプレスピンが挿入されて、チップ素体の両端側の部分がプレスピンによって押されることとなる。これにより、並び方向を水平に保った状態でチップ素体を押し出すことができるので、精度よく押し出すことができる。

本発明の電子部品の製造方法では、チップ素体は、長さ寸法より幅寸法が長く、電極形成部に含まれる第３の面及び第４の面は、第５及び第６の面より長手方向の寸法が長い長側面であることも好ましい。この場合、厚さが薄いチップ素体の長側面に精度よく端子電極を形成することができる。

本発明の電子部品の製造方法では、プレスピンの寸法であってプレスピンを幅広部に挿入した状態における幅方向の寸法は、チップ素体の高さ寸法より大きいことも好ましい。この場合、プレスピンの太さをチップ素体の高さ寸法より大きく設定することにより、より確実に強度を確保することができ、プレスピンの製造も容易になる。

本発明の電子部品の製造方法によれば、幅狭部でチップ素体を保持し、幅広部には精度及び強度を確保したプレスピンを挿入できるので、チップ素体を精度よく押し出すことができる。これにより、端子電極を精度よく形成することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。

図１を参照して、本実施形態に係る電子部品の構成について説明する。図１は、本実施形態に係る電子部品の斜視図である。本実施形態に係る電子部品Ｅは、積層型のセラミックコンデンサである。電子部品Ｅは、略直方体形状で、チップ素体１と、チップ素体１に形成された第１の端子電極２及び第２の端子電極３と、を備えている。

チップ素体１は、誘電体層と内部電極層とが交互に積層されて形成されている。このチップ素体１は、略直方体形状で、互いに対向する第１の主面（第１の面）１ａ及び第２の主面（第２の面）１ｂと、互いに対向する第１の長側面（第３の面）１ｃ及び第２の長側面（第４の面）１ｄと、互いに対向する第１の短側面（第５の面）１ｅ及び第２の短側面（第６の面）１ｆと、を備える。第１の長側面１ｃ及び第２の長側面１ｄは、第１の主面１ａ及び第２の主面１ｂに垂直である。第１の短側面１ｅ及び第２の短側面１ｆは、第１及び第２の主面１ａ，１ｂと第１及び第２の長側面１ｃ，１ｄとに垂直である。

第１の端子電極２は、第１の長側面１ｃを覆い、第１の主面１ａと第２の主面１ｂと第１の短側面１ｅと第２の短側面１ｆとにおける第１の長側面１ｃ側の一部を覆っている。すなわち、第１の長側面１ｃと、第１の主面１ａと第２の主面１ｂと第１の短側面１ｅと第２の短側面１ｆとにおける第１の長側面１ｃ側の一部と、がチップ素体１において第１の端子電極２が形成された電極形成部Ａである。

第２の端子電極３は、第２の長側面１ｄを覆い、第１の主面１ａと第２の主面１ｂと第１の短側面１ｅと第２の短側面１ｆとにおける第２の長側面１ｄ側の一部を覆っている。すなわち、第２の長側面１ｄと、第１の主面１ａと第２の主面１ｂと第１の短側面１ｅと第２の短側面１ｆとにおける第２の長側面１ｄ側の一部と、がチップ素体１において第２の端子電極３が形成された電極形成部Ａである。

電子部品Ｅでは、第１の主面１ａと第２の主面１ｂとが対向する方向の高さ寸法Ｔが、第１の長側面１ｃと第２の長側面１ｄとが対向する方向の長さ寸法Ｌ、及び、第１の短側面１ｅと第２の短側面１ｆとが対向する方向の幅寸法Ｗより小さい。すなわち、電子部品Ｅは、低背型の部品である。また、幅寸法Ｗが、長さ寸法Ｌより大きい。すなわち、第１の端子電極２と第２の端子電極３が形成された第１の長側面１ｃ及び第２の長側面１ｄは、長手方向が長く高さ方向が短い矩形状の面である。電子部品Ｅの寸法は、例えば、高さ寸法Ｔが０．１５〜０．３５ｍｍ程度、長さ寸法Ｌが０．８ｍｍ程度、幅寸法Ｗが１．６ｍｍ程度である。

チップ素体１では、第１の主面１ａと第２の主面１ｂとの間の高さ寸法ｔが、第１の長側面１ｃと第２の長側面１ｄとの間の長さ寸法ｌ、及び、第１の短側面１ｅと第２の短側面１ｆとの間の幅寸法ｗより小さい。例えば、高さ寸法ｔは、０．０５〜０．３０ｍｍ程度である。また、幅寸法ｗが、長さ寸法ｌより大きい。すなわち、チップ素体１は、厚さが薄く、第１の主面１ａ及び第２の主面１ｂの面積が、第１の長側面１ｃ、第２の長側面１ｄ、第１の短側面１ｅ、及び第２の短側面１ｆの面積より大きい。

このような電子部品Ｅの製造方法について説明する。図２は、本実施形態に係る電子部品の製造方法を示すフロー図である。本実施形態に係る電子部品の製造方法では、まず、上述したチップ素体１を形成する（チップ形成工程Ｓ１）。続いて、形成したチップ素体１を保持する保持穴が形成されたラバープレートを準備する（準備工程Ｓ２）。このラバープレートの保持穴にチップ素体１を挿入し（挿入工程Ｓ３）、所定寸法だけ保持穴からチップ素体１を押し出して、チップ素体１を保持穴で保持した状態で一方の電極形成部Ａを保持穴から露出させる（押出工程Ｓ４）。そして、チップ素体１の一方の電極形成部Ａに導体ペーストを付与し（付与工程Ｓ５）、熱処理する（熱処理工程）ことにより、第１及び第２の端子電極２，３を形成する。熱処理工程は、乾燥工程Ｓ６及び焼付工程Ｓ７を含む。この各工程Ｓ１〜Ｓ６について詳細に説明する。

チップ形成工程Ｓ１では、まず、誘電体層となるセラミックグリーンシートを形成する。セラミックグリーンシートは、セラミックスラリーをＰＥＴフィルムに塗布後、乾燥して形成する。セラミックスラリーは、チタン酸バリウムを主成分とする誘電体材料にブチラール系樹脂を加え、更に、溶剤、可塑剤等を加えて混合分散することにより得られる。

次に、セラミックグリーンシートに、内部電極層となる電極パターンを形成する。電極パターンは、電極ペーストをスクリーン印刷等により印刷後、乾燥することにより形成する。電極ペーストは、Ｎｉ粉末にバインダー（例えば、エチルセルロース系樹脂）や溶剤（例えば、ジヒドロターピネオール系溶剤）等を混合したものである。このように電極パターンが形成された複数のセラミックグリーンシートを積層する。そして、積層方向と垂直に切断して積層チップを形成し、積層チップを焼成する。焼成することにより、積層チップが、誘電体層及び内部電極層を有するチップ素体１となる。

準備工程Ｓ２では、図３及び図４に示すラバープレート１０とプレスピン２０とを準備する。図３は、本実施形態に係る電子部品の製造方法において用いるラバープレート及びプレスピンの断面斜視図である。図４は、このラバープレート及びプレスピンの断面図及び平面図である。ラバープレート１０は、チップ素体１を保持するための保持穴１１が形成された保持治具である。プレスピン２０は、保持穴１１によって保持されたチップ素体１を押し出すために用いるステンレス製の治具である。

ラバープレート１０は、シリコンラバーで形成され、保持穴１１に挿入されたチップ素体１を弾性力により挟持する。ラバープレート１０には、互いに対向する第１の主面１２及び第２の主面１３を貫通する複数の保持穴１１が、縦横に配列して形成されている。
図４（ａ）は、このラバープレート１０の保持穴１１の貫通方向Ｚと平行な断面を示す断面図である。図４（ｂ）は、ラバープレート１０の第１の主面１２側から見た保持穴１１を示す平面図である。参考のために、チップ素体１も重ねて表示している。

各保持穴１１は、第１の主面１２側における開口部１１ａに形成された第１の部分１４と、第２の主面１３側に形成された第２の部分１５と、を含んでいる。第１の部分１４と第２の部分１５とは、保持穴１１の貫通方向Ｚに並んで連通している。第１の部分１４の貫通方向Ｚの寸法、すなわち、第１の主面１２と第１の部分１４及び第２の部分１５の間の境界との間の距離は、２ｍｍ程度である。第１の部分１４は、チップ素体１を挿入する側の部分であり、チップ素体１を保持する部分である。第２の部分１５は、プレスピン２０の挿入側となる部分である。

第１の部分１４は、貫通方向Ｚと垂直な並び方向Ｘに並んだ幅狭部１６と２つの幅広部１７，１８とを含んでいる。２つの幅広部１７，１８は、それぞれ幅狭部１６の両端に位置して、並び方向Ｘに幅狭部１６と連通している。第１の部分１４の並び方向Ｘにチップ素体１の幅方向（第１の短側面１ｅと第２の短側面１ｆとの対向方向）を合わせて、チップ素体１を第１の部分１４に挿入できるように、第１の部分１４の並び方向Ｘの寸法は、チップ素体１の幅寸法ｗより大きい。

幅狭部１６は、貫通方向Ｚ及び並び方向Ｘに垂直な幅方向Ｙに互いに対向する第１の内壁１６ａ及び第２の内壁１６ｂに囲まれている。幅狭部１６は、第１の内壁１６ａと第２の内壁１６ｂとでチップ素体１の第１の主面１ａと第２の主面１ｂとにそれぞれ接触して、シリコンラバーの弾性力で挟持することにより、チップ素体１を保持する。その為に、幅挟部１６の幅方向Ｙの寸法Ｄ１は、チップ素体１の高さ寸法ｔより小さい。例えば、幅挟部１６の幅方向Ｙの寸法Ｄ１は、０．０１〜０．２０ｍｍ程度に設定される。

幅広部１７，１８は、プレスピン２０を挿入するための部分である。プレスピン２０は、断面が円形のピンである。幅広部１７，１８の幅方向Ｙの寸法Ｄ３は、チップ素体１の高さ寸法ｔより直径が大きいプレスピン２０が挿入できるように、幅狭部１６の幅方向Ｙの寸法Ｄ１より大きい。幅広部１７，１８は、プレスピン２０の断面形状に合わせて断面が円形の穴であり、その直径がすなわち幅方向Ｙの寸法Ｄ３となる。例えば、プレスピン２０の直径Ｄ２は０．３５ｍｍ程度で、幅広部１７，１８の幅方向Ｙの寸法Ｄ３は０．５ｍｍ程度である。

なお、幅広部１７の内壁は、幅狭部１６の第１の内壁１６ａ及び第２の内壁１６ｂにおける幅広部１７側の部分と連続している。幅広部１８の内壁は、幅狭部１６の第１の内壁１６ａ及び第２の内壁１６ｂにおける幅広部１８側の部分と連続している。また、第１の部分１４は、幅狭部１６の中心を通り、貫通方向Ｚ及び幅方向Ｙに平行な平面に対して対称に形成されている。且つ、第１の部分１４は、幅狭部１６の中心を通り、貫通方向Ｚ及び並び方向Ｘに平行な平面に対して対称に形成されている。

第２の部分１５は、第１の部分１４の幅狭部１６及び幅広部１７，１８と連通し、第１の部分１４の中心軸と同軸上に位置している。第２の部分１５は、断面が円形で、その直径は、第１の部分１４の並び方向Ｘの寸法と同程度である。第２の部分１５は、第１の部分１４と比較して断面積が大きく断面形状も円形なので、成形しやすい。

このようなラバープレート１０の各保持穴１１の２つの幅広部１７，１８に対してそれぞれプレスピン２０を挿入できるように、複数のプレスピン２０が枠体に固定されている。この複数のプレスピン２０とラバープレート１０とを用いて、図５〜図８に示すように、挿入工程Ｓ３、押出工程Ｓ４、付与工程Ｓ５、乾燥工程Ｓ６を実施する。図５〜図８は、本実施形態に係る電子部品の製造方法を説明するための図である。

まず挿入工程Ｓ３において、図５（ａ）に示すように、ラバープレート１０の保持穴１１にチップ素体１を挿入する。ラバープレート１０の第１の部分１４によってチップ素体１を保持するように、ラバープレート１０の第１の主面１２側からチップ素体１を保持穴１１の第１の部分１４に第１の主面１２側の開口部１１ａから挿入する。保持穴１１は、第１の部分１４における第１の内壁１６ａ及び第２の内壁１６ｂによって、チップ素体１の第１の主面１ａ及び第２の主面１ｂを挟持することにより、チップ素体１を保持する。

チップ素体１を保持穴１１に挿入する際に、ロードプレート２１を用いる。ロードプレート２１は、ステンレス又はアルミ等のプレートで、その主面上に、ラバープレート１０に形成された保持穴１１に合うように貫通孔２２が形成されている。ロードプレート２１の貫通孔２２の一方の開口部とラバープレート１０の保持穴１１の開口部１１ａを合わせて、ロードプレート２１をラバープレート１０上に置く。貫通孔２２の他方の開口部が一方の開口部より大きく形成されているので、この他方の開口部からチップ素体１を挿入して、ロードプレート２１を保持穴１１へのガイドとして用いる。

チップ素体１を保持穴１１内に挿入する際には、プレスピン２０を用いる。チップ素体１は、保持穴１１へ第１の長側面１ｃから挿入する。第２の長側面１ｄがラバープレート１０の第１の主面１２と同じ面位置となるまで、プレスピン２０によってチップ素体１を押し込む。この状態で、チップ素体１は、ラバープレート１０の幅狭部１６によって保持されている。

次に押出工程Ｓ４において、図５（ｂ）に示すように、チップ素体１を押し出して、保持穴１１の第１の主面１２側の開口部１１ａからチップ素体１の電極形成部Ａを露出させる。まず、ラバープレート１０を挿入工程（Ｓ３）の状態から上下反転して、第２の主面１３が上方（保持されたチップ素体１が下方）となるようにする。そして、１つの保持穴１１について２本のプレスピン２０をラバープレート１０の第２の主面１３側の開口部１１ｂから保持穴１１に挿入する。２本のプレスピン２０は、第２の部分１５から第１の部分１４へ達し、第１の部分１４においては、２つの幅広部１７，１８へそれぞれ挿入される。

そして、２本のプレスピン２０によって、チップ素体１の第２の長側面１ｄにおける両端部分が押されて、チップ素体１の第１の長側面１ｄを含む電極形成部Ａを保持穴１１の第１の主面１２側の開口部１１ａから露出させる。チップ素体１は、例えば、保持穴１１の第１の主面１２から貫通方向Ｚに０．５ｍｍ程度外側に突き出している。この状態で、チップ素体１は、幅狭部１６によって保持されている。

続いて、図５（ｃ）に示すように、ラバープレート１０を再び上下反転し、レベリングプレート２３を用いて、チップ素体１の突き出し量を調整する。レベリングプレート２３は、その主面における外周部分に、所定寸法だけ突出した突出部２４が形成されている。この突出部２４をラバープレート１０の第１の主面１２に突き当てて、突出部２４より凹んだ平面部によってチップ素体１を保持穴１１に再度押し込み、チップ素体１の突き出し量が所定寸法となるように調整する。所定寸法とは例えば、０．４ｍｍ程度である。この状態で、チップ素体１は、保持穴１１（幅狭部１６）によって保持されると共に、所定寸法だけ第２の主面１２から突出して電極形成部Ａを含む所定の領域が保持穴１１から露出している。

この状態で、ラバープレート１０を上下反転し、付与工程Ｓ５において、図６（ａ）に示すように、チップ素体１の電極形成部Ａに導体ペースト２５を付与する。導体ペースト２５は、例えば、銀、パラジウム、銀パラジウム、又は銅などの導体紛に樹脂性のバインダと有機溶剤とを混合させたペースト状のものである。チップ素体１の電極形成部Ａを導体ペースト２５中に浸漬することにより、電極形成部Ａに導体ペースト２５を塗布する。塗布する導体ペースト２５の厚さは０．３ｍｍ程度である。

導体ペースト２５を塗布後、ラバープレート１０を上下反転し、乾燥工程Ｓ６において、図６（ｂ）に示すように、塗布した導体ペースト２５を乾燥及び冷却して下地電極２ａとする。例えば、１５０〜２００℃で１０分程度かけて乾燥させる。

その後、チップ素体１の第２の長側面１ｄを含む電極形成部Ａに下地電極３ａを形成するために、チップ素体１を別のラバープレート１０に移し変える。すなわち、図６（ｃ）に示すように、チップ素体１を保持しているラバープレート１０の第１の主面１２に、別のラバープレート１０の第１の主面１２を合わせて、チップ素体１を保持しているラバープレート１０の第２の主面１３側からプレスピン２０を挿入して、チップ素体１を別のラバープレート１０に移し変える。

これにより、別のラバープレート１０の幅狭部１６によってチップ素体１を保持するように、保持穴１１の第１の主面１２側の開口部１１ａからチップ素体１を挿入する（挿入工程Ｓ３）。この状態で、チップ素体１は、別のラバープレート１０の幅狭部１６によって保持されている。引き続いて、上述した押出工程Ｓ４、付与工程Ｓ５、乾燥工程Ｓ６を第２の長側面１ｄを含む電極形成部Ａについて実施する。

押出工程Ｓ４において、図７（ａ）に示すように、チップ素体１を押し出して、保持穴１１の第１の主面１２側の開口部１１ａからチップ素体１の第２の長側面１ｄを含む電極形成部Ａを露出させる。まず、ラバープレート１０を上下反転して、プレスピン２０をラバープレート１０の第２の主面１３側の開口部１１ｂから保持穴１１に挿入し、チップ素体１の第２の長側面１ｃを含む電極形成部Ａを保持穴１１の第１の主面１２側の開口部１１ａから露出させる。

続いて、図７（ｂ）に示すように、ラバープレート１０を上下反転し、レベリングプレート２３を用いて、上述したように、チップ素体１の突き出し量を調整する。そして、ラバープレート１０を再び上下反転し、付与工程Ｓ５において、図７（ｃ）に示すように、チップ素体１の第２の長側面１ｄを含む電極形成部Ａに導体ペースト２５を付与する。導体ペースト２５を塗布後、ラバープレート１０を上下反転し、乾燥工程Ｓ６において、図８（ａ）に示すように、塗布した導体ペースト２５を乾燥させて下地電極３ａとする。

乾燥及び冷却後、図８（ｂ）に示すように、ラバープレートを上下反転させて、第２の主面１３側の開口部１１ｂからプレスピン２０を保持穴１１に挿入して、下地電極２ａ，３ａが形成されたチップ素体１を保持穴１１から打ち抜く。そして、焼付工程Ｓ７において、下地電極２ａ，３ａを焼き付けて、それぞれ第１の端子電極２と第２の端子電極３とし、電子部品Ｅが完成する。

上述した本実施形態に係る電子部品の製造方法では、ラバープレート１０の保持穴１１が、その貫通方向Ｚと垂直な並び方向Ｘに並ぶ幅狭部１６と幅広部１７，１８とを含む。そして、貫通方向Ｚ及び並び方向Ｘに垂直な幅方向Ｙの寸法が、幅狭部１６より幅広部１７，１８の方が大きい。これにより、幅狭部１６の幅方向の寸法Ｄ１をチップ素体１の寸法に合わせて設定することでチップ素体１を保持できる。そして、幅広部１７，１８の幅方向Ｙの寸法Ｄ３は、チップ素体１の大きさに影響されずに大きく設定することができる。よって、精度良く製造可能で強度を確保した太さのプレスピン２０を挿入可能な大きさに、幅広部１６，１７の幅方向Ｙの寸法Ｄ３を設定できる。これにより、チップ素体１を押し出す際に、プレスピン２０が曲がったり折れたりするのを防止できる。従って、幅狭部１６でチップ素体１を保持し、幅広部１７，１８にプレスピン２０を挿入してチップ素体１を精度よく押し出すことができる。これにより、電極形成部Ａに精度よく導体ペースト２５を塗布できるので、第１及び第２の端子電極２，３を精度よく形成することができる。

また、本実施形態に係る電子部品の製造方法では、チップ素体１において最も厚さの薄い部分を幅狭部１６で狭持するので、チップ素体１の最も面積の広い第１の主面１ａ及び第２の主面１ｂに保持穴１１の第１の内壁１６ａ及び第２の内壁１６ｂが接触して狭持することとなる。これにより、狭持するために接触する面積を比較的広く確保できるので、確実にチップ素体１を保持することができる。

また、ラバープレート１０の幅広部１７，１８の幅方向Ｙの寸法Ｄ３をチップ素体１の高さ寸法ｔより大きくすることにより、プレスピン２０をより太く設定することができる。また、プレスピン２０の太さをチップ素体１の高さ寸法ｔより大きく設定することにより、より確実に強度を確保することができ、プレスピン２０の製造も容易になる。

また、ラバープレート１０には、２つの幅広部１７，１８が、幅狭部１６の両隣にそれぞれ形成され、押出工程Ｓ４では、２つの幅広部１７，１８にそれぞれプレスピン２０を挿入してチップ素体１を押す。この場合、チップ素体１における並び方向Ｘの中央部を幅狭部１６によって狭持し、幅狭部１６の両隣からプレスピン２０が挿入されて、チップ素体１の第１又は第２の長側面１ｃ，１ｄにおける両端側の部分がプレスピン２０によって押されることとなる。これにより、並び方向Ｘを水平に保った状態でチップ素体１を押し出すことができるので、精度よく押し出すことができる。

以上説明したように、本実施形態に係る電子部品の製造方法によれば、高さ寸法ｔが０．０７〜０．２８ｍｍ程度のチップ素体１における第１及び第２の長側面１ｃ，１ｄに、精度よく第１及び第２の端子電極２，３を形成することができる。

また、本実施形態では、ラバープレート１０の一方の開口部１１ａからチップ素体１を挿入し、その開口部１１ａを含む第１の部分１４でチップ素体１を保持すると共に、開口部１１ａからチップ素体１の電極形成部Ａを露出させる。このように、チップ素体１を一方の開口部１１ａから他方の開口部１１ｂまで押し出さないので、プレスピン２０にかかる負荷を低減することができる。よって、製造中に、プレスピン２０が曲がったり折れたりすることを防止できる。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、ラバープレートは、図９及び図１０に示すような形状としてもよい。図９は、本実施形態の第１の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。図１０は、本実施形態の第１の変形例に係る電子部品の製造方法において用いるラバープレート及びプレスピンの断面図及び平面図である。第１の変形例に係るラバープレート４０について、主に、上述したラバープレート１０との相違点について説明する。

ラバープレート４０には、互いに対向する第１の主面４２及び第２の主面４３を貫通する複数の保持穴４１が、縦横に配列して形成されている。図１０（ａ）は、このラバープレート４０の保持穴４１の貫通方向Ｚと平行な断面を示す断面図である。図１０（ｂ）は、ラバープレート４０の第１の主面４２側から見た保持穴４１を示す平面図である。参考のために、チップ素体１も重ねて表示している。各保持穴４１は、第１の主面４２側の主面４１ａに形成されてチップ素体１を保持する第１の部分４４と、第２の主面４３側に位置してプレスピン５０の挿入側となる第２の部分４５と、を含んでいる。

第１の部分４４は、貫通方向Ｚと垂直な並び方向Ｘに並んだ２つの幅狭部４６，４７と幅広部４８とを含んでいる。２つの幅狭部４６，４７は、それぞれ幅広部４８の両端に位置して、並び方向Ｘに幅広部４８と連通している。第１の部分４４の並び方向Ｘにチップ素体１の幅方向（第１の短側面１ｅと第２の短側面１ｆとの対向方向）を合わせて、チップ素体１を第１の部分４４に挿入できるように、第１の部分４４の並び方向Ｘの寸法は、チップ素体１の幅寸法ｗより大きい。

幅狭部４６，４７は、貫通方向Ｚ及び並び方向Ｘに垂直な幅方向Ｙに互いに対向する第１の内壁４６ａ，４７ａ及び第２の内壁４６ｂ，４７ｂにそれぞれ囲まれている。幅狭部４６，４７は、第１の内壁４６ａ，４７ａと第２の内壁４６ｂ，４７ｂとでチップ素体１の第１の主面１ａと第２の主面１ｂとにそれぞれ接触して、シリコンラバーの弾性力で挟持することにより、チップ素体１を保持する。

幅狭部４６の第１の内壁４６ａ及び第２の内壁４６ｂは、チップ素体１の第１の主面１ａ及び第２の主面１ｂにおける第１の短側面１ｅ側の部分に接触して保持する。幅狭部４７の第１の内壁４７ａ及び第２の内壁４７ｂは、チップ素体１の第１の主面１ａ及び第２の主面１ｂにおける第２の短側面１ｆ側の部分に接触して保持する。チップ素体１を挟持するために、幅挟部４６，４７の幅方向Ｙの寸法Ｄ１は、チップ素体１の高さ寸法ｔより小さい。例えば、幅挟部４６，４７の幅方向Ｙの寸法Ｄ１は、０．０１〜０．２０ｍｍ程度に設定される。

幅広部４８の幅方向Ｙの寸法Ｄ３は、チップ素体１の高さ寸法ｔより直径が大きい断面円形のプレスピン５０が挿入できるように、幅狭部４６，４７の幅方向Ｙの寸法Ｄ１より大きい。幅広部４８は、プレスピン５０の断面形状に合わせて断面が円形の穴であり、その直径がすなわち幅方向Ｙの寸法Ｄ３となる。

なお、幅狭部４６の第１の内壁４６ａ及び第２の内壁４６ｂは、幅広部４８の内壁における幅狭部４６側の部分と連続している。幅狭部４７の第１の内壁４７ａ及び第２の内壁４７ｂは、幅広部４８の内壁における幅狭部４７側の部分と連続している。また、第１の部分４４は、幅広部４８の中心を通り、貫通方向Ｚ及び幅方向Ｙに平行な平面に対して対称に形成されている。且つ、第１の部分４４は、幅広部４８の中心を通り、貫通方向Ｚ及び並び方向Ｘに平行な平面に対して対称に形成されている。

第２の部分４５は、第１の部分４４の幅狭部４６，４７及び幅広部４８と連通し、第１の部分４４の中心軸と同軸上に位置している。第２の部分４５は、断面が楕円形で、その長軸が並び方向Ｘと平行で、短軸が幅方向Ｙと平行である。

以上説明した第１の変形例に係るラバープレート４０を用いた場合、第１の部分４１における幅狭部４６，４７によって、チップ素体１の第１の主面１ａ及び第２の主面１ｂにおける第１の短側面１ｅ側の部分と第２の短側面１ｆの部分とが保持される。チップ素体１は、保持穴４１の第１の主面４２側の開口部４１ａから挿入される。ラバープレート４０では、１つの保持穴４１について１本のプレスピン５０が挿入される。プレスピン５０は、保持穴４１の第２の主面４３側の開口部４１ｂから挿入され、第１の部分４４では、幅広部４８に挿入される。これにより、ラバープレート４０によって、ラバープレート１０と同様に、チップ素体１の電極形成部Ａを開口部４１ａから精度よく露出させると共に保持することができる。

上述した本実施形態のラバープレート１０は、第２の部分１５を有することとしたが、図１１に示すように、第２の部分１５を有していなくともよい。図１１は、本実施形態の第２の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。第２の変形例に係るラバープレート１０Ａに形成された保持穴１１Ａは、並び方向Ｘに並んだ幅狭部１６と２つの幅広部１７，１８とを含み、この幅狭部１６と２つの幅広部１７，１８とが、第１の主面１２及び第２の主面１３Ａを貫通している。

上述した第１の変形例に係るラバープレート４０も第２の部分４５を有することとしたが、図１２に示すように、第２の部分４５を有していなくともよい。図１２は、本実施形態の第３の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。第３の変形例に係るラバープレート４０Ａに形成された保持穴４１Ａは、並び方向Ｘに並んだ２つの幅狭部４６，４７と幅広部４８とを含み、この２つの幅狭部４６，４７と幅広部４８とが、第１の主面４２及び第２の主面４３Ａを貫通している。

このように、第２の部分１５，４５を省くことにより、ラバープレート１０Ａ，４０Ａを薄く成形し、コストダウンを図ることができる。また、ラバープレート１０Ａ，４０Ａの製造を容易にすることができる。

また、例えば、本発明に係る電子部品の製造方法は、上述したコンデンサに限らず、積層型のチップ部品であって２つの端子電極を有する電子部品ならば、バリスタ、インダクタ、抵抗等の機能を有する電子部品に適用できる。

本実施形態に係る電子部品の斜視図である。 本実施形態に係る電子部品の製造方法を示すフロー図である。 本実施形態に係る電子部品の製造方法において用いるラバープレート及びプレスピンの断面斜視図である。 本実施形態に係る電子部品の製造方法において用いるラバープレート及びプレスピンの断面図及び平面図である。 本実施形態に係る電子部品の製造方法を説明するための図である。 本実施形態に係る電子部品の製造方法を説明するための図である。 本実施形態に係る電子部品の製造方法を説明するための図である。 本実施形態に係る電子部品の製造方法を説明するための図である。 本実施形態の第１の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。 本実施形態の第１の変形例に係る電子部品の製造方法において用いるラバープレート及びプレスピンの断面図及び平面図である。 本実施形態の第２の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。 本実施形態の第３の変形例に係る電子部品の製造方法において用いるラバープレートの断面斜視図である。

符号の説明

Ｅ…電子部品、１…チップ素体、１ａ…第１の主面（第１の面）、１ｂ…第２の主面（第２の面）、１ｃ…第１の長側面（第３の面）、１ｄ…第２の長側面（第４の面）、１ｅ…第１の短側面（第５の面）、１ｆ…第２の短側面（第６の面）、２…第１の端子電極、３…第２の端子電極、１０，４０…ラバープレート、１１，４１…保持穴、１１ａ，４１ａ…開口部、１１ｂ，４１ｂ…開口部、１６，４６，４７…幅狭部、１６ａ，４６ａ，４７ａ…第１の内壁、１６ｂ，４６ｂ，４７ｂ…第２の内壁、１７，１８，４８…幅広部、２０，５０…プレスピン、２５ 導体ペースト、Ａ…電極形成部、Ｘ…並び方向、Ｙ…幅方向、Ｚ…貫通方向、ｌ…長さ寸法、ｔ…高さ寸法、ｗ…幅寸法。

Claims (6)

1. チップ素体を形成するチップ形成工程と、
   貫通する保持穴であって、一方の開口部に形成されて前記保持穴の貫通方向と垂直な並び方向に互いに並んで位置する幅狭部と前記貫通方向及び前記並び方向に垂直な幅方向の寸法が前記幅狭部より大きい幅広部とを含む保持穴が形成されたラバープレートを準備する準備工程と、
   前記保持穴の前記幅狭部によって前記チップ素体を保持するように、前記保持穴の一方の開口部から前記チップ素体を挿入する挿入工程と、
   前記保持穴の他方の開口部から前記幅広部に挿入したプレスピンで前記一方の開口部から挿入された前記チップ素体を押して、前記チップ素子において端子電極を形成する電極形成部を前記一方の開口部から露出させる押出工程と、
   前記チップ素体の前記一方の開口部から露出した前記電極形成部に導体ペーストを付与する付与工程と、
   前記付与工程において付与された導体ペーストを熱処理して端子電極を形成する熱処理工程と、
   を備えることを特徴とする電子部品の製造方法。
2. 前記チップ素体は、
   互いに対向する第１の面及び第２の面と、前記第１及び前記第２の面に垂直で互いに対向して前記電極形成部に含まれる第３の面及び第４の面と、前記第１〜前記第４の面に垂直で互いに対向する第５の面と第６の面とを有し、
   前記第１の面と前記第２の面との間の高さ寸法は、前記第３の面と前記第４の面との間の長さ寸法及び前記５の面と前記第６の面との間の幅寸法より小さく、
   前記保持穴の前記幅狭部は、前記幅方向に対向する第１の内壁と第２の内壁とに囲まれて、当該第１の内壁と当該第２の内壁とで前記チップ素体の前記第１の面と第２の面とを狭持することにより、前記保持穴によって前記チップ素体を保持することを特徴とする請求項１に記載の電子部品の製造方法。
3. 前記幅広部の前記幅方向の寸法は、前記チップ素体の前記高さ寸法より大きいことを特徴とする請求項２に記載の電子部品の製造方法。
4. 前記幅広部は、前記幅狭部の両隣にそれぞれ形成され、
   前記押出工程では、前記幅広部にそれぞれ前記プレスピンを挿入して前記チップ素体を押すことを特徴とする請求項１〜３のいずれか１項に記載の電子部品の製造方法。
5. 前記チップ素体は、前記長さ寸法より前記幅寸法が長く、
   前記電極形成部に含まれる前記第３の面及び前記第４の面は、前記第５及び前記第６の面より長手方向の寸法が長い長側面であることを特徴とする請求項２〜４のいずれか１項に記載の電子部品の製造方法。
6. 前記プレスピンの寸法であって前記プレスピンを前記幅広部に挿入した状態における前記幅方向の寸法は、前記チップ素体の前記高さ寸法より大きいことを特徴とする請求項１〜５のいずれか１項に記載の電子部品の製造方法。

Images