JP2009159111A - レベルシフト回路 - Google Patents

Abstract

【課題】２つの電源電圧の大きさが逆転しても適切なレベルシフトを行う。
【解決手段】 トランジスタＱ１，Ｑ２１，Ｑ２，Ｑ２２，Ｑ６，Ｑ２６を含むアンプは、第２電源ＶＣＣ２によって動作し、第２電源ＶＣＣ２の電圧範囲で変化する入力信号を第２電源ＶＣＣ２の電圧範囲内で増幅する。アンプの出力は、トランジスタＱ６，Ｑ７，Ｑ２６，Ｑ２７を含む変換部により、第１電源ＶＣＣ１によって動作し、アンプの出力を第１電源ＶＣＣ１の電圧範囲内の出力に変換する。アンプＯＰ１，ＯＰ２は、この変換部の出力を第１電源（１／２）ＶＣＣ１基準で増幅する。前記変換部は、第２電源ＶＣＣ２を電源とするトランジスタＱ６，Ｑ２６と、第１電源ＶＣＣを電源とするトランジスタＱ７，Ｑ２７をカレントミラーとして、変換を行う。
【選択図】図１

Description

本発明は、電流信号の電圧レベルをシフトするレベルシフト回路に関する。

ビデオカメラ、デジタルスチルカメラ等の撮像機器では、手振れに代表される振動等により被写体像にぶれが発生し、撮影映像が見づらくなることを防止する要求があり、振動対策機能が設けられている。この振動対策機能は、被写体に対する撮像機器の振動を検出し、その振動に応じて、光学系（レンズ）などをモータによってシフト補正することが知られている（引用文献１等参照）。

この補正用のモータとしては、ボイスコイルモータなどが使用され、このボイスコイルの駆動を効率的にするために、なるべく高い電圧の電源を使用したい。

そこで、内部の基準電圧で駆動用の信号の増幅等を行った後、電源電圧を電池電源にレベルシフトして、ボイスコイルへ出力する回路などがボイスコイルの駆動回路として採用される。

特開平７−２３２７７号公報 特開２０００−２４４３０６号公報

ここで、電池電源は、その使用によって低下する。電池の種類にもよるが、電圧低下がかなり大きな場合もある。この場合において、内部で使用している基準電圧を電池電源によらず変化しないものとしている場合には、基準電圧と電池電源が逆転する場合もある。

一般にレベルシフト回路は、変換の対象となる２つの電源電圧の大小関係は固定されているものとして構成されており、関係が逆転することは前提としていない。そこで、２つの電源電圧の関係が逆転した場合に回路が所期の動作を行えないという問題があった。

本発明は、第２電源によって動作し、第２電源の電圧範囲で変化する入力信号を第２電源の電圧範囲内で増幅する入力側アンプと、前記入力側アンプの出力を第１電源の電圧範囲内の出力に変換する変換部と、を有し、前記変換部は、第２電源を電源とする入力側トランジスタと、第１電源を電源とする出力側トランジスタとによるカレントミラーを含んで構成されることを特徴とする。

また、前記変換部の出力を第１電源の１／２の電圧基準で増幅する出力側アンプをさらに有することが好適である。

また、本発明は、制御端に入力信号を受け、制御信号に応じた電流Ｉ１を流すｐ型の第１トランジスタと、第２電源からこの第１トランジスタに向けて定電流Ｉ０を流す第１定電流回路と、制御端に基準信号を受け、基準信号に応じた電流Ｉ２を流すｐ型の第２トランジスタと、第２電源からこの第２トランジスタに向けて定電流Ｉ０を流す第２定電流回路と、制御端に入力信号を受け、第１電源から電流を流すｎ型の第３トランジスタと、この第３トランジスタからグランドに向けて定電流Ｉ０を流す第３定電流回路と、制御端に基準信号を受け、第１電源から電流を流すｐ型の第４トランジスタと、この第４トランジスタからグランドに向けて定電流Ｉ０を流す第４定電流回路と、前記第１トランジスタの上流側に一端が接続され、前記第４トランジスタの下流側に他端が接続され、電流Ｉ０−Ｉ１を流す第１抵抗と、前記第２トランジスタの上流側に一端が接続され、前記第３トランジスタの下流側に他端が接続され、電流Ｉ０−Ｉ２を流す第１抵抗と、を有し、前記第３トランジスタに流れる電流がＩ２、第４トランジスタに流れる電流がＩ１に設定されるとともに、第１トランジスタおよび第３トランジスタに流れる電流をカレントミラーを利用して、第１電源を基準とした電流にそれぞれ変換するとともに、これら加算することによってこれらの差信号を得、第２トランジスタおよび第４トランジスタに流れる電流をカレントミラーを利用して、第１電源を基準とした電流にそれぞれ変換するとともに、これら加算することによってこれらの差信号を得、得られた２つの差信号を互いの逆相の信号として出力することを特徴とする。

また、前記２つの差信号を第２電源基準でそれぞれ増幅する２つのアンプを有し、この２つのアンプから一対の相補的信号を出力することが好適である。

本発明によれば、カレントミラーによって電源電圧の変換を行うため、両者の電源電圧の大小によらず、信号のレベルシフトを行うことができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１には、実施形態に係る回路が示されている。入力信号Ｖｉｎは、バッファアンプＢＡ０を介し、ＰＮＰトランジスタＱ１のベースに入力される。このトランジスタＱ１のエミッタには、ＰＮＰトランジスタＱ２のコレクタが接続され、このトランジスタＱ２のエミッタは電源ＶＣＣ２に接続されている。トランジスタＱ２のベースには、同じくエミッタが電源ＶＣＣ２に接続され、コレクタベース間が短絡されたトランジスタＱ３のベースが接続されている。このトランジスタＱ３のコレクタはＮＰＮトランジスタＱ４のコレクタに接続されている。トランジスタＱ４は、エミッタがグランドに接続され、ベースはコレクタベース間が短絡されたカレントミラー入力側トランジスタＱ５のベースに接続されている。

このカレントミラー入力側トランジスタＱ５は、一定電流Ｉ０を流し、このトランジスタＱ５とカレントミラーを構成するトランジスタはすべてこの一定電流Ｉ０を流す。従って、トランジスタＱ４，Ｑ３，Ｑ２は、すべて電流Ｉ０を流す。

トランジスタＱ１のコレクタには、ＮＰＮトランジスタＱ６のコレクタが接続され、このトランジスタＱ６はコレクタベース間が短絡され、エミッタがグランドに接続されている。トランジスタＱ６のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ７が接続され、このトランジスタＱ７のコレクタはＰＮＰトランジスタＱ８のコレクタに接続されている。トランジスタＱ８はエミッタが電源ＶＣＣ１に接続され、ベースコレクタ間が短絡されている。従って、トランジスタＱ８は、トランジスタＱ７と同じ電流を流す。トランジスタＱ８のベースには、エミッタが電源ＶＣＣ１に接続されたＰＮＰトランジスタＱ９が接続され、トランジスタＱ８，Ｑ９はカレントミラーを構成する。トランジスタＱ９のコレクタには、ＮＰＮトランジスタＱ１０のコレクタが接続され、このトランジスタＱ１０のエミッタはグランドに接続されている。

従って、トランジスタＱ９には、トランジスタＱ１に流れる電流（Ｉ１）が流れる。そして、トランジスタＱ９に流れる電流とトランジスタＱ１０に流れる電流の差分がトランジスタＱ９のコレクタとトランジスタＱ１０のコレクタの接続点であるノードＡ１に得られ、これが出力される。

一方、（１／２）ＶＣＣ２の一定値の信号は、ＰＮＰトランジスタＱ２１のベースに入力される。このトランジスタＱ２１のエミッタには、ＰＮＰトランジスタＱ２２のコレクタが接続され、このトランジスタＱ２２のエミッタは電源ＶＣＣ２に接続されている。トランジスタＱ２のベースには、同じくエミッタが電源ＶＣＣ２に接続され、コレクタベース間が短絡されたトランジスタＱ２３のベースが接続されている。このトランジスタＱ２３のコレクタはＮＰＮトランジスタＱ２４のコレクタに接続されている。トランジスタＱ２４は、エミッタがグランドに接続され、ベースはコレクタベース間が短絡されたカレントミラー入力側トランジスタＱ５のベースに接続されている。

このカレントミラー入力側トランジスタＱ５は、一定電流Ｉ０を流し、このトランジスタＱ５とカレントミラーを構成するトランジスタはすべてこの一定電流Ｉ０を流す。従って、トランジスタＱ２４，Ｑ２３，Ｑ２２は、すべて電流Ｉ０を流す。

トランジスタＱ２１のコレクタには、ＮＰＮトランジスタＱ２６のコレクタが接続され、このトランジスタＱ２６はコレクタベース間が短絡され、エミッタがグランドに接続されている。トランジスタＱ２６のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ２７が接続され、このトランジスタＱ２７のコレクタはＰＮＰトランジスタＱ２８のコレクタに接続されている。トランジスタＱ２８はエミッタが電源ＶＣＣ１に接続され、ベースコレクタ間が短絡されている。従って、トランジスタＱ２８は、トランジスタＱ２７と同じ電流を流す。トランジスタＱ２８のベースには、エミッタが電源ＶＣＣ１に接続されたＰＮＰトランジスタＱ２９が接続され、トランジスタＱ２８，Ｑ２９はカレントミラーを構成する。トランジスタＱ２９のコレクタには、ＮＰＮトランジスタＱ３０のコレクタが接続され、このトランジスタＱ３０のエミッタはグランドに接続されている。

従って、トランジスタＱ２９には、トランジスタＱ２１に流れる電流（Ｉ２）が流れる。そして、トランジスタＱ２９に流れる電流とトランジスタＱ３０に流れる電流の差分がトランジスタＱ２９のコレクタとトランジスタＱ３０のコレクタの接続点であるノードＢ１に得られ、これが出力される。

ここで、Ｑ１０のベースは、トランジスタＱ２６のベースに接続されている。従って、これらトランジスタＱ２６、Ｑ１０は、カレントミラーを構成し、トランジスタＱ１０は、トランジスタＱ２６と同じ電流を流す。トランジスタＱ２６は、トランジスタＱ２１に流れる電流Ｉ２をそのまま流すため、ノードＡ１に流れる電流は、Ｉ１−Ｉ２となる。また、Ｑ３０のベースは、トランジスタＱ６のベースに接続されている。従って、これらトランジスタＱ６、Ｑ３０は、カレントミラーを構成し、トランジスタＱ３０は、トランジスタＱ６と同じ電流を流す。トランジスタＱ６は、トランジスタＱ１に流れる電流Ｉ１をそのまま流すため、ノードＢ１に流れる電流は、Ｉ２−Ｉ１となる。

トランジスタＱ２１のエミッタと、トランジスタＱ２２のコレクタの接続点には、抵抗Ｒ１１の一端が接続されており、この抵抗Ｒ１１の他端はＮＰＮトランジスタＱ１１のコレクタに接続されている。このトランジスタＱ１１は、エミッタがグランドに接続され、ベースがトランジスタＱ５のベースに接続されており、電流Ｉ０を流す。

トランジスタＱ１１のコレクタには、ＮＰＮトランジスタＱ１２のエミッタおよび抵抗Ｒ１１の他端が接続され、このトランジスタＱ１２のベースにはバッファアンプＢＡ０の出力が接続され、ここに入力信号Ｖｉｎが入力されている。トランジスタＱ１２のコレクタにはＰＮＰトランジスタＱ１３のコレクタが接続されている。トランジスタＱ１３のエミッタは電源ＶＣＣ２に接続され、ベースコレクタ間が短絡されている。トランジスタＱ１３のベースには、エミッタが電源ＶＣＣ２に接続されたＰＮＰトランジスタＱ１４のベースが接続されており、トランジスタＱ１３とＱ１４はカレントミラーを構成する。トランジスタＱ１４のコレクタは、ＮＰＮトランジスタＱ１５のコレクタに接続されている。トランジスタＱ１５はエミッタがグランドに接続されベースコレクタ間が短絡されており、トランジスタＱ１４と同一の電流を流す。トランジスタＱ１５のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ１６のベースが接続されている。トランジスタＱ１５とＱ１６はカレントミラーを構成する。

トランジスタＱ１６のコレクタにはＰＮＰトランジスタＱ１７のコレクタが接続されるとともに、ここがノードＡ２となっている。トランジスタＱ１７はエミッタが電源ＶＣＣ１に接続されており、ベースには、ＰＮＰトランジスタＱ１８が接続されている。トランジスタＱ１８は、エミッタが電源ＶＣＣ１に接続されベースコレクタ間が短絡されている。従って、トランジスタＱ１８とＱ１７はカレントミラーを構成し、トランジスタＱ１７はトランジスタＱ１８と同一の電流を流す。トランジスタＱ１８のコレクタには、エミッタがグランドに接続されたＮＰＮトランジスタＱ１９のコレクタが接続されている。

トランジスタＱ１のエミッタと、トランジスタＱ２のコレクタの接続点には、抵抗Ｒ１２の一端が接続されており、この抵抗Ｒ１２の他端はＮＰＮトランジスタＱ３１のコレクタに接続されている。このトランジスタＱ３１は、エミッタがグランドに接続され、ベースがトランジスタＱ５のベースに接続されており、電流Ｉ０を流す。

トランジスタＱ３１のコレクタには、ＮＰＮトランジスタＱ３２のエミッタおよび抵抗Ｒ１２の他端が接続され、このトランジスタＱ３２のベースには電源（１／２）ＶＣＣ２が接続されている。トランジスタＱ３２のコレクタにはＰＮＰトランジスタＱ３３のコレクタが接続されている。トランジスタＱ３３のエミッタは電源ＶＣＣ２に接続され、ベースコレクタ間が短絡されている。トランジスタＱ３３のベースには、エミッタが電源ＶＣＣ２に接続されたＰＮＰトランジスタＱ３４のベースが接続されており、トランジスタＱ３３とＱ３４はカレントミラーを構成する。トランジスタＱ３４のコレクタは、ＮＰＮトランジスタＱ３５のコレクタに接続されている。トランジスタＱ３５はエミッタがグランドに接続されベースコレクタ間が短絡されており、トランジスタＱ３４と同一の電流を流す。トランジスタＱ３５のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ３６のベースが接続されている。トランジスタＱ３５とＱ３６はカレントミラーを構成する。

トランジスタＱ３６のコレクタにはＰＮＰトランジスタＱ３７のコレクタが接続されるとともに、ここがノードＢ２となっている。トランジスタＱ３７はエミッタが電源ＶＣＣ１に接続されており、ベースには、ＰＮＰトランジスタＱ３８が接続されている。トランジスタＱ３８は、エミッタが電源ＶＣＣ１に接続されベースコレクタ間が短絡されている。従って、トランジスタＱ３８とＱ３７はカレントミラーを構成し、トランジスタＱ３７はトランジスタＱ３８と同一の電流を流す。トランジスタＱ３８のコレクタには、エミッタがグランドに接続されたＮＰＮトランジスタＱ３９のコレクタが接続されている。

ここで、トランジスタＱ３９のベースにはトランジスタＱ１５のベースが接続されており、トランジスタＱ１５とトランジスタＱ３９はカレントミラーを構成する。また、トランジスタＱ１９のベースにはトランジスタＱ３５のベースが接続されており、トランジスタＱ３５とトランジスタＱ１９はカレントミラーを構成する。

トランジスタＱ１５は、トランジスタＱ１２と同一の電流を流し、一方トランジスタＱ３５はトランジスタＱ３２と同じ電流を流す。ここで、トランジスタＱ１２のエミッタには、抵抗Ｒ１１の他端が接続されている。トランジスタＱ１２に流れる電流と、抵抗Ｒ１１から流れ込む電流を合わせた電流がトランジスタＱ１１に流れ、このトランジスタＱ１１に流れる電流は、トランジスタＱ５に流れる電流Ｉ０と同一である。抵抗Ｒ１１の一端はトランジスタＱ２２のコレクタに接続されており、このトランジスタＱ２２は、トランジスタＱ２４、Ｑ２３と同様に電流Ｉ０が流れる。トランジスタＱ２１には電流Ｉ２が流れるため、抵抗Ｒ１１には電流（Ｉ０−Ｉ２）が流れる。従って、トランジスタＱ１２には、トランジスタＱ１１に流れるＩ０から抵抗Ｒ１１から流れ込むＩ０−Ｉ２を減算したＩ２が流れるはずである。このトランジスタＱ１２に電流Ｉ２が流れるのであれば、トランジスタＱ１５にも電流Ｉ２が流れ、トランジスタＱ３９にも電流Ｉ２が流れる。従って、トランジスタＱ３７には電流Ｉ２が流れる。

トランジスタＱ３５は、トランジスタＱ３２と同一の電流を流し、一方トランジスタＱ３５はトランジスタＱ３２と同じ電流を流す。ここで、トランジスタＱ３２のエミッタには、抵抗Ｒ１２の他端が接続されている。トランジスタＱ３２に流れる電流と、抵抗Ｒ１２から流れ込む電流を合わせた電流がトランジスタＱ３１に流れ、このトランジスタＱ３１に流れる電流は、トランジスタＱ５に流れる電流Ｉ０と同一である。抵抗Ｒ１２の一端はトランジスタＱ２のコレクタに接続されており、このトランジスタＱ２は、トランジスタＱ２４、Ｑ２３と同様に電流Ｉ０が流れる。トランジスタＱ１には電流Ｉ１が流れるため、抵抗Ｒ１２には電流（Ｉ０−Ｉ１）が流れる。従って、トランジスタＱ３２には、トランジスタＱ３１に流れるＩ０から抵抗Ｒ１２から流れ込むＩ０−Ｉ１を減算したＩ１が流れるはずである。このトランジスタＱ３２に電流Ｉ１が流れるのであれば、トランジスタＱ３５にも電流Ｉ１が流れ、トランジスタＱ１９にも電流Ｉ１が流れる。従って、トランジスタＱ１７には電流Ｉ１が流れる。なお、抵抗Ｒ１１、Ｒ１２の抵抗値は、通常Ｒ１１＝Ｒ１２＝Ｒとする。

このように、トランジスタＱ１、Ｑ３２には、電流Ｉ１が流れ、トランジスタＱ２１、Ｑ１２には電流Ｉ２が流れる。入力信号Ｖｉｎは、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ１２のベースに供給され、（１／２）ＶＣＣ２は、ＰＮＰトランジスタＱ２１と、ＮＰＮトランジスタＱ３２のベースに供給される。従って、抵抗Ｒ１１の両端に印加されるのは、｛（１／２）ＶＣＣ２＋１ＶＢＥ｝−（Ｖｉｎ−１ＶＢＥ）＝｛（１／２）ＶＣＣ２−Ｖｉｎ｝＋２ＶＢＥであり、抵抗Ｒ１２の両端に印加されるのは、｛Ｖｉｎ＋１ＶＢＥ｝−（（１／２）ＶＣＣ２−１ＶＢＥ）＝｛Ｖｉｎ−（１／２）ＶＣＣ２｝
２ＶＢＥである。これら電圧によって、抵抗Ｒ１１、Ｒ１２に流れる電流（Ｉ０−Ｉ２）、（Ｉ０−Ｉ１）が決定され、結局トランジスタＱ１、Ｑ９、Ｑ１７、Ｑ３０、Ｑ３６、に電流Ｉ１、トランジスタＱ２１、Ｑ２９、Ｑ３７、Ｑ１０、Ｑ１６に流れ、ノードＡ１、Ａ２に（Ｉ１−Ｉ２）、ノードＢ１、Ｂ２に電流（Ｉ２−Ｉ１）が流れる。すなわち、トランジスタＱ１，Ｑ２１は差動トランジスタとして動作し、トランジスタＱ２１に入力されるのは一定電圧（１／２）ＶＣＣ２であり、ノードＡ１、Ａ２には、入力信号Ｖｉｎと逆極性の信号（逆相信号）が得られ、ノードＢ１，Ｂ２には入力信号と同じ極性の信号（同相信号）が得られる。

また、ノードＡ１，Ａ２は接続されて、信号が加算されてからオペアンプＯＰ１の正入力端に入力される。このオペアンプＯＰ１の正入力端は、抵抗ＲＬ１、ＢＡ０１を介し電源（１／２）ＶＣＣ１に接続されている。また、オペアンプＯＰ１の負入力端には、電源（１／２）ＶＣＣ１が抵抗Ｒｓ１を介し接続されるとともに、オペアンプＯＰ１の出力端が抵抗Ｒｆ１を介し接続されている。また、オペアンプＯＰ１には電源ＶＣＣ１が動作電源として供給されている。従って、このオペアンプＯＰ１により、ＶＣＣ１を電源として、逆相信号が増幅されて出力される。

また、ノードＢ１，Ｂ２は接続されて、信号が加算されてからオペアンプＯＰ２の正入力端に入力される。このオペアンプＯＰ２の正入力端は、抵抗ＲＬ２を介し電源（１／２）ＶＣＣ１に接続されている。また、オペアンプＯＰ２の負入力端には、電源（１／２）ＶＣＣ１がバッファアンプＢＡ０１、抵抗Ｒｓ２を介し接続されるとともに、オペアンプＯＰ１の出力端が抵抗Ｒｆ２を介し接続されている。また、オペアンプＯＰ２には電源ＶＣＣ１が動作電源として供給されている。従って、このオペアンプＯＰ２により、ＶＣＣ１を電源として、同相信号が増幅されて出力される。

ここで、各抵抗の抵抗値を、ＲＬ１＝ＲＬ２＝ＲＬ、Ｒｓ１＝Ｒｓ２＝Ｒｓ、Ｒｆ１＝Ｒｆ２＝Ｒｆとすると、ＶＣＣ２からＶＣＣ１へのレベルシフトの利得は、（４×ＲＬ）÷Ｒ、オペアンプＯＰ１、ＯＰ２から出力されるＢＴＬアンプとしての利得は、２×（１＋Ｒｆ／Ｒｓ）となる。

すなわち、（１／２）ＶＣＣ２を中心とする入力信号Ｖｉｎから（１／２）ＶＣＣ１を中心とする出力信号へのレベルシフトは、入力信号Ｖｉｎの入力経路と基準信号の入力経路間に配置された抵抗Ｒ１１，Ｒ１２の抵抗値であるＲと、出力側において（１／２）ＶＣＣ１との間に配置された負荷抵抗ＲＬ１＝ＲＬ２＝ＲＬの比になり、それが４つあるため、これらが加算されて（４×ＲＬ）÷Ｒとなる。一方、オペアンプＯＰ１、ＯＰ２のそれぞれの利得は、入力抵抗の抵抗値Ｒｓ、帰還抵抗の抵抗値Ｒｆとして、１＋Ｒｆ／Ｒｓとなり、同相側と逆相側の利得を加算して、２×（１＋Ｒｆ／Ｒｓ）となる。

このように、本実施形態では、入力信号Ｖｉｎが入力される差動アンプの電源はＶＣＣ２としておき、その出力についてカレントミラーによって電源ＶＣＣ１基準に変換する。従って、電源ＶＣＣ１と、電源ＶＣＣ２は、いずれが高電圧でも問題がない。一般的には、制御信号を生成する回路は、比較的低電圧で、変動の小さな基準電源（電池電源から定電圧回路などで発生される）ＶＣＣ２が用いられ、一方アンプの出力は、コイルを駆動するための電圧であり、なるべく高い電圧を利用したいため、電池電源ＶＣＣ１をそのまま用いたりする。ところが、電池電源は変動し、電池が消耗した場合にはかなり低くなることもある。その場合に、電源ＶＣＣ１が電源ＶＣＣ２より低くなる場合も考えられる。本実施形態ではこのような場合においてもその動作自体には問題が発生しない。

また、１相について２つの出力を生成し、これを加算する形式なので、出力信号が２倍の大きさになる。

なお、上述の説明において、カレントミラーは全てエミッタ面積同一として同一の電流を流すことにしたが、適宜エミッタ面積を変更して、ミラー比を変更してもよい。また、トランジスタＱ２１への入力信号を一定電圧としたが、入力信号Ｖｉｎの反転信号としてもよい。

実施形態のレベルシフト回路の構成を示す図である。

符号の説明

Ｉ０，Ｉ１，Ｉ２ 電流、ＯＰ１，ＯＰ２ オペアンプ、Ｑ１〜Ｑ１９，Ｑ２１〜Ｑ２４，Ｑ２６〜Ｑ３９ トランジスタ、Ｒ１１，Ｒ１２，Ｒｆ１，Ｒｆ２，ＲＬ１，ＲＬ２，Ｒｓ１，Ｒｓ２ 抵抗、ＶＣＣ１，ＶＣＣ２ 電源、Ｖｉｎ 入力信号。

Claims (4)

1. 第２電源によって動作し、第２電源の電圧範囲で変化する入力信号を第２電源の電圧範囲内で増幅する入力側アンプと、
   前記入力側アンプの出力を第１電源の電圧範囲内の出力に変換する変換部と、
   を有し、
   前記変換部は、第２電源を電源とする入力側トランジスタと、第１電源を電源とする出力側トランジスタとによるカレントミラーを含んで構成されることを特徴とするレベルシフト増幅回路。
2. 請求項１に記載のレベルシフト増幅回路において、
   前記変換部の出力を第１電源の１／２の電圧基準で増幅する出力側アンプをさらに有することを特徴とするレベルシフト増幅回路。
3. 制御端に入力信号を受け、制御信号に応じた電流Ｉ１を流すｐ型の第１トランジスタと、
   第２電源からこの第１トランジスタに向けて定電流Ｉ０を流す第１定電流回路と、
   制御端に基準信号を受け、基準信号に応じた電流Ｉ２を流すｐ型の第２トランジスタと、
   第２電源からこの第２トランジスタに向けて定電流Ｉ０を流す第２定電流回路と、
   制御端に入力信号を受け、第２電源から電流を流すｎ型の第３トランジスタと、
   この第３トランジスタからグランドに向けて定電流Ｉ０を流す第３定電流回路と、
   制御端に基準信号を受け、第２電源から電流を流すｎ型の第４トランジスタと、
   この第４トランジスタからグランドに向けて定電流Ｉ０を流す第４定電流回路と、
   前記第１トランジスタの上流側に一端が接続され、前記第４トランジスタの下流側に他端が接続され、電流Ｉ０−Ｉ１を流す第１抵抗と、
   前記第２トランジスタの上流側に一端が接続され、前記第３トランジスタの下流側に他端が接続され、電流Ｉ０−Ｉ２を流す第１抵抗と、
   を有し、
   前記第３トランジスタに流れる電流がＩ２、第４トランジスタに流れる電流がＩ１に設定されるとともに、
   第１トランジスタおよび第３トランジスタに流れる電流をカレントミラーを利用して、第１電源を基準とした電流にそれぞれ変換するとともに、これら加算することによってこれらの差信号を得、
   第２トランジスタおよび第４トランジスタに流れる電流をカレントミラーを利用して、第１電源を基準とした電流にそれぞれ変換するとともに、これら加算することによってこれらの差信号を得、
   得られた２つの差信号を互いの逆相の信号として出力することを特徴とするレベルシフト回路。
4. 請求項３に記載のレベルシフト回路において、
   前記２つの差信号を第２電源基準でそれぞれ増幅する２つのアンプを有し、
   この２つのアンプから一対の相補的信号を出力することを特徴とするレベルシフト回路。

Images