JP2012015496A - 電界効果トランジスタおよびその作製方法 - Google Patents

電界効果トランジスタおよびその作製方法 Download PDF

Info

Publication number
JP2012015496A
JP2012015496A JP2011122996A JP2011122996A JP2012015496A JP 2012015496 A JP2012015496 A JP 2012015496A JP 2011122996 A JP2011122996 A JP 2011122996A JP 2011122996 A JP2011122996 A JP 2011122996A JP 2012015496 A JP2012015496 A JP 2012015496A
Authority
JP
Japan
Prior art keywords
insulating film
layer
semiconductor
semiconductor layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011122996A
Other languages
English (en)
Other versions
JP5780836B2 (ja
JP2012015496A5 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011122996A priority Critical patent/JP5780836B2/ja
Publication of JP2012015496A publication Critical patent/JP2012015496A/ja
Publication of JP2012015496A5 publication Critical patent/JP2012015496A5/ja
Application granted granted Critical
Publication of JP5780836B2 publication Critical patent/JP5780836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/871—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group I-VI materials, e.g. Cu2O; being Group I-VII materials, e.g. CuI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/203—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using transformation of metal, e.g. oxidation or nitridation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

【課題】金属半導体接合を用いた電界効果トランジスタの新規な構造を提供する。
【解決手段】基板１０１上に設けられ、ゲート電極としても機能する配線１０２ａと、配線１０２ａ上に設けられ、配線１０２ａと略同形状で、ゲート絶縁膜としても機能する絶縁膜１０３ａと、絶縁膜１０３ａ上に設けられた酸化物半導体等よりなる半導体層１０４ａと、半導体層１０４ａ上に設けられた厚さが、絶縁膜１０３ａの厚さと半導体層１０４ａの厚さの和の５倍以上もしくは１００ｎｍ以上の酸化物絶縁層１０５と、酸化物絶縁層１０５に設けられた開口部を通して、半導体層に接続する配線１０７ａ、１０７ｂとを有する電界効果トランジスタ。
【選択図】図１

Description

本発明は、半導体を用いた電界効果トランジスタ（ＦＥＴ）に関する。
電界効果トランジスタ（以下、ＦＥＴという）とは、半導体にソース、ドレインという領域を設けて、ソースとドレイン間に電圧をかけた状態で、絶縁膜あるいはショットキーバリヤを介してゲートという領域より半導体に電圧をかけ、半導体の状態を制御することにより、ソースとドレイン間に流れる電流を制御するものである。用いられる半導体としては、珪素やゲルマニウム等の元素やガリウムヒ素、インジウムリン、窒化ガリウム、硫化亜鉛、カドミウムテルル等の化合物等が挙げられる。
近年、酸化亜鉛や酸化インジウムガリウム亜鉛系化合物等の酸化物を半導体として用いたＦＥＴが報告された（特許文献１および特許文献２）。これらの酸化物半導体を用いたＦＥＴでは、比較的大きな移動度が得られると共に、それらの材料が３電子ボルト以上の大きなバンドギャップを有するが故に、酸化物半導体を用いたＦＥＴをディスプレーやパワーデバイス等に応用することが議論されている。
ところで、このように亜鉛もしくはインジウムを有する酸化物半導体においては、これまで、Ｐ型の導電性を示すものはほとんど報告されていない。そのため、珪素のＦＥＴのようなＰＮ接合を用いたものは報告されておらず、特許文献１および特許文献２にあるように、Ｎ型あるいはＩ型（本明細書では、ドナーに由来するキャリアの濃度が１０１２／ｃｍ３以下の半導体をＩ型という）の酸化物半導体に金属電極を接触させた金属半導体接合によって、ソース、ドレインを形成している。
なお、チャネル長が十分に大きなＦＥＴではドナー濃度はキャリア濃度とほぼ一致するが、チャネル長が小さな（例えば、チャネル長が０．２μｍ以下）ＦＥＴでは、ドナー濃度は必ずしもキャリア濃度（あるいは電子濃度）と一致しない。以下、本明細書では、チャネル長が十分に大きなＦＥＴについて議論するものとする。
ＰＮ接合型のＦＥＴとは異なり、金属半導体接合によってソース、ドレインを形成したＦＥＴでは、用いる半導体のキャリア濃度が大きいと、オフ状態でもソースとドレインの間に電流（オフ電流）が流れてしまう。そこで、半導体中のキャリア濃度を低減させて、Ｉ型とすることにより、オフ電流を低減することが望まれた。
図４（Ａ）乃至（Ｃ）に従来の酸化物半導体を用いたボトムゲート型ＦＥＴの作製工程断面の例を示す。図４（Ａ）乃至（Ｃ）は、図４（Ｄ）のＡ−Ｂでの断面である。まず、基板２０１上に導電層を成膜し、これを所望の形状にエッチングして、ゲート電極としても機能する配線２０２ａ、２０２ｂを形成する。配線２０２ａ、２０２ｂは、回路における配線（例えば、アクティブマトリクス型表示装置のスキャン線）としても使用される。
そして、配線２０２ａ、２０２ｂを覆って、ゲート絶縁膜としても機能する絶縁膜２０３を形成する。さらに、酸化物半導体層を成膜して、これを所望の形状にエッチングして、半導体層２０４ａ、２０４ｂを得る（図４（Ａ））。この段階を上面から観たのが図４（Ｄ）である。
次に、半導体層２０４ａ、２０４ｂに接する別の導電層を形成して、これを所望の形状にエッチングして、その一部が半導体層２０４ａ、２０４ｂのソース、ドレインともなる配線２０５ａ、２０５ｂを得る（図４（Ｂ））。
配線２０５ａ、２０５ｂをそのまま回路における配線（例えば、アクティブマトリクス型表示装置のデータ線）としても使用することは可能であるが、その場合、配線２０２ａ、２０２ｂと配線２０５ａ、２０５ｂとの間には、絶縁膜２０３しかないので、配線間の寄生容量が高くなる。
特に、金属半導体接合を用いたＦＥＴにおいては、ゲート絶縁膜を厚くするとしきい値がマイナスにシフト（Ｎチャネル型の場合）し、ノーマリーオンとなるため、絶縁膜２０３の厚さは１００ｎｍ以下とすることが求められる。そのため、配線２０２ａ、２０２ｂと配線２０５ａ、２０５ｂとの間の寄生容量はさらに高くなる。
そのため、通常は、図４（Ｃ）に示すように、さらに平坦化絶縁層２０６を形成し、これに、配線２０５ａ、２０５ｂに達する開口部を形成し、この開口部を通じて、配線２０５ａ、２０５ｂに接続する配線２０７ａ、２０７ｂを別に設け、これを例えば、アクティブマトリクス型表示装置のデータ線として用いる。
ところで、特に酸化物半導体においては、水素がキャリアの供給源となることが指摘されている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが求められる。また、酸化物半導体のみならず、それに接する絶縁膜にも水素が混入しないことの必要性も指摘されている（特許文献３参照）。
そのためには、絶縁膜２０３を形成する方法として、水素を含有する原料を用いざるを得ないＣＶＤ法（プラズマＣＶＤ法や減圧ＣＶＤ法等）ではなく、水素をほとんど含有しない材料を使用できるスパッタリング法を用いることが望ましいと考えられる。
しかしながら、スパッタリング法では、ステップカバレージが十分な絶縁膜が得られないため、特に段差部においての絶縁性を十分に保つことができない。このため、段差部に配線あるいは半導体層が重なって設けられると、リーク電流が増大するという問題がある。
米国特許公開２００５／０１９９８７９号公報 米国特許公開２００７／０１９４３７９号公報 特開２００９−２２４４７９号公報
本発明は、特性の安定したＦＥＴの作製方法を提供することを課題とする。そして、そのような目的に適した構造を有する新規のＦＥＴを提供することを課題とする。
図４に示される方法では、いくつかの過程において、水素を含有する物質（水や水酸化合物、水素化合物等）が取り残される可能性があった。そして、図４に示される方法では、本発明者はそのようにして取り残された水素がその後の工程において除去されない、あるいは、除去できないことが問題であろうと推測した。
例えば、絶縁膜２０３をプラズマＣＶＤ法により形成した場合には、多量の水素が膜中に残存する。これらの水素を十分に低い濃度にまで低下させるには、相当の高温で処理する必要があったが、基板２０１や配線２０２ａ、２０２ｂの耐熱性が十分でない場合には適用できない方法である。
一方で水素濃度を十分に低下させることのできるスパッタリング法で絶縁膜２０３を形成した場合には、上記のようなステップカバレージの問題から耐圧が十分でないという別の問題がある。
本発明の一態様では、絶縁膜２０３に相当する絶縁膜をプラズマＣＶＤ法で成膜しても十分に水素濃度を低減できるＦＥＴの作製方法あるいはＦＥＴの構造を提供する。
また、本発明の一態様では、絶縁膜２０３に相当する絶縁膜をスパッタリング法で成膜しても耐圧が十分であるＦＥＴの作製方法あるいはＦＥＴの構造を提供する。
また、本発明の一態様では、ＦＥＴを有する新規の半導体装置を提供することを課題とする。また、本発明の一態様では、ＦＥＴを有する新規の半導体装置の駆動方法を提供することを課題とする。さらに、本発明の一態様では、ＦＥＴを有する新規の半導体装置の作製方法を提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。また、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。
まず、本明細書で「配線」とは必ずしも線状のものを意味しない。膜状のものや棒状のものも配線と称することがある。例えば、コンタクトプラグのような形状のものも配線の範疇に含めることがある。また、コンタクトプラグとそれに接する導電性薄膜を合わせて配線と称することもある。
また、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に示すために用いられる場合が多い。
ただし、これに限定されず、これらの空間的配置を示す語句は、図に描く方向に加えて、他の方向を含むことが可能である。例えば、Ｘの上にＹ、と明示される場合は、ＹがＸの上にあることに限定されない。図に示される物体は反転、又は１８０°回転することが可能なので、ＹがＸの下にあることを含むことが可能である。
このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回転することが可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの他の方向を含むことが可能である。つまり、状況に応じて適切に解釈することが可能である。
また、「上に」「下に」という表現は、間に何らかの空間や物体の存在を否定するものではない。例えば、「Ａの上にＢを設ける」という記載においては、ＡとＢの間に、他の物体Ｃが存在することも含まれる。
また、「概ね等しい」とは、製造誤差程度の相違、または、実質的に影響を及ぼさない程度の相違を有する場合も含むものとする。一例としては、概ね等しいとは、双方の差が、１０％未満、より望ましくは５％未満の場合を言うものとする。同様に「略同形状」とは実質的に影響を及ぼさない程度の相違を有する場合も含むものとする。
なお、本明細書等において、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。
本発明の一態様は、基板と、前記基板上に設けられた第１の配線と、前記第１の配線上に設けられ、前記第１の配線と略同形状の絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体層上に設けられた酸化物絶縁層と、前記酸化物絶縁層に設けられた開口部を通して、前記半導体層に接続する第２の配線とを有する電界効果トランジスタである。
また、本発明の一態様は、基板上に第１の導電層を形成する工程と、前記第１の導電層上に絶縁膜を形成する工程と、前記絶縁膜を所定の形状に加工する工程と、前記絶縁膜の形状と略同形状となるように前記第１の導電層を加工する工程と、前記絶縁膜上に半導体層を形成する工程と、前記半導体層上に酸化物絶縁層を形成する工程と前記酸化物絶縁層に、前記半導体層に達する開口部を設ける工程と、前記酸化物絶縁層を覆って第２の導電層を形成する工程とを有することを特徴とする電界効果トランジスタの作製方法である。
上記において半導体層は各種の半導体よりなる。例えば、酸化物半導体、硫化物半導体、セレン化合物半導体、テルル化合物半導体等の各種化合物半導体やその混合物、化合物を用いてもよい。また、半導体層は、インジウムと亜鉛、もしくはインジウムとガリウムを含むことが好ましい。例えば、見かけの組成比がＩｎａＧａｂＺｎｃＯｄで表される酸化物半導体を用いてもよい。ここで、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１である。
また酸化物半導体層としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有してもよい。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体に例えばＳｉＯ２を含ませてもよい。
また、酸化物絶縁層の厚さは、前記絶縁膜の厚さと前記半導体層の厚さの和の５倍以上とするとよい。あるいは酸化物絶縁層の厚さは、１００ｎｍ以上としてもよい。また、酸化物絶縁層はスパッタリング法で形成されることが望ましい。
さらに半導体層の外周は、絶縁膜の外周の内側になるように設けるとよい。また、開口部は、半導体層と重なるように設けるとよい。
なお、上記課題を解決するためには、上記以外の態様も可能である。本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した場合についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
上記の構成のいずれかを採用することにより、前記課題の少なくとも一つを解決できる。すなわち、絶縁膜はＣＶＤ法、スパッタリング法のいずれでも形成することができる。本発明の一態様によれば、段差部に半導体層や配線を重なって設けることを可能な限り避けられるので、段差部のステップカバレージに起因する絶縁不良を抑制できる。
また、本発明の一態様によれば、絶縁膜がＣＶＤ法で形成されたものであっても、２００℃以上の熱処理により、その上に設けられる酸化物絶縁層から酸素が拡散することにより、絶縁膜中に存在する水素を酸化して水として固定し、あるいは、絶縁膜から放出することができる。この作用により、絶縁膜中の水素濃度を十分に低下させることができる。
なお、本発明で扱うＦＥＴにおいては、絶縁膜の厚さは１００ｎｍ以下、典型的には、５ｎｍ以上５０ｎｍ以下であるので、絶縁膜中の水素濃度を正確に知ることはできない。そこで、水素濃度が十分に低下したかどうかは、ゲート熱バイアスストレス試験（ＢＴ試験）をおこなって間接的に判断する。本明細書では、ＢＴ試験（１５０℃、１時間、ゲートバイアス＋２ＭＶ／ｃｍあるいは−２ＭＶ／ｃｍ）で、しきい値の変動が０．１ボルト以下であれば、水素濃度が十分に低下したと判断する。このように十分に水素濃度が低下したと推測される絶縁膜を有するＦＥＴの特性は極めて安定する。
なお、本発明の効果は以上に限られるわけではない。本明細書の他の部分において記載されている効果も対応する本発明の態様の効果として扱うことができる。
本発明の電界効果トランジスタの作製工程の一例を示す図である。 本発明の電界効果トランジスタの作製工程の一例を示す図である。 本発明の電界効果トランジスタの例を示す図である。 従来の電界効果トランジスタの作製工程を示す図である。 本発明の電界効果トランジスタを用いた半導体装置の一例を示す図である。 本発明の電界効果トランジスタを用いた半導体装置の一例を示す図である。 本発明の電界効果トランジスタの作製工程の一例を示す図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
（実施の形態１）
図１（Ａ）乃至（Ｄ）に、本発明の一態様のＦＥＴの作製工程断面図を、また、図２（Ａ）および（Ｂ）に、本発明の一態様のＦＥＴの作製工程上面図を示す。図１（Ａ）乃至（Ｄ）は図２（Ａ）および（Ｂ）のＡ−Ｂにおける断面図である。
まず、基板１０１上に、導電層と絶縁膜を形成する。導電層と絶縁膜は、どのような成膜方法も適用できるが、スパッタリング法、ＣＶＤ法、レーザーアブレーション法等の、雰囲気が十分に管理された状態でおこなわれる成膜方法で、かつ、導電層の成膜後に、導電層が大気に曝されることなく、絶縁膜が成膜されることが望まれる。
導電層としては各種の材料を用いることができる。例えば、導電層として、タングステン、モリブデン、白金、クロム等の各種金属あるいはそれらの窒化物、さらにはｐ型珪素等の半導体、酸化インジウム等の酸化物等を用いるとよい。特にＦＥＴをノーマリーオフとするのであれば、その後に形成する半導体層の電子親和力を考慮して、仕事関数が電子親和力以上のものを用いるとよい。また、導電層は多層構造としてもよい。その場合には、最上層を、半導体層の電子親和力を考慮した材料とし、その他の層をより導電性あるいは耐熱性の優れた材料で構成するとよい。導電層の厚さは、配線として用いる場合の抵抗を考慮して決定されるとよい。典型的には１００ｎｍ以上５００ｎｍ以下とすればよい。
また、絶縁膜も各種の材料を用いることができる。例えば、酸化珪素、酸化窒化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化アルミニウム等を用いればよい。絶縁膜の厚さおよび誘電率はＦＥＴの特性を決定する。一般的には、高誘電率かつ薄い絶縁膜を用いると、ＦＥＴのしきい値は正となる。しかし、過剰に薄いとリーク電流も甚大となり、また、絶縁耐圧も低下する。典型的には５ｎｍ以上５０ｎｍ以下とすればよい。
なお、導電層の成膜に際しては、雰囲気中の水素濃度を十分に低下させ、導電層中への水素、水素化合物、水酸化物の混入を極力、抑制する必要がある。多くの場合、導電層は配線として用いられるので、抵抗を下げるため比較的厚く（１００ｎｍ以上）形成される。このような厚い層に高濃度の水素等が含まれていると、その後の処理においても導電層から半導体層への水素の拡散を十分に阻止できないからである。
多くの金属は水素を吸収する性質がある。したがって、導電層に金属や合金を用いる場合は、成膜時および成膜後に導電層が水素あるいは水素イオン等に曝されないことが好ましい。また、導電層中の水素濃度は１×１０１８／ｃｍ３以下、好ましくは、１×１０１６／ｃｍ３以下となるようにするとよい。
導電層を大気に曝すことなく、絶縁膜を形成することも導電層への水素等の吸着を防止する上で効果がある。例えば、図４（Ａ）に示す従来の方法では、導電層を形成後、大気中でフォトリソグラフィー法によるパターン形成をおこない、さらには、導電層をエッチングした後に、再度、大気中で処理（例えば、レジストの剥離）等をおこなう。あるいは、レジストを減圧下でアッシングにより除去することもある。
これらの過程において、大気中あるいは溶液中水分が導電層と化合し、水酸化物として、導電層に混入することもある。あるいは、酸性あるいはアルカリ性の溶液に接した導電層が電気化学反応で水素を発生し、これを吸収することもある。さらには、アッシングの際にレジストが分解した水素を含む物質（水を含む）が、導電層に混入し、あるいは導電層と化合することもある。このような現象は、特に導電層として、各種金属や合金を用いる場合には顕著である。
このようにして形成される水酸化物や吸蔵された水素は比較的安定していて、２００℃程度の加熱処理では分解や放出されることはない。しかし、電気的な作用やスパッタリング現象により分解あるいは放出されることがある。すなわち、導電層の形成後に、絶縁膜をプラズマＣＶＤ法やスパッタリング法で成膜する際に、導電層中に水酸化物や吸蔵された水素が含まれていると、成膜雰囲気に水素が放出され、形成される絶縁膜中に水素が含まれたり、導電層から絶縁膜に水素が移動することがある。そして、このように絶縁膜に水素が含まれると、ＦＥＴの特性に悪影響をおよぼすこととなる。
従来、珪素半導体等では導電層中の水酸化物等や吸蔵された水素の影響は全くなかったために、このような問題は、これまで考慮されることはなかった。また、酸化物半導体において水素がドナーとなることは知られていたが、導電層中に含まれる水素等については何ら考慮されていない。しかしながら、特に酸化物半導体および硫化物半導体においては、微量の水素であっても、ＦＥＴの特性や信頼性に大きな影響を与える可能性があるので、本発明人は、導電層中の水素等も無視できないことに気がついた。
したがって、導電層は可能な限り大気や溶液に曝されないことが望まれる。導電層を大気に曝すことなく、連続的に絶縁膜を形成すると、導電層と水分その他の水素を含む物質が化合することや水素の吸蔵を抑制できる。
さて、絶縁膜を形成した後、絶縁膜をエッチングし、引き続き、導電層をエッチングする。この工程は、絶縁膜上に形成したレジストマスク等を用いて、絶縁膜と導電層をエッチングしてもよいし、レジストマスクを用いて絶縁膜をエッチングした後、レジストマスクを剥離し、エッチングによって形成された絶縁膜１０３ａ、１０３ｂをマスクとして、導電層をエッチングしてもよい。エッチングされた導電層は、配線１０２ａ、１０２ｂとなる。
このような工程を経ることより、絶縁膜１０３ａは配線１０２ａと略同形状となり、また、絶縁膜１０３ｂは配線１０２ｂと略同形状となる。なお、エッチングは、ウェットエッチングでもドライエッチングでもよい。この段階を図１（Ａ）に示す。
次に半導体層を形成する。半導体層は、どのような成膜方法も適用できるが、スパッタリング法、ＣＶＤ法、レーザーアブレーション法等の、雰囲気が十分に管理された状態でおこなわれる成膜方法で成膜されることが望まれる。また、半導体層中の水素濃度を低下させるため、基板を２００℃以上に加熱して成膜してもよい。
半導体層の厚さはＦＥＴの特性を決定する。一般的には、薄い半導体層を用いると、ＦＥＴのしきい値は正となる。しかし、過剰に薄いと特性のばらつきが大きくなる。典型的には５ｎｍ以上５０ｎｍとすればよい。
そして、これをエッチングして、絶縁膜１０３ａ、１０３ｂ上に、半導体層１０４ａ、１０４ｂをそれぞれ形成する。この段階を図１（Ｂ）および図２（Ａ）に示す。図２（Ａ）に明らかなように、半導体層１０４ａ、１０４ｂは、絶縁膜１０３ａ、１０３ｂの端部と重ならないように形成する。
すなわち、半導体層１０４ａの外周は絶縁膜１０３ａの外周の内側にあるように、また、半導体層１０４ｂの外周は絶縁膜１０３ｂの外周の内側にあるようにする。このような構造により、配線１０２ａ、１０２ｂの段差部と半導体層１０４ａ、１０４ｂが重ならないので、段差部での耐圧低下の問題を排除できる。
例えば、酸化物半導体を用いて半導体層を形成する際には、多くの場合、スパッタリング法が用いられる。これは、半導体層中への水素等の混入を十分に低減できる可能性があることに加え、ＣＶＤ法で作製するには、原料となるガスの入手が困難であるためである。しかしながら、スパッタリング法では、厚さ５０ｎｍ以下の酸化物半導体層を、図４（Ａ）に示すように凹凸のある絶縁膜２０３表面に均一に形成することは困難である。
これに対し、本実施の形態に示すように、半導体層１０４ａ、１０４ｂが配線１０２ａ、１０２ｂの段差部と重ならない構造であれば、半導体層は平面上に均一に形成できればよいので、スパッタリング法で半導体層を形成する上でも問題が生じない。半導体層の平坦性に関しては、平坦であるほど好ましいことは言うまでもないが、半導体層１０４ａ、１０４ｂの厚さの二乗平均平方根（ＲＭＳ）が１０ｎｍ以下の平坦性を有するとよい。
その後、酸化物絶縁層１０５を半導体層１０４ａ、１０４ｂに接して形成する。酸化物絶縁層１０５としては、例えば、スパッタリング法による酸化珪素等を用いればよい。好ましくは、酸化物絶縁層１０５が２００℃以上の加熱で内包している酸素を放出して、酸化する作用を有するとよい。この段階を図１（Ｃ）に示す。
スパッタリング法により室温で形成された酸化珪素層は、単位体積中に１％乃至１０％、典型的には３％乃至７％の過剰な酸素を含有している。これらの酸素は加熱と共に層外に放出されることが、昇温脱離ガス分析（ＴＤＳ）法により確認されている。また、このような酸化珪素層上に酸化物半導体層を形成して加熱すると、酸素の放出量が減少することが同じくＴＤＳ法により確認されている。
なお、ここではスパッタリング法により室温で形成された酸化珪素層を酸化物絶縁層１０５として用いることについて述べたが、酸化物絶縁層１０５として用いられ得るものは、これに限らない。
したがって、スパッタリング法により形成された酸化珪素よりなる酸化物絶縁層１０５は加熱処理により、隣接する半導体層１０４ａ、１０４ｂや絶縁膜１０３ａ、１０３ｂを酸化する。その結果、これらに含まれている水素を固定し、あるいは除去することができる。すなわち、酸化物絶縁層１０５を形成後、２００℃以上で加熱するとよい。
なお、上記の酸化作用を適切におこなうには酸化物絶縁層１０５の厚さも重要である。半導体層１０４ａ、１０４ｂや絶縁膜１０３ａ、１０３ｂよりも過剰に薄いと、十分な酸化がおこなえず、これらに水素が残存してしまう。そのため、酸化物絶縁層１０５の厚さは、半導体層１０４ａの厚さと絶縁膜１０３ａの厚さの和の５倍以上であることが好ましい。
さらに、酸化物絶縁層１０５は層間絶縁物としての側面も有する。また、半導体層１０４ａ、１０４ｂに外部から水素等が侵入するのを防止するための保護膜としての側面も有する。それらの目的のためには酸化物絶縁層１０５の厚さは１００ｎｍ以上であることが好ましい。
その後、平坦化絶縁層１０６を形成する。平坦化絶縁層は設けなくてもよい。また、その他の絶縁層を設けてもよい。そして、平坦化絶縁層１０６、酸化物絶縁層１０５に半導体層１０４ａ、１０４ｂに達する開口部を設ける。開口部は、絶縁膜１０３ａ、１０３ｂと重なるように設ける。好ましくは、開口部は、その外周が絶縁膜１０３ａ、１０３ｂの外周から、２００ｎｍ以上、より好ましくは、１μｍ以上離れるように設ける。
開口部の形成にはウェットエッチング法、ドライエッチング法いずれをも用いることができる。なお、いずれの場合においても、エッチングに際して、半導体層１０４ａ、１０４ｂに化学的な影響を与え、開口部周辺の１０４ａ、１０４ｂの特性に影響を与えることがある。
例えば、半導体層１０４ａ、１０４ｂとして酸化物半導体を用い、ドライエッチング法で開口部を形成した場合には、プラズマの作用により、開口部周辺の酸化物半導体に酸素欠損が生じ、ｎ型化することがある。
さらに、導電層を形成し、これを所望の形状にエッチングして配線１０７ａ、１０７ｂを形成する。導電層としては、各種の金属や合金、窒化物等を用いることができる。特に、半導体層１０４ａ、１０４ｂと接する部分においてはオーミックコンタクトが形成されることが望ましい。そのためには、仕事関数が、半導体層の電子親和力以下の材料を用いることが好ましい。また、導電層は単層である必要はなく、多層構造としてもよい。
例えば、５ｎｍ以上１００ｎｍ以下のインジウム酸化物等のｎ型の酸化物半導体を堆積して、半導体層１０４ａ、１０４ｂと接する構造とし、その上に、２０ｎｍ以上１００ｎｍ以下のチタン（あるいは窒化チタン）と、１００ｎｍ以上３００ｎｍ以下のアルミニウム（あるいはアルミニウム合金）を堆積する構造としてもよい。
配線１０７ａ、１０７ｂは、半導体層１０４ａ、１０４ｂと接する部分においてＦＥＴのソース、ドレインとして機能する。この段階を図１（Ｄ）および図２（Ｂ）に示す。なお、配線１０７ａ、１０７ｂを形成した後、３００℃以上の高温の処理をおこなう場合には、配線１０７ａ、１０７ｂを構成する元素が、半導体層１０４ａ、１０４ｂに拡散し、その特性に悪影響を及ぼすことがある。
したがって、配線１０７ａ、１０７ｂを形成した後は、そのような高温での処理を避けることが好ましい。一方で、配線１０７ａ、１０７ｂはＦＥＴ作製の最終段階で形成されるので、その後に高温での処理が必要となることはほとんど無い。
図１（Ｄ）にＬで示される長さがＦＥＴのチャネル長となる。また、開口部を上記の条件で設けることで、図２（Ｂ）に示されるように、配線１０７ａ、１０７ｂ、１０７ｃが半導体層１０４ａ、１０４ｂと接する部分は半導体層１０４ａ、１０４ｂの端部（外周部）と重ならない。このような構造により、段差部での耐圧低下の問題を排除できる。
なお、半導体層１０４ａ、１０４ｂの端部（外周部）の特性は好ましいものでないことが多い。これらの領域は、しばしば導電性が他の部分よりも高くなり、従来のＦＥＴにおいては、リーク電流の要因となり得た。それは、従来のＦＥＴにおいては、半導体層の端部とソースおよびドレイン（として機能する配線や電極）が接しているためである。
しかしながら、図２（Ｂ）に示されるＦＥＴにおいては、ソースやドレインとして機能する配線１０７ａ、１０７ｂ、１０７ｃは上述の通り、半導体層１０４ａ、１０４ｂの端部と重ならないので、仮に、半導体層１０４ａ、１０４ｂの端部の導電性が高くとも、配線１０７ａと１０７ｂの間、あるいは配線１０７ｂと１０７ｃ間にリーク電流は流れない。そのため、オフ電流の十分に低いＦＥＴを得ることができる。
また、半導体層１０４ａ、１０４ｂの外周が、絶縁膜１０３ａ、１０３ｂの外周の内側にあるということは、半導体層１０４ａ、１０４ｂは、図１（Ｄ）から明らかなように、平坦に形成されるということである。例えば、図４（Ｃ）の半導体層２０４ａ、２０４ｂのように、半導体層に凹凸があるとＦＥＴの特性は凹凸の影響を受ける。そのような凹凸を有する素子を均一に形成することは困難なため、ＦＥＴ特性のばらつきの原因となる。
例えば、図４（Ｃ）においては、配線２０５ａ、２０５ｂが半導体層２０４ａおよび配線２０２ａに対して左右対称に設けられているが、全ての素子をこのような形状に形成することは困難である。マスクあわせの際の誤差のため、配線２０５ａ、２０５ｂが、図の右側（あるいは左側）に少しだけ平行移動しても、配線２０５ａ、２０５ｂと半導体層２０４ａの湾曲している部分との位置関係が異なり、ＦＥＴとしての特性が変動することがある。すなわち、ＦＥＴの特性のばらつきが生じる。
特に半導体層が何らかの結晶成分を含んでいる場合にはばらつきが大きくなる傾向がある。それは、半導体層の平面部分と局面部分とで結晶の方位や大きさ等に大きな差違があるためである。そのような結晶成分は、酸化亜鉛では、室温でスパッタリング法により形成した場合でも生じる。また、インジウムガリウム亜鉛系酸化物半導体においても、組成によって差はあるが、一般に４００℃以上の熱処理をおこなうと生じる。
これに対し、平坦な面上に、均一に平面状の半導体層を形成することは容易である。そして、マスクあわせの際の誤差のため、図１（Ｄ）の配線１０７ａ、１０７ｂが、図の右側（あるいは左側）に少しだけ平行移動しても、半導体層１０４ａおよび配線１０２ａに対する位置関係は変わらない。すなわち、ＦＥＴの特性のばらつきは限定的となる。
したがって、本実施の形態で示したＦＥＴは図４に示される従来のＦＥＴに比べて特性のばらつきが少ない。このようなＦＥＴは、しきい値ばらつきの小さいことが要求される回路に用いるのに好適である。
例えば、アクティブマトリクス型有機エレクトロルミネッセンス表示装置では、表示のむらをなくすために、駆動トランジスタのしきい値のばらつきが小さいことが望まれる。また、抵抗損失を減らすため、駆動トランジスタの電界効果移動度の高いＦＥＴが望まれる。そのような目的には、図１（Ｄ）に示す構成を有し、酸化物半導体を半導体層に用いて作製したＦＥＴが好適である。そのようなＦＥＴは、例えば、１０ｃｍ２／Ｖｓ以上、好ましくは、３０ｃｍ２／Ｖｓ以上の電界効果移動度が得られる。
なお、本実施の形態で示した作製工程では、必要なマスク合わせの回数は４回であり、図４に示す従来の方法（５回のマスクあわせが必要）よりも少ない。そのため、ミスアライメントによる不良の確率を低減でき、歩留まりを向上させる上で効果がある。
また、多階調マスクを用いてさらにマスクあわせの回数を減らすこともできる。例えば、配線１０２ａ、１０２ｂ、絶縁膜１０３ａ、１０３ｂのパターン形成（図１（Ａ））と、半導体層１０４ａ、１０４ｂのパターン形成（図１（Ｂ））を、３階調（透過、不透過、半透過）の１枚のマスクを用いておこなうこともできる。
その場合には、導電層と絶縁膜と半導体層を連続して形成した後、マスクあわせをおこなうとよい。その結果、さらにマスクあわせの回数を１回減らすことができる。加えて、絶縁膜を大気に曝すことなく、その上に半導体層を成膜することで、絶縁膜と半導体層との間の界面を清浄に保つことができる。
（実施の形態２）
本実施の形態では、実施の形態１で示したものとは異なる構造を有するＦＥＴの例を説明する。図３（Ａ）および図３（Ｂ）に示すＦＥＴは、基板１０１上に、ゲート電極として機能する配線１０２ａ、１０２ｂと、配線１０２ａの上に設けられ、配線１０２ａと略同形状でゲート絶縁膜として機能する絶縁膜１０３ａと、配線１０２ｂの上に設けられ、配線１０２ｂと略同形状でゲート絶縁膜として機能する絶縁膜１０３ｂと、絶縁膜１０３ａの上に設けられ、その外周が絶縁膜１０３ａの外周よりも内側にある半導体層１０４ａと、絶縁膜１０３ｂの上に設けられ、その外周が絶縁膜１０３ｂの外周よりも内側にある半導体層１０４ｂと、酸化物絶縁層１０５と、平坦化絶縁層１０６と、酸化物絶縁層１０５と平坦化絶縁層１０６に設けられた開口部を通して半導体層１０４ａに接する配線１０７ａと、酸化物絶縁層１０５と平坦化絶縁層１０６に設けられた開口部を通して半導体層１０４ｂに接する配線１０７ｂとを有する点で、図１（Ｄ）に示すＦＥＴと同じである。
図１（Ｄ）に示すＦＥＴと図３（Ａ）および図３（Ｂ）に示すＦＥＴとの相違点は半導体層１０４ａと酸化物絶縁層１０５の間あるいは半導体層１０４ｂと酸化物絶縁層１０５の間に絶縁膜１０８（図３（Ａ））あるいは絶縁膜１０８ａと絶縁膜１０８ｂ（図３（Ｂ））が設けられるか否かである。
また、図３（Ａ）に示すＦＥＴと図３（Ｂ）に示すＦＥＴの相違は、絶縁膜１０８、１０８ａ、１０８ｂが半導体層と略同形状であるか否かである。図３（Ａ）に示すＦＥＴの絶縁膜１０８は、半導体層１０４ａあるいは半導体層１０４ｂのいずれとも異なる形状である。一方、図３（Ｂ）に示すＦＥＴの絶縁膜１０８ａは半導体層１０４ａと、また、絶縁膜１０８ｂは半導体層１０４ｂと略同形状である。
図３（Ａ）に示すＦＥＴを作製するには、図１（Ｂ）に示される状態の後に、絶縁膜１０８を形成すればよい。絶縁膜１０８を形成するには、どのような成膜方法も適用できるが、スパッタリング法、ＣＶＤ法、レーザーアブレーション法等の、雰囲気が十分に管理された状態でおこなわれる成膜方法で成膜されることが望まれる。
絶縁膜１０８は、各種の材料を用いて形成することができる。例えば、酸化珪素、酸化窒化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化アルミニウム等を用いればよい。絶縁膜１０８の電子親和力やバンドギャップは半導体層１０４ａ、１０４ｂに用いる半導体のキャリアの分布に影響を及ぼし、絶縁膜１０８がキャリアを引き寄せたり遠ざけたりする。
その結果、ＦＥＴのバックチャネル側のリーク電流に影響を及ぼすこともある。適切な材料で絶縁膜１０８を形成することで、ＦＥＴの特性を好ましいものとできる。一例としては、インジウムガリウム亜鉛系酸化物半導体を半導体層１０４ａ、１０４ｂに用いるのであれば、酸化アルミニウムを用いるとよりオフ電流を低減できる。もちろん、それ以外の理由のために絶縁膜１０８を設けてもよい。
また、絶縁膜１０８の厚さは５ｎｍ以上５０ｎｍ以下とすればよい。また、可能であれば、水素濃度は、１×１０２０／ｃｍ３以下、好ましくは、１×１０１８／ｃｍ３以下となるようにするとよい。このような条件であれば、その後に形成される酸化物絶縁層１０５から酸素が供給されることにより、これらの水素は固定され、あるいは膜外に放出される。
絶縁膜１０８の水素濃度が１×１０２０／ｃｍ３より高く、厚さが上記の範囲を超えると、酸化物絶縁層１０５による酸化作用が十分におこわなれず、半導体層１０４ａ、１０４ｂや絶縁膜１０３ａ、１０３ｂに残留する水素によってＦＥＴの特性が悪化するおそれがある。同様の理由により、半導体層１０４ａ、１０４ｂと酸化物絶縁層１０５の間には、その他の材料（特に導電性材料）を設けないことが好ましい。
絶縁膜１０８を形成した後は、実施の形態１に示した方法にしたがって、酸化物絶縁層１０５を形成すればよい。その後の作製工程は、実施の形態１で示した方法を用いればよい。
図３（Ｂ）に示すＦＥＴを作製するには、図１（Ａ）に示される状態の後に、半導体層を形成し、引き続いて、絶縁膜を形成すればよい。その際、半導体層を形成後に、大気に曝さない状態で絶縁膜を形成することが好ましい。すなわち、十分に水素濃度、水蒸気濃度、水素化物濃度、水酸化物濃度が低い状態で、連続的に半導体層の上に絶縁膜を形成すると、半導体層中の水素濃度を低減でき、また、半導体層と絶縁層の界面を清浄に保てる。絶縁膜の形成方法、材料、厚さ等は上記を参考にすればよい。
絶縁膜を形成した後、絶縁膜をエッチングし、引き続き、半導体層をエッチングする。この工程は、絶縁膜上に形成したレジストマスク等を用いて、絶縁膜と半導体層をエッチングしてもよいし、レジストマスクを用いて絶縁膜をエッチングした後、レジストマスクを剥離し、エッチングによって形成された絶縁膜１０８ａ、１０８ｂをマスクとして、半導体層をエッチングしてもよい。エッチングされた半導体層は半導体層１０４ａ、１０４ｂとなる。
このような工程を経ることより、絶縁膜１０８ａは半導体層１０４ａと略同形状となり、また、絶縁膜１０８ｂは半導体層１０４ｂと略同形状となる。なお、エッチングは、ウェットエッチングでもドライエッチングでもよい。その後は、実施の形態１に示した方法にしたがって、酸化物絶縁層１０５を形成すればよい。その後の作製工程は、実施の形態１で示した方法を用いればよい。
なお、図３（Ｂ）に示されるＦＥＴの作製において、多階調マスクを用いる場合には、導電層と絶縁膜と半導体層と、さらにその上に絶縁膜を連続して形成した後、マスクあわせをおこなうとよい。その結果、さらにマスクあわせの回数を１回減らすことができる。加えて、絶縁膜を大気に曝すことなく、その上に半導体層を成膜することで、半導体層を挟む上下の絶縁膜との間の界面を清浄に保つことができる。
（実施の形態３）
本実施の形態では、実施の形態１および２とは異なる構造を有するＦＥＴと、それをアクティブマトリクス回路に用いた例を説明する。アクティブマトリクス回路は、図５（Ａ）に示される単位回路をマトリクス状に配置したものであり、図５（Ａ）の回路は液晶表示装置のように、階調を電圧で制御する表示装置に用いられる。なお、図５（Ａ）の回路以外に、一部のエレクトロルミネッセンス表示装置のように、階調を電流で制御する表示装置に用いられるアクティブマトリクス回路もある。
図５（Ａ）に示す回路は、スイッチング素子としてのＦＥＴ３０１と、互いに対向した第１電極および第２電極よりなる表示素子３０２と、互いに対向した第１電極および第２電極よりなる保持容量３０３と、ＦＥＴ３０１を選択するための信号を伝送するスキャン線３０４と、表示素子３０２に印加する信号を伝送するデータ線３０５と、保持容量の第２電極に電位を与えるための容量線３０６と、ＦＥＴ３０１のドレインと表示素子３０２の第１電極と保持容量３０３の第１電極を接続するための配線３０７とを有する。
このような単位回路をマトリクス状に配置すると、スキャン線３０４とデータ線３０５、およびスキャン線３０４と容量線３０６は多くの交差する部分を有する。例えば、スキャン線３０４と容量線３０６は図５の３０８で示される部分で交差することとなる。このような交差する部分では寄生容量が生じ、寄生容量が大きいと信号が遅延する。そのため、寄生容量は小さいことが望まれる。
図５（Ａ）に示す回路を、実際に配線等で形成した例の上面図を図５（Ｂ）に示す。ここでは、主要な配線および半導体層のみを示し、絶縁膜等は省略してある。符号は図５（Ａ）で用いたものと同じである。また、図５（Ｂ）において、Ｃ−Ｄ間の断面を模式的に示したものを図６に示す。以下、このような回路の作製工程を説明する。
まず、図６（Ａ）に示されるように、基板４０１上に導電層と絶縁膜を形成し、これを選択的にエッチングして、スキャン線３０４と、スキャン線３０４と略同一形状の絶縁膜４０２を形成する。導電層や絶縁膜の材料や厚さ、成膜方法等は他の実施の形態に示したものを用いればよい。
さらに、半導体層を形成する。本実施の形態では、半導体層を形成した後、半導体層を大気に曝すことなく、引き続き酸化物絶縁層を形成する。このようにすることで、半導体層と酸化物絶縁層の界面を清浄に保つことができる。半導体層や酸化物絶縁層の材料や厚さ、成膜方法等は他の実施の形態に示したものを用いればよい。
そして、半導体層および酸化物絶縁層を選択的にエッチングする。その際には、酸化物絶縁層上に形成したレジストマスク等を用いて、酸化物絶縁層と半導体層をエッチングしてもよいし、レジストマスクを用いて酸化物絶縁層をエッチングした後、レジストマスクを剥離し、エッチングによって形成された酸化物絶縁層４０４をマスクとして、半導体層をエッチングしてもよい。エッチングされた半導体層は半導体層４０３となる。このようなエッチング方法により、酸化物絶縁層４０４は半導体層４０３と略同形状となる。
なお、これらの工程を多階調マスクを用いておこなうこともできる。例えば、３階調のマスクを用いて、スキャン線３０４と絶縁膜４０２のパターン形成と、半導体層４０３と酸化物絶縁層４０４のパターン形成を１回でおこなうことができる。その際には、導電層、絶縁膜、半導体層、酸化物絶縁層を連続的に成膜し、その後、３階調マスクを用いて、パターン形成すればよい。
このように多階調マスクを用いると、マスク合わせの回数が１回少なくなるのみならず、絶縁膜４０２と半導体層４０３との界面が大気にさらされることがなく、界面状態を清浄に保てるので、ＦＥＴの特性や信頼性を改善できる。
その後、有機樹脂材料等を用いて平坦化絶縁層４０５を形成し、これと酸化物絶縁層４０４に半導体層４０３に達する開口部を設ける。そして、導電層を成膜して、これを選択的にエッチングして、データ線３０５および容量線３０６、配線３０７を形成する。
さらに、データ線３０５および容量線３０６、配線３０７上に厚さ６０ｎｍ以上１μｍ以下の絶縁膜４０６を形成する。絶縁膜４０６としては、絶縁膜４０２に用いられるものから選べばよい。特にステップカバレージに優れた成膜方法を採用することが望ましく、プラズマＣＶＤ法を用いることが好ましい。例えば、プラズマＣＶＤ法による窒化珪素膜を用いることができる。その後、絶縁膜４０６に開口部４０７を設ける。絶縁膜４０６の上にさらに、有機樹脂材料等によって平坦化絶縁層を形成してもよい。
図示しないが、この後、表示素子の電極を形成する。容量線３０６の一部は、表示素子の電極と対向して、絶縁膜４０６を誘電体とする容量（すなわち保持容量３０３）となる。すなわち、表示素子の電極が保持容量３０３の第１電極、容量線３０６の一部が保持容量３０３の第２電極となる。また、表示素子の電極の他の部分は表示素子３０２の第１電極となる。さらに、表示素子の電極は開口部４０７で配線３０７と接続する。
図６（Ｂ）から明らかなように、スキャン線３０４と容量線３０６の交差する部分３０８には、十分な厚さの絶縁層が存在するため寄生容量を低減することができる。
ところで、図６（Ｂ）からわかるように、半導体層４０３はその端部において有機樹脂のような水素を含有する平坦化絶縁層４０５と接触する。したがって、半導体層４０３に、例えば、各種酸化物半導体を用いた場合には、その部分での半導体特性が著しく劣化し、典型的には導電率が極めて高くなっている可能性がある。このような領域は端部から約１μｍ程度あると考えられる。
しかしながら、データ線３０５および配線３０７が半導体層４０３と接する部分（すなわち、酸化物絶縁層４０４および平坦化絶縁層４０５への開口部）を、そのような半導体特性が劣化していると推定される場所を避けて設けることで、ＦＥＴの特性を劣化させることを免れ得る。
（実施の形態４）
本実施の形態では、ＦＥＴの信頼性を高めることのできる作製方法について図７を用いて説明する。なお、本実施の形態で説明するＦＥＴの半導体層や配線を上方から見た様子は図２に示されるものと同様であり、図２の一点鎖線Ａ−Ｂで示される部分の断面の模式図を図７に示す。また、主たる構造も他の実施の形態と同じなので、それらを参照すればよい。
基板１０１上に導電層を形成する。さらに導電層の上に絶縁膜を形成する。さらに絶縁膜の上に半導体層を形成する。さらに半導体層の上に酸化物絶縁層を形成する。これらの成膜に際しては、基板１０１を大気に触れさせることなく、連続的におこなうとよい。すなわち、これらの成膜装置が互いに連結しており、基板１０１を大気に取り出さずとも、各成膜装置間を移動できる構成とする。あるいは、１つの成膜装置で複数種類の成膜をおこなえる装置を用いてもよいし、それらを組み合わせてもよい。
また、上記絶縁膜と酸化物絶縁層を同種のもの、例えば、スパッタリング法によって形成される酸化珪素とするのであれば、同じ装置を使用してもよい。また、これらの成膜に際しては、水素や水素を含む化合物が十分に低減された雰囲気や原料を用いておこなうことが好ましい。
上記のような措置を取ることにより、絶縁膜や半導体層を大気成分の汚染から守ることができ、作製されるＦＥＴの信頼性を高める上で顕著な効果がある。
導電層、絶縁膜、半導体層、酸化物絶縁層の材料や厚さ等は実施の形態１を参照すればよい。特に、これらの成膜をすべてスパッタリング法でおこなうことが好ましい。これらの成膜は段差等のない平坦面上への成膜であるので、段差被覆性に問題がある真空蒸着法やスパッタリング法を用いることも可能である。
そして、これらの積層膜を選択的にエッチングして、配線１０２ａ、１０２ｂ、絶縁膜１０３ａ、１０３ｂ、半導体層１０４ｃ、１０４ｄ、酸化物絶縁層１０５ｃ、１０５ｄを形成する。当然のことながら、配線１０２ａ、絶縁膜１０３ａ、半導体層１０４ｃ、酸化物絶縁層１０５ｃは略同形状となり、また、配線１０２ｂ、絶縁膜１０３ｂ、半導体層１０４ｄ、酸化物絶縁層１０５ｄも略同形状となる（図７（Ａ）参照）。
配線１０２ａ、１０２ｂはゲート電極としても機能し、また、絶縁膜１０３ａ、１０３ｂはゲート絶縁膜としても機能する。
次に、半導体層１０４ｃ、１０４ｄ、酸化物絶縁層１０５ｃ、１０５ｄを選択的にエッチングして、半導体層１０４ａ、１０４ｂ、酸化物絶縁層１０５ａ、１０５ｂを形成する。当然のことながら、半導体層１０４ａと酸化物絶縁層１０５ａは略同形状となり、半導体層１０４ｂ、酸化物絶縁層１０５ｂも略同形状となる。このエッチングで、半導体層１０４ａ、１０４ｂは島状に形成される（図７（Ｂ）参照）。
この状態に対応する上面図は、図２（Ａ）に示される。なお、図２（Ａ）では酸化物絶縁層１０５ａ、１０５ｂは表示されていない。また、酸化物絶縁層１０５ａ、１０５ｂは図１の酸化物絶縁層１０５に相当するものであり、半導体層１０４ａ、１０４ｂに酸素を供給する役目を果たす。
なお、図７（Ａ）の工程と図７（Ｂ）の工程を多階調マスクを用いておこなえば、フォトリソグラフィー工程を１つ削減できる。
実施の形態１と異なり、本実施の形態では半導体層１０４ａ、１０４ｂを大気に触れさせることなく、その上に酸化物絶縁層１０５ａ、１０５ｂを形成できるので、半導体層１０４ａ、１０４ｂが大気成分により汚染される可能性を著しく低減できる。
また、図３（Ｂ）に示されるＦＥＴと比較すると、半導体層１０４ａ、１０４ｂと酸化物絶縁層１０５ａ、１０５ｂの間に絶縁膜が存在しないため、酸化物絶縁層１０５ａ、１０５ｂから半導体層１０４ａ、１０４ｂへの酸素の供給が容易におこなえる。
次に、第１の保護絶縁層１０６ａを形成する。第１の保護絶縁層１０６ａは、実施の形態２の絶縁膜１０８と同様な材料で形成できるが、段差被覆性の優れた方法で成膜されることが好ましい。本実施の形態では第１の保護絶縁層１０６ａの厚さに上限はない。本実施の形態では、第１の保護絶縁層１０６ａは外部からの半導体層１０４ａ、１０４ｂへの水素の侵入を阻む目的で設けられる。そのため、好ましくは１００ｎｍ以上の厚さであるとよい。
その後、平坦な表面を有する第２の保護絶縁層１０６ｂを形成し、これにコンタクトホールを設けて、配線１０７ａ、１０７ｂを形成する（図７（Ｃ）参照）。配線１０７ａ、１０７ｂはＦＥＴのソース電極やドレイン電極に相当する。この状態に対応する上面図は、図２（Ｂ）に示される。
（実施の形態５）
本実施の形態では、実施の形態１乃至４に示したＦＥＴを用いた電子機器について説明する。これらのＦＥＴは、パーソナルコンピュータ、携帯通信機器、画像表示装置、映像再生装置、画像映像撮像装置、ゲーム機、電子書籍等の機器に用いることができる。
１０１ 基板
１０２ａ 配線
１０２ｂ 配線
１０３ａ 絶縁膜
１０３ｂ 絶縁膜
１０４ａ 半導体層
１０４ｂ 半導体層
１０４ｃ 半導体層
１０４ｄ 半導体層
１０５ 酸化物絶縁層
１０５ａ 酸化物絶縁層
１０５ｂ 酸化物絶縁層
１０５ｃ 酸化物絶縁層
１０５ｄ 酸化物絶縁層
１０６ 平坦化絶縁層
１０６ａ 第１の保護絶縁層
１０６ｂ 第２の保護絶縁層
１０７ａ 配線
１０７ｂ 配線
１０８ 絶縁膜
１０８ａ 絶縁膜
１０８ｂ 絶縁膜
２０１ 基板
２０２ａ 配線
２０２ｂ 配線
２０３ 絶縁膜
２０４ａ 半導体層
２０４ｂ 半導体層
２０５ａ 配線
２０５ｂ 配線
２０６ 平坦化絶縁層
２０７ａ 配線
２０７ｂ 配線
３０１ ＦＥＴ
３０２ 表示素子
３０３ 保持容量
３０４ スキャン線
３０５ データ線
３０６ 容量線
３０７ 配線
３０８ 配線の交差する部分
４０１ 基板
４０２ 絶縁膜
４０３ 半導体層
４０４ 酸化物絶縁層
４０５ 平坦化絶縁層
４０６ 絶縁膜
４０７ 開口部
５０１ 基板
５０２ａ 配線
５０２ｂ 配線
５０３ａ 絶縁膜
５０３ｂ 絶縁膜
５０４ａ 半導体層
５０４ｂ 半導体層
５０５ａ 酸化物絶縁層
５０５ｂ 酸化物絶縁層
５０６ａ 第１の保護絶縁層
５０６ｂ 第２の保護絶縁層
５０７ａ 配線
５０７ｂ 配線
５０７ｃ 配線
５０７ｄ 配線
５０８ 隔壁
５０９ 発光材料層
５１０ 透明導電膜
５１１ 配線交差部
５１２ 容量素子

Claims (9)

  1. 基板と、前記基板上に設けられた第１の配線と、前記第１の配線上に設けられ、前記第１の配線と略同形状の絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体層上に設けられた酸化物絶縁層と、前記酸化物絶縁層に設けられた開口部を通して、前記半導体層に接続する第２の配線とを有する電界効果トランジスタ。
  2. 前記半導体層が酸化物半導体よりなることを特徴とする請求項１記載の電界効果トランジスタ。
  3. 前記半導体層が、インジウムとガリウムを含むことを特徴とする請求項１または請求項２記載の電界効果トランジスタ。
  4. 前記酸化物絶縁層の厚さが、前記絶縁膜の厚さと前記半導体層の厚さの和の５倍以上である請求項１乃至３記載の電界効果トランジスタ。
  5. 前記酸化物絶縁層の厚さが、１００ｎｍ以上である請求項１乃至３記載の電界効果トランジスタ。
  6. 前記半導体層の外周は、前記絶縁膜の外周の内側にあることを特徴とする請求項１乃至５記載の電界効果トランジスタ。
  7. 前記開口部は、前記半導体層と重なるように設けられることを特徴とする請求項１乃至６記載の電界効果トランジスタ。
  8. 基板上に第１の導電層を形成する工程と、
    前記第１の導電層上に絶縁膜を形成する工程と、
    前記絶縁膜を所定の形状に加工する工程と、
    前記絶縁膜の形状と略同形状となるように前記第１の導電層を加工する工程と、
    前記絶縁膜上に半導体層を形成する工程と、
    前記半導体層上に酸化物絶縁層を形成する工程と
    前記酸化物絶縁層に、前記半導体層に達する開口部を設ける工程と、
    前記酸化物絶縁層を覆って第２の導電層を形成する工程と、を有することを特徴とする電界効果トランジスタの作製方法。
  9. 請求項８において、前記酸化物絶縁層を２００℃以上で加熱する工程を有することを特徴とする電界効果トランジスタの作製方法。
JP2011122996A 2010-06-01 2011-06-01 電界効果トランジスタおよびその作製方法 Expired - Fee Related JP5780836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011122996A JP5780836B2 (ja) 2010-06-01 2011-06-01 電界効果トランジスタおよびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010125443 2010-06-01
JP2010125443 2010-06-01
JP2011122996A JP5780836B2 (ja) 2010-06-01 2011-06-01 電界効果トランジスタおよびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015140175A Division JP6091556B2 (ja) 2010-06-01 2015-07-14 電子機器の作製方法

Publications (3)

Publication Number Publication Date
JP2012015496A true JP2012015496A (ja) 2012-01-19
JP2012015496A5 JP2012015496A5 (ja) 2014-06-19
JP5780836B2 JP5780836B2 (ja) 2015-09-16

Family

ID=45021331

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011122996A Expired - Fee Related JP5780836B2 (ja) 2010-06-01 2011-06-01 電界効果トランジスタおよびその作製方法
JP2015140175A Expired - Fee Related JP6091556B2 (ja) 2010-06-01 2015-07-14 電子機器の作製方法
JP2016240541A Expired - Fee Related JP6250777B2 (ja) 2010-06-01 2016-12-12 電子機器の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015140175A Expired - Fee Related JP6091556B2 (ja) 2010-06-01 2015-07-14 電子機器の作製方法
JP2016240541A Expired - Fee Related JP6250777B2 (ja) 2010-06-01 2016-12-12 電子機器の作製方法

Country Status (2)

Country Link
US (2) US8895375B2 (ja)
JP (3) JP5780836B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014192420A (ja) * 2013-03-28 2014-10-06 Japan Display Inc 半導体装置及びその製造方法並びにそれを用いた表示装置
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JPWO2013190838A1 (ja) * 2012-06-21 2016-02-08 株式会社Ｊｏｌｅｄ Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
JP2016042577A (ja) * 2014-08-18 2016-03-31 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 薄膜トランジスタ及び表示パネル
JP2017143280A (ja) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 表示装置
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130265010A1 (en) * 2012-04-06 2013-10-10 Semiconductor Energy Laboratory Co., Ltd. Protective circuit module and battery pack
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
CN104752514B (zh) * 2013-12-26 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路
JP7679305B2 (ja) * 2019-11-08 2025-05-19 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189994A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2008070876A (ja) * 2006-09-11 2008-03-27 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
JP2008175930A (ja) * 2007-01-17 2008-07-31 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2010021520A (ja) * 2008-07-08 2010-01-28 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61203484A (ja) 1985-03-06 1986-09-09 株式会社東芝 表示装置用駆動回路基板及びその製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2715521B2 (ja) 1989-02-15 1998-02-18 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5087584A (en) * 1990-04-30 1992-02-11 Intel Corporation Process for fabricating a contactless floating gate memory array utilizing wordline trench vias
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN1169015C (zh) 1996-05-15 2004-09-29 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
JPH10275913A (ja) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4386978B2 (ja) * 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
KR101213871B1 (ko) * 2005-12-15 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US20090001374A1 (en) 2006-01-31 2009-01-01 Kazuyoshi Inoue Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI275184B (en) 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2010016072A (ja) 2008-07-02 2010-01-21 Canon Inc 薄膜トランジスタ
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5330779B2 (ja) * 2008-09-10 2013-10-30 三菱電機株式会社 光電変換装置、及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101019048B1 (ko) 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013522A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101913995B1 (ko) 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102576677B (zh) 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189994A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2008070876A (ja) * 2006-09-11 2008-03-27 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
JP2008175930A (ja) * 2007-01-17 2008-07-31 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2010021520A (ja) * 2008-07-08 2010-01-28 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013190838A1 (ja) * 2012-06-21 2016-02-08 株式会社Ｊｏｌｅｄ Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12080717B2 (en) 2012-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017143280A (ja) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 表示装置
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9997639B2 (en) 2012-10-24 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10749015B2 (en) 2012-10-24 2020-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US12495619B2 (en) 2012-10-24 2025-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10361291B2 (en) 2012-10-24 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11824105B2 (en) 2012-10-24 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10516062B2 (en) 2012-10-24 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11355648B2 (en) 2012-10-24 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11152494B2 (en) 2012-10-24 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014192420A (ja) * 2013-03-28 2014-10-06 Japan Display Inc 半導体装置及びその製造方法並びにそれを用いた表示装置
JP2016042577A (ja) * 2014-08-18 2016-03-31 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 薄膜トランジスタ及び表示パネル
KR102229705B1 (ko) * 2017-09-05 2021-03-18 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치
JPWO2019049632A1 (ja) * 2017-09-05 2019-11-07 株式会社アルバック 半導体装置の製造方法、および、半導体装置
US11411120B2 (en) 2017-09-05 2022-08-09 Ulvac, Inc. Method for manufacturing semiconductor device using plasma CVD process
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
KR20190059979A (ko) * 2017-09-05 2019-05-31 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치

Also Published As

Publication number Publication date
JP6091556B2 (ja) 2017-03-08
US9812560B2 (en) 2017-11-07
US8895375B2 (en) 2014-11-25
JP6250777B2 (ja) 2017-12-20
US20110291092A1 (en) 2011-12-01
JP2017050572A (ja) 2017-03-09
JP5780836B2 (ja) 2015-09-16
JP2015195399A (ja) 2015-11-05
US20150072471A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5780836B2 (ja) 電界効果トランジスタおよびその作製方法
JP7441282B2 (ja) 半導体装置
JP6298139B2 (ja) 電界効果トランジスタ
US8053773B2 (en) Thin film transistor, flat panel display device having the same, and associated methods
TWI623101B (zh) 半導體裝置及其製造方法
JP2025137548A (ja) 半導体装置
EP3723130B1 (en) Array substrate and manufacturing method therefor, and display apparatus
JP6113500B2 (ja) 半導体装置及び半導体装置の製造方法
JP6798942B2 (ja) トランジスタおよび半導体装置
CN105849878A (zh) 具有未图案化的蚀刻停止的motft
WO2015140656A1 (en) Semiconductor device and manufacturing method thereof
TW202324608A (zh) 主動元件基板、電容裝置以及主動元件基板的製造方法
US20170373194A1 (en) Transistor
KR102605008B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
US20170373192A1 (en) Transistor and semiconductor device
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
US11777502B2 (en) Logic circuit and semiconductor device formed using unipolar transistor
KR20210077716A (ko) 단극성 레벨 시프트 회로 및 반도체 장치
US10971528B2 (en) Semiconductor device
JP7550948B2 (ja) 金属酸化物膜
KR20260044957A (ko) 전자 디바이스 안정성을 향상시키기 위한 금속 산화물 층 인터페이스들의 엔지니어링
CN116565026A (zh) 薄膜晶体管及其制备方法
TWI865344B (zh) 薄膜電晶體及其製造方法
US12205892B2 (en) Semiconductor device
WO2018002757A1 (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150714

R150 Certificate of patent or registration of utility model

Ref document number: 5780836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees