JP2012256404A5 - 信号処理回路 - Google Patents

Claims (4)

1. 第１の回路と第２の回路とを有し、
   前記第１の回路は、第１のトランジスタと第２のトランジスタとを有し、
   前記第２の回路は、第３のトランジスタと第４のトランジスタとを有し、
   第１の信号に対応する信号電位を、オン状態とした前記第１のトランジスタを介して前記第２のトランジスタのゲートに入力し、
   第２の信号に対応する信号電位を、オン状態とした前記第３のトランジスタを介して前記第４のトランジスタのゲートに入力し、
   前記第１のトランジスタをオフ状態とすることによって、前記第１の回路は前記第１の信号に対応する信号電位を保持し、
   前記第３のトランジスタをオフ状態とすることによって、前記第２の回路は前記第２の信号に対応する信号電位を保持し、
   前記第２のトランジスタの状態と前記第４のトランジスタの状態の両方を用いて、前記第１の信号または前記第２の信号を読み出し、
   前記第１のトランジスタのチャネル形成領域、及び、前記第３のトランジスタのチャネル形成領域は、酸化物半導体層に設けられ、
   前記第２のトランジスタのチャネル形成領域、及び、前記第４のトランジスタのチャネル形成領域は、シリコンに設けられ、
   前記酸化物半導体層は、非単結晶であって、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した複数の結晶を有し、
   前記複数の結晶間において、ａ軸及びｂ軸の向きが異なることを特徴とする信号処理回路。
2. 請求項１において、
   揮発性の記憶回路を有し、
   前記揮発性の記憶回路に保持されたデータに対応する信号を、前記第１の信号または前記第２の信号とすることを特徴とする信号処理回路。
3. 第１の回路と、第２の回路と、センスアンプと、プリチャージ回路とを有し、
   前記第１の回路は、第１のトランジスタと第２のトランジスタとを有し、
   前記第２の回路は、第３のトランジスタと第４のトランジスタとを有し、
   前記プリチャージ回路は、第１のスイッチと、第２のスイッチと、プリチャージ電位が与えられる配線とを有し、
   第１の信号に対応する信号電位を、オン状態とした前記第１のトランジスタを介して前記第２のトランジスタのゲートに入力し、
   第２の信号に対応する信号電位を、オン状態とした前記第３のトランジスタを介して前記第４のトランジスタのゲートに入力し、
   前記第１のトランジスタをオフ状態とすることによって、前記第１の回路は前記第１の信号に対応する信号電位を保持し、
   前記第３のトランジスタをオフ状態とすることによって、前記第２の回路は前記第２の信号に対応する信号電位を保持し、
   前記第２のトランジスタのソース及びドレインの一方、並びに前記第４のトランジスタのソース及びドレインの一方は、互いに電気的に接続されて、前記第１のスイッチを介して前記センスアンプの入力端子に電気的に接続され、
   前記センスアンプの前記入力端子は、前記第２のスイッチを介して前記配線と電気的に接続され、
   前記センスアンプは、前記センスアンプの前記入力端子に入力された電位を増幅して出力し、
   前記第１のトランジスタのチャネル形成領域、及び、前記第３のトランジスタのチャネル形成領域は、酸化物半導体層に設けられ、
   前記第２のトランジスタのチャネル形成領域、及び、前記第４のトランジスタのチャネル形成領域は、シリコンに設けられ、
   前記酸化物半導体層は、非単結晶であって、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した複数の結晶を有し、
   前記複数の結晶間において、ａ軸及びｂ軸の向きが異なることを特徴とする信号処理回路。
4. 請求項３において、
   揮発性の記憶回路を有し、
   前記揮発性の記憶回路に保持されたデータに対応する信号を、前記第１の信号または前記第２の信号とし、
   前記センスアンプの出力またはその反転信号が、前記揮発性の記憶回路に入力されることを特徴とする信号処理回路。