JP2013149936A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明によると、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たす積層セラミック電子部品が提供され、外部電極の厚さの偏差を減らすことにより、外部電極が薄層化される場合にも信頼性に優れた高容量の積層セラミック電子部品を実現することができる。
【選択図】図２

Description

本発明は、外部電極の厚さの偏差を減らすことにより、外部電極が薄層化される場合にも信頼性に優れた高容量の積層セラミック電子部品に関する。

最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品も小型化、大容量化が求められている。

これにより、誘電体と内部電極の薄膜化、多層化のための多様な方法が試されており、最近は誘電体層の厚さは薄くなって積層数が増加する積層セラミック電子部品が製造されている。

これとともに、外部電極にも薄さが要求されることにより、薄くなった外部電極を介してメッキ液がチップの内部に侵透するという問題が発生する可能性があるため、小型化に技術的な困難性がある。

特に、外部電極の形状が不均一である場合は、厚さが薄い部分にメッキ液が浸透する危険性がさらに高くなり、信頼性の確保に問題が発生する。

従って、高容量の製品においてそのサイズが小さくなる場合、外部電極の形状が重要な要素となる。

本発明は、外部電極の厚さの偏差を減らすことにより、外部電極が薄層化される場合にも信頼性に優れた高容量の積層セラミック電子部品に関する。

本発明の一形態によると、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たす積層セラミック電子部品が提供される。

上記セラミック本体の幅方向の中心部から上記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

また、上記セラミック本体のエッジ部での上記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことができる。

上記外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明の他の形態によると、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１、上記セラミック本体の幅方向の中心部から上記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす積層セラミック電子部品が提供される。

上記セラミック本体のエッジ部での上記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことができる。

上記外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明の他の形態によると、セラミック本体と、上記セラミック本体の内部に積層された複数の内部電極と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１、上記セラミック本体のエッジ部での上記外部電極の厚さのうち最も薄い部分の厚さをＴ２、上記セラミック本体の幅方向の中心部から上記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、０．５≦│Ｔ／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０及び│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす積層セラミック電子部品が提供される。

上記外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明の他の形態によると、誘電体層及び上記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製作する段階と、導電性金属を含む外部電極用導電性ペ−ストを製造する段階と、上記内部電極と電気的に連結されるように、上記外部電極用導電性ペ−ストを上記セラミック本体の端部に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たす積層セラミック電子部品の製造方法が提供される。

上記セラミック本体の幅方向の中心部から上記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

また、上記セラミック本体のエッジ部での上記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

本発明によると、外部電極の厚さの偏差を減らすことにより、外部電極が薄層化される場合にも信頼性に優れた高容量の積層セラミック電子部品を実現することができる。

本発明の第１から第３実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＢ−Ｂ’線の断面図である。 本発明の第１実施形態による図２のＡ部分の拡大図である。 本発明の第２実施形態による図２のＡ部分の拡大図である。 本発明の第３及び第４実施形態による図２のＡ部分の拡大図である。 本発明の第５実施形態による積層セラミックキャパシタの製造工程図である。

本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。

以下、添付図面を参照して本発明の好ましい実施形態を説明する。

図１は本発明の第１から第３実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

図２は図１のＢ−Ｂ’線の断面図である。

図３は本発明の第１実施形態による図２のＡ部分の拡大図である。

図１から図３を参照すると、本発明の第１実施形態による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体の内部に積層された複数の内部電極２１と、上記セラミック本体１０の外側に形成され、上記内部電極２１と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下であり、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記外部電極３１、３２の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができる。

また、上記セラミック本体１０の幅方向の中心部から上記内部電極２１の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

上記外部電極３１、３２は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

以下、本発明の第１実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。

上記セラミック本体１０は、その形状が制限されるものではないが、例えば直方体状を有することができる。

一方、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち「積層方向」と同様の概念で用いることができる。

本発明の第１実施形態によると、上記セラミック本体１０を形成する原料は、十分な静電容量を得ることができるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であることができる。

上記セラミック本体１０を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。

上記内部電極２１を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）の一つ以上の物質からなる導電性ペ−ストを用いて形成されることができる。

上記内部電極２１は、上記セラミック本体１０内で交互に積層されることができ、隣接した内部電極は相違する極性を有することができる。

本発明の第１実施形態による積層セラミックキャパシタは、上記内部電極２１と電気的に連結された外部電極３１、３２を含むことができる。

上記外部電極３１、３２は、静電容量の形成のために上記内部電極２１と電気的に連結されることができる。

本発明の第１実施形態によると、上記外部電極３１、３２の平均厚さは１０μｍ以下であることができる。平均厚さが１０μｍを超過する場合、外部電極の厚さが厚いため外部電極の厚さの偏差がある場合にも信頼性に問題がない。

図２及び図３を参照すると、積層セラミックキャパシタの厚さＴ方向の中央部で切断した長さ及び幅方向Ｌ−Ｗの断面において、上記セラミック本体１０の幅方向の中心部領域での上記第１及び第２外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記第１及び第２外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができる。

上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃとは、上記セラミック本体１０の幅方向の中心部地点から上記セラミック本体１０の長さ方向に引いた仮想の線が相接する外部電極の厚さを意味する。

一方、上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さＴ１とは、上記印刷面領域の端部地点で上記セラミック本体１０の長さ方向に引いた仮想の線が相接する外部電極の厚さを意味する。

上記│Ｔ１／Ｔｃ│の比が０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことにより、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃと、上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さＴ１との偏差を減らして、信頼性の低下を防止することができる。

上記│Ｔ１／Ｔｃ│の比が０．５未満である場合は、外部電極の厚さ偏差が大きくなるため、厚さが薄い部分にメッキ液が侵透する可能性があり、信頼性が低下するという問題がある。

本発明の第１実施形態によると、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができ、また、上記セラミック本体１０の幅方向の中心部から上記内部電極２１の印刷面領域の端部地点までの距離をＬとしたときに│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

上記│Ｔｃ−Ｔ１│／Ｌの値は、外部電極の形状において上記セラミック本体１０の幅方向の中心部から上記内部電極２１の印刷面領域の端部地点までの上記外部電極の領域が平らな程度を表すことができる。

具体的には、上記│Ｔｃ−Ｔ１│の値が大きいということは、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃと上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さＴ１との偏差が大きいということを意味する。

一方、上記│Ｔｃ−Ｔ１│の値が小さいということは、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃと上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さＴ１との偏差が小さいということを意味する。

上記│Ｔｃ−Ｔ１│／Ｌの比が０．０２以下を満たすことにより、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃと上記内部電極２１の印刷面領域の端部地点での上記外部電極の厚さＴ１との偏差を減らして、信頼性の低下を防止することができる。

上記│Ｔｃ−Ｔ１│／Ｌの比が０．０２を超過する場合は、外部電極の厚さ偏差が大きくなるため、厚さが薄い部分にメッキ液が侵透する可能性があり、信頼性が低下するという問題がある。

図４は本発明の第２実施形態による図２のＡ部分の拡大図である。

図４を参照すると、本発明の第２実施形態による積層セラミック電子部品は、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記外部電極３１、３２の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができ、また、上記セラミック本体１０のエッジ部での上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことができる。

上記セラミック本体１０のエッジ部での上記外部電極３１、３２の厚さのうち最も薄い部分の厚さＴ２とは、上記セラミック本体１０のエッジ部領域に形成されている上記外部電極３１、３２領域のうち厚さが最も薄い部分の厚さを意味する。

上記│Ｔ２／Ｔｃ│０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことにより、上記セラミック本体１０の幅方向の中央部領域での上記外部電極３１、３２の厚さＴｃと上記セラミック本体１０のエッジ部での上記外部電極３１、３２の厚さのうち最も薄い部分の厚さＴ２との偏差を減らして、信頼性の低下を防止することができる。

上記Ｔ２／Ｔｃ│の比が０．２未満である場合は、外部電極の厚さ偏差が大きくなるため、厚さが薄い部分にメッキ液が侵透する可能性があり、信頼性が低下するという問題がある。

上記外部電極３１、３２の厚さを測定する方法は、図２のように、積層セラミックキャパシタの長さ方向の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメ−ジをスキャンして測定することができる。

具体的には、図２のように、積層セラミックキャパシタの厚さＴ方向の中央部で切断した長さ及び幅方向Ｌ−Ｗ断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメ−ジから抽出された外部電極の領域に対して、外部電極の断面の各地点での厚さを測定することにより求めることができる。

上記外部電極３１、３２は、内部電極と同様の材質の導電性金属を含んで形成されることができるが、これに制限されず、例えば、上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記外部電極３１、３２は、上記導電性金属にガラスフリットを添加して製造された導電性ペ−ストを塗布した後、焼成することにより形成されることができ、上記焼成された外部電極３１、３２上にメッキ層４１、４２がさらに形成されることができる。

本発明の第１及び第２実施形態による積層セラミックキャパシタは上述したように、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さＴｃと上記外部電極の各地点の厚さＴ１、Ｔ２との偏差を減らすために、上記外部電極３１、３２は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

具体的には、本発明の第１及び第２実施形態によると、上記外部電極３１、３２が全体重量に対して６０重量％以下の導電性金属を含むことにより、上記外部電極３１、３２の各地点の厚さが０．５≦│Ｔ１／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０の関係を満たし、│Ｔｃ−Ｔ１│／Ｌの比が０．０２以下の関係を満たすことができる。

即ち、全体重量に対して６０重量％以下の導電性金属を含む上記外部電極３１、３２は、形成段階で塗布される導電性ペ−ストが低粘度の物性を有するため、上記外部電極３１、３２の形成時において塗布厚さを低減し、厚さの偏差を減らすことができる。

上記外部電極３１、３２が全体重量に対して６０重量％を超過する含量の導電性金属を含む場合には、形成段階で塗布される導電性ペ−ストの粘度が増加するため、外部電極の形成時において塗布厚さを低減することができず、また、厚さの偏差を減らすことができないため、信頼性の低下をもたらす。

一方、上述したように低粘度の導電性ペ−ストを用いて外部電極を形成することにより、外部電極の形状が不均一になる可能性がある。上記外部電極の形状を均一にするための方法は特に制限されないが、例えば、除去しやすい有機物コ−ティング膜を用いて、上記外部電極の形状において不均一な領域の形成を最小限に制御することにより、均一にすることができる。

上記の方法は、セラミック本体１０に外部電極３１、３２を形成する前に、まず除去が容易な有機物コ−ティング膜を上記セラミック本体１０の表面に形成することができる。

次に、上記セラミック本体１０で外部電極３１、３２が形成される部分の有機物コ−ティング膜を除去する工程を行うことができる。

その後、上記セラミック本体１０の表面に導電性ペ−ストを塗布して外部電極３１、３２を形成する工程を行うことができる。

最後に、上記外部電極３１、３２が形成された上記セラミック本体１０の表面から有機物コ−ティング膜を除去することにより、有機物コ−ティング膜上に付着された外部電極用導電性ペ−ストが流下した部分まで除去することができる。

図５は本発明の第３及び第４実施形態による図２のＡ部分の拡大図である。

図５を参照すると、本発明の第３実施形態による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体１０の内部に積層された複数の内部電極２１と、上記セラミック本体１０の外側に形成され、上記内部電極２１と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下であり、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記外部電極３１、３２の厚さをＴ１、上記セラミック本体１０の幅方向の中心部から上記内部電極２１の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

また、上記セラミック本体のエッジ部での上記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たすことができる。

上記外部電極は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記の第３実施形態による積層セラミック電子部品において、上述した第１及び第２実施形態による積層セラミック電子部品と同様の特徴についての説明は、ここでは省略する。

図５を参照すると、本発明の第４実施形態による積層セラミック電子部品は、セラミック本体１０と、上記セラミック本体１０の内部に積層された複数の内部電極２１と、上記セラミック本体１０の外側に形成され、上記内部電極２１と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２の平均厚さは１０μｍ以下であり、上記セラミック本体１０の幅方向の中心部領域での上記外部電極３１、３２の厚さをＴｃ、上記内部電極２１の印刷面領域の端部地点での上記外部電極３１、３２の厚さをＴ１、上記セラミック本体１０のエッジ部での上記外部電極３１、３２の厚さのうち最も薄い部分の厚さをＴ２、上記セラミック本体１０の幅方向の中心部から上記内部電極２１の印刷面領域の端部地点までの距離をＬとしたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０及び│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たすことができる。

上記外部電極３１、３２は、全体重量に対して６０重量％以下の導電性金属を含むことができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

図６は本発明の第５実施形態による積層セラミックキャパシタの製造工程図である。

図６を参照すると、本発明の第５実施形態による積層セラミック電子部品の製造方法は、誘電体層及び上記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製作する段階と、導電性金属を含む外部電極用導電性ペ−ストを製造する段階と、上記内部電極と電気的に連結されるように、上記外部電極用導電性ペ−ストを上記セラミック本体の端部に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記外部電極の平均厚さは１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができる。

本発明の第５実施形態による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品は、上記外部電極の平均厚さが１０μｍ以下であり、上記セラミック本体の幅方向の中心部領域での上記外部電極の厚さをＴｃ、上記内部電極の印刷面領域の端部地点での上記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たすことができる。

従って、外部電極の厚さ偏差を減らすことにより、外部電極の厚さが薄層化される場合にも信頼性に優れた積層セラミック電子部品を実現することができる。

上記の特徴以外には、上述した本発明の第１から第４実施形態による積層セラミック電子部品の特徴と重複され、また、通常の製造方法と同様であるため、ここではその説明を省略する。

以下、実施例を用いて本発明をより詳細に説明するが、本発明がこれにより制限されるものではない。

本実施例は、外部電極の平均厚さが１０μｍ以下である積層セラミックキャパシタに対して、外部電極の各地点の厚さＴｃ、Ｔ１、Ｔ２間の関係及び│Ｔｃ−Ｔ１│／Ｌの値による高温加速寿命及び信頼性向上の有無をテストするために行われた。

本実施例による積層セラミックキャパシタは、下記のような段階を経て製作された。

まず、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリ−をキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリ−ンシ−トを製造し、これにより誘電体層を形成した。

次に、ニッケル粒子の平均サイズが０．０５〜０．２μｍである内部電極用導電性ペ−ストを製造した。

上記グリ−ンシ−ト上に上記内部電極用導電性ペ−ストをスクリ−ン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製作した。

その後、圧着及び切断して０６０３規格のサイズ（Ｓｉｚｅ）のチップを製作し、上記チップをＨ_２ ０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。

次に、６０重量部の含量を有する導電性金属及びガラスフリットを含む外部電極用導電性ペ−ストで外部電極を形成し、メッキなどの工程を経て積層セラミックキャパシタを製作した。

一方、比較例は通常の積層セラミックキャパシタであり、上記外部電極の各地点の厚さＴｃ、Ｔ１及びＴ２間の比率及び│Ｔｃ−Ｔ１│／Ｌの値が本発明の数値範囲を外れるように製作したことを除き、その製造方法は同様であった。

下記の表１は積層セラミックキャパシタの外部電極の平均厚さによる信頼性を比較した表である。

信頼性の判定条件は、温度８５℃、湿度８５％で１．５Ｖｒの電圧を加えて１時間テストした時に、良好の場合をＯ、不良の場合をＸで示した。

上記表１を参照すると、試料１は外部電極の平均厚さが１０μｍである場合であり、本発明の数値範囲を外れる場合、外部電極の平均厚さが薄いため信頼性において問題が生じる可能性がある。

一方、試料２及び３は外部電極の平均厚さが１０μｍ以上である場合であり、本発明の数値範囲を外れる場合にも、外部電極の平均厚さが厚いため信頼性において問題がないことが分かる。

従って、後述するように、本発明の一実施形態による積層セラミック電子部品は、外部電極の平均厚さが１０μｍ以下である時に、本発明の数値範囲を満たすか否かによって信頼性が影響を受けることが分かる。

下記の表２は０６０３規格のサイズ（Ｓｉｚｅ）のチップにおいて、外部電極の平均厚さが１０μｍ以下の場合であり、上記外部電極の各地点の厚さＴｃ、Ｔ１、Ｔ２及びＴ２間の比率による信頼性向上の有無を比較した表である。

上記表２から分かるように、外部電極の平均厚さが１０μｍ以下で、０．５≦│Ｔ１／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０及び│Ｔｃ−Ｔ１│／Ｌの比が０．０２以下の数値範囲を満たす本発明の実施例である試料４〜１２の場合、信頼性が向上することが分かる。

一方、比較例である試料１３〜１７の場合は、外部電極の平均厚さが１０μｍ以下で、本発明の上記の数値範囲を外れる場合、信頼性が低下することが分かる。

結論的に、本発明の実施形態によると、外部電極の各地点の厚さ偏差を調節することにより、信頼性向上の効果があることが分かる。

具体的には、０．５≦│Ｔ１／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０及び│Ｔｃ−Ｔ１│／Ｌの比が０．０２以下の数値範囲を満たすように外部電極を形成することにより、信頼性に優れた高容量の積層セラミック電子部品を実現することができる。

本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で、当技術分野の通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１０ セラミック本体
２１ 内部電極
３１、３２ 第１及び第２外部電極
４１、４２ メッキ層
Ｌ セラミック本体の幅方向の中心部から内部電極の印刷面領域の端部地点までの距離

Claims (17)

1. セラミック本体と、
   前記セラミック本体の内部に積層された複数の内部電極と、
   前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
   前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の幅方向の中心部領域での前記外部電極の厚さをＴｃ、前記内部電極の印刷面領域の端部地点での前記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たす積層セラミック電子部品。
2. 前記セラミック本体の幅方向の中心部から前記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす請求項１に記載の積層セラミック電子部品。
3. 前記セラミック本体のエッジ部での前記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たす請求項１に記載の積層セラミック電子部品。
4. 前記外部電極は、全体重量に対して６０重量％以下の導電性金属を含む請求項１に記載の積層セラミック電子部品。
5. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である請求項４に記載の積層セラミック電子部品。
6. セラミック本体と、
   前記セラミック本体の内部に積層された複数の内部電極と、
   前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
   前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の幅方向の中心部領域での前記外部電極の厚さをＴｃ、前記内部電極の印刷面領域の端部地点での前記外部電極の厚さをＴ１、前記セラミック本体の幅方向の中心部から前記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす積層セラミック電子部品。
7. 前記セラミック本体のエッジ部での前記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たす請求項６に記載の積層セラミック電子部品。
8. 前記外部電極は、全体重量に対して６０重量％以下の導電性金属を含む請求項６に記載の積層セラミック電子部品。
9. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である請求項８に記載の積層セラミック電子部品。
10. セラミック本体と、
    前記セラミック本体の内部に積層された複数の内部電極と、
    前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の幅方向の中心部領域での前記外部電極の厚さをＴｃ、前記内部電極の印刷面領域の端部地点での前記外部電極の厚さをＴ１、前記セラミック本体のエッジ部での前記外部電極の厚さのうち最も薄い部分の厚さをＴ２、前記セラミック本体の幅方向の中心部から前記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０、０．２≦│Ｔ２／Ｔｃ│≦１．０及び│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす積層セラミック電子部品。
11. 前記外部電極は、全体重量に対して６０重量％以下の導電性金属を含む請求項１０に記載の積層セラミック電子部品。
12. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である請求項１０に記載の積層セラミック電子部品。
13. 誘電体層及び前記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製作する段階と、
    導電性金属を含む外部電極用導電性ペ−ストを製造する段階と、
    前記内部電極と電気的に連結されるように、前記外部電極用導電性ペ−ストを前記セラミック本体の端部に塗布する段階と、
    前記セラミック本体を焼成して外部電極を形成する段階と、を含み、
    前記外部電極の平均厚さは１０μｍ以下であり、前記セラミック本体の幅方向の中心部領域での前記外部電極の厚さをＴｃ、前記内部電極の印刷面領域の端部地点での前記外部電極の厚さをＴ１としたときに、０．５≦│Ｔ１／Ｔｃ│≦１．０を満たす積層セラミック電子部品の製造方法。
14. 前記セラミック本体の幅方向の中心部から前記内部電極の印刷面領域の端部地点までの距離をＬとしたときに、│Ｔｃ−Ｔ１│／Ｌ≦０．０２を満たす請求項１３に記載の積層セラミック電子部品の製造方法。
15. 前記セラミック本体のエッジ部での前記外部電極の厚さのうち最も薄い部分の厚さをＴ２としたときに、０．２≦│Ｔ２／Ｔｃ│≦１．０を満たす請求項１３に記載の積層セラミック電子部品の製造方法。
16. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である請求項１３に記載の積層セラミック電子部品の製造方法。
17. 前記外部電極は、全体重量に対して６０重量％以下の導電性金属を含む請求項１３に記載の積層セラミック電子部品の製造方法。

Images