JP2014199416A - 金属酸化物膜、半導体装置 - Google Patents

金属酸化物膜、半導体装置 Download PDF

Info

Publication number
JP2014199416A
JP2014199416A JP2013268875A JP2013268875A JP2014199416A JP 2014199416 A JP2014199416 A JP 2014199416A JP 2013268875 A JP2013268875 A JP 2013268875A JP 2013268875 A JP2013268875 A JP 2013268875A JP 2014199416 A JP2014199416 A JP 2014199416A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
insulating film
film
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013268875A
Other languages
English (en)
Inventor
佑太 遠藤
Yuta Endo
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013268875A priority Critical patent/JP2014199416A/ja
Publication of JP2014199416A publication Critical patent/JP2014199416A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】開口率が高い半導体装置を提供する。【解決手段】窒化絶縁膜１１０と、窒化絶縁膜上に形成されたトランジスタ１０３と、窒化絶縁膜上に形成された一対の電極を有する容量素子１０５と、を有し、トランジスタのチャネル形成領域、および容量素子１０５の一方の電極は酸化物半導体層で形成され、容量素子１０５の他方の電極は透光性導電膜で形成され、容量素子１０５の一方の電極は窒化絶縁膜と接し、容量素子１０５の他方の電極はトランジスタに含まれるソース電極またはドレイン電極の一方と電気的に接続する。【選択図】図２

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの作製方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置、およびその作製方法に関する。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの表示装置において、行方向および列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている。
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコンまたはポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１および特許文献２を参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極またはドレイン電極などと同一材料で形成されるため、金属などの遮光性を有する導電膜で形成されていることが多い。
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させることのできる表示装置において、当該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、画素内における容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。
そこで、上記課題に鑑みて、本発明の一態様は、開口率が高い半導体装置などを提供することを目的の一つとする。または、電荷容量を増大させることが可能な容量素子を有する半導体装置などを提供することを目的の一つとする。または、フォトリソグラフィ工程のマスク枚数を削減することのできる半導体装置などを提供することを目的の一つとする。または、オフ電流の低い半導体装置などを提供することを目的の一つとする。または、消費電力を低減した半導体装置などを提供することを目的の一つとする。または、透明な半導体層を用いた半導体装置などを提供することを目的の一つとする。または、信頼性の高い半導体装置などを提供することを目的の一つとする。または、目にやさしい半導体装置などを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。または、新規な半導体装置などの作製方法を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体層を一方の電極とし、透光性導電膜を他方の電極とする透光性を有する容量素子を含む半導体装置に関する。
本発明の一態様は、トランジスタを有する半導体装置であって、第１の絶縁膜上に形成されたゲート電極層、第１の配線、および当該第１の配線と電気的に接続された第１の酸化物半導体層と、ゲート電極層、および第１の配線上に形成された第２の絶縁膜と、ゲート電極層と重なり、第２の絶縁膜上に形成された第２の酸化物半導体層と、第２の酸化物半導体層と電気的に接続されたソース電極層およびドレイン電極層と、第１の酸化物半導体層、第２の酸化物半導体層、第２の絶縁膜、ソース電極層、およびドレイン電極層上に形成された第３の絶縁膜と、第３の絶縁膜上に形成された第４の絶縁膜と、第１の酸化物半導体層上において、第４の絶縁膜上に形成された透光性導電膜と、を有し、第１の酸化物半導体層を一方の電極とし、第３の絶縁膜、および第４の絶縁膜を誘電体とし、透光性導電膜を他方の電極とした容量素子と、を有することを特徴とする半導体装置である。
第１の酸化物半導体層および第２の酸化物半導体層は同じ材料で形成されていることが好ましい。
また、第１の酸化物半導体層および第２の酸化物半導体層は、エネルギーギャップが２．０ｅＶ以上であることが好ましい。
また、第１の絶縁膜は、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、第３の絶縁膜は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物から選ばれた酸化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、第４の絶縁膜は、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、ゲート電極層および第１の配線は同じ材料で形成されていることが好ましい。
また、透光性導電膜はソース電極またはドレイン電極の一方と電気的に接続されている構成とすることができる。
また、第１の配線と第１の酸化物半導体層とは、直接接することによって電気的に接続される構成とすることができる。
また、第１の配線と第１の酸化物半導体層とは、第２の配線を介して接することによって電気的に接続される構成とすることができる。
また、本発明の他の一態様は、第１の絶縁膜上にゲート電極層および第１の配線を形成し、第１の絶縁膜、ゲート電極層、および第１の配線上に第２の絶縁膜を形成し、第２の絶縁膜を選択的にエッチングして、第１の配線の一部および第１の絶縁膜の一部を露出させ、露出した第１の配線の一部および第１の絶縁膜の一部の上に第１の酸化物半導体層、ゲート電極層と重なるように第２の絶縁膜上に第２の酸化物半導体層を形成し、第２の酸化物半導体層と電気的に接続されたソース電極層およびドレイン電極層を形成し、第１の酸化物半導体層、第２の酸化物半導体層、第２の絶縁膜、ソース電極層、およびドレイン電極層上に第３の絶縁膜を形成し、第３の絶縁膜上に第４の絶縁膜を形成し、第３の絶縁膜、および第４の絶縁膜にソース電極層またはドレイン電極層に通じる開口部を形成し、第４の絶縁膜上に開口部でソース電極層またはドレイン電極層と電気的に接続し、かつ第１の酸化物半導体層と重なる透光性導電膜を形成し、トランジスタと、第１の酸化物半導体層を一方の電極とし、第３の絶縁膜、および第４の絶縁膜を誘電体とし、透光性導電膜を他方の電極とした容量素子と、を形成することを特徴とする半導体装置の作製方法である。
第１の酸化物半導体層および第２の酸化物半導体層は同じ材料で形成することが好ましい。
また、第１の酸化物半導体層および第２の酸化物半導体層は、エネルギーギャップが２．０ｅＶ以上の材料で形成することが好ましい。
また、第１の絶縁膜を、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、第３の絶縁膜を、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物から選ばれた酸化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、第４の絶縁膜を、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することが好ましい。
また、ゲート電極層および第１の配線は同じ材料で形成することが好ましい。
また、第１の配線と第１の酸化物半導体層とは、直接接するように形成し、電気的に接続することができる。
また、第１の配線と第１の酸化物半導体層とは、第２の配線を介して接するように形成し、電気的に接続してもよい。
本発明の一態様より、開口率が高い半導体装置などを提供することができる。または、電荷容量を増大させることが可能な容量素子を有する半導体装置などを提供することができる。または、フォトリソグラフィ工程のマスク枚数を削減することのできる半導体装置などを提供することができる。または、オフ電流の低い半導体装置などを提供することができる。または、消費電力を低減した半導体装置などを提供することができる。または、透明な半導体層を用いた半導体装置などを提供することができる。または、信頼性の高い半導体装置などを提供することができる。または、目にやさしい半導体装置を提供することができる。または、半導体装置の作製方法を提供することができる。
半導体装置を説明する上面図。 半導体装置を説明する断面図。 半導体装置を説明する図。 半導体装置の画素を説明する回路図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の容量素子を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 酸化物半導体膜の極微電子線回折パターンを示す図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 ＣＡＡＣ−ＯＳ膜のＣＰＭ測定結果を示す図。 酸化物半導体膜の断面ＴＥＭ像および極微電子線回折パターン。 酸化物半導体膜の平面ＴＥＭ像および制限視野電子線回折パターン。 電子線回折強度分布の概念図。 石英ガラス基板の極微電子線回折パターン。 酸化物半導体膜の極微電子線回折パターン。 酸化物半導体膜の断面ＴＥＭ像。 酸化物半導体膜のＸ線回折分析結果。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像およびＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像およびＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像およびＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 半導体装置を説明する上面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図および上面図。 表示機能を有する情報処理装置の構成を説明するブロック図。 情報処理装置の表示部の構成を説明するブロック図および回路図。 情報処理装置の構成を説明するブロック図および画像データを説明するための模式図。 情報処理装置の効果を説明する図。 情報処理装置を説明するブロック図。 半導体装置を用いた電子機器を説明する図。 半導体装置を用いた電子機器を説明する図。 半導体装置を用いた電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する本発明の構成において、同一部分または同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したレジストマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を説明する。なお、本発明の一態様である半導体装置は、他の表示装置にも適用することができる。
図３は、本発明の一態様の半導体装置を説明する図である。図３に示す半導体装置は、画素部１００と、第１の駆動回路１０４と、第２の駆動回路１０６と、各々が平行または略平行に配設され、且つ第１の駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ第２の駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、当該半導体装置は容量線１１５（図３に図示せず）を有する。容量線１１５は、走査線１０７に沿って各々が平行または略平行に配設、または信号線１０９に沿って各々が平行または略平行に配設されている。
各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。
なお、第１の駆動回路１０４は、走査線１０７に接続されたトランジスタをスイッチングする信号を供給する機能、例えば、走査線駆動回路としての機能を有することができる。また、第２の駆動回路１０６は、信号線１０９に接続されたトランジスタに映像信号を供給する機能、例えば、信号線駆動回路としての機能を有することができる。なお、これに限らず、第１の駆動回路１０４および第２の駆動回路１０６は、別の信号を供給することも可能である。
また、本実施の形態では、液晶表示装置を例として説明するため、便宜上、第１の駆動回路１０４に接続された配線を走査線１０７、容量線１１５と称し、第２の駆動回路１０６に接続された配線を信号線１０９と称するが、その名称によって機能を限定するものではない。
図１は、上記半導体装置に含まれる画素１０１の一例の構成を説明する上面図である。なお、図１においては、液晶素子および液晶素子が接続される一対の電極のうち、一つを省略する。
図１に示す画素１０１において、走査線１０７は、信号線１０９に略直交する方向（図中左右方向）に延伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設けられている。なお、走査線１０７は、第１の駆動回路１０４（図３参照）と電気的に接続されており、信号線１０９は、第２の駆動回路１０６（図３参照）に電気的に接続されている。
トランジスタ１０３は、走査線１０７および信号線１０９が交差する領域近傍に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する半導体膜１１１、ゲート電極、ゲート絶縁膜（図１に図示せず）、ソース電極、およびドレイン電極を含む。なお、走査線１０７において、半導体膜１１１と重畳する領域はトランジスタ１０３のゲート電極として機能する。信号線１０９において、半導体膜１１１と重畳する領域はトランジスタ１０３のソース電極またはドレイン電極の一方として機能する。導電膜１１３において、半導体膜１１１と重畳する領域はトランジスタ１０３のソース電極またはドレイン電極の他方として機能する。このため、ゲート電極、ソース電極、ドレイン電極をそれぞれ、走査線１０７、信号線１０９、導電膜１１３と示す場合がある。また、図１において、走査線１０７は、上面形状において端部が半導体膜１１１の端部より外側に位置する。このため、走査線１０７はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体膜１１１に光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、本発明の一態様では半導体膜１１１に酸化物半導体を用いることが好ましい。酸化物半導体を用いたトランジスタは、適切な条件にて作製することでオフ電流を極めて小さくすることができる。したがって、半導体装置の消費電力を低減することができる。
本発明の一態様において、酸化物半導体を用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性および信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧がマイナス方向に変動し、ゲート電圧が０Ｖのときにドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。
そのため、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導体膜に含まれる欠陥（代表的には酸素欠損）は、できる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥をできる限り低減することで、トランジスタ１０３がノーマリーオン特性となることを抑制することができ、半導体装置の電気特性および信頼性を向上させることができる。
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体に含まれる水素（水などの水素化合物を含む）によっても引き起こされることがある。酸化物半導体に含まれる水素の一部はドナー準位の形成に寄与し、キャリアである電子を生成してしまう。したがって、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
そこで、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導体膜は水素ができる限り低減されていることが好ましい。具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする領域を有するように半導体膜１１１を形成する。
また、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする領域を有するように半導体膜１１１を形成することが好ましい。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。
また、半導体膜１１１である酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下とする領域を有するように半導体膜１１１を形成することが好ましい。
このように、不純物（水素、窒素、アルカリ金属またはアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜を半導体膜１１１とすることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。したがって、良好な電気特性に有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、極めて低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さいということができる。
図１において、導電膜１１３は、開口１１７を通じて透光性を有する導電膜で形成される液晶素子の一方の電極である画素電極１２１と電気的に接続されている。
容量素子１０５は、透光性を有する酸化物半導体で形成される半導体膜１１９を一方の電極とし、透光性を有する画素電極１２１を他方の電極とし、トランジスタ１０３に含まれ、透光性を有する絶縁膜（図１に図示せず）を誘電体膜として構成されている。すなわち、容量素子１０５は透光性を有する。また、容量素子１０５の一方の電極である半導体膜１１９は、開口１２３において容量線１１５と電気的に接続されている。
このように、容量素子１０５は透光性を有するため、液晶素子との重畳領域においても光を透過させることができる。したがって、画素１０１内に容量素子１０５を大きく（大面積に）形成しても開口率を例えば５５％以上、さらには６０％以上と高くすることが可能となる。また、容量素子における電荷容量を増大させた半導体装置を得ることができる。
例えば、解像度の高い液晶表示装置においては、画素全体の面積が縮小されるが、容量素子においては必要な電荷容量を確保しなければならず、面積の縮小には限度がある。このため、解像度の高い液晶表示装置においては、開口率が小さくなってしまう。一方、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の液晶表示装置に用いることが好適である。また、本発明の一態様は、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図１に示す一点鎖線Ａ１−Ａ２間、一点鎖線Ｂ１−Ｂ２間、一点鎖線Ｃ１−Ｃ２間の断面図、および図３に示す第１の駆動回路１０４に用いられるトランジスタの断面図を図２に示す。なお、第１の駆動回路１０４の上面図を省略すると共に、図２においては、第１の駆動回路１０４の断面図をＤ１−Ｄ２として示す。また、第１の駆動回路１０４に用いられるトランジスタは、第２の駆動回路１０６に用いることもできる。
はじめに、画素１０１の一点鎖線Ａ１−Ａ２間、一点鎖線Ｂ１−Ｂ２間、および一点鎖線Ｃ１−Ｃ２間の断面構造について説明する。
基板１０２上には窒化絶縁膜１１０が設けられ、当該窒化絶縁膜上にトランジスタ１０３のゲート電極を含む走査線１０７、および走査線１０７と同一表面上に設けられている容量線１１５が設けられている。走査線１０７および容量線１１５上には、ゲート絶縁膜１２７が設けられており、ゲート絶縁膜１２７の走査線１０７と重畳する領域上に半導体膜１１１が設けられている。半導体膜１１１およびゲート絶縁膜１２７上には、トランジスタ１０３のソース電極またはドレイン電極の一方を含む信号線１０９、およびトランジスタ１０３のソース電極またはドレイン電極の他方を含む導電膜１１３が設けられている。ゲート絶縁膜１２７には容量線１１５および窒化絶縁膜に達する開口１２３（図１参照）が設けられており、当該開口を覆うように半導体膜１１９が設けられている。ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電膜１１３上、半導体膜１１９上には、トランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２には導電膜１１３に達する開口１１７（図１参照）が設けられており、当該開口を覆うように画素電極１２１（図１参照）が設けられている。
本実施の形態に示す容量素子１０５は、一対の電極のうち一方の電極が半導体膜１１１と同様に形成された半導体膜１１９であり、一対の電極のうち他方の電極が画素電極１２１であり、一対の電極の間に設けられた誘電体膜が絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２である。
半導体膜１１９は開口１２３を覆うように設けられており、その大半の領域が窒化絶縁膜１１０と接している。窒化絶縁膜１１０には窒素および水素が多量に含まれており、それらを半導体膜１１９に拡散させることができる。半導体膜１１９として酸化物半導体を用いる場合、酸化物半導体内に取り込まれた窒素および水素の一部はキャリアを生成するドナー準位の形成に寄与するため、酸化物半導体層をｎ型化させ、導電率を高めることができる。したがって、半導体膜１１９は導電膜ということもでき、容量素子１０５の一方の電極として用いることができる。また、製造工程において加熱処理を行うことで、当該窒化絶縁膜に含まれる窒素、および水素の半導体膜１１９への拡散をさらに助長させることができる。
なお、導電膜として作用する半導体膜１１９は、半導体膜１１１より水素濃度が高いことが好ましい。半導体膜１１９において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。半導体膜１１１において、二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。
また、導電膜として作用する半導体膜１１９は、半導体膜１１１より抵抗率が低い。半導体膜１１９の抵抗率が、半導体膜１１１の抵抗率の１×１０―８倍以上１×１０―１倍以下であることが好ましく、代表的には１×１０―３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０―３Ωｃｍ以上１×１０―１Ωｃｍ未満であるとよい。
また、窒化絶縁膜１１０は上記酸化物半導体層のｎ型化に寄与するほか、基板１０２からゲート絶縁膜１２７や半導体膜１１９への不純物混入を抑制する下地膜としての機能を有する。
なお、半導体膜１１９の上に、選択的に、窒化絶縁膜などと接する領域を設けても良い。その窒化絶縁膜は、半導体膜１１９の上に、選択的に形成してもよい。または、絶縁膜１３１に開口を設けて、絶縁膜１３１の上に、窒化珪素膜、または、絶縁膜１３２を設けても良い。このとき、半導体膜１１１のチャネル領域の上には、窒化珪素膜が直接接することが無いことが望ましい。
なお、半導体膜１１９と同様に半導体膜を形成し、その半導体膜を用いて、抵抗素子を構成することも可能である。そして、その抵抗素子を用いて、保護回路を構成することも可能である。保護回路を設けることにより、静電気などからの破壊を低減することが出来る。
次に、第１の駆動回路１０４に設けられるトランジスタの構造について説明する。
基板１０２上には窒化絶縁膜１１０が設けられ、当該窒化絶縁膜上にトランジスタ２２３のゲート電極２２７が設けられている。ゲート電極２２７上にはゲート絶縁膜１２７が設けられ、当該ゲート絶縁膜のゲート電極２２７と重畳する領域上に半導体膜２３１が設けられている。また、半導体膜２３１上、およびゲート絶縁膜１２７上にトランジスタ２２３のソース電極またはドレイン電極の一方である配線２２９およびソース電極またはドレイン電極の他方である配線２３３が設けられている。そして、ゲート絶縁膜１２７上、配線２２９上、半導体膜２３１上、配線２３３上には、トランジスタ２２３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２、が設けられている。また、絶縁膜１３２上には、導電膜２４１が設けられている。なお、第１の駆動回路１０４に設けられるトランジスタは、導電膜２４１を設けない構成とすることもできる。
トランジスタ２２３において、半導体膜２３１を介して、ゲート電極２２７と重なる導電膜２４１を設けることで、異なるドレイン電圧において、オン電流の立ち上がりゲート電圧のばらつきを低減することができる。また、導電膜２４１と対向する半導体膜２３１の面において、配線２２９および配線２３３の間に流れる電流を制御することが可能であり、トランジスタ間における電気特性のばらつきを低減することができる。また、導電膜２４１を設けることで、周囲の電界の変化が半導体膜２３１へ与える影響を軽減し、トランジスタの信頼性を向上させることができる。さらには、導電膜２４１の電位を、駆動回路の最低電位（Ｖｓｓ、例えば配線２２９の電位を基準とする場合、配線２２９の電位）と同電位またはそれと同等電位とすることで、トランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの信頼性を高めることができる。
なお、基板１０２と窒化絶縁膜１１０との間には、窒化絶縁膜１１０とは異なる絶縁膜が設けられていてもよい。また、半導体膜１１１、半導体膜１１９、および半導体膜２３１上に設けられる絶縁膜は、上述した３層の構成に限らず、１層、２層、または４層以上であってもよい。
次に、上記構造の構成要素について詳細を説明する。
基板１０２の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程において行う熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、ステンレス合金などの透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。
窒化絶縁膜１１０は、例えば窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化絶縁材料を用い、単層構造または積層構造で形成することができる。窒化絶縁膜１１０の一領域の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とする。
走査線１０７、容量線１１５、およびゲート電極２２７は抵抗損失を低減するため、抵抗の低い金属膜で形成することが好ましい。走査線１０７、容量線１１５、およびゲート電極２２７は、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料またはこれらを主成分とする合金材料を用い、単層構造または積層構造で形成することができる。
走査線１０７、容量線１１５、およびゲート電極２２７の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
例えば、走査線１０７、容量線１１５、およびゲート電極２２７には、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
また、走査線１０７、容量線１１５、およびゲート電極２２７の材料として、画素電極１２１に適用可能な透光性を有する導電材料を用いることができる。なお、本発明の一態様である半導体装置を反射型の表示装置とする場合、画素電極１２１または基板１０２に透光性を有していない導電性材料を用いることができる。
さらに、走査線１０７、容量線１１５、およびゲート電極２２７の一部の材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。トランジスタ１０３の半導体膜１１１に酸化物半導体を用いる場合、走査線１０７（トランジスタ１０３のゲート電極）として窒素を含む金属酸化物を用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なくとも半導体膜１１１の酸化物半導体膜より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
ゲート絶縁膜１２７は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などの絶縁材料を用い、単層構造または積層構造で形成することができる。なお、半導体膜１１１である酸化物半導体膜との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも半導体膜１１１と接する領域は、酸素を含む絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を用いることで、半導体膜１１１である酸化物半導体膜からの酸素の外部への拡散と、外部から当該酸化物半導体膜への水素、水等の侵入を防ぐことができる。酸素、水素、水等などに対するバリア性を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどがある。
また、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素を有するハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素を有するハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタ１０３のゲートリークを低減できる。
また、ゲート絶縁膜１２７は、ゲート電極側から以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量およびアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７として用いることのできる酸素を含む絶縁膜のいずれかを設けることが好ましい。
第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０２１分子／ｃｍ３未満、好ましくは３×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下であり、アンモニア分子の脱離量が１×１０２２分子／ｃｍ３未満、好ましくは５×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下である窒化シリコン膜を用いることが好ましい。上記第１の窒化シリコン膜および第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素およびアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。したがって、ゲート絶縁膜１２７に含まれる水素および窒素の半導体膜１１１への拡散量を低減することが可能となる。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜およびゲート絶縁膜の界面またはゲート絶縁膜に捕獲準位（界面準位ともいう）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動が起こりやすくなる。また当該捕獲準位は、トランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因ともなる。また、上記電気特性の変化は一様ではなく、トランジスタごとに電気特性がばらつくという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いること、また、半導体膜１１１と接する領域に酸素を含む絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
ゲート絶縁膜１２７の一領域の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とする。
半導体膜１１１、半導体膜１１９、および半導体膜２３１には酸化物半導体膜を用いることが好ましい。当該酸化物半導体膜は、非晶質構造、単結晶構造、または多結晶構造とすることができる。また、半導体膜１１１の一領域の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、最も好ましくは３ｎｍ以上２０ｎｍ以下とする。
半導体膜１１１、半導体膜１１９、および半導体膜２３１に適用可能な半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であって、３．９ｅＶ未満、好ましくは３．７ｅＶ未満、より好ましくは３．５ｅＶ未満の酸化物半導体が挙げられる。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。また、当該酸化物半導体は可視光に対する透過率が高く、容量素子１０５の一方の電極に用いることで、透光性を有する容量素子を形成することができ、液晶表示装置等の画素の開口率を向上させることができる。
なお、酸化物半導体膜をｎ型化することで、酸化物半導体膜の光学バンドギャップは、２．４ｅＶ以上３．１ｅＶ以下、または２．６ｅＶ以上３．０ｅＶ以下とすることができる。
また、例えば、半導体膜１１９として用いる酸化物半導体膜を原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ系金属酸化物とした場合、その光学バンドギャップは３．１５ｅＶである。また、画素電極１２１などに用いられるインジウム錫酸化物の光学バンドギャップは３．７ｅＶ〜３．９ｅＶである。したがって、画素電極１２１では透過してしまう可視光線の中で最もエネルギーの高い波長を含む光および紫外光を半導体膜１１９では吸収することができる。当該エネルギーの高い波長を含む光および紫外光による目への害が懸念されており、画素１０１に透光性を有する容量素子１０５を用いた半導体装置は、目にやさしいということができる。なお、容量素子１０５が、画素１０１の全ての領域と重ならなくてもよい。少なくとも、容量素子１０５が画素１０１の一部と重なることで、可視光線の中でもエネルギーの高い波長を含む光および紫外光を吸収することができる。
半導体膜１１１、半導体膜１１９、および半導体膜２３１に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共にスタビライザーの一つ、または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。
半導体膜１１１、半導体膜１１９、および半導体膜２３１に適用できる酸化物半導体としては、例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
しかし、これらに限られず、必要とする半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。
トランジスタ１０３のソース電極またはドレイン電極の一方を含む信号線１０９、トランジスタ１０３のソース電極またはドレイン電極の他方を含む導電膜１１３、並びに配線２２９および配線２３３は、走査線１０７、容量線１１５、およびゲート電極２２７に適用できる材料を用い、単層構造または積層構造で形成することができる。
絶縁膜１２９および絶縁膜１３１は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などの酸化絶縁材料を用い、単層構造または積層構造で形成することができる。
絶縁膜１２９の一領域の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、絶縁膜１３１の一領域の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とする。
絶縁膜１２９および絶縁膜１３１の一方または双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、当該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる酸素を酸化物半導体膜に拡散させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする）によって測定される、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理における酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、当該酸化物半導体膜に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９および絶縁膜１３１の一方または双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、当該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる酸素を酸化物半導体膜に拡散させ、酸素欠損を補填することが可能となる。
絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。なお、絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して拡散せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に拡散する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
また、絶縁膜１２９は半導体膜１１１および半導体膜２３１である酸化物半導体膜と接することから、酸素を透過させるだけではなく、半導体膜１１１および半導体膜２３１との界面準位が低くなる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。
また、絶縁膜１２９および絶縁膜１３１の一方または双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ化水素酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。
なお、絶縁膜１２９および絶縁膜１３１の一方または双方を、酸化窒化シリコンまたは窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とする領域を有するように形成することが好ましい。このようにすることで、トランジスタ１０３に含まれる半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
また、絶縁膜１３２は、例えば窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化絶縁材料を用い、単層構造または積層構造で形成することができる。
絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けてもよい。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１分子／ｃｍ３未満であり、好ましくは３．０×１０２１分子／ｃｍ３未満であり、さらに好ましくは１．０×１０２１分子／ｃｍ３未満である窒化絶縁膜を用いることができる。
絶縁膜１３２の一領域は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとすることが好ましい。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とする。絶縁膜１３２を設けることで、炭素等の不純物が絶縁膜１３２でブロッキングされ、トランジスタ１０３およびトランジスタ２２３の半導体膜１１１および半導体膜２３１への不純物の外部からの移動が低減されるため、トランジスタの電気特性のばらつきを低減することが可能である。
なお、半導体膜１１１、半導体膜１１９、および半導体膜２３１上に設けられる絶縁膜が１層である場合は、絶縁膜１３１を設けることが好ましい。また、絶縁膜が２層である場合は、当該半導体膜側から絶縁膜１３１、絶縁膜１３２の順で設けることが好ましい。
また、半導体膜１１１、半導体膜１１９および半導体膜２３１と、画素電極１２１、導電膜２４１およびそれらと同時に形成することのできる配線等との間に形成される絶縁膜としては、有機シランガスを用いたＣＶＤ法（化学気相成長法）により形成した酸化絶縁膜、代表的には酸化シリコン膜が含まれていてもよい。
当該酸化シリコン膜は３００ｎｍ以上６００ｎｍ以下で設けることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。
当該酸化シリコン膜を有機シランガスを用いたＣＶＤ法により形成することで、基板１０２上に形成される素子部表面の平坦性を高めることが可能である。この結果、有機樹脂で形成される平坦化膜を設けなくとも、液晶の配向乱れを低減し、光漏れの低減が可能であると共に、コントラストを高めることができる。もちろん、当該酸化シリコン膜の代わりに有機樹脂を用いてもよいし、当該酸化シリコン膜と有機樹脂を含む積層を用いてもよい。
画素電極１２１および導電膜２４１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電材料で形成することができる。
次に、本実施の形態に示す画素１０１に含まれる各構成要素について説明する。
図４（Ａ）は、上述した画素１０１の回路図の一例である。画素１０１は、トランジスタ１０３、容量素子１０５、および液晶素子１０８を有する。トランジスタ１０３のゲート電極は走査線１０７に電気的に接続され、ソース電極またはドレイン電極の一方は信号線１０９と電気的に接続され、ソース電極またはドレイン電極の他方は容量素子１０５の一方の電極および液晶素子１０８の一方の電極（画素電極）と電気的に接続される。また、容量素子１０５の他方の電極は容量線１１５に電気的に接続され、液晶素子１０８の他方の電極（対向電極）は、対向電極に対向電位を供給する配線に電気的に接続される。
液晶素子１０８は、トランジスタ１０３および画素電極が形成される基板と、対向する基板（例えば、対向電極が形成される基板）とで挟持される液晶の光学的変調作用によって、光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（縦方向の電界または斜め方向の電界を含む）によって制御される。なお、画素電極および対向電極（共通電極ともいう）が一方の基板側に形成される場合は、液晶にかかる電界は横方向の電界となる。
また、図４（Ｂ）は、画素１０１の詳細な回路図の一例である。図４（Ｂ）および図２に示すように、トランジスタ１０３は、ゲート電極を含む走査線１０７と、ソース電極またはドレイン電極の一方を含む信号線１０９と、ソース電極またはドレイン電極の他方を含む導電膜１１３とを有する。
容量素子１０５においては、容量線１１５と接続する半導体膜１１９が一方の電極として機能する。また、ソース電極またはドレイン電極の他方を含む導電膜１１３に接続する画素電極１２１が他方の電極として機能する。また、半導体膜１１９および画素電極１２１の間に設けられる、絶縁膜１２９、絶縁膜１３１、絶縁膜１３２が誘電体膜として機能する。
液晶素子１０８は、画素電極１２１、対向電極１５４、並びに画素電極１２１および対向電極１５４の間に設けられる液晶層で構成される。
容量素子１０５において、半導体膜１１９は、半導体膜１１１と同一の構成であっても、容量素子１０５の電極として機能する。なぜなら、画素電極１２１をゲート電極、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２をゲート絶縁膜、容量線１１５をソース電極またはドレイン電極と機能させることが可能であり、この結果、容量素子１０５をトランジスタと同様に動作させ、半導体膜１１９を導通状態にすることができるからである。したがって、半導体膜１１９を容量素子１０５の一方の電極として機能させることができる。
次に、図１および図２に示す半導体装置の作製方法について、図５、図６を用いて説明する。
まず、基板１０２上に窒化絶縁膜１１０を形成する。次に、当該窒化絶縁膜上に走査線１０７、容量線１１５、およびゲート電極２２７を形成する。次に、走査線１０７、容量線１１５、およびゲート電極２２７を覆うようにゲート絶縁膜１２７を形成する。そして、ゲート絶縁膜１２７に開口１２３（図１参照）を設け、容量線１１５の一部、および窒化絶縁膜１１０の一部を露出させる。
次に、ゲート絶縁膜１２７上の走査線１０７と重畳する領域に半導体膜１１１を形成し、開口１２３を覆うように半導体膜１１９を形成し、ゲート電極２２７と重畳する領域に半導体膜２３１を形成する（図５（Ａ）参照）。
窒化絶縁膜１１０は、前述した材料を用いて形成することができる。当該窒化絶縁膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
走査線１０７、容量線１１５、およびゲート電極２２７は、前述した材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はドライエッチングおよびウェットエッチングの一方または双方によって行うことができる。
ゲート絶縁膜１２７は、前述した材料を用いて、ＣＶＤ法またはスパッタリング法などの各種成膜方法を用いて形成することができる。
また、ゲート絶縁膜１２７に酸化ガリウムを適用する場合は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
開口１２３は、ゲート絶縁膜１２７上の所定の領域にマスクを形成し、当該マスクを用いて加工することで形成できる。なお、当該マスクおよび当該加工は、走査線１０７、容量線１１５、およびゲート電極２２７と同じようにして行うことができる。
半導体膜１１１、半導体膜１１９、および半導体膜２３１は、前述した酸化物半導体を用いて酸化物半導体膜を形成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離された半導体膜１１１および半導体膜１１９をゲート絶縁膜１２７上に直接形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置またはＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加工はドライエッチングおよびウェットエッチングの一方または双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。
また、上記酸化物半導体膜は、ＣＶＤ法により形成してもよい。ＣＶＤ法としてはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの熱ＣＶＤ法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ）膜をＡＬＤ法で成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｉｎ−Ｏ層、Ｚｎ−Ｉｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
半導体膜１１１、半導体膜１１９、および半導体膜２３１を形成した後に加熱処理をし、半導体膜１１１、半導体膜１１９、および半導体膜２３１である酸化物半導体膜の脱水素化または脱水化をすることが好ましい。当該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、当該加熱処理は半導体膜１１１、半導体膜１１９、および半導体膜２３１に加工する前の酸化物半導体膜に行ってもよい。
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とすることが好ましい。
また、当該加熱処理によって、窒化絶縁膜１１０に含まれる窒素、および水素の半導体膜１１９への拡散を助長させることができ、半導体膜１１９の抵抗をより低下させることができる。
なお、基板１０２と、窒化絶縁膜１１０との間に絶縁膜を設ける場合は、当該絶縁膜には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどを用いることができる。なお、当該絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどを用いることで、基板１０２から不純物、代表的にはアルカリ金属、水、水素などが、半導体膜１１１、半導体膜１１９、および半導体膜２３１に拡散することを抑制できる。当該絶縁膜は、スパッタリング法またはＣＶＤ法を用いて形成することができる。
次に、トランジスタ１０３のソース電極またはドレイン電極の一方を含む信号線１０９、トランジスタ１０３のソース電極またはドレイン電極の他方を含む導電膜１１３、配線２２９、および配線２３３を形成する（図５（Ｂ）参照）。
信号線１０９、導電膜１１３、配線２２９、および配線２３３は、走査線１０７、容量線１１５、およびゲート電極２２７に適用できる材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該マスクおよび当該加工は、走査線１０７、容量線１１５、およびゲート電極２２７と同じようにして行うことができる。
次に、半導体膜１１１、半導体膜１１９および半導体膜２３１、信号線１０９、導電膜１１３、配線２２９、および配線２３３、並びにゲート絶縁膜１２７上に絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２を形成する（図６（Ａ）参照）。なお、絶縁膜１２９、絶縁膜１３１および絶縁膜１３２は、連続して形成することが好ましい。連続して形成することで、絶縁膜１２９、絶縁膜１３１および絶縁膜１３２のそれぞれの界面に不純物が混入することを抑制できる。
絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２は、前述した材料を用いて、ＣＶＤ法またはスパッタリング法などの各種成膜方法により形成することができる。
絶縁膜１２９に半導体膜１１１との界面準位密度が低くなる酸化絶縁膜を適用する場合、絶縁膜１２９は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体および酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜１２９に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２９に含まれるダングリングボンドを低減することができる。絶縁膜１３１から拡散する酸素は、絶縁膜１２９に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２９に含まれるダングリングボンドが低減されていると、絶縁膜１３１に含まれる酸素を効率よく半導体膜１１１および半導体膜２３１へ拡散させ、半導体膜１１１および半導体膜２３１である酸化物半導体膜に含まれる酸素欠損を補填することが可能である。この結果、当該酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
絶縁膜１３１を上記の酸素過剰領域を含む酸化絶縁膜または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３１は以下の形成条件を用いて形成することができる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜または酸化窒化シリコン膜を形成する場合について記載する。当該形成条件としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件が一例として挙げられる。
絶縁膜１３１の原料ガスは、絶縁膜１２９に適用できる原料ガスとすることができる。
絶縁膜１３１の形成条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３１中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が上記形成条件の温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、半導体膜１１１上に絶縁膜１２９が設けられている。このため、絶縁膜１３１の形成工程において、絶縁膜１２９が半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３１を形成しても、半導体膜１１１および半導体膜２３１へのダメージを抑制できる。
また、絶縁膜１３１は膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３１は絶縁膜１２９より厚く設けることが好ましい。絶縁膜１２９を設けることで絶縁膜１３１を厚く設ける場合でも被覆性を良好にすることができる。
絶縁膜１３２を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３２は以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件の一例としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件が挙げられる。
絶縁膜１３２の原料ガスとしては、シリコンを含む堆積性気体、窒素、およびアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体および窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合および窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
少なくとも絶縁膜１３１を形成した後に加熱処理を行い、絶縁膜１２９または絶縁膜１３１に含まれる過剰酸素を半導体膜１１１および半導体膜２３１に拡散させ、半導体膜１１１および半導体膜２３１である酸化物半導体膜の酸素欠損を補填することが好ましい。なお、当該加熱処理は、半導体膜１１１および半導体膜２３１の脱水素化または脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
次に、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７（図１参照）を形成する。開口１１７は、開口１２３と同様にして形成することができる。
次に、画素電極１２１および導電膜２４１を形成することで、図１、図２に示す半導体装置を作製することができる（図６（Ｂ）参照）。画素電極１２１は、前述した材料を用い、開口１１７を通じて導電膜１１３に接する導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスクおよび当該加工は、走査線１０７および容量線１１５と同じようにして行うことができる。
なお、本発明の一態様である半導体装置においては、容量素子を構成する一方の電極である半導体膜１１９と容量線１１５との接続を適宜変更することができる。例えば、図７の容量素子１０５の断面図に示すように、容量線１１５と半導体膜１１９との接続を導電膜１２５を用いて行ってもよい。このとき、導電膜１２５は、トランジスタ１０３のソース電極またはドレイン電極の一方を含む信号線１０９、トランジスタ１０３のソース電極またはドレイン電極の他方を含む導電膜１１３、配線２２９、および配線２３３と同時に形成することができる。
また、本発明の一態様である半導体装置においては、画素内に設けられるトランジスタの形状は図１および図２に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、トランジスタにおいて、信号線１０９に含まれるソース電極またはドレイン電極の一方がＵ字型（Ｃ字型、コの字型、または馬蹄型）とし、ソース電極またはドレイン電極の他方を含む導電膜を囲む形状のトランジスタであってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れるドレイン電流（オン電流ともいう）の量を増やすことが可能となる。
また、上記に示す画素１０１において、トランジスタとして、チャネルエッチ型のトランジスタを示したが、図８に示すようなチャネル保護型のトランジスタを用いることもできる。チャネル保護膜１５０を設けることで、半導体膜１１１の表面は、信号線および導電膜の形成工程で用いるエッチャントやエッチングガスに曝されず、半導体膜１１１およびチャネル保護膜の間の不純物を低減できる。この結果、トランジスタのソース電極およびドレイン電極の間に流れるリーク電流を低減することが可能である。また、チャネル保護型のトランジスタは、第１の駆動回路１０４および第２の駆動回路１０６に用いることもできる。
また、上記に示す画素１０１において、トランジスタとして、１つのゲート電極を有するトランジスタを示したが、半導体膜１１１を介して対向する２つのゲート電極を有するトランジスタを用いることができる。なお、２つのゲート電極を有するトランジスタの構成としては、例えば、図２に示すゲート電極２２７、および導電膜２４１を有する第１の駆動回路１０４に用いられるトランジスタを参照することができる。
上記２つのゲート電極を有するトランジスタは、本実施の形態で説明したトランジスタ１０３の絶縁膜１３２上に、導電膜を有する。導電膜は、少なくとも半導体膜１１１のチャネル形成領域と重なる。導電膜を半導体膜１１１のチャネル形成領域と重なる位置に設けることによって、導電膜の電位は、信号線１０９に入力されるビデオ信号の最低電位とすることが好ましい。この結果、導電膜と対向する半導体膜１１１の面において、ソース電極およびドレイン電極の間に流れる電流を制御することが可能であり、トランジスタの電気特性のばらつきを低減することができる。また、導電膜を設けることで、周囲の電界の変化が半導体膜１１１へ与える影響を軽減し、トランジスタの信頼性を向上させることができる。
なお、上記導電膜は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料および方法により形成することができる。
以上より、容量素子の一方の電極として、トランジスタに含まれる半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を作製することができる。この結果、表示品位の優れた半導体装置を得ることができる。
また、上記容量素子の一方の電極として用いる半導体膜は窒化絶縁膜と接するように形成することで、窒化絶縁膜から半導体膜に不純物を拡散させることができ、半導体膜を効率よくｎ型化させることができる。また、半導体膜が窒化絶縁膜と接するために形成される開口は、ゲート電極と他の配線との接続等に必要なゲート絶縁膜への開口と同じ工程で形成することができるため、マスク枚数は増加しない。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタおよび容量素子において、半導体膜として用いられる酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体は、非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
酸化物半導体は、ＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ＣＡＡＣ−ＯＳは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、明確な粒界を有さないため、電子移動度の低下が小さい。
ＣＡＡＣ−ＯＳは、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。そのため、ＣＡＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、２θが３１°近傍のピークが現れる場合がある。２θが３１°近傍のピークは、ＩｎＧａＺｎＯ４の結晶であれば、（００９）面に配向していることを示す。また、ＣＡＡＣ−ＯＳは、２θが３６°近傍のピークが現れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ２Ｏ４の結晶であれば、（２２２）面に配向していることを示す。ＣＡＡＣ−ＯＳは、好ましくは、２θが３１°近傍にピークが現れ、２θが３６°近傍にピークが現れない。
また、ＣＡＡＣ−ＯＳは、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳであれば、ＸＲＤ装置を用い、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による分析を行うと、２θが５６°近傍のピークが現れる場合がある。２θが５６°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面を示す。ここで、２θを５６°近傍で固定し、表面の法線ベクトルを軸（φ軸）として試料を回転させて分析（φスキャン）を行うと、ａ軸およびｂ軸の向きが揃っている単結晶酸化物半導体の場合は６つの対称性のピークが現れるが、ＣＡＡＣ−ＯＳの場合は明瞭なピークが現れない。
このように、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
また、ＣＡＡＣ−ＯＳは、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。
図１０（Ａ）は、ＣＡＡＣ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ＣＡＡＣ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図１０（Ａ）より、ＣＡＡＣ−ＯＳの極微電子線回折パターンは、スポットが観測されることがわかる。
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。したがって、結晶部のｃ軸は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳは、不純物濃度を低減することで形成することができる場合がある。ここで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素よりも酸素との結合力が強い。したがって、当該元素が酸化物半導体から酸素を奪う場合、酸化物半導体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれる不純物は、キャリア発生源となる場合がある。
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳに不純物が混入することにより、当該不純物混入領域において結晶部の結晶性が低下することがある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度を低減することで形成することができる。酸化物半導体において、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、酸化物半導体に酸素欠損を生じさせないことが重要となる。したがって、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。したがって、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。したがって、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
ＣＡＡＣ−ＯＳは、例えば、ＤＣ電源を用いたスパッタリング法によって形成することができる。
酸化物半導体は、多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
多結晶酸化物半導体は、ＴＥＭによる観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体は、ＴＥＭによる観察像で、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、粒界を確認できる場合がある。
多結晶酸化物半導体は、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピーク、または複数種の配向を示すピークが現れる場合がある。また、多結晶酸化物半導体は、電子線回折パターンで、スポットが観測される場合がある。
多結晶酸化物半導体は、高い結晶性を有するため、高い電子移動度を有する場合がある。したがって、多結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。
酸化物半導体は、微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、明確な粒界を有さないため、電子移動度の低下が小さい。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、当該領域内に複数のスポットが観測される場合がある。
図１０（Ｂ）は、ｎｃ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ｎｃ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図１０（Ｂ）より、ｎｃ−ＯＳの極微電子線回折パターンは、円を描くように輝度の高い領域が観測され、かつ当該領域内に複数のスポットが観測されることがわかる。
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
したがって、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。したがって、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタは、高い電界効果移動度を有する場合がある。しかしながら、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。したがって、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、ｎｃ−ＯＳは、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳよりも形成が容易となり、用途によっては好適に用いることができる場合がある。なお、ＡＣ電源を用いたスパッタリング法などの成膜方法によってｎｃ−ＯＳを形成してもよい。ＡＣ電源を用いたスパッタリング法は、大型基板へ均一性高く成膜することが可能であるため、ｎｃ−ＯＳをチャネル形成領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
酸化物半導体は、非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体は、原子配列が無秩序であり、結晶部を有さない。または、非晶質酸化物半導体は、石英のような無定形状態を有し、原子配列に規則性が見られない。
非晶質酸化物半導体は、ＴＥＭによる観察像で、結晶部を確認することができない場合がある。
非晶質酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体は、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸化物半導体は、極微電子線回折パターンでスポットを観測することができず、ハローパターンが観測される場合がある。
非晶質酸化物半導体は、水素などの不純物を高い濃度で含ませることにより形成することができる場合がある。したがって、非晶質酸化物半導体は、不純物を高い濃度で含む酸化物半導体である。
酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準位を形成する場合がある。したがって、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密度が高い。また、非晶質酸化物半導体は、結晶性が低いためＣＡＡＣ−ＯＳやｎｃ−ＯＳと比べて欠陥準位密度が高い。
したがって、非晶質酸化物半導体は、ｎｃ−ＯＳと比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタは、ノーマリーオンの電気特性になる場合がある。したがって、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。したがって、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタは、ＣＡＡＣ−ＯＳやｎｃ−ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含まれてしまう成膜方法によっても形成することができるため、形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、スピンコート法、ゾル−ゲル法、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法、ミストＣＶＤ法などの成膜方法によって非晶質酸化物半導体を形成してもよい。したがって、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体は、例えば、単結晶を有してもよい。なお、単結晶を有する酸化物半導体を、単結晶酸化物半導体と呼ぶ。
単結晶酸化物半導体は、例えば、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）ため、キャリア密度を低くすることができる。したがって、単結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合がある。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。したがって、単結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
酸化物半導体は、欠陥が少ないと密度が高くなることがある。また、酸化物半導体は、結晶性が高いと密度が高くなることがある。また、酸化物半導体は、例えば、水素などの不純物濃度が低いと密度が高くなる。また、単結晶酸化物半導体は、ＣＡＡＣ−ＯＳよりも密度が高い場合がある。また、ＣＡＡＣ−ＯＳは、微結晶酸化物半導体よりも密度が高い場合がある。また、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い場合がある。また、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い場合がある。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却（または放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、または３：１：２などがある。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
ここで、結晶状態における酸化物半導体（ＯＳと示す。）およびシリコン（Ｓｉと示す。）の対比を表１に示す。
酸化物半導体の結晶状態には、例えば、表１に示すように、非晶質酸化物半導体（ａ−ＯＳ、ａ−ＯＳ：Ｈ）、微結晶酸化物半導体（ｎｃ−ＯＳ、μｃ−ＯＳ）、多結晶酸化物半導体（多結晶ＯＳ）、連続結晶酸化物半導体（ＣＡＡＣ−ＯＳ）、単結晶酸化物半導体（単結晶ＯＳ）などがある。なお、シリコンの結晶状態には、例えば、表１に示すように、非晶質シリコン（ａ−Ｓｉやａ−Ｓｉ：Ｈ）、微結晶シリコン（ｎｃ−Ｓｉ、μｃ−Ｓｉ）、多結晶シリコン（多結晶Ｓｉ）、連続結晶シリコン（ＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ）シリコン）、単結晶シリコン（単結晶Ｓｉ）などがある。
各結晶状態における酸化物半導体に対し、ビーム径を１０ｎｍφ以下に収束させた電子線を用いる電子線回折（極微電子線回折）を行うと、以下のような電子線回折パターン（極微電子線回折パターン）が観測される。非晶質酸化物半導体では、ハローパターン（ハローリングまたはハローとも言われる。）が観測される。微結晶酸化物半導体では、スポットまたは／およびリングパターンが観測される。多結晶酸化物半導体では、スポットが観測される。連続結晶酸化物半導体では、スポットが観測される。単結晶酸化物半導体では、スポットが観測される。
なお、極微電子線回折パターンより、微結晶酸化物半導体は、結晶部がナノメートル（ｎｍ）からマイクロメートル（μｍ）の径であることがわかる。多結晶酸化物半導体は、結晶部と結晶部との間に粒界を有し、境界が不連続であることがわかる。連続結晶酸化物半導体は、結晶部と結晶部との間に境界が観測されず、連続的に繋がることがわかる。
各結晶状態における酸化物半導体の密度について説明する。非晶質酸化物半導体の密度は低い。微結晶酸化物半導体の密度は中程度である。連続結晶酸化物半導体の密度は高い。即ち、連続結晶酸化物半導体の密度は微結晶酸化物半導体の密度より高く、微結晶酸化物半導体の密度は非晶質酸化物半導体の密度より高い。
各結晶状態における酸化物半導体に存在する状態密度（ＤＯＳ）の特徴を説明する。非晶質酸化物半導体はＤＯＳが高い。微結晶酸化物半導体はＤＯＳがやや低い。連続結晶酸化物半導体はＤＯＳが低い。単結晶酸化物半導体はＤＯＳが極めて低い。即ち、単結晶酸化物半導体は連続結晶酸化物半導体よりＤＯＳが低く、連続結晶酸化物半導体は微結晶酸化物半導体よりＤＯＳが低く、微結晶酸化物半導体は非晶質酸化物半導体よりＤＯＳが低い。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、図９（Ａ）に示すトランジスタのように、半導体膜を第１の酸化物半導体膜１８８ａと第２の酸化物半導体膜１８８ｂの積層とすることができる。第１の酸化物半導体膜１８８ａと第２の酸化物半導体膜１８８ｂに、異なる原子数比の金属酸化物を用いてもよい。例えば、一方の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体膜に一方の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
また、第１の酸化物半導体膜１８８ａと第２の酸化物半導体膜１８８ｂの構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：６：４としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：９：６としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
このとき、一方の酸化物半導体膜と他方の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとすることで、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、トランジスタの半導体膜を第１の酸化物半導体膜乃至第３の酸化物半導体膜からなる３層構造としてもよい。このとき、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。半導体膜を３層構造とするトランジスタの構成について、図９（Ｂ）を用いて説明する。
図９（Ｂ）に示すトランジスタは、第１の酸化物半導体膜１９９ａ、第２の酸化物半導体膜１９９ｂ、および第３の酸化物半導体膜１９９ｃがゲート絶縁膜１２７側から順に積層されている。第１の酸化物半導体膜１９９ａおよび第３の酸化物半導体膜１９９ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。ただし、第１の酸化物半導体膜１９９ａおよび第３の酸化物半導体膜１９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩｎＭ１ＸＺｎＹＯＺで表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れがあり、不適である。
また、第２の酸化物半導体膜１９９ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
第１の酸化物半導体膜１９９ａの伝導帯下端および第３の酸化物半導体膜１９９ｃの伝導帯下端に比べて第２の酸化物半導体膜１９９ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体膜の材料を適宜選択する。
なお、酸化物半導体膜において第１４族元素の一つであるシリコンや炭素はドナー準位の形成に寄与することがある。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。したがって、シリコンおよび炭素のそれぞれの濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３とする領域を有するように各酸化物半導体膜を形成することが好ましい。特に、第２の酸化物半導体膜１９９ｂに第１４族元素が多く混入しないように、第１の酸化物半導体膜１９９ａおよび第３の酸化物半導体膜１９９ｃで、キャリアパスとなる第２の酸化物半導体膜１９９ｂを挟む、または囲む構成とすることが好ましい。すなわち、第１の酸化物半導体膜１９９ａおよび第３の酸化物半導体膜１９９ｃは、シリコン、炭素等の第１４族元素が第２の酸化物半導体膜１９９ｂに混入することを防ぐバリア膜とも呼べる。
例えば、第１の酸化物半導体膜１９９ａおよび第３の酸化物半導体膜１９９ｃを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２、または１：６：４、または１：９：６である酸化物半導体膜で形成し、第２の酸化物半導体膜１９９ｂの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、または３：１：２である酸化物半導体膜で形成することができる。
または、第１の酸化物半導体膜１９９ａを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜で形成し、第２の酸化物半導体膜１９９ｂを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝３：１：２である酸化物半導体膜で形成し、第３の酸化物半導体膜１９９ｃを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：４、または１：９：６である酸化物半導体膜で形成してもよい。
第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃの構成元素は同一であるため、第２の酸化物半導体膜１９９ｂは、第１の酸化物半導体膜１９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物半導体膜１９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａの伝導帯下端および第３の酸化物半導体膜１９９ｃの伝導帯下端に比べて第２の酸化物半導体膜１９９ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶（ナノ結晶）酸化物半導体、非晶質酸化物半導体、およびＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃのいずれか一つに非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜１９９ｂはＣＡＡＣ−ＯＳ膜であることが好ましい。
なお、酸素と結合し易い導電材料（例えば、ソース電極またはドレイン電極に用いられる金属）と酸化物半導体膜を接触させると、酸化物半導体膜中の酸素が、酸素と結合し易い導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
上記ｎ型化した領域は、図９（Ａ）、（Ｂ）に例示される。半導体膜中に点線で示される境界１３５は、真性半導体領域とｎ型半導体領域の境界であり、酸化物半導体におけるソース電極またはドレイン電極と接触した近傍の領域がｎ型化した領域となる。なお、境界１３５は模式的に示したものであり、実際には明瞭ではない場合がある。また、境界１３５の位置も図示した位置とは異なる場合がある。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に用いることのできるナノ結晶酸化物半導体膜の電子線回折パターン、および局在準位に説明する。
ナノ結晶酸化物半導体膜は、ビーム径が１０ｎｍφ以下とした電子線回折（極微電子線回折）を用いた電子線回折パターンにおいて、非晶質状態を示すハローパターンとも、特定の面に配向した結晶状態を示す規則性を有するスポットとも異なり、方向性を持たないスポットが観察される酸化物半導体膜である。
図１３（Ａ）にナノ結晶酸化物半導体膜の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ（透過型電子顕微鏡））像を示す。また、図１３（Ｂ）に図１３（Ａ）のポイント１において極微電子線回折を用いて測定した電子線回折パターンを、図１３（Ｃ）に図１３（Ａ）のポイント２において極微電子線回折を用いて測定した電子線回折パターンを、図１３（Ｄ）に図１３（Ａ）のポイント３において極微電子線回折を用いて測定した電子線回折パターンをそれぞれ示す。
図１３では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５０ｎｍで成膜した試料を用いる。図１３に示すナノ結晶酸化物半導体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、成膜したナノ結晶酸化物半導体膜を１００ｎｍ以下（例えば、４０ｎｍ±１０ｎｍ）の幅に薄片化し、断面ＴＥＭ像および極微電子線回折による電子線回折パターンを得た。
図１３（Ａ）は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率２００万倍として撮影したナノ結晶酸化物半導体膜の断面ＴＥＭ像である。また、図１３（Ｂ）乃至図１３（Ｄ）は、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２０００」）を用い、加速電圧を２００ｋＶ、ビーム径を約１ｎｍφとして極微電子線回折によって得られた電子線回折パターンである。なお、ビーム径を約１ｎｍφとした場合の極微電子線回折での測定範囲は、５ｎｍφ以上１０ｎｍφ以下である。
図１３（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折を用いた電子線回折パターンにおいて、円周状に配置された複数のスポット（輝点）が観察される。換言すると、ナノ結晶酸化物半導体膜では、円周状（同心円状）に分布した複数のスポットが観察されるともいえる。または、円周状に分布した複数のスポットが複数の同心円を形成するともいえる。
また、石英ガラス基板との界面近傍である図１３（Ｄ）および、ナノ結晶酸化物半導体膜の膜厚方向中央部の図１３（Ｃ）においても図１３（Ｂ）と同様に円周状に分布した複数のスポットが観察される。図１３（Ｃ）において、メインスポットから円周状のスポットまでの距離は、３．８８／ｎｍから４．９３／ｎｍであった。面間隔に換算すると、０．２０３ｎｍから０．２５７ｎｍである。
図１３の極微電子線回折パターンより、ナノ結晶酸化物半導体膜は、面方位が不規則であって且つ大きさの異なる結晶部が複数混在する膜であることがわかる。
次いで、図１４（Ａ）にナノ結晶酸化物半導体膜の平面ＴＥＭ像を示す。また、図１４（Ｂ）に図１４（Ａ）において円で囲んだ領域を、制限視野電子線回折を用いて測定した電子線回折パターンを示す。
図１４では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚３０ｎｍで成膜した試料を用いる。図１４に示すナノ結晶酸化物半導体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、試料を薄片化し、ナノ結晶酸化物半導体膜のナノ結晶酸化物半導体膜の平面ＴＥＭ像および電子線回折による電子線回折パターンを得た。
図１４（Ａ）は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率５０万倍として撮影したナノ結晶酸化物半導体膜の平面ＴＥＭ写真である。また、図１４（Ｂ）は、制限視野を３００ｎｍφとして電子線回折によって得られた電子線回折パターンである。なお、電子線の広がりを考慮すると、測定範囲は、３００ｎｍφ以上である。
図１４（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折よりも測定範囲の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によって観察された複数のスポットがみられず、ハローパターンが観察される。
次に、図１５に、図１３および図１４の電子線回折パターンにおける回折強度の分布を概念的に示す。図１５（Ａ）は、図１３（Ｂ）乃至図１３（Ｄ）に示す極微電子線回折パターンにおける回折強度の分布の概念図である。また、図１５（Ｂ）は、図１４（Ｂ）に示す制限視野電子線回折パターンにおける回折強度の分布の概念図である。また、図１５（Ｃ）は単結晶構造または多結晶構造の電子線回折パターンにおける回折強度の分布の概念図である。
図１５において、縦軸はスポットなどの分布を表す電子線回折強度（任意単位）、横軸はメインスポットからの距離を示す。
図１５（Ｃ）に示す単結晶構造または多結晶構造においては、結晶部が配向する面の面間隔（ｄ値）に応じた、メインスポットからの特定の距離にスポットがみられる。
一方、図１３に示すようにナノ結晶酸化物半導体膜の極微電子線回折パターンで観察される複数のスポットによって形成された円周状の領域は、比較的大きい幅を有する。よって、図１５（Ａ）は離散的な強度分布を示す。また、極微電子線回折パターンにおいて、同心円状の領域間に明確なスポットとならないものの輝度の高い領域が存在することがわかる。
また、図１５（Ｂ）に示すように、ナノ結晶酸化物半導体膜の制限視野電子線回折パターンにおける電子線回折強度分布は、連続的な強度分布を示す。図１５（Ｂ）は、図１５（Ａ）に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、複数のスポットが重なってつながり、連続的な強度分布が得られたものと考察できる。
図１５（Ａ）乃至図１５（Ｃ）に示すように、ナノ結晶酸化物半導体膜は、面方位が不規則であって且つ大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であることが示唆される。
複数のスポットが観察された図１３において、ナノ結晶酸化物半導体膜は５０ｎｍ以下に薄片化されている。また電子線のビーム径は１ｎｍφに収束されているため、その測定範囲は５ｎｍ以上１０ｎｍ以下である。よって、ナノ結晶酸化物半導体膜に含まれる結晶部は、５０ｎｍ以下であり、例えば、１０ｎｍ以下、または５ｎｍ以下であることが推測される。
ここで、図１６に、石英ガラス基板における極微電子線回折パターンを示す。測定条件は、図１３（Ｂ）乃至図１３（Ｄ）に示す電子線回折パターンと同様とした。
図１６に示すように、非晶質構造を有する石英ガラス基板では、特定のスポットを有さず、メインスポットから輝度が連続的に変化するハローパターンが観測される。このように、非晶質構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、ナノ結晶酸化物半導体膜で観察されるような円周状に分布した複数のスポットが観察されない。したがって、図１３（Ｂ）乃至図１３（Ｄ）で観察される円周状に分布した複数のスポットは、ナノ結晶酸化物半導体膜に特有のものであることが確認される。
また、図１７に、図１３（Ａ）に示すポイント２にビーム径を約１ｎｍφに収束した電子線を１分間照射した後に、測定を行った電子線回折パターンを示す。
図１７に示す電子線回折パターンは、図１３（Ｃ）に示す電子線回折パターンと同様に、円周状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認されない。このことは、図１３（Ｃ）の電子線回折パターンで確認される結晶部は、酸化物半導体膜の成膜時から存在していることを意味しており、収束電子線を照射したことで結晶部が形成されたものではないことを意味する。
次に、図１８に、図１３（Ａ）に示す断面ＴＥＭ像の部分拡大図を示す。図１８（Ａ）は、図１３（Ａ）のポイント１近傍（ナノ結晶酸化物半導体膜表面）を、倍率８００万倍で観察した断面ＴＥＭ像である。また、図１８（Ｂ）は、図１３（Ａ）のポイント２近傍（ナノ結晶酸化物半導体膜の膜厚方向中央部）を、倍率８００万倍で観察した断面ＴＥＭ像である。
図１８に示す断面ＴＥＭ像からは、ナノ結晶酸化物半導体膜において結晶構造が明確には確認できない。
また、図１３および図１４の観察に用いた、石英ガラス基板上に本実施の形態のナノ結晶酸化物半導体膜が成膜された試料をＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析した。図１９にｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。
図１９において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ−８ ＡＤＶＡＮＣＥを用いた。
図１９に示すように、２θ＝２０〜２３°近傍に石英に起因するピークが観察されるものの、ナノ結晶酸化物半導体膜に含まれる結晶部に起因するピークは確認できない。
図１８および図１９の結果からも、ナノ結晶酸化物半導体膜に含まれる結晶部は、極微細な結晶部であることが示唆される。
以上示したように、本実施の形態のナノ結晶酸化物半導体膜では、測定範囲の広いＸ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を示すピークが検出されず、また、測定範囲の広い制限視野電子線回折によって得られる電子線回折パターンでは、ハローパターンが観測される。よって、本実施の形態のナノ結晶酸化物半導体膜は、巨視的には無秩序な原子配列を有する膜と同等であるといえる。しかしながら、電子線のビーム径が十分に小さい径（例えば、１０ｎｍφ以下）の極微電子線回折によってナノ結晶酸化物半導体膜を測定することで、得られる極微電子線回折パターンではスポット（輝点）を観測することができる。よって、本実施の形態のナノ結晶酸化物半導体膜は、面方位の不規則な極微な結晶部（例えば、粒径が１０ｎｍ以下、または５ｎｍ以下、または３ｎｍ以下の結晶部）が凝集して形成された膜と推測できる。また、極微細な結晶部を含有するナノ結晶領域は、ナノ結晶酸化物半導体膜の膜厚方向の全領域において含まれる。
ここで、ナノ結晶酸化物半導体膜の局在準位について説明する。ここでは、ナノ結晶酸化物半導体膜をＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）測定で評価した結果について説明する。
まず、測定試料の構造について説明する。
測定試料は、ガラス基板上に設けられた酸化物半導体膜と、該酸化物半導体膜に接する一対の電極と、酸化物半導体膜および一対の電極を覆う絶縁膜と、を有する。
次に、測定試料に含まれる酸化物半導体膜の形成方法について説明する。
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を室温とし、ＤＣ電力を０．５ｋＷ印加する条件を用いたスパッタリング法により、第１の酸化物半導体膜を形成した。なお、第１の酸化物半導体膜はナノ結晶酸化物半導体膜である。
また、第１の酸化物半導体膜を、４５０℃の窒素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱することで、第１の酸化物半導体膜に含まれる水素を脱離させる処理および第１の酸化物半導体膜に酸素を供給する処理を行い、第２の酸化物半導体膜を形成した。なお、第２の酸化物半導体膜はナノ結晶酸化物半導体膜である。
次に、第１の酸化物半導体膜を有する測定試料、および第２の酸化物半導体膜を有する測定試料についてＣＰＭ測定を行った。具体的には、酸化物半導体膜に接して設けた一対の電極間に電圧を印加した状態で光電流値が一定となるように端子間の測定試料面に照射する光量を調整し、所望の波長の範囲において照射光量から吸収係数を導出した。
各測定試料をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係数を図１１に示す。図１１において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図１１の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図１１において、各曲線は吸収係数と光エネルギーの関係を示す曲線であり、欠陥準位に相当する。
図１１（Ａ）は、第１の酸化物半導体膜を有する測定試料の測定結果であり、欠陥準位による吸収係数は、５．２８×１０−１ｃｍ−１であった。図１１（Ｂ）は、第２の酸化物半導体膜を有する測定試料の測定結果であり、欠陥準位による吸収係数は、１．７５×１０−２ｃｍ−１であった。
したがって、加熱処理により、酸化物半導体膜に含まれる欠陥を低減することができる。
なお、第１の酸化物半導体膜および第２の酸化物半導体膜に関し、Ｘ線反射率法（ＸＲＲ（Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ））を用いた膜密度の測定を行った。第１の酸化物半導体膜の膜密度は、５．９ｇ／ｃｍ３であり、第２の酸化物半導体膜の膜密度は６．１ｇ／ｃｍ３であった。
したがって、加熱処理により、酸化物半導体膜の膜密度を高めることができる。
即ち、酸化物半導体膜において、膜密度が高い程、膜中に含まれる欠陥が少ないことがわかる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に用いることのできるＣＡＡＣ−ＯＳ膜について、電子線回折パターン、および局在準位について説明する。
本実施の形態に用いるＣＡＡＣ−ＯＳ膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲット、および酸素を含む成膜ガスを用いたスパッタリング法で形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜である。当該ＣＡＡＣ−ＯＳ膜の作製方法等の詳細な説明は、実施の形態１、２を参照することができる。
図２０にＣＡＡＣ−ＯＳ膜の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（透過型電子顕微鏡））像を示す。また、図２１に図２０のポイント１乃至ポイント４において電子線回折を用いて測定した電子線回折パターンを示す。
図２０に示す断面ＴＥＭ画像は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率２００万倍で撮影した画像である。また、図２１に示す電子線回折パターンは、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２０００」）を用い、加速電圧を２００ｋＶ、ビーム径を約１ｎｍφまたは約５０ｎｍφとした電子線回折パターンである。なお、ビーム径が１０ｎｍφ以下とした電子線回折を、特に極微電子線回折と呼ぶことがある。また、ビーム径を約１ｎｍφとした場合の電子線回折での測定範囲は、５ｎｍφ以上１０ｎｍφ以下である。
図２０に示すポイント１（膜表面側）、ポイント２（膜中央）、ポイント３（膜下地側）における電子線回折パターンが図２１（Ａ）、（Ｂ）、（Ｃ）にそれぞれ対応しており、電子ビーム径を約１ｎｍφとした電子線回折パターンである。また、図２０に示すポイント４（膜全体）における電子線回折パターンが図２１（Ｄ）であり、電子ビーム径を約５０ｎｍφとした電子線回折パターンである。
ポイント１（膜表面側）およびポイント２（膜中央）の電子線回折パターンは、スポット（輝点）によるパターンの形成が確認できるが、ポイント３（膜下地側）では、ややパターンが崩れている。これは、ＣＡＡＣ−ＯＳ膜の膜厚方向において、結晶状態が異なることを示唆している。なお、ポイント４（膜全体）においては、スポット（輝点）によるパターンの形成が確認できることから、膜全体としてはＣＡＡＣ−ＯＳ膜である、または、ＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
図２２は、図２０におけるポイント１（膜表面側）の近傍の拡大写真である。層間絶縁膜である酸化窒化珪素膜との界面までＣＡＡＣ−ＯＳ膜の配向性を示す明瞭な格子像を確認することができる。
図２３（Ａ）、（Ｂ）は、図２０の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜とは異なるＣＡＡＣ−ＯＳ膜の断面ＴＥＭ写真とＸ線回折スペクトルである。ＣＡＡＣ−ＯＳ膜は様々な形態があり、図２３（Ｂ）に示すような２θ＝３１°近傍に結晶成分を示すピークＡが現れる。なお、当該ピークは明瞭に現れない場合もある。
図２３（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径を１ｎｍφ、２０ｎｍφ、５０ｎｍφ、７０ｎｍφとして、電子線回折を行った結果を図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。電子線のビーム径が１ｎｍφにおいては、図２１（Ａ）、（Ｂ）と同様に明瞭なスポット（輝点）によるパターンの形成を確認することができる。電子線のビーム径を大きくしていくとスポット（輝点）がやや不明瞭になるが、回折パターンは確認することができ、膜全体としてはＣＡＡＣ−ＯＳ膜である、またはＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
図２５（Ａ）、（Ｂ）は、図２３（Ａ）の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜を４５０℃でアニールした後の断面ＴＥＭ写真とＸ線回折スペクトルである。
図２５（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径を１ｎｍφ、２０ｎｍφ、５０ｎｍφ、７０ｎｍφとして、電子線回折を行った結果を図２６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。図２４に示した結果と同様に、電子線のビーム径が１ｎｍφにおいては、明瞭なスポット（輝点）によるパターンの形成を確認することができる。また、電子線のビーム径を大きくしていくとスポット（輝点）がやや不明瞭になるが、回折パターンは確認することができ、膜全体としてはＣＡＡＣ−ＯＳ膜である、またはＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
図２７（Ａ）、（Ｂ）は、図２０の断面ＴＥＭ写真に用いたＣＡＡＣ−ＯＳ膜、および図２３（Ａ）の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜とは異なるＣＡＡＣ−ＯＳ膜の断面ＴＥＭ写真とＸ線回折スペクトルである。ＣＡＡＣ−ＯＳ膜は様々な形態があり、図２７（Ｂ）に示すように２θ＝３１°近傍に結晶成分を示すピークＡが現れるとともに、スピネル結晶構造に由来するピークＢが現れる場合もある。
図２７（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径を１ｎｍφ、２０ｎｍφ、５０ｎｍφ、９０ｎｍφとして、電子線回折を行った結果を図２８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。電子線のビーム径が１ｎｍφにおいては、明瞭なスポット（輝点）によるパターンの形成を確認することができる。また、電子線のビーム径を大きくしていくとスポット（輝点）がやや不明瞭になるが、回折パターンは確認することができる。また、ビーム径９０ｎｍφでは、より明瞭なスポット（輝点）を確認することができる。したがって、膜全体としてはＣＡＡＣ−ＯＳ膜である、またはＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
ここで、ＣＡＡＣ−ＯＳ膜の局在準位について説明する。ここでは、ＣＡＡＣ−ＯＳ膜をＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）測定で評価した結果について説明する。
まず、ＣＰＭ測定した試料の構造について説明する。
測定試料は、ガラス基板上に設けられた酸化物半導体膜と、該酸化物半導体膜に接する一対の電極と、酸化物半導体膜および一対の電極を覆う絶縁膜と、を有する。
次に、測定試料に含まれる酸化物半導体膜の形成方法について説明する。
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を４００℃とし、ＤＣ電力を０．５ｋＷ印加する条件を用いたスパッタリング法により、酸化物半導体膜を形成した。次に、４５０℃の窒素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱して、酸化物半導体膜に含まれる水素を脱離させる処理および酸化物半導体膜に酸素を供給する処理を行った。なお、当該酸化物半導体膜はＣＡＡＣ−ＯＳ膜である。
次に、酸化物半導体膜を有する測定試料についてＣＰＭ測定を行った。具体的には、酸化物半導体膜に接して設けた一対の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、所望の波長の範囲において照射光量から吸収係数を導出した。
各測定試料をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係数を図１２に示す。図１２において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図１２の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図１２において、曲線は吸収係数と光エネルギーの関係を示し、欠陥準位に相当する。
図１２に示す曲線において、欠陥準位による吸収係数は、５．８６×１０−４ｃｍ−１であった。即ち、ＣＡＡＣ−ＯＳ膜は、欠陥準位による吸収係数が１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満であり、欠陥準位密度の低い膜である。
なお、酸化物半導体膜に関し、Ｘ線反射率法（ＸＲＲ（Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ））を用いた膜密度の測定を行った。酸化物半導体膜の膜密度は、６．３ｇ／ｃｍ３であった。即ち、ＣＡＡＣ−ＯＳ膜は、膜密度の高い膜である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
上記実施の形態で一例を示したトランジスタおよび容量素子を用いて表示機能を有する半導体装置（表示装置）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図２９乃至図３１を用いて説明する。なお、図３０は、図２９（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。なお、図３０において、画素部の構造は一部のみ記載している。
図２９（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２９（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された第２の駆動回路９０３、および第１の駆動回路９０４が実装されている。また、第２の駆動回路９０３、第１の駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂから供給されている。
なお、第１の駆動回路９０４は、走査線駆動回路としての機能を有する。また、第２の駆動回路９０３は、信号線駆動回路としての機能を有する。
図２９（Ｂ）および図２９（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、第１の駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、第１の駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、第１の駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図２９（Ｂ）および図２９（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された単結晶半導体または多結晶半導体で形成された第２の駆動回路９０３が実装されている。図２９（Ｂ）および図２９（Ｃ）においては、第２の駆動回路９０３、第１の駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ９１８から供給されている。
また、図２９（Ｂ）および図２９（Ｃ）においては、第２の駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。第１の駆動回路を別途形成して実装しても良いし、第２の駆動回路の一部または第１の駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ワイヤボンディング法、或いはＴＣＰ（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）などを実装する方法を用いることができる。図２９（Ａ）は、ＣＯＧ方法により第２の駆動回路９０３、第１の駆動回路９０４を実装する例であり、図２９（Ｂ）は、ＣＯＧ方法により第２の駆動回路９０３を実装する例であり、図２９（Ｃ）は、第２の駆動回路９０３をＴＣＰとして実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。また、表示装置の代わりに光源（照明装置含む）として機能させることができる。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部および第１の駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子、発光素子などを用いることができる。液晶素子の一例としては、液晶の光学的変調作用によって光の透過または非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図３０に、表示素子として液晶素子を用いた液晶表示装置の例を示す。
図３０は、縦電界方式の液晶表示装置の断面図である。当該液晶表示装置は、接続端子電極９１５および端子電極９１６を有しており、接続端子電極９１５および端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１のソース電極およびドレイン電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、第１の駆動回路９０４は、トランジスタを複数有しており画素部９０２に含まれるトランジスタ９１０と、第１の駆動回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０およびトランジスタ９１１上には実施の形態１に示す絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２に相当する絶縁膜９２４が設けられている。また、絶縁膜９２４上には平坦性を高めるための絶縁膜９３４が設けられている。また、絶縁膜９２３は窒化絶縁膜である。
本実施の形態では、トランジスタ９１０として、上記実施の形態１で示した画素１０１に設けられるトランジスタを適用することができる。また、トランジスタ９１１として、上記実施の形態１で示した第１の駆動回路１０４に設けられるトランジスタを適用することができる。なお、トランジスタ９１１は、導電膜９１７を設けた構成を例示しているが、導電膜９１７を設けない構成であってもよい。
また、酸化物半導体膜９２７、絶縁膜９２４、絶縁膜９３４、および第１の電極９３０を用いて、容量素子９３６を構成する。なお、酸化物半導体膜９２７は、容量線９２９と電気的に接続する。容量線９２９は、トランジスタ９１０、トランジスタ９１１のゲート電極と同じ導電膜から形成される。なお、ここでは、容量素子９３６として実施の形態１に示した容量素子を図示したが、適宜他の実施の形態に示した容量素子を用いることができる。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、および液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２および絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
表示素子に電圧を印加するために設けられる第１の電極９３０および第２の電極９３１（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択することができる。
第１の電極９３０および第２の電極９３１は、実施の形態１に示す画素電極１２１と同様の材料を適宜用いることができる。
また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。なお、配向膜は有機樹脂で構成されており、有機樹脂は水素または水などを含むことから、本発明の一態様である半導体装置のトランジスタの電気特性を低下させるおそれがある。そこで、液晶層として、ブルー相を用いることで、有機樹脂を用いずに本発明の一態様である半導体装置を作製することができ、信頼性の高い半導体装置を得ることができる。
第１の基板９０１および第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、シール材９２５は、絶縁膜９２４と接している。なお、シール材９２５は図２９に示すシール材９０５に相当する。
シール材９２５は、絶縁膜９２４上に設けられている。また、絶縁膜９３４は、シール材９２５の内側に設けられている。絶縁膜９２４の最上層は窒化絶縁膜であり、外部から水素や水などの不純物の侵入を抑制することが可能である。一方、絶縁膜９３４は、透湿性が高い。このため、絶縁膜９３４をシール材９２５の内側に設け、絶縁膜９２４上にシール材９２５を設けることで、外部から水素や水などの不純物の侵入を抑制し、トランジスタ９１０およびトランジスタ９１１の電気特性の変動を抑制することができる。
また、液晶表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
図３１に、図３０に示す液晶表示装置において、基板９０６に設けられた第２の電極９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成する例を示す。
共通接続部は、基板９０１と基板９０６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される。または、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９３１と電気的に接続してもよい。
図３１（Ａ）の右側は、画素部に設けられるトランジスタ９１０の断面図であり、図３１（Ａ）の左側は、当該トランジスタと同じ工程を利用して形成することのできる共通接続部の断面図である。図３１（Ａ）に示す共通接続部は、図３１（Ｂ）に示す共通接続部の上面図におけるＩ−Ｊの断面に相当する。
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、トランジスタ９１０のソース電極９７１またはドレイン電極９７３と同じ材料および同じ工程を利用して作製される。
また、共通電位線９７５は、絶縁膜９２４および絶縁膜９３４で覆われ、絶縁膜９２４および絶縁膜９３４は、共通電位線９７５と重なる位置に複数の開口を有している。この開口は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程を利用して作製される。
また、共通電位線９７５および共通電極９７７は、絶縁膜９２４および絶縁膜９３４に設けられる開口において電気的に接続する。共通電極９７７は、絶縁膜９３４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料および同じ工程を利用して作製される。
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６の第２の電極９３１と電気的に接続が行われる。
また、図３１（Ｃ）に示すように、共通電位線９８５をトランジスタ９１０のゲート電極と同じ材料、同じ工程を利用して作製してもよい。
図３１（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２、絶縁膜９２４および絶縁膜９３４の下層に設けられ、ゲート絶縁膜９２２、絶縁膜９２４および絶縁膜９３４は、共通電位線９８５と重なる位置に複数の開口を有する。該開口は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホールと同じ工程を利用して絶縁膜９２４および絶縁膜９３４をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチングすることで形成される。
また、共通電位線９８５および共通電極９８７は、ゲート絶縁膜９２２、絶縁膜９２４および絶縁膜９３４に設けられる開口において電気的に接続する。共通電極９８７は、絶縁膜９３４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料および同じ工程を用いて作製される。
以上より、上記実施の形態で示したトランジスタおよび容量素子を適用することで、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を提供することができる。この結果、表示品位の優れた半導体装置を得ることができる。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を適用することのできる画像情報の処理および表示が可能な情報処理装置の構成について、図３２および図３３を参照しながら説明する。
具体的には、画素を選択するＧ信号を３０Ｈｚ（１秒間に３０回）以上の頻度、好ましくは６０Ｈｚ（１秒間に６０回）以上９６０Ｈｚ（１秒間に９６０回）未満の頻度で出力する第１のモードと、１１．６μＨｚ（１日に１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（１時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度で出力する第２のモードを備える情報処理装置について説明する。
本発明の一態様の情報処理装置を用いて静止画を表示すると、リフレッシュレートを１Ｈｚ未満、好ましくは０．２Ｈｚ以下とすることができ、使用者の目にやさしい表示、使用者の目の疲労を軽減する表示、使用者の目に負担を与えない表示をすることができる。また、表示部に表示する画像の性質に応じて最適な頻度で表示画像をリフレッシュすることができる。具体的には、動画をなめらかに表示する場合に比べて、リフレッシュを低い頻度で行うことにより、フリッカーの少ない静止画を表示することができる。加えて、消費電力を低減する効果も奏する。
図３２は、本発明の一態様の表示機能を有する情報処理装置の構成を説明するブロック図である。
図３３は、本発明の一態様の表示装置が備える表示部の構成を説明するブロック図である。
本実施の形態で説明する表示機能を有する情報処理装置６００は、表示装置６４０、演算装置６２０並びに入力手段５００（図３２参照）を有する。
表示装置６４０は、表示部６３０および制御部６１０を有する（図３２参照）。一次画像信号６２５＿Ｖおよび一次制御信号６２５＿Ｃが表示装置６４０に供給され得る。表示装置６４０は、画像情報を表示部６３０に表示できる。
一次画像信号６２５＿Ｖは、画像の階調情報（輝度情報ともいえる）の他、例えば色度情報等を含む。
一次制御信号６２５＿Ｃは、例えば表示装置６４０の走査動作のタイミング等を制御するための信号などを含む。
なお、電源電位等は表示装置６４０の制御部６１０および表示部６３０に供給される。
制御部６１０は、表示部６３０を制御する機能を有する。例えば、二次画像信号６１５＿Ｖおよび／または二次制御信号６１５＿Ｃ等を生成する。
制御部６１０が極性決定回路を備える構成としてもよい。極性決定回路は、信号の極性をフレーム毎に反転できる。
極性決定回路は、二次画像信号６１５＿Ｖの極性を反転するタイミングを通知し、当該タイミングに従って、制御部６１０が二次画像信号６１５＿Ｖの極性を反転する機能を備える構成としてもよい。なお、二次画像信号６１５＿Ｖの極性を、制御部６１０内において反転してもよいし、制御部６１０からの命令に従って、表示部６３０内において反転してもよい。
また、極性決定回路がカウンタと信号生成回路を有し、同期信号を用いて二次画像信号６１５＿Ｖの極性を反転させるタイミングを定める機能を有してもよい。
なお、カウンタは、水平同期信号のパルスを用いてフレーム期間の数を数える機能を有する。また、信号生成回路は、二次画像信号６１５＿Ｖの極性を反転させるタイミングを、制御部６１０に通知する機能を有する。これにより、カウンタにおいて得られたフレーム期間の数の情報を用いて、連続する複数フレーム期間ごとに二次画像信号６１５＿Ｖの極性を反転することができる。
二次画像信号６１５＿Ｖには、画像情報を含めることができる。
例えば、制御部６１０は、二次画像信号６１５＿Ｖを一次画像信号６２５＿Ｖから生成し、当該二次画像信号６１５＿Ｖを出力してもよい。
また、制御部６１０は、一次画像信号６２５＿Ｖと基準電位Ｖｓｃの差を振れ幅とし、極性がフレーム毎に反転する信号を二次画像信号６１５＿Ｖとして生成してもよい。
二次制御信号６１５＿Ｃには、表示部６３０の第１の駆動回路（Ｇ駆動回路６３２ともいう）を制御するための信号または第２の駆動回路（Ｓ駆動回路６３３ともいう）を制御するための信号を含めることができる。
例えば、制御部６１０が、垂直同期信号、水平同期信号などの同期信号を含む一次制御信号６２５＿Ｃから二次制御信号６１５＿Ｃを生成してもよい。
二次制御信号６１５＿Ｃは、例えばスタートパルス信号ＳＰ、ラッチ信号ＬＰ、パルス幅制御信号ＰＷＣ、クロック信号ＣＫなどを含む。
具体的には、二次制御信号６１５＿Ｃには、Ｓ駆動回路６３３の動作を制御するＳ駆動回路用のスタートパルス信号ＳＰ、Ｓ駆動回路用のクロック信号ＣＫ、ラッチ信号ＬＰなどを含めることができる。また、Ｇ駆動回路６３２の動作を制御するＧ駆動回路用のスタートパルス信号ＳＰ、Ｇ駆動回路用のクロック信号ＣＫ、パルス幅制御信号ＰＷＣなどを含めることができる。
表示部６３０は、画素部６３１、第１の駆動回路（Ｇ駆動回路６３２ともいう）並びに第２の駆動回路（Ｓ駆動回路６３３ともいう）を有する。
画素部６３１は、表示光に４２０ｎｍより短い波長の光を含まず、且つ１５０ｐｐｉ以上の精細度で設けられた複数の画素６３１ｐおよび当該複数の画素を接続する配線を有する。それぞれの画素６３１ｐは、走査線Ｇの少なくとも一つと接続され、信号線Ｓの少なくとも一つと接続されている。なお、配線の種類およびその数は、画素６３１ｐの構成、数および配置に依存する。
例えば、画素６３１ｐが、ｘ列×ｙ行のマトリクス状に画素部６３１に配置されている場合、信号線Ｓ１乃至信号線Ｓｘ並びに走査線Ｇ１乃至走査線Ｇｙを、画素部６３１内に配置する（図３３（Ａ−１）参照）。複数の走査線（Ｇ１乃至Ｇｙ）はＧ信号を行毎に供給することができる。複数の信号線（Ｓ１乃至Ｓｘ）は複数の画素にＳ信号を供給することができる。
Ｇ駆動回路６３２は、Ｇ信号６３２＿Ｇの供給を制御して、走査線Ｇを選択できる（図３２参照）。
例えば、画素部６３１を複数の領域（具体的には第１領域６３１ａ、第２領域６３１ｂおよび第３領域６３１ｃ）に分割して駆動してもよい（図３３（Ａ−２）参照）。
各領域には、複数の画素６３１ｐ、当該画素６３１ｐを行毎に選択するための複数の走査線Ｇ並びに選択された画素６３１ｐにＳ信号６３３＿Ｓを供給するための複数の信号線Ｓを設けることができる。
また、複数のＧ駆動回路（具体的には第１Ｇ駆動回路６３２ａ、第２Ｇ駆動回路６３２ｂおよび第３Ｇ駆動回路６３２ｃ）を設けてもよい。
Ｇ駆動回路は、Ｇ信号６３２＿Ｇの供給を制御して、各領域に設けられた走査線Ｇ（具体的には第１Ｇ駆動回路６３２ａは走査線Ｇ１乃至Ｇｊ、第２Ｇ駆動回路６３２ｂは走査線Ｇｊ＋１乃至Ｇ２ｊおよび第３Ｇ駆動回路６３２ｃは走査線Ｇ２ｊ＋１乃至Ｇｙ）を選択できる。
Ｇ駆動回路は、画素回路６３４を選択する第１の駆動信号（Ｇ信号ともいう）６３２＿Ｇを画素回路６３４に出力する。Ｇ駆動回路６３２は、各走査線を選択するＧ信号６３２＿Ｇを各走査線に３０Ｈｚ（１秒間に３０回）以上の頻度、好ましくは６０Ｈｚ（１秒間に６０回）以上９６０Ｈｚ（１秒間に９６０回）未満の頻度で出力する第１のモードと、１１．６μＨｚ（１日に１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（１時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度で出力する第２のモードを備える。
Ｇ駆動回路６３２は、第１のモードと第２のモードを切り替えて動作することができる。例えば、モード切り替え信号を含む二次制御信号６１５＿Ｃまたは二次制御信号６１５＿Ｃに含まれるＧ駆動回路用のスタートパルスを用いて、Ｇ駆動回路６３２の第１のモードと第２のモードを切り替えることができる。具体的には、制御部６１０が出力するＧ駆動回路用のスタートパルスの出力頻度を制御してもよい。
Ｇ信号６３２＿Ｇは、Ｇ駆動回路６３２により生成される。Ｇ信号６３２＿Ｇは、行毎に画素６３１ｐに出力され、画素６３１ｐは行毎に選択される。
表示部６３０は、Ｓ駆動回路６３３を有していても良い。Ｓ駆動回路は、第２の駆動信号（Ｓ信号６３３＿Ｓともいう）を二次画像信号６１５＿Ｖから生成し、当該Ｓ信号６３３＿Ｓの信号線Ｓ（具体的にはＳ１乃至Ｓｘ）への供給を制御する。
Ｓ信号６３３＿Ｓは、画像の階調情報等を含む。Ｓ信号６３３＿ＳはＧ信号６３２＿Ｇに選択された画素６３１ｐに供給される。
画素部６３１は、複数の画素６３１ｐを有する。
画素６３１ｐは、表示素子６３５と当該表示素子６３５を含む画素回路６３４を備える（図３２参照）。
画素回路６３４は、供給されるＳ信号６３３＿Ｓを保持し、表示素子６３５に画像情報の一部を表示する。なお、表示素子６３５の種類または駆動方法に応じた構成を選択して画素回路６３４に用いることができる。
画素回路６３４の一例として、液晶素子６３５ＬＣを表示素子６３５に適用する構成を図３３（Ｂ−１）に示す。
画素回路６３４は、Ｇ信号６３２＿Ｇが入力されるゲート電極と、Ｓ信号が入力される第１の電極とを備えるトランジスタ６３４ｔと、トランジスタ６３４ｔの第２の電極に電気的に接続される第１の電極と、共通電位が供給される第２の電極を備える液晶素子６３５ＬＣと、を具備する。
画素回路６３４は、Ｓ信号６３３＿Ｓの表示素子６３５への供給を制御するトランジスタ６３４ｔを有する。
トランジスタ６３４ｔのゲートは、走査線Ｇ１から走査線Ｇｙのいずれか１つに接続されている。トランジスタ６３４ｔのソースおよびドレインの一方は、信号線Ｓ１から信号線Ｓｘのいずれか１つに接続され、トランジスタ６３４ｔのソースおよびドレインの他方は、表示素子６３５の第１電極に接続されている。
画素６３１ｐはトランジスタ６３４ｔをＳ信号６３３＿Ｓの画素６３１ｐへの入力を制御するスイッチング素子として用いる。また、複数のトランジスタを一つのスイッチング素子として画素６３１ｐに用いてもよい。上記複数のトランジスタを並列に接続して一つのスイッチング素子として用いてもよいし、直列に接続して用いても、直列と並列が組み合わされた接続を用いてもよい。
画素６３１ｐは、必要に応じて液晶素子６３５ＬＣの第１電極と第２電極間の電圧を保持するための容量素子６３４ｃの他、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を有していても良い。表示素子６３５の第２電極には、所定の共通電位Ｖｃｏｍが与えられている。
容量素子６３４ｃの容量は適宜調整すればよい。例えば、後述する第２のモードにおいて、Ｓ信号６３３＿Ｓを比較的長い期間（具体的には、１／６０ｓｅｃ以上）保持する場合には、容量素子６３４ｃを設ける。また、容量素子６３４ｃ以外の構成を用いて、画素回路６３４の容量を調節してもよい。また、液晶素子６３５ＬＣの第１の電極と第２の電極を重ねて設ける構成により、実質的に容量素子を形成してもよい。
画素回路の他の一例として、ＥＬ素子６３５ＥＬを表示素子６３５に適用する構成を図３３（Ｂ−２）に示す。
画素回路６３４ＥＬは、Ｇ信号６３２＿Ｇが入力されるゲート電極と、Ｓ信号が入力される第１の電極と、容量素子６３４ｃの第１の電極と電気的に接続される第２の電極と、を有する第１のトランジスタ６３４ｔ＿１を有する。また、第１のトランジスタ６３４ｔ＿１の第２の電極に電気的に接続されるゲート電極と、容量素子６３４ｃの第２の電極と電気的に接続される第１の電極と、ＥＬ素子６３５ＥＬの第１の電極と電気的に接続される第２の電極と、を有する第２のトランジスタ６３４ｔ＿２を有する。また、容量素子６３４ｃの第２の電極と、第２のトランジスタ６３４ｔ＿２の第１の電極には、電源電位が供給され、ＥＬ素子６３５ＥＬの第２の電極には、共通電位が供給される。なお、電源電位と共通電位の電位差は、ＥＬ素子６３５ＥＬの発光開始電圧よりも大きい。
画素回路６３４において、トランジスタ６３４ｔは、信号線Ｓの電位を表示素子６３５の第１電極に与えるか否かを制御する。
なお、本発明の一態様の表示装置に好適なトランジスタとして酸化物半導体を用いたトランジスタを適用することができる。酸化物半導体を用いたトランジスタの詳細については、実施の形態１および２の記載を参酌することができる。
酸化物半導体膜が適用されたトランジスタは、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。オフ電流が極めて小さいトランジスタを表示部の画素部に用いることにより、フリッカーの発生を抑制しつつ、フレーム周波数を下げることができる。
表示素子６３５は、液晶素子６３５ＬＣに限られず、例えば電圧を加えることでルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生するＯＬＥＤ素子や、電気泳動を用いる電子インクなど、さまざまな表示素子を適用できる。
例えば、液晶素子６３５ＬＣの偏光の透過率は、Ｓ信号６３３＿Ｓの電位により制御することができ、これにより階調を表示することができる。
例えば、透過型の液晶素子を表示素子６３５に適用する場合、光供給部６５０を表示部６３０に設けことができる。光供給部６５０は光源を有する。制御部６１０は、光供給部６５０が有する光源の駆動を制御する。液晶素子が設けられた画素部６３１に光を供給し、バックライトとして機能する。
光供給部６５０の光源としては、冷陰極蛍光ランプ、発光ダイオード（ＬＥＤ）、ＯＬＥＤ素子などを用いることができる。
特に、光源が発する青色の光の強度を他の色の光の強度より弱めた構成が好ましい。光源が発する光に含まれる青色を呈する光は、眼の角膜や水晶体で吸収されずに、網膜まで到達するため、長期的な網膜への影響（例えば、加齢黄斑変性など）や、夜中まで青色の光に暴露された際の概日リズム（サーカディアン・リズム：Ｃｉｒｃａｄｉａｎ ｒｈｙｔｈｍ）への悪影響などを低減できる。具体的には、４００ｎｍ以下、好ましくは４２０ｎｍ以下、より好ましくは４４０ｎｍ以下の波長を有する光（ＵＶＡともいう）を含まない光を発する光源が好ましい。
なお、本発明の一態様の半導体装置における画素では、上記波長を有する光を吸収し、透過しにくい特徴を有する。したがって、上記波長を有する光を発する光源を用いても、本発明の一態様の半導体装置を用いることによって、上記波長を有する光を低減または遮断することができる。
演算装置６２０は、一次画像信号６２５＿Ｖおよびモード切り替え信号を含む一次制御信号６２５＿Ｃを生成する。
モード切り替え信号は、情報処理装置６００の使用者の命令により生成してもよい。
情報処理装置６００の使用者は、入力手段５００を用いて表示を切り替える命令をすることができる。画像切り替え信号５００＿Ｃが演算装置６２０に供給され、演算装置６２０がモード切り替え信号を含む一次制御信号６２５＿Ｃを出力するように構成して良い。
モード切り替え信号を含む一次制御信号６２５＿Ｃが、表示装置６４０の制御部６１０に供給され、制御部がモード切り替え信号を含む二次制御信号６１５＿Ｃを出力する。
例えば、第２のモードから第１のモードに切り替えるモード切り替え信号を含む一次制御信号６２５＿Ｃが、Ｇ駆動回路６３２に供給されると、Ｇ駆動回路６３２は第２のモードから第１のモードに切り替わる。そして、Ｇ駆動回路６３２はＧ信号を１フレーム分以上出力し、その後第２のモードに切り替わる。
具体的には、入力手段５００がページめくり動作を検知した場合に、画像切り替え信号５００＿Ｃを演算装置６２０に出力するように構成してもよい。
演算装置６２０は、ページめくり動作を含む一次画像信号６２５＿Ｖを生成し、当該一次画像信号６２５＿Ｖと共にモード切り替え信号を含む一次制御信号６２５＿Ｃを出力する。
当該一次画像信号６２５＿Ｖと当該一次制御信号６２５＿Ｃが供給された制御部６１０は、モード切り替え信号を含む二次制御信号６１５＿Ｃと、ページめくり動作を含む二次画像信号６１５＿Ｖを供給する。
モード切り替え信号を含む二次制御信号６１５＿Ｃが供給されたＧ駆動回路６３２は、第２のモードから第１のモードに切り替わり、高い頻度でＧ信号６３２＿Ｇを出力する。
ページめくり動作を含む二次画像信号６１５＿Ｖが供給されたＳ駆動回路６３３は、当該二次画像信号６１５＿Ｖから生成したＳ信号６３３＿Ｓを画素回路６３４に出力する。
これにより、画素６３１ｐは、ページめくり動作を含む多数のフレーム画像を高い頻度で書き換えることができる。その結果、ページめくり動作を含む二次画像信号６１５＿Ｖをなめらかに表示できる。
演算装置６２０が、表示部６３０に出力する一次画像信号６２５＿Ｖが動画像か静止画像かを判別し、その判別結果に応じてモード切り替え信号を含む一次制御信号６２５＿Ｃを出力するように構成して良い。
具体的には、一次画像信号６２５＿Ｖが動画像である場合において、当該演算装置６２０が第１のモードを選択する切り替え信号を出力し、静止画像である場合において、当該演算装置６２０が第２のモードを選択する切り替え信号を出力する構成としてもよい。
なお、動画像か静止画像かを判別する方法としては、一次画像信号６２５＿Ｖに含まれる一のフレームとその前後のフレームの信号の差分が、あらかじめ定められた差分より大きいときに動画像と、それ以下のとき静止画像と、判別すればよい。
制御部６１０が、Ｇ駆動回路の動作モードを一のモードから他のモードに切り替えるとき（例えば、第２のモードから第１のモードに切り替えるとき）Ｇ駆動回路は、Ｇ信号６３２＿Ｇを１回以上の所定の回数出力した後に、他のモードに切り替わる構成としてもよい。
入力手段５００としては、タッチパネル、タッチパッド、マウス、ジョイスティック、トラックボール、データグローブ、撮像装置などを用いることができる。演算装置６２０は、入力手段５００から入力される電気信号と表示部の座標を関連づけることができる。これにより、使用する者が表示部に表示される情報を処理するための命令を入力することができる。
使用する者が入力手段５００から入力する情報としては、例えば表示部に表示される画像の表示位置を変えるためにドラッグする命令、表示されている画像を送り次の画像を表示するためにスワイプする命令、帯状の画像を順に送るためにスクロールする命令、特定の画像を選択する命令、画像を表示する大きさを変化するためにピンチ・イン、ピンチ・アウトする命令の他、手書き文字入力する命令などを挙げることができる。
なお、照度は、単位面積の被照面に単位時間あたりに入射される、目の分光感度が加味された光の量である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いた情報処理装置の情報処理方法について、図３４を参照しながら説明する。
具体的には、本発明の一態様の半導体装置を用いた情報処理装置の表示部で表示可能な画像の生成方法について説明する。特に、表示部に表示された画像を他の画像に書き換える際に使用者の目にやさしい画像の切り替え方法、使用者の目の疲労を軽減する画像の切り替え方法、使用者の目に負担を与えない画像の切り替え方法について説明する。
図３４は本発明の一態様の半導体装置を用いた情報処理装置の構成を説明するブロック図および画像データを説明するための模式図である。
本発明の一態様は、情報処理装置の表示部において、緩やかに表示画像を書き換えるものである。
これにより、表示の切り替え時に使用者の目に加わる負担が軽減される。その結果、演算部が処理した情報を含む画像を目に優しく表示できる新規な情報処理方法を提供できる。
画像を素早く切り替えて表示すると、使用者の眼精疲労を誘発する場合がある。例えば、著しく異なる場面が切り換わる動画像や、異なる静止画を切り換える場合などが含まれる。
異なる画像を切り替えて表示する際には、瞬間的に表示を切り換えるのではなく、緩やかに（静かに）、自然に画像を切り替えて表示することが好ましい。
例えば、第１の静止画像から第２の静止画像に表示を切り替える場合、第１の静止画像と第２の静止画像の間に第１の静止画像がフェードアウトして表示される動画像または／および第２の静止画像がフェードインする動画像を挿入すると好ましい。また、第１の静止画像がフェードアウトすると同時に、第２の静止画像がフェードインする（クロスフェードともいう）ように、両者の画像を重ね合わせた動画像を挿入してもよく、第１の静止画像が第２の静止画像に次第に変化する様子（モーフィングともいう）を表示する動画像を挿入しても良い。
なお、第１の静止画像データを低いリフレッシュレートで表示し、続いて画像の切り替えのための画像を高いリフレッシュレートで表示した後に、第２の静止画像データを低いリフレッシュレートで表示してもよい。
以下に、互いに異なる画像Ａと画像Ｂとを切り換える方法の一例について説明する。
図３４（Ａ）は、画像の切り換え動作を行うことができる表示部の構成を示すブロック図である。図３４（Ａ）に示す表示部は、演算部７０１、記憶部７０２、制御部７０３、および表示部７０４を備える。
第１のステップにおいて、演算部７０１は外部記憶部等から画像Ａ、および画像Ｂの各データを記憶部７０２に格納する。
第２のステップにおいて、演算部７０１は、予め設定された分割数の値に応じて、画像Ａと画像Ｂの各画像データを元に新たな画像データを順次生成する。
第３のステップにおいて、生成した画像データを制御部７０３に出力する。制御部７０３は入力された画像データを表示部７０４に表示させる。
図３４（Ｂ）は、画像Ａから画像Ｂにかけて段階的に画像を切り換える際の、生成される画像データを説明するための模式図である。
図３４（Ｂ）では、画像Ａから画像ＢにかけてＮ（Ｎは自然数）個の画像データを生成し、それぞれ１個あたりの画像データをｆ（ｆは自然数）フレーム期間表示した場合について示している。したがって、画像Ａから画像Ｂに切り替わるまでの期間は、ｆ×Ｎフレームとなる。
ここで、上述したＮ、およびｆなどのパラメータは、使用者が自由に設定可能であることが好ましい。演算部７０１はこれらのパラメータを予め取得し、当該パラメータに応じて、画像データを生成する。
ｉ番目に生成される画像データ（ｉは１以上Ｎ以下の整数）は、画像Ａの画像データと画像Ｂの画像データに対して、それぞれに重み付けを行って足し合わせることで生成できる。例えば、ある画素において、画像Ａを表示したときの輝度（階調）をａ、画像Ｂを表示したときの輝度（階調）をｂとすると、ｉ番目に生成される画像データを表示したときの当該画素の輝度（階調）ｃは式１に示す値となる。なお、階調とは表示部が表示する濃淡の段階のことである。白と黒の２段階のみを有する画像は２階調の階調を有する画像ということができる。例えば、従来のパーソナルコンピューターの表示部は、赤色、緑色、青色を表示する副画素を有する。それぞれの副画素には、２５６段階の濃淡を表示するための信号が入力される。
このような方法により生成された画像データを用いて、画像Ａから画像Ｂに切り換えることで、緩やかに（静かに）、自然に不連続な画像を切り替えることができる。
なお、式１において、全ての画素についてａ＝０の場合が、黒画像から徐々に画像Ｂに切り替わるフェードインに相当する。また、全ての画素についてｂ＝０の場合が、画像Ａから徐々に黒画像に切り替わるフェードアウトに相当する。
上記では、２つの画像を一時的にオーバーラップさせて画像を切り換える方法について述べたが、オーバーラップさせない方法としてもよい。
２つの画像をオーバーラップさせない場合、画像Ａから画像Ｂに切り換える場合に、間に黒画像を挿入してもよい。このとき、画像Ａから黒画像に遷移する際、または黒画像から画像Ｂに遷移する際、またはその両方に、上述したような画像の切り換え方法を用いてもよい。また、画像Ａと画像Ｂの間に挿入する画像は黒画像だけでなく、白画像などの単一色の画像を用いてもよいし、画像Ａや画像Ｂとは異なる、多色の画像を用いてもよい。
画像Ａと画像Ｂとの間に他の画像、特に黒画像などの単一色の画像を挿入することで、画像の切り換えのタイミングをより自然に使用者が感じ取ることができ、使用者にストレスを感じさせることなく画像を切り換えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を用いた情報処理装置の構成について、図３５および図３６を参照しながら説明する。
図３５は情報処理装置の効果を説明する図である。
図３６は情報処理装置の構成を説明するブロック図である。
目の疲労には神経系の疲労と筋肉系の疲労の２種類がある。目の疲労を説明する模式図を図３５（Ａ）に示す。
神経系の疲労は、表示部が発する光や点滅画面を長時間見続けることで、その明るさが、眼の網膜、神経または脳を刺激して疲れさせるものである。蛍光灯や従来の表示装置の表示部が小刻みに明滅する現象をフリッカーというが、このようなフリッカーは神経系の疲労を引き起こす。
筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。
図３５（Ａ−１）に、従来の表示部の表示を表す模式図を示す。従来の表示部は、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜、神経または脳を刺激して目の疲労が引き起こされるおそれがある。
また、図３５（Ａ−２）に示すように、１画素のサイズが大きい場合（例えば精細度が１５０ｐｐｉ未満の場合）、表示部に表示された文字等の輪郭がぼやけてしまう。表示部に表示された輪郭がぼやけた文字等を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いて緊張し続けることになり、目に負担をかけてしまうおそれがある。
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評価指標としては、臨界融合周波数（ＣＦＦ：Ｃｒｉｔｉｃａｌ Ｆｌｉｃｋｅｒ（Ｆｕｓｉｏｎ） Ｆｒｅｑｕｅｎｃｙ）などが知られている。また、筋肉系の疲労の評価指標としては、調節時間や調節近点距離などが知られている。
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケート等がある。
上記課題を解決するために、本発明の一態様は、作業環境の照度と表示装置に表示される画像情報の背景の階調に着眼した。以下に説明する実施の形態には、環境の照度情報と画像情報の背景の階調情報に着眼して創作された本発明の一態様が含まれる。
本発明の一態様の画像情報の処理および表示方法は、環境の照度情報および表示部に表示する画像情報の背景の階調情報を取得するステップと、これらの情報を用いて画像情報を、表示光に４２０ｎｍより短い波長の光を含まず且つ１５０ｐｐｉ以上の精細度で設けられた複数の画素を具備する表示部に表示するステップと、を有する。これにより、画像情報を環境の照度に適した明るさで表示することができる。その結果、画像情報の処理および目にやさしい表示ができる新規な画像情報の処理および表示方法を提供できる。
本発明の一態様の画像情報の処理および表示方法を適用することができる情報処理装置のブロック図の一例を図３６に示す。
情報処理装置３３０は、演算部３１１、記憶部３１２および伝送路３１４を有する。伝送路３１４は、演算部３１１、記憶部３１２および入出力インターフェース３１５を互いに接続し、情報の伝送を行う。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。例えば、タッチパネルは表示部であるとともに入力手段でもある。
入出力装置３２０は、入出力インターフェース３１５を介して伝送路３１４に接続される。入出力装置３２０は演算装置３１０の外部から情報を入力または演算装置３１０の外部に情報を出力するための装置である。
入出力装置３２０としては、通信機器、ネットワーク接続機器または、ハードディスク、リムーバブルメモリなどの書き込み可能な外部記憶部をその一例として挙げることができる。
入力手段３２１としては、キーボード、マウスまたはタッチパネルなどのヒューマンインターフェース機器、デジタルカメラ、デジタルビデオカメラなど等のカメラ、スキャナー、ＣＤＲＯＭ、ＤＶＤＲＯＭなど読み取り専用の外部記憶部をその一例としてあげることができる。例えば、情報処理装置３３０の使用者は、入力手段３２１からページめくり命令等を入力できる。
出力装置としては、表示部３２２の他、スピーカ、プリンタなどを接続することができる。
本発明の一態様の情報処理装置３３０は表示部３２２を備える。特に、表示部３２２は、表示光に４２０ｎｍより短い波長の光、好ましくは４４０ｎｍより短波長の光を含まない。そして、表示領域に１５０ｐｐｉ以上、好ましくは２００ｐｐｉ以上の精細度で設けられた複数の画素を具備するとよい。これにより、目にやさしい表示をすることが可能になる。なお、本明細書において表示光とは、情報処理装置の表示部が画像を表示するために使用者に向けて発する、または反射する光をいう。
本発明の一態様に係る表示部の表示光は、眼の角膜や水晶体で吸収されずに、網膜まで到達するため、長期的な網膜への影響や、概日リズムへの悪影響がある光を含まない。具体的には画像を表示する光に、４００ｎｍ好ましくは４２０ｎｍより好ましくは４４０ｎｍ以下の波長を有する光（ＵＶＡともいう）を含まない。
本発明の一態様の情報処理装置３３０には、本発明の一態様の半導体装置を用いることができる。当該半導体装置における画素では、上記波長を有する光を吸収し、透過しにくい特徴を有する。したがって、上記波長を有する光を発する光源を用いても、本発明の一態様の半導体装置を用いることによって、上記波長を有する光を低減または遮断することができる。
また、本発明の一態様に係る表示部が備える画素の精細度が１５０ｐｐｉ好ましくは２００ｐｐｉ以上であり、１画素のサイズが小さい。これにより、使用者の眼の筋肉系の疲労が軽減される。
本発明の一態様の情報処理装置の目の疲労を軽減する効果を説明する模式図を図３５（Ｂ）に示す。
本発明の一態様の情報処理装置は画素を選択する信号を出力する頻度を変えることができる。特に、オフ電流が極めて小さいトランジスタを表示部の画素部に用いることにより、フリッカーの発生を抑制しつつ、フレーム周波数を下げることができる。例えば、５秒間に１回の画像の書き換えが可能となるため、同じ画像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜、神経または脳が受ける刺激が低減され、神経系の疲労が軽減される（図３５（Ｂ−１）参照）。
なお、オフ電流が極めて小さいトランジスタとしては、例えば酸化物半導体を用いたトランジスタ、特に、ＣＡＡＣ−ＯＳを用いたトランジスタが好適である。
本発明の一態様の情報処理装置は１画素のサイズが小さい。具体的には、精細度が１５０ｐｐｉ好ましくは２００ｐｐｉ以上の高精細な表示が可能である。画像の輪郭を明瞭に、また緻密で滑らかに表示することができる。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される（図３５（Ｂ−２）参照）。なお、精細度は画素密度（ｐｐｉ：ｐｉｘｃｅｌ ｐｅｒ ｉｎｃｈ）を用いて表現することができる。画素密度は、１インチあたりの画素の数である。また、画素は画像を構成する単位である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態９）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む。）に適用することができる。電子機器としては、テレビジョン装置、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、ゲーム機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）が挙げられる。これらの電子機器の一例を図３７、図３８に示す。
図３７（Ａ）は、表示部を有するテーブルを示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、タッチセンサ機能やイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図３７（Ｂ）は、テレビジョン装置を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモートコントローラ９１１０により行うことができる。リモートコントローラ９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモートコントローラ９１１０に、当該リモートコントローラから出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図３７（Ｂ）に示すテレビジョン装置９１００は、受信機や通信手段などを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらに通信手段を介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図３７（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
表示部９２０３は、タッチ入力機能を有しており、表示部９２０３に表示された表示ボタン等を指などで触れることで、画面操作や情報を入力することができる。また、キーボードや音声から情報を入力することができる。
図３８（Ａ）および図３８（Ｂ）は２つ折り可能なタブレット型端末である。図３８（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８に触れることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図３８（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図３８（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０に太陽電池９６３３、充放電制御回路９６３４を有していてもよい。なお、図３８（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。したがって、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図３８（Ａ）および図３８（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面または両面に設けることができ、バッテリー９６３５の充電を効率よく行うことができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図３８（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図３９にブロック図を示し説明する。図３９（Ａ）では、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、ＤＣＤＣコンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、負荷（表示部９６３１等）について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、ＤＣＤＣコンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図３８（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、太陽電池９６３３によって発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、負荷（表示部９６３１等）の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、ＤＣＤＣコンバータ９６３７で負荷（表示部９６３１等）に必要な電圧に昇圧または降圧をすることとなる。また、負荷（表示部９６３１等）への電力の供給を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
また、負荷（表示部９６３１等）への電力供給を常にバッテリー９６３５を介して行う場合は、図３９（Ｂ）に示すように、スイッチＳＷ１を省いた構成としてもよい。
また、負荷に供給する適切な電圧範囲とバッテリー９６３５の電圧が同等である場合は、図３９（Ｃ）に示すように、さらにＤＣＤＣコンバータ９６３７を省いた構成としてもよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００ 画素部
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０４ 第１の駆動回路
１０５ 容量素子
１０６ 第２の駆動回路
１０７ 走査線
１０８ 液晶素子
１０９ 信号線
１１０ 窒化絶縁膜
１１１ 半導体膜
１１３ 導電膜
１１５ 容量線
１１７ 開口
１１９ 半導体膜
１２１ 画素電極
１２３ 開口
１２５ 導電膜
１２７ ゲート絶縁膜
１２９ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３５ 境界
１５０ チャネル保護膜
１５４ 対向電極
１８８ａ 酸化物半導体膜
１８８ｂ 酸化物半導体膜
１９９ａ 酸化物半導体膜
１９９ｂ 酸化物半導体膜
１９９ｃ 酸化物半導体膜
２２３ トランジスタ
２２７ ゲート電極
２２９ 配線
２３１ 半導体膜
２３３ 配線
２４１ 導電膜
３１０ 演算装置
３１１ 演算部
３１２ 記憶部
３１４ 伝送路
３１５ 入出力インターフェース
３２０ 入出力装置
３２１ 入力手段
３２２ 表示部
３３０ 情報処理装置
５００ 入力手段
５００＿Ｃ 信号
６００ 情報処理装置
６１０ 制御部
６１５＿Ｃ 二次制御信号
６１５＿Ｖ 二次画像信号
６２０ 演算装置
６２５＿Ｃ 一次制御信号
６２５＿Ｖ 一次画像信号
６３０ 表示部
６３１ 画素部
６３１ａ 領域
６３１ｂ 領域
６３１ｃ 領域
６３１ｐ 画素
６３２ Ｇ駆動回路
６３２＿Ｇ Ｇ信号
６３２ａ Ｇ駆動回路
６３２ｂ Ｇ駆動回路
６３２ｃ Ｇ駆動回路
６３３ Ｓ駆動回路
６３３＿Ｓ Ｓ信号
６３４ 画素回路
６３４ｃ 容量素子
６３４ＥＬ 画素回路
６３４ｔ トランジスタ
６３４ｔ＿１ トランジスタ
６３４ｔ＿２ トランジスタ
６３５ 表示素子
６３５ＥＬ ＥＬ素子
６３５ＬＣ 液晶素子
６４０ 表示装置
６５０ 光供給部
７０１ 演算部
７０２ 記憶部
７０３ 制御部
７０４ 表示部
９０１ 基板
９０２ 画素部
９０３ 第２の駆動回路
９０４ 第１の駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１８ｂ ＦＰＣ
９１９ 異方性導電剤
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９２６ 容量素子
９２７ 酸化物半導体膜
９２９ 容量線
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３４ 絶縁膜
９３５ スペーサ
９３６ 容量素子
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモートコントローラ
９２００ コンピュータ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ ＤＣＤＣコンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (19)

  1. トランジスタを有する半導体装置であって、
    第１の絶縁膜上に形成されたゲート電極層、第１の配線、および当該第１の配線と電気的に接続された第１の酸化物半導体層と、
    前記ゲート電極層、および前記第１の配線上に形成された第２の絶縁膜と、
    前記ゲート電極層と重なり、前記第２の絶縁膜上に形成された第２の酸化物半導体層と、
    前記第２の酸化物半導体層と電気的に接続されたソース電極層およびドレイン電極層と、
    前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第２の絶縁膜、前記ソース電極層、および前記ドレイン電極層上に形成された第３の絶縁層と、
    前記第３の絶縁層上に形成された第４の絶縁層と、
    前記第１の酸化物半導体層上において、前記第４の絶縁層上に形成された透光性導電膜と、
    を有し、
    前記第１の酸化物半導体層を一方の電極とし、前記第３の絶縁膜、および前記第４の絶縁膜を誘電体とし、前記透光性導電膜を他方の電極とした容量素子と、
    を有することを特徴とする半導体装置。
  2. 請求項１において、前記第１の酸化物半導体層および前記第２の酸化物半導体層は同じ材料で形成されていることを特徴とする半導体装置。
  3. 請求項１または２において、前記第１の酸化物半導体層および前記第２の酸化物半導体層はエネルギーギャップが２．０ｅＶ以上であることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一項において、前記第１の絶縁膜は、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造であることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一項において、前記第３の絶縁膜は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物から選ばれた酸化絶縁材料の単層構造または積層構造であることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一項において、前記第４の絶縁膜は、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造であることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一項において、前記ゲート電極層および前記第１の配線は同じ材料で形成されていることを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項において、前記前記透光性導電膜は前記ソース電極または前記ドレイン電極の一方と電気的に接続されていることを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか一項において、前記第１の配線と前記第１の酸化物半導体層とが直接接することによって電気的に接続されていることを特徴とする半導体装置。
  10. 請求項１乃至９のいずれか一項において、前記第１の配線と前記第１の酸化物半導体層とが第２の配線を介して接することによって電気的に接続されていることを特徴とする半導体装置。
  11. 第１の絶縁膜上にゲート電極層および第１の配線を形成し、
    前記第１の絶縁膜、前記ゲート電極層、および前記第１の配線上に第２の絶縁膜を形成し、
    前記第２の絶縁膜を選択的にエッチングして、前記第１の配線の一部および前記第１の絶縁膜の一部を露出させ、
    前記露出した第１の配線の一部および前記第１の絶縁膜の一部の上に第１の酸化物半導体層、前記ゲート電極と重なるように前記第２の絶縁膜上に第２の酸化物半導体層を形成し、
    前記第２の酸化物半導体層と電気的に接続されたソース電極層およびドレイン電極層を形成し、
    前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第２の絶縁膜、前記ソース電極層、および前記ドレイン電極層上に第３の絶縁層を形成し、
    前記第３の絶縁層上に第４の絶縁層を形成し、
    前記第３の絶縁膜、および前記第４の絶縁膜に前記ソース電極層またはドレイン電極層に通じる開口部を形成し、
    前記第４の絶縁層上に前記開口部で前記ソース電極層または前記ドレイン電極層と電気的に接続し、かつ第１の酸化物半導体層と重なる透光性導電膜を形成し、
    トランジスタと、
    前記第１の酸化物半導体層を一方の電極とし、前記第３の絶縁膜、および前記第４の絶縁膜を誘電体とし、前記透光性導電膜を他方の電極とした容量素子と、
    を形成することを特徴とする半導体装置の作製方法。
  12. 請求項１１において、前記第１の酸化物半導体層および前記第２の酸化物半導体層を同じ材料で形成することを特徴とする半導体装置の作製方法。
  13. 請求項１１または１２において、前記第１の酸化物半導体層および前記第２の酸化物半導体層をエネルギーギャップが２．０ｅＶ以上の材料で形成することを特徴とする半導体装置の作製方法。
  14. 請求項１１乃至１３のいずれか一項において、前記第１の絶縁膜を、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することを特徴とする半導体装置の作製方法。
  15. 請求項１１乃至１４のいずれか一項において、前記第３の絶縁膜を、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物から選ばれた酸化絶縁材料の単層構造または積層構造で形成することを特徴とする半導体装置の作製方法。
  16. 請求項１１乃至１５のいずれか一項において、前記第４の絶縁膜を、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムから選ばれた窒化絶縁材料の単層構造または積層構造で形成することを特徴とする半導体装置の作製方法。
  17. 請求項１１乃至１６のいずれか一項において、前記ゲート電極層および前記第１の配線は同じ材料で形成することを特徴とする半導体装置の作製方法。
  18. 請求項１１乃至１７のいずれか一項において、前記第１の配線と前記第１の酸化物半導体層とが直接接するように形成することを特徴とする半導体装置の作製方法。
  19. 請求項１１乃至１７のいずれか一項において、前記第１の配線と前記第１の酸化物半導体層とが第２の配線を介して接するように形成することを特徴とする半導体装置の作製方法。
JP2013268875A 2012-12-28 2013-12-26 金属酸化物膜、半導体装置 Withdrawn JP2014199416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013268875A JP2014199416A (ja) 2012-12-28 2013-12-26 金属酸化物膜、半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012288968 2012-12-28
JP2012288968 2012-12-28
JP2013049065 2013-03-12
JP2013049065 2013-03-12
JP2013268875A JP2014199416A (ja) 2012-12-28 2013-12-26 金属酸化物膜、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015012681A Division JP6262162B2 (ja) 2012-12-28 2015-01-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2014199416A true JP2014199416A (ja) 2014-10-23

Family

ID=50928694

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2013268875A Withdrawn JP2014199416A (ja) 2012-12-28 2013-12-26 金属酸化物膜、半導体装置
JP2015012681A Active JP6262162B2 (ja) 2012-12-28 2015-01-26 半導体装置
JP2017238416A Active JP6553703B2 (ja) 2012-12-28 2017-12-13 半導体装置、発光装置
JP2019125491A Active JP6638108B2 (ja) 2012-12-28 2019-07-04 表示装置
JP2019231640A Active JP6686225B1 (ja) 2012-12-28 2019-12-23 表示装置
JP2020065781A Active JP6740499B2 (ja) 2012-12-28 2020-04-01 表示装置
JP2020125520A Active JP7145182B2 (ja) 2012-12-28 2020-07-22 表示装置
JP2022147645A Active JP7407253B2 (ja) 2012-12-28 2022-09-16 表示装置、電子機器
JP2023213130A Active JP7588706B2 (ja) 2012-12-28 2023-12-18 表示装置
JP2024197325A Active JP7720467B2 (ja) 2012-12-28 2024-11-12 表示装置
JP2025125334A Pending JP2025146931A (ja) 2012-12-28 2025-07-28 半導体装置

Family Applications After (10)

Application Number Title Priority Date Filing Date
JP2015012681A Active JP6262162B2 (ja) 2012-12-28 2015-01-26 半導体装置
JP2017238416A Active JP6553703B2 (ja) 2012-12-28 2017-12-13 半導体装置、発光装置
JP2019125491A Active JP6638108B2 (ja) 2012-12-28 2019-07-04 表示装置
JP2019231640A Active JP6686225B1 (ja) 2012-12-28 2019-12-23 表示装置
JP2020065781A Active JP6740499B2 (ja) 2012-12-28 2020-04-01 表示装置
JP2020125520A Active JP7145182B2 (ja) 2012-12-28 2020-07-22 表示装置
JP2022147645A Active JP7407253B2 (ja) 2012-12-28 2022-09-16 表示装置、電子機器
JP2023213130A Active JP7588706B2 (ja) 2012-12-28 2023-12-18 表示装置
JP2024197325A Active JP7720467B2 (ja) 2012-12-28 2024-11-12 表示装置
JP2025125334A Pending JP2025146931A (ja) 2012-12-28 2025-07-28 半導体装置

Country Status (6)

Country Link
US (2) US9196639B2 (ja)
JP (11) JP2014199416A (ja)
KR (9) KR102125690B1 (ja)
CN (1) CN103915447B (ja)
DE (2) DE102013022607B4 (ja)
TW (1) TWI607510B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167592A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JPWO2020202902A1 (ja) * 2019-04-05 2020-10-08
JP2021136384A (ja) * 2020-02-28 2021-09-13 株式会社ジャパンディスプレイ 半導体基板及び表示装置
JP2022145780A (ja) * 2017-03-13 2022-10-04 株式会社半導体エネルギー研究所 半導体装置
JP2025028983A (ja) * 2015-02-13 2025-03-05 株式会社半導体エネルギー研究所 表示装置
US12295163B2 (en) 2021-12-16 2025-05-06 Asm Ip Holding B.V. Formation of gate stacks comprising a threshold voltage tuning layer

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014104265A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
KR102268641B1 (ko) 2014-07-10 2021-06-23 현대모비스 주식회사 어라운드 뷰 시스템 및 그 동작방법
EP3175495B1 (en) 2014-08-01 2020-01-01 Orthogonal Inc. Photolithographic patterning of devices
EP3175491A4 (en) 2014-08-01 2018-08-01 Orthogonal Inc. Photolithographic patterning of organic electronic devices
EP3175497A4 (en) 2014-08-01 2018-11-21 Orthogonal Inc. Photolithographic patterning of devices
CN110459677B (zh) 2014-08-01 2022-11-22 正交公司 有机电子装置的光刻法图案化
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016076168A1 (ja) * 2014-11-11 2016-05-19 シャープ株式会社 半導体装置およびその製造方法
CN111933668A (zh) 2014-12-29 2020-11-13 株式会社半导体能源研究所 半导体装置
CN114512547A (zh) * 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
CN106558620B (zh) * 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法
WO2017109642A1 (ja) * 2015-12-24 2017-06-29 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
US20170229554A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
FR3050338B1 (fr) * 2016-04-15 2023-01-06 Enerbee Generateur d'electricite comprenant un convertisseur magneto-electrique et procede de fabrication associe
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN108585853B (zh) * 2017-12-11 2021-12-24 上海大学 一种铕掺杂氧化钪闪烁体及其制备方法和用途
US11978723B2 (en) * 2021-03-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures in three-dimensional integrated circuits
KR20240154164A (ko) * 2023-04-18 2024-10-25 한양대학교 산학협력단 적층형 다중 채널 구조체 및 그 제조 방법, 그리고 이를 포함하는 박막 트랜지스터
CN119105219B (zh) * 2024-09-10 2025-12-16 京东方科技集团股份有限公司 一种显示模组、制作方法以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084865A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
JP2012134467A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012151461A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3964223B2 (ja) 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102113024B1 (ko) * 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR20120093952A (ko) 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
KR101273831B1 (ko) 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102906804B (zh) 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
EP2589071A4 (en) * 2010-07-02 2014-04-09 Matheson Tri Gas Inc THIN FINISHES AND METHOD FOR THE PRODUCTION THEREOF BY USING CYCLOHEXASILANE
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI432865B (zh) 2010-12-01 2014-04-01 友達光電股份有限公司 畫素結構及其製作方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
CN103270601B (zh) 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP2012191025A (ja) 2011-03-11 2012-10-04 Dainippon Printing Co Ltd 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112012007295B3 (de) * 2011-06-08 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
US9318506B2 (en) * 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013049065A (ja) 2011-08-30 2013-03-14 Jfe Steel Corp 溶鋼流出ゲート開閉装置の着脱台車
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657539B (zh) * 2012-08-31 2019-04-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
US20140152685A1 (en) 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and program
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
WO2014104265A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084865A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
JP2012134467A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012151461A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025028983A (ja) * 2015-02-13 2025-03-05 株式会社半導体エネルギー研究所 表示装置
JP7793737B2 (ja) 2015-02-13 2026-01-05 株式会社半導体エネルギー研究所 表示装置
JP2016167592A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JP2022145780A (ja) * 2017-03-13 2022-10-04 株式会社半導体エネルギー研究所 半導体装置
JP7351986B2 (ja) 2017-03-13 2023-09-27 株式会社半導体エネルギー研究所 半導体装置
US11955538B2 (en) 2017-03-13 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US12402363B2 (en) 2017-03-13 2025-08-26 Semiconductor Energy Laboratory Co., Ltd. Integrated semiconductor with shared electrodes between capacitor and transistor
JPWO2020202902A1 (ja) * 2019-04-05 2020-10-08
WO2020202902A1 (ja) * 2019-04-05 2020-10-08 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、撮像素子の製造方法
US12144192B2 (en) 2019-04-05 2024-11-12 Sony Group Corporation Imaging element, stacked imaging element and solid-state imaging device, and method of manufacturing imaging element
JP2021136384A (ja) * 2020-02-28 2021-09-13 株式会社ジャパンディスプレイ 半導体基板及び表示装置
US12295163B2 (en) 2021-12-16 2025-05-06 Asm Ip Holding B.V. Formation of gate stacks comprising a threshold voltage tuning layer

Also Published As

Publication number Publication date
JP2015128163A (ja) 2015-07-09
KR20250031165A (ko) 2025-03-06
JP6686225B1 (ja) 2020-04-22
KR102690167B1 (ko) 2024-08-05
DE102013226794A1 (de) 2014-07-03
TW201430961A (zh) 2014-08-01
JP6638108B2 (ja) 2020-01-29
KR20250164672A (ko) 2025-11-25
KR20210079255A (ko) 2021-06-29
JP6262162B2 (ja) 2018-01-17
JP2020073999A (ja) 2020-05-14
KR20230002157A (ko) 2023-01-05
KR102885398B1 (ko) 2025-11-17
JP6740499B2 (ja) 2020-08-12
JP7145182B2 (ja) 2022-09-30
JP2024041764A (ja) 2024-03-27
US20140183523A1 (en) 2014-07-03
KR20240112805A (ko) 2024-07-19
US9705006B2 (en) 2017-07-11
JP2020112825A (ja) 2020-07-27
JP7407253B2 (ja) 2023-12-28
KR20140086911A (ko) 2014-07-08
KR20210156267A (ko) 2021-12-24
DE102013022607B4 (de) 2024-05-08
JP6553703B2 (ja) 2019-07-31
JP2025146931A (ja) 2025-10-03
KR102271517B1 (ko) 2021-07-02
KR102208596B1 (ko) 2021-01-28
JP7588706B2 (ja) 2024-11-22
DE102013226794B4 (de) 2024-05-29
TWI607510B (zh) 2017-12-01
US20160049518A1 (en) 2016-02-18
JP2018084825A (ja) 2018-05-31
JP7720467B2 (ja) 2025-08-07
KR102772485B1 (ko) 2025-02-27
KR102481054B1 (ko) 2022-12-27
CN103915447B (zh) 2018-07-10
JP2020194963A (ja) 2020-12-03
KR102344562B1 (ko) 2021-12-30
CN103915447A (zh) 2014-07-09
JP2025026908A (ja) 2025-02-26
JP2019204958A (ja) 2019-11-28
KR102125690B1 (ko) 2020-06-23
KR20200038909A (ko) 2020-04-14
KR20200094719A (ko) 2020-08-07
JP2022183156A (ja) 2022-12-08
US9196639B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP7720467B2 (ja) 表示装置
JP7808224B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140725

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160620