JP2015129903A - 半導体装置、駆動回路及び表示装置 - Google Patents

半導体装置、駆動回路及び表示装置 Download PDF

Info

Publication number
JP2015129903A
JP2015129903A JP2014031438A JP2014031438A JP2015129903A JP 2015129903 A JP2015129903 A JP 2015129903A JP 2014031438 A JP2014031438 A JP 2014031438A JP 2014031438 A JP2014031438 A JP 2014031438A JP 2015129903 A JP2015129903 A JP 2015129903A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
conductive film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014031438A
Other languages
English (en)
Other versions
JP2015129903A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
三宅　博之
Hiroyuki Miyake
博之 三宅
耕平 豊高
Kohei Toyotaka
耕平 豊高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014031438A priority Critical patent/JP2015129903A/ja
Publication of JP2015129903A publication Critical patent/JP2015129903A/ja
Publication of JP2015129903A5 publication Critical patent/JP2015129903A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Power Engineering (AREA)

Abstract

【課題】開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供する。または、狭額縁化を達成した半導体装置を提供する。
【解決手段】基板上のトランジスタと、トランジスタのゲート電極と同一表面上に形成される第１の導電膜と、トランジスタの一対の電極と同一表面上に形成される第２の導電膜と、第１の導電膜及び第２の導電膜と電気的に接続する第１の透光性を有する導電膜と、を有し、第２の導電膜は、トランジスタのゲート絶縁膜を介して第１の導電膜と重畳するように設ける。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。特に、本発明は、例えば、トランジスタを有する半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など遮光性を有する導電膜で形成されていることが多い。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、液晶表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。このような問題は、解像度の高い液晶表示装置において、特に顕著である。
また、表示装置の表示領域以外の面積の縮小化（狭額縁化）が求められている。
そこで、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置などを提供することを課題の一とする。また、本発明の一態様は、表示不良が低減された半導体装置を提供することを課題の一とする。また、狭額縁化を達成した半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、基板上のトランジスタと、トランジスタのゲート電極と同一表面上に形成される第１の導電膜と、トランジスタの一対の電極と同一表面上に形成される第２の導電膜と、第１の導電膜及び第２の導電膜と電気的に接続する第１の透光性を有する導電膜と、を有し、第２の導電膜は、トランジスタのゲート絶縁膜を介して第１の導電膜と重畳することを特徴とする半導体装置である。
なお、上記構成において、基板上の第２の透光性を有する導電膜と、トランジスタを覆い、且つ第２の透光性を有する導電膜上に開口部が設けられた酸化物絶縁膜と、酸化物絶縁膜上であって、且つ開口部において第２の透光性を有する導電膜に接する窒化物絶縁膜と、トランジスタに接続し、且つ開口部において凹部が形成される第３の透光性を有する導電膜と、を有していてもよい。
なお、トランジスタは、基板上に形成されるゲート電極と、ゲート電極に接するゲート絶縁膜と、ゲート絶縁膜に接する酸化物半導体膜と、酸化物半導体膜に接する一対の導電膜と、を有し、第２の透光性を有する導電膜は、ゲート絶縁膜に接する。
また、酸化物半導体膜は、第２の透光性を有する導電膜と同一表面上に形成される。
また、第２の透光性を有する導電膜、及び酸化物半導体膜は、Ｉｎ、Ｇａ若しくはＺｎを含む。
本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を作製することができる。また、本発明の一態様により、表示不良が低減された半導体装置を作製することができる。また、本発明の一態様により、狭額縁化を達成した半導体装置を作製することができる。
半導体装置の一形態を説明するブロック図及び回路図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 酸化物半導体の極微電子線回折パターンを示す図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 比較例液晶表示装置の断面図。 比較例液晶表示装置の開口部周辺のレイアウト図。 比較例液晶表示装置のレイアウト図。 ゲートドライバ回路の全体図を説明する図。 シフトレジスタユニットを説明する図。 ダミー段であるシフトレジスタユニットを説明する図。 デマルチプレクサを説明する図。 デマルチプレクサを説明する図。 バッファを説明する図。 他のシフトレジスタユニットを説明する図。 他のダミー段であるシフトレジスタユニットを説明する図。 他のバッファを説明する図。 狭額縁化を説明する図。 シフトレジスタユニットのタイミングチャート。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 駆動回路部のレイアウト図。 駆動回路部のレイアウト図。 液晶表示装置の断面ＴＥＭ像を説明する図。 トランジスタの特性を説明する図。 トランジスタの特性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
図１（Ａ）に、半導体装置の一例として液晶表示装置を示す。図１（Ａ）に示す液晶表示装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素３０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的に接続される。
図１（Ｂ）は、図１（Ａ）に示す液晶表示装置の画素３０１に用いることができる回路構成を示している。
図１（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容量素子１３３＿１と、を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方に異なる電位を与えてもよい。または、ＩＰＳモードやＦＦＳモードの場合には、液晶素子１３２の一対の電極の一方を、容量線ＣＬに接続することも可能である。
例えば、液晶素子１３２を備える液晶表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、液晶表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。なお、容量素子１３３＿１の一対の電極の一方は、ＩＰＳモードやＦＦＳモードの場合には、液晶素子１３２の一対の電極の一方に電気的に接続されることも可能である。
例えば、図１（Ｂ）の画素３０１を有する液晶表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
なお、本明細書等において、液晶素子を用いた液晶表示装置の一例としては、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置、直視型液晶表示装置、投射型液晶表示装置などがある。液晶素子の一例としては、液晶の光学的変調作用によって光の透過または非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
また、液晶表示装置の代わりに、半導体装置の一例として表示素子、表示装置、発光装置等を用いることができる。また、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例としては、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１（Ｂ）に示す画素３０１の上面図を図２に示す。なお、図２においては、対向電極及び液晶素子を省略する。
図２において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは、走査線駆動回路１０４（図１（Ａ）参照）と電気的に接続されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜３１０ｆは、信号線駆動回路１０６（図１（Ａ）参照）に電気的に接続されている。
トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図２に図示せず）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、導電膜３１０ｅにより構成される。なお、導電膜３０４ｃは、走査線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０３のゲート電極として機能する。また、導電膜３１０ｄは、信号線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０３のソース電極またはドレイン電極として機能する。また、図２において、走査線は、上面形状において端部が酸化物半導体膜３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜３１０ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を有する導電膜３１６ｂと電気的に接続されている。
容量素子１０５は、ゲート絶縁膜上に形成される透光性を有する導電膜３０８ｃと、画素電極として機能する透光性を有する導電膜３１６ｂと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜とで構成されている。即ち、容量素子１０５は透光性を有する。また、容量素子１０５は、開口部３６２において容量線として機能する導電膜３１０ｆと接続されている。
ここで、透光性を有する導電膜３１６ｂは、図２に示すように、矩形状であることが望ましい。ただし、本発明の一態様は、これに限定されない。例えば、透光性を有する導電膜３１６ｂは、ＦＦＳモード、ＩＰＳモード、ＭＶＡモードなどの液晶表示装置に設けられる画素電極のように、スリットを有する構造、櫛歯状とすることが可能である。
このように容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた液晶表示装置を得ることができる。例えば、解像度の高い液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い液晶表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の液晶表示装置に好適に用いることができる。
また、図２に示す画素３０１は、走査線として機能する導電膜３０４ｃと平行な辺と比較して信号線として機能する導電膜３１０ｄと平行な辺の方が短い形状であり、且つ容量線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方向に延伸して設けられている。この結果、画素３０１に占める導電膜３１０ｆの面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜３１０ｆが接続電極を用いず、直接透光性を有する導電膜３０８ｃと接するため、さらに開口率を高めることができる。
また、本発明の一態様は、高解像度の液晶表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、液晶表示装置の消費電力を低減することができる。
次いで、図２の一点鎖線Ｃ−Ｄ間における断面図を図３に示す。また、図３において、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略する）の断面図をＡ−Ｂに示す。本実施の形態においては、半導体装置として、縦電界方式の液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制御する膜（以下、配向膜３１８、配向膜３５２という）と、液晶層３２０と、導電膜３５０と、を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、導電膜３１０ｂによりトランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜上に設けられる。また、導電膜３１０ａ、導電膜３１０ｂ上には、絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、導電膜３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは、ゲート絶縁膜上に設けられる。また、導電膜３１０ｄ、導電膜３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子１０５を構成する。透光性を有する導電膜３０８ｃは、ゲート絶縁膜上に設けられる。
また、駆動回路部において、導電膜３０４ａ、導電膜３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅと同時に形成された導電膜３１０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１６ａで接続される。
導電膜３０４ｂ及び透光性を有する導電膜３１６ａは、絶縁膜３０６、絶縁膜３１２、絶縁膜３０５及び絶縁膜３０６に設けられた開口部において接続する。また、導電膜３１０ｃと透光性を有する導電膜３１６ａは、絶縁膜３１２、絶縁膜３１４、絶縁膜３０５及び絶縁膜３０６に設けられた開口部において接続する。なお、本実施の形態では、絶縁膜３１４は窒化物絶縁膜を用いる。
本実施の形態において、容量素子１０５の一方の電極である透光性を有する導電膜３０８ｃの導電性を高めるために、絶縁膜３１２に開口部を設けている。該開口部において、窒化物絶縁膜で形成される絶縁膜３１４と接することで、透光性を有する導電膜３０８ｃは導電性が高くなる。導電性が高くなる理由については、後で詳細に説明する。
ここで、図３に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃが形成されている。導電膜３０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１０ｃと接続する。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の液晶表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板３０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に素子部を一部あるいは全部完成させた後、基板３０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃとしては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃとゲート絶縁膜の一部として機能する絶縁膜３０５との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
基板３０２、及び導電膜３０４ａ、導電膜３０４ｃ、導電膜３０４ｂ上には、絶縁膜３０５、絶縁膜３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。
絶縁膜３０５としては、例えば窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、などを用いればよく、積層または単層で設ける。また、絶縁膜３０６としては、ハフニウムシリケート（ＨｆＳｉｘＯｙ）、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ）、窒素が添加されたハフニウムアルミネート、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
絶縁膜３０５及び絶縁膜３０６の合計の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、透光性を有する導電膜３０８ｃが形成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。透光性を有する導電膜３０８ｃは、容量素子１０５の一方の電極として機能する。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。
なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃは共に、ゲート絶縁膜上（ここでは、絶縁膜３０６上）に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと比較して、透光性を有する導電膜３０８ｃの不純物濃度が高い。例えば、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、透光性を有する導電膜３０８ｃに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと比較して、透光性を有する導電膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、透光性を有する導電膜３０８ｃは、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂより抵抗率が低い。透光性を有する導電膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂの抵抗率の１×１０−８倍以上１×１０−１倍以下で有ることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂを有するトランジスタは、優れた電気特性を有する。
なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
一方、透光性を有する導電膜３０８ｃは、開口部３６２（図６（Ａ）参照）において窒化物絶縁膜で形成される絶縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子を生成する。この結果、酸化物半導体膜は、導電性が高くなり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと同様の材料を主成分とし、且つ水素濃度が酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂより高いことにより、導電性が高められた金属酸化物を、透光性を有する導電膜３０８ｃとよぶ。
また、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃは、結晶性が同じである。
なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ただし、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０８ｃは、場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０８ｃは、場合によっては、酸化物半導体膜３０８ａ、または、酸化物半導体膜３０８ｂと別々の工程で形成されてもよい。その場合には、透光性を有する導電膜３０８ｃは、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと、異なる材質を有していても良い。例えば、透光性を有する導電膜３０８ｃは、インジウム錫酸化物（以下、ＩＴＯと示す）、または、インジウム亜鉛酸化物等を用いて形成有してもよい。
本実施の形態に示す液晶表示装置は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、液晶表示装置の作製工程を削減できる。また、容量素子は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電膜３１０ｃを導電膜３０４ｂと重畳するように形成することで、その分、額縁を縮小することができるため、駆動回路部の占有面積を低減することができる。よって、表示装置の狭額縁化を図ることができる。
絶縁膜３０６、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、透光性を有する導電膜３０８ｃ、及び導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく、酸化物絶縁膜を用いて形成することができる。ここでは、絶縁膜３１２としては、絶縁膜３１２ａ、絶縁膜３１２ｂを積層して形成する。
絶縁膜３１２ａは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜３１２ａは、後に形成する絶縁膜３１２ｂを形成する際の、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃへのダメージ緩和膜としても機能する。
絶縁膜３１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、絶縁膜３１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜３１２ａに含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜３１２ａにおける酸素の透過量率が減少してしまうためである。
また、絶縁膜３１２ａと酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃとの界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃの欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、絶縁膜３１２ａにおいては、外部から絶縁膜３１２ａに入った酸素が全て絶縁膜３１２ａの外部に移動せず、絶縁膜３１２ａにとどまる酸素もある。また、絶縁膜３１２ａに酸素が入ると共に、絶縁膜３１２ａに含まれる酸素が絶縁膜３１２ａの外部へ移動することで絶縁膜３１２ａにおいて酸素の移動が生じる場合もある。
絶縁膜３１２ａとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜３１２ａ上に設けられる絶縁膜３１２ｂから脱離する酸素を、絶縁膜３１２ａを介して酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃに移動させることができる。
絶縁膜３１２ａに接するように絶縁膜３１２ｂが形成されている。絶縁膜３１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
絶縁膜３１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、絶縁膜３１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜３１２ｂは、絶縁膜３１２ａと比較して酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃから離れているため、絶縁膜３１２ａより、欠陥密度が多くともよい。
絶縁膜３１４として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び透光性を有する導電膜３０８ｃからの酸素の外部への拡散を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量素子の電荷容量を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜上に窒化物絶縁膜または酸化物絶縁膜を適宜設けてもよい。
また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂが形成されている。透光性を有する導電膜３１６ａは、開口部３６４ａ（図６（Ｃ）参照）において導電膜３０４ｂ及び導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続電極として機能する。透光性を有する導電膜３１６ｂは、開口部３６４ｂ（図６（Ｃ）参照）において導電膜３１０ｅと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜３１６ｂは、容量素子の一対の電極の一方として機能することができる。
なお、導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニングを行い、マスクを形成する必要がある。しかしながら、図３のように、透光性を有する導電膜３１６ａにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることができる。即ち、液晶表示装置の作製工程を削減することが可能である。
透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
配向膜３１８としては、ポリイミド等の有機樹脂を用いることができる。配向膜３１８の膜厚は、４０ｎｍ以上１００ｎｍ以下、さらには５０ｎｍ以上９０ｎｍ以下とすることが好ましい。このような膜厚とすることで、液晶材料のプレチルト角を大きくすることが可能である。液晶材料のプレチルト角を大きくすることで、ディスクリネーションを低減することが可能である。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜３１６ａ及び透光性を有する導電膜３１６ｂ上には、配向膜３１８が形成され、導電膜３５０上には、配向膜３５２が形成されている。
また、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂと導電膜３５０との間には、液晶層３２０が形成されている。また、液晶層３２０は、シール材（図示しない）を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂと導電膜３５０との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
図３に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について、図４乃至図７を用いて説明する。なお、ここでは、基板３０２上に設けられた素子部としては、基板３０２と配向膜３１８に挟まれた領域のことをさす。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃを形成する。なお、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。（図４（Ａ）参照）。
また、導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板３０２、及び導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃ上に、絶縁膜３０５を形成し、絶縁膜３０５上に絶縁膜３０６を形成する（図４（Ａ）参照）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図４（Ｂ）参照）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。
次に、酸化物半導体膜３０７を所望の領域に加工することで、島状の、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる（図４（Ｃ）参照）。
なお、この後、加熱処理を行って、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる水素、水等を脱離させ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる水素及び水を低減してもよい。この結果、高純度化された酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄを形成することができる。該加熱処理の温度は、代表的には、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能であり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ上に導電膜３０９を形成する（図５（Ａ）参照）。
導電膜３０９は、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅを形成する。なお、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅは、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図５（Ｂ）参照）。
なお、導電膜３１０ｃを導電膜３０４ｂと重畳するように形成することで、短い距離で導電膜３０４ｂと導電膜３１０ｃを、透光性を有する導電膜３１６ａを介して電気的に接続できるため、駆動回路部の占有面積を低減することができる。よって、表示装置の狭額縁化を図ることができる。また、透光性を有する導電膜３１６ａと導電膜３１０ｃの接触面積を広くすることで、接触抵抗を低減することができる。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ、及び導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅ上を覆うように、絶縁膜３１１ａ、絶縁膜３１１ｂが積層された絶縁膜３１１を形成する（図５（Ｃ）参照）。
なお、絶縁膜３１１ａを形成した後、大気に曝すことなく、連続的に絶縁膜３１１ｂを形成することが好ましい。絶縁膜３１１ａを形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜３１１ｂを連続的に形成することで、絶縁膜３１１ａ、絶縁膜３１１ｂにおける界面の大気成分由来の不純物濃度を低減することができると共に、絶縁膜３１１ｂに含まれる酸素を酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに移動させることが可能であり、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄの酸素欠損量を低減することができる。
絶縁膜３１１ａとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
絶縁膜３１１ａの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、絶縁膜３１１ａとして酸素を透過する酸化物絶縁膜を形成することができる。また、絶縁膜３１１ａを設けることで、後に形成する絶縁膜３１１ｂの形成工程において、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄへのダメージ低減が可能である。
なお、絶縁膜３１１ａは、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜３１１ａとして、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を絶縁膜３１１ａの成膜温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、絶縁膜３１１ａとして、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、当該工程において、加熱をしながら絶縁膜３１１ａを形成するため、当該工程において酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる水素、水等を脱離させることができる。
また、絶縁膜３１１ａを形成する工程において加熱するため、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄが露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜３１１ａに含まれる水の含有量が少なくなるため、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜３１１ａを成膜する際に、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄへのダメージを低減することが可能であり、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる酸素欠損量を低減することができる。特に、絶縁膜３１１ａまたは後に形成される絶縁膜３１１ｂの成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する絶縁膜３１１ｂの欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄの酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、絶縁膜３１１ａの成膜時における酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄへのダメージを低減することで、絶縁膜３１１ｂからの少ない酸素脱離量でも酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜３１１ａに含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
絶縁膜３１１ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜３１１ｂの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁膜３１１ｂの成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜３１１ｂ中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記絶縁膜３１１ｂの成膜温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ上に絶縁膜３１１ａが設けられている。このため、絶縁膜３１１ｂの形成工程において、絶縁膜３１１ａが酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄの保護膜となる。この結果、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄへのダメージを低減しつつ、高いパワー密度の高周波電力を用いて絶縁膜３１１ｂを形成することができる。
なお、絶縁膜３１１ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜３１１ｂの欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタの信頼性を高めることができる。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに移動させ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる酸素欠損を低減することが可能である。この結果、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、絶縁膜３１１ｂに水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、絶縁膜３１１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに移動し、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに欠陥が生じてしまう。しかしながら、当該加熱により、絶縁膜３１１ａ、絶縁膜３１１ｂに含まれる水、水素等を脱離させることが可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
また、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅを形成する際、導電膜のエッチングによって、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄはダメージを受け、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂのバックチャネル（酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにおいて、ゲート電極として機能する導電膜３０４ａ、導電膜３０４ｃと対向する面と反対側の面）側に酸素欠損が生じる。しかし、絶縁膜３１１ｂに化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに含まれる欠陥を低減することができるため、トランジスタの信頼性を向上させることができる。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２を形成する。なお、絶縁膜３１１、及び開口部３６２の形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図６（Ａ）参照）。なお、導電膜３０４ｂと重畳する領域の絶縁膜３１１の一部においても、エッチングする。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成される。開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜３０６、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図６（Ｂ）参照）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法を用いて形成することができる。
絶縁膜３１３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１３の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、酸化物半導体膜３０８ｄは、導電性が高くなり、透光性を有する導電膜３０８ｃとなる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上４００℃以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また、高温で成膜する場合は、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１３、絶縁膜３１２、絶縁膜３０６及び絶縁膜３０５を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４ａ、開口部３６４ｂを形成する。なお、絶縁膜３１４、及び開口部３６４ａ、開口部３６４ｂは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図６（Ｃ）参照）。
また、開口部３６４ａは、導電膜３０４ａ及び導電膜３１０ｃの表面が露出するように形成する。また、開口部３６４ｂは、導電膜３１０ｅが露出するように形成する。
なお、開口部３６４ａ、開口部３６４ｂの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６４ａ、開口部３６４ｂの形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
このように開口部３６４ａを設けることで、後に形成される、開口部３６４ａ、絶縁膜３０５、絶縁膜３０６、導電膜３１０ｃ上の膜の被覆性を向上することができる。
次に、開口部３６４ａ、開口部３６４ｂを覆うように絶縁膜３１４上に透光性を有する導電膜３１５を形成する（図７（Ａ）参照）。
透光性を有する導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、透光性を有する導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図７（Ｂ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクで、トランジスタ及び容量素子を同時に形成することができる。
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに曝す方法がある。
また、本実施の形態では、開口部３６４ａのみ一部が階段状を有しているが、これに限られず、絶縁膜３１１を加工する際、開口部３６４ｂが形成される領域の絶縁膜３１１もエッチングし、絶縁膜３１３形成後の開口部の形成において、一部が階段状を有する開口部３６４ｂを形成してもよい。
次に、基板３０２に対向して設けられる基板３４２上に設けられた素子部について、以下説明を行う。なお、ここでは、基板３４２上に設けられた素子部としては、基板３４２と配向膜３５２に挟まれた領域のことをさす。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用することができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図８（Ａ）参照）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図８（Ｂ）参照）。
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただし、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図８（Ｃ）参照）。導電膜３５０としては、透光性を有する導電膜３１５に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１４、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂと、基板３４２上に形成された導電膜３５０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図３に示す液晶表示装置を作製することができる。
なお、実施の形態内で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施の形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
＜変形例１＞
実施の形態１において開口部３６４ａの変形例について、図９を用いて説明する。図９は図３と同様に、Ａ−Ｂは駆動回路部の断面図であり、Ｃ−Ｄは画素部の断面図である。
図３では、開口部３６４ａでは、透光性を有する導電膜３１６ａが導電膜３０４ｂ上にのみ設けられていたが、図９では、開口部３６４ｃでは、透光性を有する導電膜３１６ａが導電膜３０４ｂ上だけでなく、基板３０２上にも接している。このような構成することで、透光性を有する導電膜３１６ａと導電膜３０４ｂの接触面積を広くすることで、接触抵抗を低減することができる。
また、図９中の丸破線で囲った領域３７０の、導電膜３０４ｂの片方の端部を覆う絶縁膜、絶縁膜（ここではゲート絶縁膜）上の導電膜３１０ｃ、導電膜３０４ｂ及び導電膜３１０ｃを電気的に接続する導電膜（ここでは透光性を有する導電膜３１６ａ）で構成される構造は、半導体装置の端子部にも応用することができ、同様に接触抵抗を低減することができる。
＜変形例２＞
実施の形態１において開口部３６４ａの他の変形例について、図１０を用いて説明する。図１０は図３と同様に、Ａ−Ｂは駆動回路部の断面図であり、Ｃ−Ｄは画素部の断面図である。
図１０は、絶縁膜３１４、絶縁膜３１２、絶縁膜３０６及び絶縁膜３０５を一括でエッチングして開口部を形成している点が図３に示す断面図と異なる。
ここで、図１０に示す液晶表示装置の作製方法について、図４及び図５、図１１及び図１２を用いて説明する。
実施の形態１と同様に、図４乃至図５（Ｃ）の工程を経て、図１１（Ａ）に示すように、基板３０２上に、ゲート電極として機能する導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅ及び絶縁膜３１１を形成する。なお、当該工程において、第１のパターニング乃至第３のパターニングを行い、それぞれ導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅを形成している。
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２を形成する。なお、絶縁膜３１１、及び開口部３６２は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１１（Ｂ）参照）。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図１１（Ｃ）参照）。
次に、絶縁膜３１３、絶縁膜３１２、絶縁膜３０６及び絶縁膜３０５を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４ａ、開口部３６４ｂを形成する。なお、絶縁膜３１４、及び開口部３６４ａ、開口部３６４ｂは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ａ）参照）。
このように開口部３６４ａを設けることで後に形成される、開口部３６４ａ、絶縁膜３０５、絶縁膜３０６、導電膜３１０ｃ上の膜の被覆性を向上することができる。
次に、開口部３６４ａ、開口部３６４ｂを覆うように絶縁膜３１４上に透光性を有する導電膜３１５を形成する（図１２（Ｂ）参照）。
次に、透光性を有する導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ｃ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクで、トランジスタ及び容量素子を同時に形成することができる。
＜変形例３＞
ここでは、実施の形態１に示す液晶表示装置の変形例について、図１３を用いて説明する。図１３は図３と同様に、Ａ−Ｂは駆動回路部の断面図であり、Ｃ−Ｄは画素部の断面図である。
図１３は、配向膜３１８の下に平坦化膜３１７を有する点が図３に示す断面図と異なる。
平坦化膜３１７とは、少なくとも画素電極として機能する透光性を有する導電膜３１６ｂの凹部に充填される有機樹脂膜のことである。透光性を有する導電膜３１６ｂの凹部であって、且つ液晶表示装置のバックライトが透過する領域、即ち透光性を有する導電膜３０８ｃの開口部に設けられる凹部を平坦化膜３１７で充填することで、配向膜の被形成領域の凹凸を低減することができる。即ち、透光性を有する導電膜３１６ｂ上に設けられる配向膜３１８の凹凸を低減することができる。なお、凹部の深さは、絶縁膜３１２の厚さに相当する。
平坦化膜３１７は、透光性を有することが望ましい。ただし、本発明の一態様は、これに限定されない。例えば、平坦化膜３１７は、カラーフィルタや、ブラックマトリックスの機能を有することも可能である。例えば、平坦化膜３１７が、カラーフィルタの機能を有する場合には、例えば、赤色の画素、青色の画素、緑色の画素に合わせて、色ごとに、有色性を有する平坦化膜３１７を形成すればよい。
平坦化膜３１７としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。なお、平坦化膜３１７は、厚さを好ましくは絶縁膜３１２の膜厚以上１５００ｎｍ以下、好ましくは絶縁膜３１２の膜厚以上１０００ｎｍ以下とする。平坦化膜３１７の厚さを絶縁膜３１２の厚さ以上とすることで、透光性を有する導電膜３１６ｂの凹部に平坦化膜３１７を充填させることが可能であり、配向膜３１８が形成される領域の凹凸を低減することができる。なお、平坦化膜３１７の厚さが厚いと、液晶層３２０の配向を制御する際に、画素電極として機能する透光性を有する導電膜３１６ｂに印加する電圧が大きくなり、消費電力が高くなってしまうため、平坦化膜３１７の厚さは１５００ｎｍ以下が好ましい。
有機樹脂を用いて平坦化膜３１７を形成することで、少なくとも画素電極として機能する透光性を有する導電膜３１６ｂの凹部を平坦化膜３１７で充填することが可能であり、液晶層３２０を構成する液晶分子の配向ムラを低減することが可能である。
平坦化膜３１７としては、スピンコート法、ディップコート法、スリットコート法、インクジェット法、印刷法等の湿式法を用いて形成することで、平坦化膜３１７が形成される被形成領域の凹凸の影響を受けず、表面が平坦な平坦化膜３１７を形成することができる。なお、平坦化膜３１７として、スピンコート法、ディップコート法、スリットコート法、を用いる場合、組成物を塗布した後、所望の領域に第７のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、平坦化膜３１７を形成することができる。
本変形例に示す液晶表示装置は、画素電極として機能する透光性を有する導電膜３１６ｂ上に平坦化膜３１７を有するため、透光性を有する導電膜３１６ｂの凹部に平坦化膜３１７が充填され、さらには、平坦化膜３１７の表面の段差が少ない。この結果、平坦化膜３１７上に設けられる配向膜３１８の表面の凹凸が緩和され、液晶の配向ムラを低減することが可能である。この結果、液晶表示装置の表示不良を低減することができる。
＜変形例４＞
ここでは、実施の形態１に示す液晶表示装置の変形例について、図１４を用いて説明する。図１４は図３と同様に、Ａ−Ｂは駆動回路部の断面図であり、Ｃ−Ｄは画素部の断面図である。
図１４は、配向膜３１８の膜厚を大きくして画素部の凹凸を緩和している点が図３に示す断面図と異なる。
なお、本実施例では、画素部の透光性を有する導電膜３１６ｂ上の配向膜３１８は、絶縁膜３１２により生じる、透光性を有する導電膜３１６ｂの凹部３６０を完全に埋めているがこれに限られず、配向膜３１８がなだらかに形成され、凹部３６０の一部が埋められている構成としてもよい。
＜変形例５＞
画素３０１に液晶素子を用いた液晶表示装置の変形例について説明する。図３、図９、図１０、図１３及び図１４に示す液晶表示装置において、透光性を有する導電膜３０８ｃは、絶縁膜３１４と接しているが、絶縁膜３０５と接する構造とすることができる。この場合、図６に示すような開口部３６２を設ける必要が無いため、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂ表面の段差を低減することが可能である。このため、液晶層３２０に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い液晶表示装置を作製することができる。
このような構造を得るためには、図４（Ｂ）において、酸化物半導体膜３０７を形成する前に、絶縁膜３０６を選択的にエッチングして、絶縁膜３０５の一部を露出させればよい。
＜変形例６＞
ここでは、実施の形態１に示す液晶表示装置の変形例について、図１５乃至図１７を用いて説明する。図１５において、Ａ−Ｂに駆動回路部の断面図を示し、Ｃ−Ｄに画素部の断面図を示す。なお、ここでは、実施の形態１を用いるが、適宜各変形例に、本変形例を適用することができる。
図１５に示す液晶表示装置は、実施の形態１に示す液晶表示装置と比較して、チャネル保護型のトランジスタを用いている点が異なる。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、導電膜３１０ｂによりトランジスタ１０２を構成する。酸化物半導体膜３０８ａ形成後かつ導電膜３１０ａ、導電膜３１０ｂの形成前に、チャネル保護膜として機能する絶縁膜３１２が設けられる。また、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ上には、絶縁膜３１４が保護膜として設けられている。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、導電膜３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂ形成後かつ導電膜３１０ｄ、導電膜３１０ｅの形成前に、チャネル保護膜として機能する絶縁膜３１２が設けられる。また、導電膜３１０ｄ、導電膜３１０ｅ上には、絶縁膜３１４が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子１０５を構成する。
また、駆動回路部において、導電膜３０４ａ、導電膜３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅと同時に形成された導電膜３１０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１６ａで接続される。
本変形例においては、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅをエッチングする際、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂが絶縁膜３１２に覆われているため、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅを形成するエッチングによって、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂはダメージを受けない。さらに、絶縁膜３１２は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、絶縁膜３１２に含まれる酸素の一部を酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに移動させ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに含まれる酸素欠損量を低減することができる。
図１５に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について、図４、図１６、及び図１７を用いて説明する。
実施の形態１と同様に、図４の工程を経て、基板３０２上に、ゲート電極として機能する導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄを形成する。なお、当該工程において、第１のパターニング及び第２のパターニングを行い、それぞれ導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄを形成している。
次に、実施の形態１と同様に絶縁膜３１１ａ及び絶縁膜３１１ｂが積層された絶縁膜３１１を形成する（図１６（Ａ）参照）。
この後、実施の形態１と同様に、加熱処理を行って、絶縁膜３１１に含まれる酸素の一部を酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに移動させ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに含まれる酸素欠損量を低減することができる。
次に、絶縁膜３１１を所望の領域に加工することで、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ上に絶縁膜３１２を形成する（図１６（Ｂ）参照）。当該工程において、絶縁膜３１２と同様の材料で絶縁膜３０６が形成される場合、絶縁膜３０６の一部がエッチングされ、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに覆われている領域のみ残存する。なお、絶縁膜３０６及び絶縁膜３１２の形成は、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜３０５、絶縁膜３０６、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ上に導電膜を形成した後、実施の形態１と同様の工程を経て導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅを形成する（図１６（Ｃ）参照）。なお、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅの形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜３０５、絶縁膜３１２、酸化物半導体膜３０８ｄ、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅ上に絶縁膜３１３を形成する（図１７（Ａ）参照）。
次に、変形例２と同様に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３１４、及び開口部３８４ａ、開口部３８４ｂを形成する。なお、絶縁膜３１４、及び開口部３８４ａ、開口部３８４ｂは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１７（Ｂ）参照）。
このように開口部３８４ａを設けることで、導電膜３０４ｂ、絶縁膜３０５、導電膜３１０ｃ上の膜の被覆性を向上することができる。
次に、実施の形態１と同様に、開口部３８４ａ、開口部３８４ｂを覆うように絶縁膜３１４上に透光性を有する導電膜を形成する。次に、透光性を有する導電膜を所望の領域に加工することで、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、透光性を有する導電膜３１６ｂの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１７（Ｃ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。
＜変形例７＞
本実施の形態及び変形例では、容量素子１０５を構成する一対の電極として、透光性を有する導電膜３０８ｃ及び透光性を有する導電膜３１６ｂを用いているが、この代わりに、図４０及び図４１に示すように、絶縁膜３１２及び絶縁膜３１４の間に、透光性を有する導電膜３２５を形成し、絶縁膜３１４上に透光性を有する導電膜３１６ｄを形成し、透光性を有する導電膜３２５及び透光性を有する導電膜３１６ｄを、容量素子１０５を形成する一対の電極として用いることができる。
さらには、絶縁膜３１２上に、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を設けてもよい。アクリル系樹脂等の有機絶縁膜は平坦性が高いため、透光性を有する導電膜３１６ａ表面の段差を低減することが可能である。このため、液晶層３２０に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。
また、図４２（Ａ）に示すように、導電膜３０４ｂと導電膜３１０ｃが接し、絶縁膜３１４上に平坦化膜３１７を形成し、平坦化膜３１７、絶縁膜３１４、絶縁膜３１２に開口部を設け、該開口部を介して導電膜３１０ｃと接する透光性を有する導電膜３２６を形成し、平坦化膜３１７及び透光性を有する導電膜３２６上に絶縁膜３２４を形成する構成としてもよい。さらに、図４２（Ｂ）に示すように、絶縁膜３１４上に平坦化膜３１７を形成し、平坦化膜３１７上に透光性を有する導電膜３２５を形成し、平坦化膜３１７及び透光性を有する導電膜３２５上に絶縁膜３２４を形成し、絶縁膜３２４上に透光性を有する導電膜３１６ｄを形成し、透光性を有する導電膜３２５及び透光性を有する導電膜３１６ｄを、容量素子１０５を形成する一対の電極として用いてもよい。なお、絶縁膜３２４は、絶縁膜３１４と同様の材料を用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示すトランジスタに適用可能な変形例について、説明する。
＜変形例１、下地絶縁膜について＞
実施の形態１に示すトランジスタ１０２、トランジスタ１０３において、必要に応じて、基板３０２及び導電膜３０４ａ、導電膜３０４ｂ、導電膜３０４ｃの間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板３０２から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂへの拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
＜変形例２、ゲート絶縁膜について＞
実施の形態１に示すトランジスタ１０２、トランジスタ１０３において、必要に応じて、ゲート絶縁膜として機能する絶縁膜の積層構造を変形することができる。ここでは、トランジスタ１０３を用いて説明する。
図１８（Ａ）に示すように、ゲート絶縁膜は、絶縁膜３０５及び絶縁膜３０６がゲート電極として機能する導電膜３０４ｃ側から順に積層される。
導電膜３０４ｃ側に窒化物絶縁膜で形成される絶縁膜３０５を設けることで、導電膜３０４ｃからの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜３０８ｂに移動することを防ぐことができる。
また、酸化物半導体膜３０８ｂ側に酸化物絶縁膜で形成される絶縁膜３０６を設けることで、絶縁膜３０６及び酸化物半導体膜３０８ｂ界面における欠陥準位密度を低減することが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。なお、絶縁膜３０６として、絶縁膜３１２ｂと同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると、絶縁膜３０６及び酸化物半導体膜３０８ｂ界面における欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。
また、図１８（Ａ）に示すように、絶縁膜３０５は、欠陥の少ない窒化物絶縁膜３０５ａと、水素ブロッキング性の高い窒化物絶縁膜３０５ｂとが、導電膜３０４ｃ側から順に積層される積層構造とすることができる。絶縁膜３０５として、欠陥の少ない窒化物絶縁膜３０５ａを設けることで、ゲート絶縁膜の絶縁耐圧を向上させることができる。また、水素ブロッキング性の高い窒化物絶縁膜３０５ｂを設けることで、導電膜３０４ｃ及び窒化物絶縁膜３０５ａからの水素が酸化物半導体膜３０８ｂに移動することを防ぐことができる。
図１８（Ａ）に示す窒化物絶縁膜３０５ａ、窒化物絶縁膜３０５ｂの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜３０５ａとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜３０５ｂとして成膜する。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜を形成することができる。
または、図１８（Ｂ）に示すように、絶縁膜３０５は、不純物のブロッキング性が高い窒化物絶縁膜３０５ｃと、欠陥の少ない窒化物絶縁膜３０５ａと、水素ブロッキング性の高い窒化物絶縁膜３０５ｂとが、導電膜３０４ｃ側から順に積層される積層構造とすることができる。絶縁膜３０５として、不純物のブロッキング性が高い窒化物絶縁膜３０５ｃを設けることで、導電膜３０４ｃからの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜３０８ｂに移動することを防ぐことができる。
図１８（Ｂ）に示す窒化物絶縁膜３０５ａ、窒化物絶縁膜３０５ｂ、窒化物絶縁膜３０５ｃの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜３０５ｃとして形成する。次に、アンモニアの流量の増加させることで、欠陥の少ない窒化シリコン膜を窒化物絶縁膜３０５ａとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜３０５ｂとして成膜する。このような形成方法により、欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層された絶縁膜３０５を形成することができる。
＜変形例３、一対の電極について＞
実施の形態１に示す液晶表示装置において、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｃ、導電膜３１０ｄ、導電膜３１０ｅに用いることが可能な材料について、説明する。ここでは、トランジスタ１０３を用いて説明する。
実施の形態１に示すトランジスタ１０３に設けられる導電膜３１０ｄ、導電膜３１０ｅとして、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と反応しやすい導電材料を用いることが好ましい。この結果、酸化物半導体膜３０８ｂに含まれる酸素と導電膜３１０ｄ、導電膜３１０ｅに含まれる導電材料とが反応し、酸化物半導体膜３０８ｂにおいて、酸素欠損の多い領域が形成される。また、酸化物半導体膜３０８ｂに導電膜３１０ｄ、導電膜３１０ｅを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図１９に示すように、酸化物半導体膜３０８ｂにおいて、導電膜３１０ｄ、導電膜３１０ｅと接する領域近傍に、低抵抗領域３３４ａ、低抵抗領域３３４ｂが形成される。低抵抗領域３３４ａ、低抵抗領域３３４ｂは、導電膜３１０ｄ、導電膜３１０ｅに接し、且つ絶縁膜３０６と、導電膜３１０ｄ、導電膜３１０ｅの間に形成される。低抵抗領域３３４ａ、低抵抗領域３３４ｂは、導電性が高いため、酸化物半導体膜３０８ｂと導電膜３１０ｄ、導電膜３１０ｅとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、導電膜３１０ｄ、導電膜３１０ｅを、上記酸素と反応しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と反応しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、導電膜３１０ｄ、導電膜３１０ｅと酸化物半導体膜３０８ｂとの界面において、導電膜３１０ｄ、導電膜３１０ｅの酸化を防ぐことが可能であり、導電膜３１０ｄ、導電膜３１０ｅの高抵抗化を抑制することが可能である。
＜変形例４、酸化物半導体膜について＞
実施の形態１に示すトランジスタ１０２、トランジスタ１０３の作製方法において、導電膜３１０ａ、導電膜３１０ｂ、導電膜３１０ｄ、導電膜３１０ｅを形成した後、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂを酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板３０２側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂを曝すことが好ましい。この結果、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂにダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂに含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂの表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。
＜変形例５、酸化物半導体膜について＞
実施の形態１に示すトランジスタ１０２、トランジスタ１０３において、必要に応じて、酸化物半導体膜を積層構造とすることができる。ここでは、トランジスタ１０３を用いて説明する。
図２０に示すトランジスタは、絶縁膜３０６及び導電膜３１０ｄ、導電膜３１０ｅの間に、酸化物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂを有する。即ち、多層膜３３６は２層構造である。また、酸化物半導体膜３３６ａの一部がチャネル領域として機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており、絶縁膜３１２ａに接するように酸化物膜３３６ｂが形成されている。即ち、酸化物半導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物膜３３６ｂが設けられている。
酸化物膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成される酸化物膜である。酸化物膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成されるため、酸化物半導体膜３３６ａと酸化物膜３３６ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物膜３３６ｂは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜３３６ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜３３６ｂの伝導帯の下端のエネルギーと、酸化物半導体膜３３６ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物膜３３６ｂの電子親和力と、酸化物半導体膜３３６ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物膜３３６ｂは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物膜３３６ｂとして、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物膜３３６ｂのエネルギーギャップを大きくする。（２）酸化物膜３３６ｂの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜３３６ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆは酸素との結合力が強い金属元素であるため、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜３３６ａと比較して、酸化物膜３３６ｂに含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が大きく、代表的には、酸化物半導体膜３３６ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物膜３３６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜３３６ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ１がｘ１以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
例えば、酸化物半導体膜３３６ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物膜３３６ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：ｎ（ｎは２以上８以下の整数）、１：６：ｍ（ｍは２以上１０以下の整数）、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。なお、酸化物半導体膜３３６ａにおいて、Ｚｎの割合がＧａ以上であるとＣＡＡＣ−ＯＳが形成されやすく好ましい。
酸化物膜３３６ｂは、後に形成される絶縁膜３１２ｂを形成する際の、酸化物半導体膜３３６ａへのダメージ緩和膜としても機能する。
酸化物膜３３６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物膜３３６ｂは、酸化物半導体膜３３６ａと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
なお、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂによって、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜を構成してもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜３３６ａ及び絶縁膜３１２ａの間に、酸化物膜３３６ｂが設けられている。このため、酸化物膜３３６ｂと絶縁膜３１２ａの間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜３３６ａとの間には隔たりがある。この結果、酸化物半導体膜３３６ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜３３６ａとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物膜３３６ｂは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜３３６ａへ移動する不純物量を低減することが可能である。また、酸化物膜３３６ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜３３６ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜３３６ａ及び酸化物膜３３６ｂの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、図２０において、多層膜３３６を酸化物半導体膜３３６ａ及び酸化物膜３３６ｂの２層構造としたが、絶縁膜３０６と酸化物半導体膜３３６ａの間に、さらに酸化物膜３３６ｂと同様の膜を設ける３層構造としてもよい。この場合、絶縁膜３０６及び酸化物半導体膜３３６ａの間に設ける酸化物膜の膜厚は、酸化物半導体膜３３６ａより小さいと好ましい。酸化物膜の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
＜変形例６、酸化物半導体膜について＞
変形例５において、酸化物半導体膜を含む多層膜の構造を適宜変形することができる。ここでは、トランジスタ１０３を用いて説明する。
図２１に示すように、絶縁膜３０６及び絶縁膜３１２ａの間に、酸化物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、絶縁膜３０６及び導電膜３１０ｄ、導電膜３１０ｅの間に形成される酸化物半導体膜３３６ａと、酸化物半導体膜３３６ａ、及び導電膜３１０ｄ、導電膜３１０ｅ上に形成される酸化物膜３３６ｂとを有する。また、酸化物半導体膜３３６ａの一部がチャネル領域として機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており、絶縁膜３１２ａに接するように酸化物膜３３６ｂが形成されている。即ち、酸化物半導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物膜３３６ｂが設けられている。
本変形例に示すトランジスタ１０３は、導電膜３１０ｄ、導電膜３１０ｅが酸化物半導体膜３３６ａと接していることから、変形例５に示すトランジスタと比較して、酸化物半導体膜３３６ａと導電膜３１０ｄ、導電膜３１０ｅとの接触抵抗が低く、オン電流が向上したトランジスタである。
また、本変形例に示すトランジスタ１０３は、導電膜３１０ｄ、導電膜３１０ｅが酸化物半導体膜３３６ａと接していることから、酸化物半導体膜３３６ａと導電膜３１０ｄ、導電膜３１０ｅとの接触抵抗を増大させずに、酸化物膜３３６ｂを厚くすることができる。このようにすることで、絶縁膜３１２ｂを形成する際のプラズマダメージまたは絶縁膜３１２ａ、絶縁膜３１２ｂの構成元素の混入などで生じるトラップ準位が、酸化物半導体膜３３６ａと酸化物膜３３６ｂとの界面近傍に形成されることを抑制できる。つまり、本変形例に示すトランジスタはオン電流の向上、及びしきい値電圧の変動量の低減を両立することができる。
＜変形例７、トランジスタの構造について＞
実施の形態１に示すトランジスタ１０２、トランジスタ１０３において、必要に応じて、酸化物半導体膜を介して対向する複数のゲート電極を設けることができる。ここでは、トランジスタ１０３を用いて説明する。
図２２に示すトランジスタ１０３は、基板３０２上に設けられる導電膜３０４ｃを有する。また、基板３０２及び導電膜３０４ｃ上に形成される絶縁膜３０５及び絶縁膜３０６と、絶縁膜３０５及び絶縁膜３０６を介して、導電膜３０４ｃと重なる酸化物半導体膜３０８ｂと、酸化物半導体膜３０８ｂに接する導電膜３１０ｄ、導電膜３１０ｅと、を有する。また、絶縁膜３０６、酸化物半導体膜３０８ｂ、及び導電膜３１０ｄ、導電膜３１０ｅ上には、絶縁膜３１２ａ及び絶縁膜３１２ｂが積層された絶縁膜３１２、及び絶縁膜３１４が形成される。また、絶縁膜３１２、及び絶縁膜３１４を介して酸化物半導体膜３０８ｂと重畳する透光性を有する導電膜３１６ｃを有する。
導電膜３０４ｃ及び透光性を有する導電膜３１６ｃは、酸化物半導体膜３０８ｂを介して対向する。なお、導電膜３０４ｃ及び透光性を有する導電膜３１６ｃは、ゲート電極として機能する。透光性を有する導電膜３１６ｃは、透光性を有する導電膜３１６ｂと同時に形成することで、工程数を削減することが可能であるため好ましい。
本変形例に示すトランジスタ１０３は、酸化物半導体膜３０８ｂを介して対向する導電膜３０４ｃ及び透光性を有する導電膜３１６ｃを有する。導電膜３０４ｃと透光性を有する導電膜３１６ｃに異なる電位を印加することで、トランジスタ１０３のしきい値電圧を制御することができる。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、透光性を有する導電膜３０８ｃ、及び多層膜３３６に適用可能な一態様について説明する。なお、ここでは、酸化物半導体膜を一例に用いて説明するが、多層膜に含まれる酸化物膜も同様の構造とすることができる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜は、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。
図２３（Ａ）は、ＣＡＡＣ−ＯＳ膜を有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ＣＡＡＣ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図２３（Ａ）より、ＣＡＡＣ−ＯＳ膜の極微電子線回折パターンは、スポットが観測されることがわかる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳの作製方法＞
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
ここで、第１の方法を用いて、ＣＡＡＣ−ＯＳを形成する方法について説明する。
＜ターゲット、及びターゲットの作製方法＞
また、ＣＡＡＣ−ＯＳは、例えば多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。なお、酸化物の種類によっても異なるが、スパッタリング粒子は、ａ−ｂ面と平行な面の直径（円相当径）が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度となる。なお、平板状のスパッタリング粒子は、六角形の面がａ−ｂ面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がｃ軸方向である。
なお、スパッタリング用ターゲットを酸素の陽イオンを用いてスパッタリングすることで、成膜時のプラズマダメージを軽減することができる。したがって、イオンがスパッタリング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下すること、または非晶質化することを抑制できる。
また、スパッタリング用ターゲットを酸素またはアルゴンの陽イオンを用いてスパッタリングすることで、平板状のスパッタリング粒子が六角柱状の場合、六角形状の面における角部に正の電荷を帯電させることができる。六角形状の面の角部に正の電荷を有することで、一つのスパッタリング粒子において正の電荷同士が反発し合い、平板状の形状を維持することができる。
平板状のスパッタリング粒子の面における角部が、正の電荷を有するためには、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。
ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。平板状のスパッタリング粒子が、正に帯電している場合、互いに反発し合うことにより、平板状の形状を維持することができる。ただし、ＡＣ電源を用いた場合、瞬間的に電界がかからない時間が生じるため、平板状のスパッタリング粒子に帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある。したがって、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末、及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系化合物ターゲットとする。なお、当該加圧処理は、冷却（または放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、３：１：２、１：３：２、１：６：４、または１：９：６である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体膜を成膜することができる。
＜多結晶酸化物半導体＞
多結晶酸化物半導体は複数の結晶粒を含む。多結晶酸化物半導体は、例えば、非晶質部を有している場合がある。
多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、非晶質部と結晶粒との境界、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、粒界を確認できる場合がある。
多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、例えば、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数ピークが現れる場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示す複数のピークが現れる場合がある。また、多結晶酸化物半導体は、例えば、電子線回折パターンで、スポットが観測される場合がある。
多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。
＜微結晶酸化物半導体＞
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、当該領域内に複数のスポットが観測される場合がある。
図２３（Ｂ）は、ｎｃ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ｎｃ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図２３（Ｂ）より、ｎｃ−ＯＳの極微電子線回折パターンは、円を描くように輝度の高い領域が観測され、かつ当該領域内に複数のスポットが観測されることがわかる。
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。ｎｃ−ＯＳにおいて、一定光電流測定法（ＣＰＭ）で導出される吸収係数は、１／ｃｍ未満、好ましくは５×１０−１／ｃｍ未満、さらに好ましくは５×１０−２／ｃｍ未満となる。
従って、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳをチャネル領域に用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、ｎｃ−ＯＳをチャネル領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体膜の作製方法＞
次に、微結晶酸化物半導体膜の成膜方法について以下に説明する。微結晶酸化物半導体膜は、室温以上７５℃以下、好ましくは室温以上５０℃以下であって、酸素を含む雰囲気下にて、スパッタリング法によって成膜される。成膜雰囲気を酸素を含む雰囲気とすることで、微結晶酸化物半導体膜中における酸素欠損を低減し、微結晶領域を含む膜とすることができる。
微結晶酸化物半導体膜において、酸素欠損を低減することで、物性の安定した膜とすることができる。特に、微結晶酸化物半導体膜を適用して半導体装置を作製する場合、微結晶酸化物半導体膜における酸素欠損はドナーとなり、微結晶酸化物半導体膜中にキャリアである電子を生成してしまい、半導体装置の電気的特性の変動要因となる。よって、酸素欠損を低減された微結晶酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とすることができる。
なお、微結晶酸化物半導体膜において、成膜雰囲気の酸素分圧を高めると、酸素欠損がより低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を３３％以上とすることが好ましい。
なお、スパッタリング法により微結晶酸化物半導体膜を形成する際に用いるターゲットは、ＣＡＡＣ−ＯＳと同様のターゲット及びその作製方法を用いることができる。
また、ｎｃ−ＯＳは、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳよりも形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、ＡＣ電源を用いたスパッタリング法などの成膜方法によってｎｃ−ＯＳを形成してもよい。ＡＣ電源を用いたスパッタリング法は、大型基板へ均一性高く成膜することが可能であるため、ｎｃ−ＯＳをチャネル領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
＜非晶質酸化物半導体＞
非晶質酸化物半導体は、例えば、原子配列が無秩序であり、結晶部を有さない。または、非晶質酸化物半導体は、例えば、石英のような無定形状態を有し、原子配列に規則性が見られない。
非晶質酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶部を確認することができない場合がある。
非晶質酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体は、例えば、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸化物半導体は、例えば、極微電子線回折パターンでスポットを観測することができず、ハローパターンが観測される場合がある。
非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い濃度で含む酸化物半導体である。
酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密度が高い。また、非晶質酸化物半導体は、結晶性が低いためＣＡＡＣ−ＯＳやｎｃ−ＯＳと比べて欠陥準位密度が高い。
従って、非晶質酸化物半導体は、ｎｃ−ＯＳと比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、ＣＡＡＣ−ＯＳやｎｃ−ＯＳをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含まれる成膜方法によっても形成することができるため、形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、スピンコート法、ゾル−ゲル法、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法、ミストＣＶＤ法などの成膜方法によって非晶質酸化物半導体を形成してもよい。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
なお、酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体は、例えば、結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば、水素などの不純物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、ＣＡＡＣ−ＯＳよりも密度が高い場合がある。また、例えば、ＣＡＡＣ−ＯＳは、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い場合がある。
（実施の形態４）
本実施の形態では、上記実施の形態に示す表示装置の駆動回路部について説明する。
本実施の形態の一態様は、シフトレジスタユニットと、シフトレジスタユニットと電気的に接続するデマルチプレクサ回路と、ｎ本（ｎは４以上の自然数）の信号線と、を有し、シフトレジスタユニットは、ｎ本の信号線のうち１本以上と電気的に接続し、デマルチプレクサ回路は、ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続することを特徴とする駆動回路である。
また、本実施の形態の他の一態様は、ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、ｎ本（ｎは４以上の自然数）の信号線と、を有し、ｍ個のシフトレジスタユニットのそれぞれは、ｎ本の信号線のうち１本以上と電気的に接続し、ｍ個のデマルチプレクサ回路のそれぞれは、ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続し、ｍ個のシフトレジスタユニットの一に、ｍ個のシフトレジスタユニットの一の、前段のシフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入力され、ｍ個のシフトレジスタユニットの一に、ｍ個のシフトレジスタユニットの一の、後段のシフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入力されることを特徴とする駆動回路である。
また、本実施の形態の他の一態様は、シフトレジスタユニットと、デマルチプレクサ回路と、ｎ本（ｎは４以上の自然数）の信号線と、を有し、シフトレジスタユニットは、セット信号線と、第１のトランジスタ乃至第６のトランジスタと、を有し、第１のトランジスタは、ソース及びドレインの一方が高電源電位線と電気的に接続され、ソース及びドレインの他方が、第２のトランジスタのソース及びドレインの一方及びデマルチプレクサ回路と電気的に接続され、ゲートがセット信号線と電気的に接続され、第２のトランジスタは、ソース及びドレインの他方が低電源電位線と電気的に接続され、ゲートがデマルチプレクサ回路、第４のトランジスタのソース及びドレインの一方、第５のトランジスタのソース及びドレインの一方及び第６のトランジスタのソース及びドレインの一方と電気的に接続され、第３のトランジスタは、ソース及びドレインの一方が高電源電位線と電気的に接続され、ソース及びドレインの他方が第４のトランジスタのソース及びドレインの他方と電気的に接続され、ゲートがｎ本の信号線の一と電気的に接続され、第４のトランジスタは、ゲートがｎ本の信号線の他の一と電気的に接続され、第５のトランジスタは、ソース及びドレインの他方が低電源電位線と電気的に接続され、ゲートがセット信号線と電気的に接続され、第６のトランジスタは、ソース及びドレインの他方が高電源電位線に電気的に接続され、ゲートがリセット信号線と電気的に接続され、デマルチプレクサ回路は、ａ個（ａは１以上（ｎ−３）以下の自然数）のバッファを有し、ａ個のバッファのそれぞれは、第１のトランジスタのソース及びドレインの他方及び第２のトランジスタのゲートと電気的に接続され、ａ個のバッファのそれぞれは、それぞれ異なるｎ本の信号線の一と電気的に接続し、ａ個のバッファのそれぞれは、出力端子を有することを特徴とする駆動回路である。
具体的な構成について図面を用いて説明する。図２９に表示装置の駆動回路の一例として、ゲートドライバ回路の全体図を示す。ゲートドライバ回路６００は、複数のシフトレジスタユニット（ＳＲ）６０１、ダミー段であるシフトレジスタユニット（ＳＲ＿Ｄ）６０２、各シフトレジスタユニット６０１と電気的に接続するデマルチプレクサ回路（ＤＭＰ（ＤＥＭＵＸともいう））６０３、シフトレジスタユニット６０２と電気的に接続するデマルチプレクサ回路（ＤＭＰ（ＤＥＭＵＸともいう））６０４、スタートパルスＳＰ、クロック信号（ＣＬＫ１乃至ＣＬＫ８）を伝達する信号線を有する。
シフトレジスタユニット６０１（ここでは、第１段目のシフトレジスタユニットを用いて説明する）は、図３０（Ａ）に示すようにセット信号ＬＩＮ（ここでは、スタートパルスＳＰ）、リセット信号ＲＩＮ、クロック信号（ここでは、ＣＬＫ６及びＣＬＫ７）が入力される。具体的な回路構成の一例について、図３０（Ｂ）に示す。シフトレジスタユニット６０１は、第１のトランジスタ６１１乃至第６のトランジスタ６１６を有する。
第１のトランジスタ６１１のソース及びドレインの一方は、高電源電位線ＶＤＤに接続され、第１のトランジスタ６１１のソース及びドレインの他方は、第２のトランジスタ６１２のソース及びドレインの一方及びデマルチプレクサ回路６０３の入力端子ＦＮ１に接続され、第１のトランジスタ６１１のゲートは、セット信号ＬＩＮが入力される。第２のトランジスタ６１２のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第２のトランジスタ６１２のゲートは、デマルチプレクサ回路６０３の入力端子ＦＮ２、第４のトランジスタ６１４のソース及びドレインの一方、第５のトランジスタ６１５のソース及びドレインの一方及び第６のトランジスタ６１６のソース及びドレインの一方に接続される。第３のトランジスタ６１３のソース及びドレインの一方は、高電源電位線ＶＤＤに接続され、第３のトランジスタ６１３のソース及びドレインの他方は、第４のトランジスタ６１４のソース及びドレインの他方に接続され、第３のトランジスタ６１３のゲートは、クロック信号ＣＬＫ７が入力される。第４のトランジスタ６１４のゲートは、クロック信号ＣＬＫ６が入力される。第５のトランジスタ６１５のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第５のトランジスタ６１５のゲートは、セット信号ＬＩＮが入力される。第６のトランジスタ６１６のソース及びドレインの他方は、高電源電位線ＶＤＤに接続され、第６のトランジスタ６１６のゲートは、リセット信号ＲＩＮが入力される。なお、第１のトランジスタ６１１のソース及びドレインの他方及び第２のトランジスタ６１２のソース及びドレインの一方が電気的に接続される部位をノードＦＮ１とよぶ。また、第２のトランジスタ６１２のゲート、第４のトランジスタ６１４のソース及びドレインの一方、第５のトランジスタ６１５のソース及びドレインの一方及び第６のトランジスタ６１６のソース及びドレインの一方が電気的に接続される部位をノードＦＮ２とよぶ。
また、８ａ＋１段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ６及びＣＬＫ７が入力され、８ａ＋２段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ３及びＣＬＫ４が入力され、８ａ＋３段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ１及びＣＬＫ８が入力され、８ａ＋４段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ５及びＣＬＫ６が入力され、８ａ＋５段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ２及びＣＬＫ３が入力され、８ａ＋６段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ７及びＣＬＫ８が入力され、８ａ＋７段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ４及びＣＬＫ５が入力され、８（ａ＋１）段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ１及びＣＬＫ２が入力される。
ダミー段であるシフトレジスタユニット６０２は、図３１（Ａ）に示すようにセット信号ＬＩＮ、クロック信号（ここでは、ＣＬＫ３及びＣＬＫ４）が入力される。具体的な回路構成の一例について、図３１（Ｂ）に示す。シフトレジスタユニット６０２は、第１のトランジスタ６１１乃至第５のトランジスタ６１５を有する。
第１のトランジスタ６１１のソース及びドレインの一方は、高電源電位線ＶＤＤに接続され、第１のトランジスタ６１１のソース及びドレインの他方は、第２のトランジスタ６１２のソース及びドレインの一方及びデマルチプレクサ回路６０４の入力端子ＦＮ１に接続され、第１のトランジスタ６１１のゲートは、セット信号ＬＩＮが入力される。第２のトランジスタ６１２のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第２のトランジスタ６１２のゲートは、デマルチプレクサ回路６０４の入力端子ＦＮ２、第４のトランジスタ６１４のソース及びドレインの一方、及び第５のトランジスタ６１５のソース及びドレインの一方に接続される。第３のトランジスタ６１３のソース及びドレインの一方は、高電源電位線ＶＤＤに接続され、第３のトランジスタ６１３のソース及びドレインの他方は、第４のトランジスタ６１４のソース及びドレインの他方に接続され、第３のトランジスタ６１３のゲートは、クロック信号ＣＬＫ４が入力される。第４のトランジスタ６１４のゲートは、クロック信号ＣＬＫ３が入力される。第５のトランジスタ６１５のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第５のトランジスタ６１５のゲートは、セット信号ＬＩＮが入力される。なお、第１のトランジスタ６１１のソース及びドレインの他方及び第２のトランジスタ６１２のソース及びドレインの一方が電気的に接続される部位をノードＦＮ１とよぶ。また、第２のトランジスタ６１２のゲート、第４のトランジスタ６１４のソース及びドレインの一方、及び第５のトランジスタ６１５のソース及びドレインの一方が電気的に接続される部位をノードＦＮ２とよぶ。
デマルチプレクサ回路６０３及びデマルチプレクサ回路６０４は、図３２（Ａ）及び図３３（Ａ）に示すようにクロック信号、シフトレジスタユニット６０１及びシフトレジスタユニット６０２からの出力信号（入力端子ＦＮ１および入力端子ＦＮ２に入力される信号）が入力され、出力信号を出力する。具体的な回路構成の一例について、図３２（Ｂ）及び図３３（Ｂ）に示す。デマルチプレクサ回路６０３及びデマルチプレクサ回路６０４は、バッファ（ＢＵＦ）６０５を有する。
バッファ６０５の具体的な回路構成の一例に図３４に示す。第７のトランジスタ６１７のソース及びドレインの一方は、クロック信号ＣＬＫ（クロック信号ＣＬＫ１乃至ＣＬＫ８のいずれか一つ）が入力され、第７のトランジスタ６１７のソース及びドレインの他方は、第８のトランジスタ６１８のソース及びドレインの一方及び出力端子に接続され、第７のトランジスタ６１７のゲートは、ノードＦＮ１に接続される。第８のトランジスタ６１８のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第８のトランジスタ６１８のゲートは、ノードＦＮ２に接続される。
また、シフトレジスタユニットを、図３５（Ａ）及び図３５（Ｂ）に示すようにシフトレジスタユニット６０１に加えてトランジスタ６２１、トランジスタ６２２、トランジスタ６２３及び容量素子６２４を設けるシフトレジスタユニット６０１ａとしてもよい。なお、トランジスタ６２３のゲートには、リセット信号ＲＥＳが入力される。
同様に、ダミー段であるシフトレジスタユニットを、図３６（Ａ）及び図３６（Ｂ）に示すようにシフトレジスタユニット６０２に加えてトランジスタ６２１、トランジスタ６２２、トランジスタ６２３及び容量素子６２４を設けるシフトレジスタユニット６０２ａとしてもよい。なお、トランジスタ６２３のゲートには、リセット信号ＲＥＳが入力される。
シフトレジスタユニットの初期化を行うとき、リセット信号ＲＥＳのパルスを入力し、トランジスタ６２３を導通状態にし、ノードＦＮ２の電位が高電位電源線ＶＤＤの電位となる。また、ノードＦＮ２の電位により、第２のトランジスタ６１２及びトランジスタ６２１を導通状態にすることで、ノードＦＮ１の電位が低電位電源線ＶＳＳの電位となり、シフトレジスタユニットを初期化することができる。なお、リセット信号ＲＥＳは、全シフトレジスタユニットに共通の信号線で入力されている。
また、バッファ６０５を、図３７（Ａ）及び図３７（Ｂ）に示すようにさらにトランジスタ６２５及び容量素子６１９を設けたバッファ６０５ａと置き換えてもよい。
容量素子は、電荷を保持する保持容量としての機能を有する。
なお、本実施の形態における各トランジスタは、先の実施の形態で示した酸化物半導体を用いたトランジスタで構成される。特に、トランジスタのゲートと他のトランジスタのソースおよびドレインの一方が電気的に接続されている箇所で先の実施の形態を参酌することにより、より表示装置の額縁面積を小さくすることができる。
第１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ１乃至ＣＬＫ５がデマルチプレクサ回路６０３に入力され、デマルチプレクサ回路６０３は出力信号ＯＵＴ１乃至ＯＵＴ５を出力する。
また、ゲート選択出力を出していない期間、ノードＦＮ２を高電位に固定することで、第２のトランジスタ６１２及び第８のトランジスタ６１８を常に導通させて、出力を低電位に安定させている。しかし、第５のトランジスタ６１５のカットオフ電流（ゲート電圧が０Ｖの時に流れるドレイン電流）が大きい場合、ノードＦＮ２の電荷が第５のトランジスタ６１５を介してリークしていくため、定期的に電荷を補填する必要がある。そのため、クロック信号ＣＬＫ６及びＣＬＫ７を用いて、第３のトランジスタ６１３及び第４のトランジスタ６１４を導通させ、高電源電位線ＶＤＤからノードＦＮ２の電荷を供給する。なお、第１段目のシフトレジスタユニット６０１のゲート選択出力期間（ノードＦＮ１が高電位である期間）は、後で説明するスタートパルスＳＰの立ち上がり（セット）から、クロック信号ＣＬＫ７の立ち上がり（リセット）までであり、２つのクロック信号を用いて、ゲート選択出力期間と定期的な電荷の補填とのタイミングが重ならないようにしている。
また、第１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ８はどこにも入力されない。このクロック信号においても、定期的な電荷の補填とのタイミングが重ならないように設けている。
同様に、第２段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ６乃至ＣＬＫ８がデマルチプレクサ回路６０３に入力され、デマルチプレクサ回路６０３は出力信号ＯＵＴ１乃至ＯＵＴ５を出力する。クロック信号ＣＬＫ３及びＣＬＫ４は、定期的に電荷を補填するための機能を有する。また、第２段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ５はどこにも入力されない。
３段目以降のシフトレジスタユニット６０１も同様である。つまり、シフトレジスタユニット１段には、５つのクロック信号がデマルチプレクサ回路６０３に入力され、デマルチプレクサ回路６０３は５つの出力信号を出力する。また、他の２つのクロック信号は、定期的に電荷を補填するために機能し、シフトレジスタユニット６０１に入力される。さらに、他の１つのクロック信号は、どこにも入力されない。
また、ダミー段であるシフトレジスタユニット６０２も同様であり、クロック信号ＣＬＫ１及びＣＬＫ２がデマルチプレクサ回路６０４に入力され、デマルチプレクサ回路６０４は出力信号ＤＵＭＯＵＴ１及びＤＵＭＯＵＴ２を出力する。クロック信号ＣＬＫ３及びＣＬＫ４は、定期的に電荷を補填する機能を有する。
また、本実施の形態では、クロック信号の数を８つとしたがこれに限られず、クロック信号の数は少なくとも４つ以上であればよい。例えば、クロック信号の数をｎとした時、出力信号に寄与しないクロック信号は３つなので出力信号の数はｎ−３となる。
つまり、シフトレジスタユニット１段につき、ｎ本のクロック信号を伝達する信号線を接続することでｎ−３つの出力信号を出力することができ、ｎが大きくなるほど出力に寄与しないクロック信号を伝達する信号線の割合が小さくなるため、シフトレジスタユニット１段につき、１つの出力信号を出力する従来の構成に比べ、シフトレジスタユニット部分の占有面積は小さくなり、ゲートドライバ回路６００の幅を狭くすることが可能となる。
ここで、ゲートドライバ回路６００の狭額縁化について簡単に説明する。図３８（Ａ）は、従来のゲートドライバ回路のブロック図、図３８（Ｂ）は、本実施の形態のゲートドライバ回路のブロック図である。
図３８（Ａ）に示す従来のゲートドライバ回路は、シフトレジスタユニットＳＲ１段に付き４本のクロック信号を伝達する信号線ＣＬＫ＿ＬＩＮＥが接続し、１つのバッファＢＵＦにより１つの信号が出力される。一方、図３８（Ｂ）に示す本実施の形態のゲートドライバ回路は、シフトレジスタユニットＳＲ１段に付き８本のクロック信号を伝達する信号線ＣＬＫ＿ＬＩＮＥが接続し、５つのバッファＢＵＦにより５つの信号が出力される。
本実施の形態のゲートドライバ回路は、従来のゲートドライバ回路に比べ、シフトレジスタユニット１段当たり横のレイアウト幅を縮小することができる。縦のレイアウト幅は、バッファＢＵＦが増えた分（ここでは従来の５倍）増大するがゲートドライバ回路の額縁に寄与しない。よって、シフトレジスタユニット１段当たり横のレイアウト幅を縮小することができ、狭額縁化を達成することが可能となる。また、クロック信号を伝達する信号線ＣＬＫ＿ＬＩＮＥの本数が従来に比べて増加するが、それに伴って信号線ＣＬＫ＿ＬＩＮＥの一本あたりの負荷容量は減少する。そのため、信号線ＣＬＫ＿ＬＩＮＥを細くして、負荷抵抗を大きくしても（時定数＝負荷容量×負荷抵抗となるため）遅延時間は変化しない。よって、時定数を同じにするように、信号線の幅を細くすることでレイアウト幅の増加を抑制することができるため、信号線ＣＬＫ＿ＬＩＮＥが増加しても、ゲートドライバ回路の幅を狭くすることができる。
次に、ゲートドライバ回路６００の動作について図３９に示すタイミングチャートを参照して説明する。ここでは、セット信号ＬＩＮ、リセット信号ＲＩＮ、及びクロック信号ＣＬＫ１乃至ＣＬＫ８の高電位は、高電源電位線ＶＤＤの電位と同じであり、低電位は、低電源電位線ＶＳＳの電位と同じであるとする。
図３９に示すゲートドライバ回路６００の駆動方法では、まず、スタートパルスＳＰが高電位になり、第１のトランジスタ６１１及び第５のトランジスタ６１５が導通状態になる。また、リセット信号ＲＩＮ（出力信号ＯＵＴ７）が低電位であるため、第６のトランジスタ６１６が非導通状態になる。また、クロック信号ＣＬＫ１乃至ＣＬＫ６が低電位、クロック信号ＣＬＫ７及びＣＬＫ８が高電位であるため、第４のトランジスタ６１４及び第７のトランジスタ６１７が非導通状態、第３のトランジスタ６１３が導通状態になる。
このとき、ノードＦＮ１の電位が高電位電源線ＶＤＤの電位から第１のトランジスタ６１１のしきい値電圧分を引いた値（ＶＤＤ−Ｖｔｈ（６１１））、ノードＦＮ２の電位が低電位電源線ＶＳＳの電位になり、第７のトランジスタ６１７が導通状態、第８のトランジスタ６１８が非導通状態になるため、出力信号ＯＵＴ１乃至ＯＵＴ５は、クロック信号ＣＬＫ１乃至ＣＬＫ５と同じ低電位になる。
次に、クロック信号ＣＬＫ７が低電位になり、第３のトランジスタ６１３は非導通状態になる。なお、第３のトランジスタ６１３のソース及びドレインの他方と第４のトランジスタ６１４のソース及びドレインの一方が電気的に接続されるノードに高電位が保持される。
次に、クロック信号ＣＬＫ１が低電位から高電位になり、ブートストラップにより、ノードＦＮ１の電位は、クロック信号ＣＬＫ１の振幅に相当する電圧分、上昇する。その結果、第７のトランジスタ６１７は導通状態となり、出力信号ＯＵＴ１は、高電位（クロック信号ＣＬＫ１の電位）が出力される。なお、このブートストラップは、クロック信号ＣＬＫ２以降のクロック信号が低電位から高電位になる時も同様に起こる。次に、クロック信号ＣＬＫ８が低電位になるが、１段目のシフトレジスタユニット６０１にはクロック信号ＣＬＫ８の信号は使用しないため、変化はない。次に、クロック信号ＣＬＫ２が高電位になり、出力信号ＯＵＴ２は、高電位が出力される。その後、クロック信号ＣＬＫ１が低電位になり、出力信号ＯＵＴ１は、低電位が出力される。以後、出力信号ＯＵＴ３及びＯＵＴ４も同様である。また、クロック信号ＣＬＫ５が高電位になり、出力信号ＯＵＴ５が高電位になった時、２段目のシフトレジスタユニット６０１のセット信号ＬＩＮは高電位になる。
１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ６が高電位になると、第４のトランジスタ６１４が導通する。次に、クロック信号ＣＬＫ５が低電位になり、出力信号ＯＵＴ５は、低電位が出力される。
また、２段目のシフトレジスタユニット６０１では、セット信号ＬＩＮ（出力信号ＯＵＴ５）が高電位になり、第１のトランジスタ６１１及び第５のトランジスタ６１５が導通状態になる。また、リセット信号ＲＩＮ（出力信号ＯＵＴ１２）が低電位であるため、第６のトランジスタ６１６が非導通状態になる。また、クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ６乃至ＣＬＫ８が低電位、クロック信号ＣＬＫ４及びＣＬＫ５が高電位であるため、第４のトランジスタ６１４及び第７のトランジスタ６１７が非導通状態、第３のトランジスタ６１３が導通状態になる。
このとき、ノードＦＮ１の電位が高電位電源線ＶＤＤの電位から第１のトランジスタ６１１のしきい値電圧分を引いた値（ＶＤＤ−Ｖｔｈ（６１１））、ノードＦＮ２の電位が低電位電源線ＶＳＳの電位になり、第７のトランジスタ６１７が導通状態、第８のトランジスタ６１８が非導通状態になるため、出力信号ＯＵＴ６乃至ＯＵＴ１０は、クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ６乃至ＣＬＫ８と同じ低電位になる。
次に、クロック信号ＣＬＫ４が低電位になり、第３のトランジスタ６１３は非導通状態になる。なお、第３のトランジスタ６１３のソース及びドレインの他方及び第４のトランジスタ６１４のソース及びドレインの一方が電気的に接続されるノードに高電位が保持される。
次に、クロック信号ＣＬＫ６が低電位から高電位になり、ブートストラップにより、ノードＦＮ１の電位は、クロック信号ＣＬＫ６の振幅に相当する電圧分、上昇する。その結果、第７のトランジスタ６１７は導通状態となり、出力信号ＯＵＴ６は、高電位（クロック信号ＣＬＫ６の電位）が出力される。次に、クロック信号ＣＬＫ５が低電位になるが、２段目のシフトレジスタユニット６０１にはクロック信号ＣＬＫ５の信号は使用しないため、変化はない。次に、クロック信号ＣＬＫ７が高電位になり、出力信号ＯＵＴ７は、高電位が出力される。
このとき、１段目のシフトレジスタユニット６０１では、リセット信号ＲＩＮ（出力信号ＯＵＴ７）が高電位になり、第６のトランジスタ６１６を導通状態にし、ノードＦＮ２の電位が高電位電源線ＶＤＤの電位となる。また、ノードＦＮ２の電位により、第２のトランジスタ６１２を導通状態にすることで、ノードＦＮ１の電位が低電位電源線ＶＳＳの電位となり、リセットされる。
また、２段目のシフトレジスタユニット６０１においても、１段目のシフトレジスタユニット６０１と同様に駆動する。
つまり、ｍ段目（ｍは自然数）のシフトレジスタユニット６０１のセット信号ＬＩＮは、ｍ−１段目のシフトレジスタユニット６０１の出力信号ＯＵＴ５（ｍ−１）が入力され、ｍ段目のシフトレジスタユニット６０１のリセット信号ＲＩＮは、ｍ＋１段目のシフトレジスタユニット６０１の出力信号ＯＵＴ５（ｍ＋２）が入力される。なお、ｍが１のときのセット信号ＬＩＮは、スタートパルスＳＰとなる。
また、ダミー段であるシフトレジスタユニット６０２もシフトレジスタユニット６０１と同様であり、このシフトレジスタユニット６０２があることにより、シフトレジスタユニット６０１の最終段にリセット信号ＲＩＮを入力することができる。
なお、本実施の形態では、クロック信号と次のクロック信号をパルスの重なりをパルス幅の１／３としているがこれに限られず、パルス幅の１／２以下ならどのように重なっていてもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号のパルスの立ち上がりが同時でもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号のパルスの立ち上がりが同時である場合において、第１段目のシフトレジスタユニット６０１のゲート選択出力期間は、スタートパルスＳＰの立ち上がり（セット）から、クロック信号ＣＬＫ６の立ち上がり（リセット）までであるため、定期的な電荷の補填に用いるクロック信号は、１つのみでよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本発明の一態様である半導体装置は、被検知体の近接または接触を検知可能なセンサ（たとえば、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学方式などのタッチセンサ）や医療用の放射線画像を取得することが可能な放射線画像検出装置に適用することができる。また、本発明の一態様である半導体装置はさまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図２４に示す。
図２４（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図２４（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図２４（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、表示部９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図２４（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
図２５（Ａ）及び図２５（Ｂ）は２つ折り可能なタブレット型端末である。図２５（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図２５（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図２５（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図２５（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図２５（Ａ）及び図２５（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図２５（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図２５（Ｃ）にブロック図を示し説明する。図２５（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図２５（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、実施の形態１の半導体装置を用いて、液晶表示装置を作製した。作製した液晶表示装置の額縁面積について評価する。
比較例として、駆動回路部の導電膜３１０ｃが導電膜３０４ｂと重畳していない液晶表示装置を図２６に示す。図２６に示す液晶表示装置の駆動回路部は、導電膜３０４ｂと導電膜３１０ｃとを透光性を有する導電膜３１６ａで接続している。なお、透光性を有する導電膜３１６ａは、絶縁膜３０５、絶縁膜３０６及び絶縁膜３１２に設けられた開口部３６７ａ、開口部３６７ｂにおいて接続する。
図２７に開口部周辺のレイアウト図を示す。図２７（Ａ）は、比較例の液晶表示装置の開口部周辺のレイアウト図であり、図２７（Ｂ）は、実施の形態１の半導体装置を用いた液晶表示装置の開口部周辺のレイアウト図である。
比較例の液晶表示装置の開口部周辺のレイアウト幅は、２１μｍであった。また、実施の形態１の半導体装置を用いた液晶表示装置の開口部周辺のレイアウト幅は１５μｍであった。この結果により、導電膜３０４ｂと導電膜３１０ｃとを透光性を有する導電膜３１６ａで接続する際に、実施の形態１のように１つの開口部（ここでは、開口部３６４ａ）のみで導電膜３０４ｂと導電膜３１０ｃと透光性を有する導電膜３１６ａを接続することでレイアウト幅を開口部１つに付き、６μｍ縮めることができ、液晶表示装置の狭額縁化を図ることができる。
次に、比較例のような２つの開口部を実施の形態１のように開口部を１つに変更することによる額縁面積の縮小率を求めた。
図２８は、比較例の液晶表示装置のレイアウト図である。駆動回路部のレイアウト幅は、１８５０μｍであった。また、保護回路、信号線、封止領域を含めると２６４６μｍであった。
さらに、駆動回路部において、比較例のような２つの開口部を実施の形態１のように開口部を１つに変更することができる箇所は、図中の破線で囲っている。
本実施例では、合計９箇所を１つの開口部に変更することができ、駆動回路部全体では５４μｍ（６μｍ×９箇所）縮小することができる。したがって、上記のようにすることで、額縁を２．０４％（５４μｍ÷２６４６μｍ×１００％）縮小することができ、液晶表示装置の狭額縁化を図ることができた。
実施の形態１の半導体装置を用いて、液晶表示装置を作製した。実施例１の比較例の液晶表示装置の開口部周辺の断面ＴＥＭ像を図４５（Ａ）、実施の形態１の半導体装置を用いた液晶表示装置の開口部周辺の断面ＴＥＭ像を図４５（Ｂ）に示す。
図４５（Ａ）より、比較例の液晶表示装置は、絶縁膜中に空隙部が生じていたが、図４５（Ｂ）は、実施の形態１のようにゲート電極をソース電極またはドレイン電極と重畳するように形成することで、絶縁膜上に透光性を有する導電膜を形成することがないため、空隙部が発生することがない。よって、膜の被覆性を向上させることができることが確認できた。
本実施例では、実施の形態４の駆動回路を用いて、液晶表示装置を作製した。作製した液晶表示装置の額縁面積について評価する。
まず、実施の形態４の駆動回路に図２６の構成を用いて、液晶表示装置を作製した。比較例として、図３８（Ａ）に示すようなシフトレジスタユニット１段につき、１つの出力信号を出力する従来の構成の駆動回路に図２６の構成を用いて、液晶表示装置を作製した。
図４３に駆動回路部のレイアウト図を示す。図４３（Ａ）は、比較例の駆動回路部のレイアウト図であり、レイアウト幅は、１７００μｍであった。図４３（Ｂ）は、本実施例の駆動回路部のレイアウト図であり、レイアウト幅は、１１５０μｍであった。実施の形態４の駆動回路を採用することにより、従来に比べ、額縁を３２．２４％（（１７００μｍ−１１５０μｍ）÷１７００μｍ×１００％）縮小することができ、液晶表示装置の狭額縁化を図ることができた。
同様に、実施の形態４の駆動回路に実施の形態１の変形例６に示すチャネル保護型のトランジスタを用いて液晶表示装置を作製した。比較例として、図３８（Ａ）に示すようなシフトレジスタユニット１段につき、１つの出力信号を出力する従来の構成の駆動回路にチャネル保護型のトランジスタを用いて、液晶表示装置を作製した。
また、図４４に先とは異なる駆動回路部のレイアウト図を示す。図４４（Ａ）は、比較例の駆動回路部のレイアウト図であり、レイアウト幅は、１７００μｍであった。図４４（Ｂ）は、本実施例の駆動回路部のレイアウト図であり、レイアウト幅は、１２５０μｍであった。実施の形態４の駆動回路を採用することにより、従来に比べ、額縁を２６．４７％（（１７００μｍ−１２５０μｍ）÷１７００μｍ×１００％）縮小することができ、液晶表示装置の狭額縁化を図ることができた。
本実施例では、液晶表示装置に用いることができるＩｎ−Ｇａ−Ｚｎ酸化物であるＣＡＡＣ−ＯＳ膜を含むトランジスタの特性について評価する。
測定には、ゲートドライバのバッファに用いられ、チャネル長が５０μｍ、チャネル幅が４μｍのチャネルエッチ構造のトランジスタを用いた。
次に、トランジスタの構成について説明する。
トランジスタは、ガラス基板上のゲート電極と、ガラス基板及びゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜と接するソース電極及びドレイン電極と、酸化物半導体膜、ソース電極及びドレイン電極上の第１の絶縁膜、第２の絶縁膜と、第１の絶縁膜、第２の絶縁膜に設けられた開口部を介してソース電極又はドレイン電極と電気的に接続する画素電極と、を有する。
ゲート電極は、膜厚３５ｎｍのチタン膜上に膜厚２００ｎｍの銅膜が積層されている。ゲート絶縁膜は、膜厚４００ｎｍの窒化シリコン膜上に膜厚５０ｎｍの酸化窒化シリコン膜が積層されている。酸化物半導体膜は、膜厚３５ｎｍのＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物膜である。ソース電極及びドレイン電極は、膜厚５０ｎｍのタングステン膜上の膜厚４００ｎｍのアルミニウム膜、アルミニウム膜上に膜厚２００ｎｍのチタン膜が積層されている。第１の絶縁膜は、膜厚５０ｎｍの酸化窒化シリコン膜上に膜厚４００ｎｍの酸化窒化シリコン膜が積層されている。第２の絶縁膜は、膜厚１００ｎｍの窒化シリコン膜である。画素電極は、膜厚１１０ｎｍの酸化シリコンを添加したインジウム錫酸化物膜である。
図４６に作製したトランジスタの特性を示す。図中の縦軸はドレイン電流ＩＤ［Ａ］を表し、横軸はゲート電圧ＶＧ［Ｖ］を表す。図４６より、作製したトランジスタは、良好な特性を得たことが分かった。
また、チャネル長が５０μｍ、チャネル幅が６μｍのチャネルエッチ構造のトランジスタを作製し、暗状態（ｄａｒｋ）にてゲート電位を３０Ｖの状態で６０℃、１時間保持する試験（＋ＢＴ試験）を行った。図４７（Ａ）に＋ＢＴ試験を施した後のトランジスタの特性を示す。図中の縦軸はしきい値電圧の変動量ΔＶｔｈ［Ｖ］を表し、横軸は試験時間［ｈｒ］を表す。図４７（Ａ）より、しきい値電圧の変動量が小さいことが分かった。
また、上記トランジスタにおいて、暗状態（ｄａｒｋ）にてゲート電位を３０Ｖの状態で６０℃、１時間保持する試験（＋ＢＴ試験）と暗状態（ｄａｒｋ）にてゲート電位を−３０Ｖの状態で６０℃、１時間保持する試験（−ＢＴ試験）を交互に繰り返した。測定結果を図４７（Ｂ）に示す。図中の縦軸はしきい値電圧Ｖｔｈ［Ｖ］を表し、横軸は試験の条件を表す。図４７（Ｂ）より、特性の変動がほとんどないことが分かった。
１０１ 画素部
１０２ トランジスタ
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 容量素子
１０６ 信号線駆動回路
１０７ 走査線
１０９ 信号線
１１５ 容量線
１３１＿１ トランジスタ
１３２ 液晶素子
１３３＿１ 容量素子
３０１ 画素
３０２ 基板
３０４ａ 導電膜
３０４ｂ 導電膜
３０４ｃ 導電膜
３０５ 絶縁膜
３０５ａ 窒化物絶縁膜
３０５ｂ 窒化物絶縁膜
３０５ｃ 窒化物絶縁膜
３０６ 絶縁膜
３０７ 酸化物半導体膜
３０８ａ 酸化物半導体膜
３０８ｂ 酸化物半導体膜
３０８ｃ 導電膜
３０８ｄ 酸化物半導体膜
３０９ 導電膜
３１０ａ 導電膜
３１０ｂ 導電膜
３１０ｃ 導電膜
３１０ｄ 導電膜
３１０ｅ 導電膜
３１０ｆ 導電膜
３１１ 絶縁膜
３１１ａ 絶縁膜
３１１ｂ 絶縁膜
３１２ 絶縁膜
３１２ａ 絶縁膜
３１２ｂ 絶縁膜
３１３ 絶縁膜
３１４ 絶縁膜
３１５ 導電膜
３１６ａ 導電膜
３１６ｂ 導電膜
３１６ｃ 導電膜
３１６ｄ 導電膜
３１７ 平坦化膜
３１８ 配向膜
３２０ 液晶層
３２２ 液晶素子
３２４ 絶縁膜
３２５ 導電膜
３２６ 導電膜
３３４ａ 低抵抗領域
３３４ｂ 低抵抗領域
３３６ 多層膜
３３６ａ 酸化物半導体膜
３３６ｂ 酸化物膜
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁膜
３５０ 導電膜
３５２ 配向膜
３６０ 凹部
３６２ 開口部
３６２ｃ 開口部
３６４ａ 開口部
３６４ｂ 開口部
３６４ｃ 開口部
３６７ａ 開口部
３６７ｂ 開口部
３７０ 領域
３８４ａ 開口部
３８４ｂ 開口部
６００ ゲートドライバ回路
６０１ シフトレジスタユニット
６０１ａ シフトレジスタユニット
６０２ シフトレジスタユニット
６０２ａ シフトレジスタユニット
６０３ デマルチプレクサ回路
６０４ デマルチプレクサ回路
６０５ バッファ
６０５ａ バッファ
６１１ トランジスタ
６１２ トランジスタ
６１３ トランジスタ
６１４ トランジスタ
６１５ トランジスタ
６１６ トランジスタ
６１７ トランジスタ
６１８ トランジスタ
６１９ 容量素子
６２１ トランジスタ
６２２ トランジスタ
６２３ トランジスタ
６２４ 容量素子
６２５ トランジスタ
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２００ コンピュータ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (9)

  1. 基板上のトランジスタと、
    前記トランジスタのゲート電極と同一表面上に形成される第１の導電膜と、
    前記トランジスタの一対の電極と同一表面上に形成される第２の導電膜と、
    前記第１の導電膜及び前記第２の導電膜と電気的に接続する第１の透光性を有する導電膜と、を有し、
    前記第２の導電膜は、前記トランジスタのゲート絶縁膜を介して前記第１の導電膜と重畳することを特徴とする半導体装置。
  2. 請求項１において、
    前記基板上の第２の透光性を有する導電膜と、
    前記トランジスタを覆い、且つ前記第２の透光性を有する導電膜上に開口部が設けられた酸化物絶縁膜と、
    前記酸化物絶縁膜上であって、且つ前記開口部において前記第２の透光性を有する導電膜に接する窒化物絶縁膜と、
    前記トランジスタに接続し、且つ前記開口部において形成される第３の透光性を有する導電膜と、を有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記トランジスタは、
    前記基板上に形成されるゲート電極と、
    前記ゲート電極に接するゲート絶縁膜と、
    前記ゲート絶縁膜に接する酸化物半導体膜と
    前記酸化物半導体膜に接する一対の導電膜と、を有し、
    前記第２の透光性を有する導電膜は、前記ゲート絶縁膜に接することを特徴とする半導体装置。
  4. 請求項３において、
    前記酸化物半導体膜は、前記第２の透光性を有する導電膜と同一表面上に形成されることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２の透光性を有する導電膜、及び前記酸化物半導体膜は、Ｉｎ、Ｇａ、若しくはＺｎを含むことを特徴とする半導体装置。
  6. シフトレジスタユニットと、
    前記シフトレジスタユニットと電気的に接続するデマルチプレクサ回路と、
    ｎ本（ｎは４以上の自然数）の信号線と、を有し、
    前記シフトレジスタユニットは、前記ｎ本の信号線のうち１本以上と電気的に接続し、
    前記デマルチプレクサ回路は、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続することを特徴とする駆動回路。
  7. ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、
    前記ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、
    ｎ本（ｎは４以上の自然数）の信号線と、を有し、
    前記ｍ個のシフトレジスタユニットのそれぞれは、前記ｎ本の信号線のうち１本以上と電気的に接続し、
    前記ｍ個のデマルチプレクサ回路のそれぞれは、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続し、
    前記ｍ個のシフトレジスタユニットの一に、前記ｍ個のシフトレジスタユニットの一の、前段の前記シフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入力され、
    前記ｍ個のシフトレジスタユニットの一に、前記ｍ個のシフトレジスタユニットの一の、後段の前記シフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入力されることを特徴とする駆動回路。
  8. シフトレジスタユニットと、
    デマルチプレクサ回路と、
    ｎ本（ｎは４以上の自然数）の信号線と、を有し、
    前記シフトレジスタユニットは、
    セット信号線と、第１のトランジスタ乃至第６のトランジスタと、を有し、
    前記第１のトランジスタは、ソース及びドレインの一方が高電源電位線と電気的に接続され、ソース及びドレインの他方が、前記第２のトランジスタのソース及びドレインの一方及び前記デマルチプレクサ回路と電気的に接続され、ゲートが前記セット信号線と電気的に接続され、
    前記第２のトランジスタは、ソース及びドレインの他方が低電源電位線と電気的に接続され、ゲートが前記デマルチプレクサ回路、前記第４のトランジスタのソース及びドレインの一方、前記第５のトランジスタのソース及びドレインの一方及び前記第６のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第３のトランジスタは、ソース及びドレインの一方が高電源電位線と電気的に接続され、ソース及びドレインの他方が第４のトランジスタのソース及びドレインの他方と電気的に接続され、ゲートが前記ｎ本の信号線の一と電気的に接続され、
    前記第４のトランジスタは、ゲートが前記ｎ本の信号線の他の一と電気的に接続され、
    前記第５のトランジスタは、ソース及びドレインの他方が低電源電位線と電気的に接続され、ゲートが前記セット信号線と電気的に接続され、
    前記第６のトランジスタは、ソース及びドレインの他方が高電源電位線に電気的に接続され、ゲートがリセット信号線と電気的に接続され、
    前記デマルチプレクサ回路は、ａ個（ａは１以上（ｎ−３）以下の自然数）のバッファを有し、
    前記ａ個のバッファのぞれぞれは、前記第１のトランジスタソース及びドレインの他方及び前記第２のトランジスタのゲートと電気的に接続され、
    前記ａ個のバッファのぞれぞれは、それぞれ異なる前記ｎ本の信号線の一と電気的に接続し、
    前記ａ個のバッファのぞれぞれは、出力端子を有することを特徴とする駆動回路。
  9. 請求項６乃至請求項８のいずれか一において、
    請求項１乃至請求項５のいずれか一の半導体装置を含むことを特徴とする表示装置。
JP2014031438A 2013-02-27 2014-02-21 半導体装置、駆動回路及び表示装置 Withdrawn JP2015129903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014031438A JP2015129903A (ja) 2013-02-27 2014-02-21 半導体装置、駆動回路及び表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013036791 2013-02-27
JP2013036791 2013-02-27
JP2013187853 2013-09-11
JP2013187853 2013-09-11
JP2013248897 2013-12-02
JP2013248897 2013-12-02
JP2014031438A JP2015129903A (ja) 2013-02-27 2014-02-21 半導体装置、駆動回路及び表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2016235670A Division JP6250909B2 (ja) 2013-02-27 2016-12-05 半導体装置
JP2018136694A Division JP6630407B2 (ja) 2013-02-27 2018-07-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2015129903A true JP2015129903A (ja) 2015-07-16
JP2015129903A5 JP2015129903A5 (ja) 2017-01-19

Family

ID=51388156

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2014031438A Withdrawn JP2015129903A (ja) 2013-02-27 2014-02-21 半導体装置、駆動回路及び表示装置
JP2016235670A Expired - Fee Related JP6250909B2 (ja) 2013-02-27 2016-12-05 半導体装置
JP2018136694A Active JP6630407B2 (ja) 2013-02-27 2018-07-20 半導体装置
JP2019221334A Active JP6868675B2 (ja) 2013-02-27 2019-12-06 半導体装置
JP2021067066A Active JP7132388B2 (ja) 2013-02-27 2021-04-12 半導体装置
JP2022134110A Active JP7353446B2 (ja) 2013-02-27 2022-08-25 半導体装置
JP2023151453A Active JP7630579B2 (ja) 2013-02-27 2023-09-19 半導体装置
JP2025016702A Active JP7797719B2 (ja) 2013-02-27 2025-02-04 半導体装置
JP2025280324A Pending JP2026042813A (ja) 2013-02-27 2025-12-24 半導体装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2016235670A Expired - Fee Related JP6250909B2 (ja) 2013-02-27 2016-12-05 半導体装置
JP2018136694A Active JP6630407B2 (ja) 2013-02-27 2018-07-20 半導体装置
JP2019221334A Active JP6868675B2 (ja) 2013-02-27 2019-12-06 半導体装置
JP2021067066A Active JP7132388B2 (ja) 2013-02-27 2021-04-12 半導体装置
JP2022134110A Active JP7353446B2 (ja) 2013-02-27 2022-08-25 半導体装置
JP2023151453A Active JP7630579B2 (ja) 2013-02-27 2023-09-19 半導体装置
JP2025016702A Active JP7797719B2 (ja) 2013-02-27 2025-02-04 半導体装置
JP2025280324A Pending JP2026042813A (ja) 2013-02-27 2025-12-24 半導体装置

Country Status (7)

Country Link
US (3) US9337343B2 (ja)
JP (9) JP2015129903A (ja)
KR (1) KR101994908B1 (ja)
CN (2) CN105074806B (ja)
DE (1) DE112014001008T5 (ja)
TW (2) TWI611567B (ja)
WO (1) WO2014133176A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611567B (zh) 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102293417B1 (ko) * 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
KR102871323B1 (ko) * 2015-03-03 2025-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
KR102442644B1 (ko) * 2015-04-16 2022-09-13 삼성디스플레이 주식회사 표시장치
US10096629B2 (en) * 2015-06-08 2018-10-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR102437684B1 (ko) * 2015-11-30 2022-08-29 엘지디스플레이 주식회사 표시장치
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
TWI880886B (zh) 2016-10-07 2025-04-21 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN108346402B (zh) * 2017-01-22 2019-12-24 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN110678989B (zh) 2017-03-13 2024-02-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN107561761B (zh) * 2017-09-20 2020-09-01 厦门天马微电子有限公司 一种显示面板及其驱动方法、显示装置
JP2020042261A (ja) * 2018-09-06 2020-03-19 シャープ株式会社 エレクトロウェッティング装置
CN109658824B (zh) * 2019-02-28 2021-07-09 武汉天马微电子有限公司 显示面板和显示装置
CN113785346A (zh) * 2019-05-10 2021-12-10 株式会社半导体能源研究所 显示装置
KR102712061B1 (ko) * 2019-11-15 2024-10-04 삼성디스플레이 주식회사 표시 장치
KR102866985B1 (ko) * 2020-12-29 2025-10-01 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR102912674B1 (ko) 2021-08-02 2026-01-15 삼성디스플레이 주식회사 표시 장치
US12346021B2 (en) 2022-01-21 2025-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Simultaneous carbon nanotube growth, catalyst removal, boron nitride nanotube shell formation method for EUV pellicles
CN114442848B (zh) 2022-01-25 2023-09-05 武汉华星光电半导体显示技术有限公司 触控显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165112A1 (en) * 2007-01-09 2008-07-10 Denmos Technology Inc. Gate driver
JP2010092545A (ja) * 2008-10-08 2010-04-22 Nec Lcd Technologies Ltd シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0263542U (ja) * 1988-11-01 1990-05-11
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP4860293B2 (ja) * 1999-02-12 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4637467B2 (ja) 2002-09-02 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の駆動方法
US7193593B2 (en) 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100947534B1 (ko) * 2003-07-15 2010-03-12 삼성전자주식회사 표시 장치
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005115287A (ja) 2003-10-10 2005-04-28 Nec Electronics Corp 表示装置の駆動回路およびその駆動方法
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US20060113505A1 (en) 2004-10-19 2006-06-01 Baker Hughes Incorporated Scale inhibitor, composition useful for preparing same, and method of inhibiting scale
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4343859B2 (ja) * 2005-02-17 2009-10-14 株式会社日立製作所 半導体装置
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4869789B2 (ja) * 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4890647B2 (ja) * 2009-02-16 2012-03-07 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105513644B (zh) * 2009-09-24 2019-10-15 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
JP5604087B2 (ja) * 2009-11-27 2014-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2518772A4 (en) * 2009-12-21 2016-09-07 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE
US9039245B2 (en) 2009-12-30 2015-05-26 3M Innovative Properties Company Energy efficient sign
WO2011089762A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 表示パネルおよびその検査方法
JP5146477B2 (ja) 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
KR101732988B1 (ko) 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
JP5149464B2 (ja) 2010-06-02 2013-02-20 シャープ株式会社 コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
US9330782B2 (en) * 2010-07-13 2016-05-03 Sharp Kabushiki Kaisha Shift register and display device having the same
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
JP5776305B2 (ja) * 2011-04-25 2015-09-09 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP5606400B2 (ja) * 2011-06-16 2014-10-15 株式会社東芝 信号生成回路、レーダー装置
JP5963551B2 (ja) * 2012-06-06 2016-08-03 キヤノン株式会社 アクティブマトリクスパネル、検出装置、及び、検出システム
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9679925B2 (en) 2013-01-10 2017-06-13 Sharper Kabushiki Kaisha Active matrix substrate, display device, defect modification method for display device, and method for manufacturing display device
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) * 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165112A1 (en) * 2007-01-09 2008-07-10 Denmos Technology Inc. Gate driver
JP2010092545A (ja) * 2008-10-08 2010-04-22 Nec Lcd Technologies Ltd シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法

Also Published As

Publication number Publication date
JP2017062496A (ja) 2017-03-30
US9337343B2 (en) 2016-05-10
US10304555B2 (en) 2019-05-28
WO2014133176A1 (en) 2014-09-04
TW201804605A (zh) 2018-02-01
JP2023179503A (ja) 2023-12-19
JP7132388B2 (ja) 2022-09-06
JP7630579B2 (ja) 2025-02-17
JP2021119612A (ja) 2021-08-12
US9553205B2 (en) 2017-01-24
DE112014001008T5 (de) 2015-12-10
JP2022172218A (ja) 2022-11-15
US20170131607A1 (en) 2017-05-11
JP6868675B2 (ja) 2021-05-12
US20140241487A1 (en) 2014-08-28
KR101994908B1 (ko) 2019-07-01
CN107731856B (zh) 2022-02-01
JP6630407B2 (ja) 2020-01-15
TW201440204A (zh) 2014-10-16
JP2026042813A (ja) 2026-03-11
JP6250909B2 (ja) 2017-12-20
JP7797719B2 (ja) 2026-01-13
CN107731856A (zh) 2018-02-23
JP2025075031A (ja) 2025-05-14
TWI611567B (zh) 2018-01-11
CN105074806A (zh) 2015-11-18
KR20150121052A (ko) 2015-10-28
TWI651839B (zh) 2019-02-21
US20160322504A1 (en) 2016-11-03
JP2018174350A (ja) 2018-11-08
JP7353446B2 (ja) 2023-09-29
CN105074806B (zh) 2017-11-07
JP2020053694A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
JP7353446B2 (ja) 半導体装置
JP7400038B2 (ja) 表示装置
JP2023181230A (ja) 半導体装置の作製方法
JP7795597B2 (ja) 表示装置
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180501

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180723